UNIVERSIDAD TECNOLÓGICA NACIONAL
FACULTAD REGIONAL CÓRDOBA
DEPARTAMENTO DE INGENIERÍA ELECTRÓNICA

TÉCNICAS DIGITALES I

TRABAJO PRÁCTICO FINAL INTEGRADOR

Reglamento, Enunciado y Pautas de Evaluación

Modalidad de Aprobación Directa — Ciclo Lectivo 2026

Asignatura:	Técnicas Digitales I
Nivel:	3er Año — Plan de Estudios
Cursos:	3R1, 3R2, 3R3, 3R4
Carrera:	Ingeniería Electrónica
Cátedra:	Ing. Marcelo Casasnovas Ing. Sergio Olmedo Ing. Jorge Mercado Ing. Florencia Belén Molla

Universidad Tecnológica Nacional — Facultad Regional Córdoba
Maestro M. Lopez esq. Cruz Roja Argentina — Ciudad Universitaria
Córdoba, República Argentina — 2026

Índice de Contenidos

1 Objetivos y Resultados de Aprendizaje **3**
1.1 Objetivo General . . . 3
1.2 Resultados de Aprendizaje a Lograr . . . 3

2 Condiciones Previas y Régimen de Aprobación Directa **3**
2.1 Requisitos de Admisibilidad . . . 3
2.2 Mecanismo de Aprobación Directa . . . 3

3 Modalidad de Trabajo y Opciones Temáticas **4**
3.1 Formación de Grupos . . . 4
3.2 Opciones de Desarrollo (A Elección del Grupo) . . . 4

4 Etapas de Desarrollo y Calendario de Entregas **4**
4.1 Etapa 1: Propuesta e Informe Previo (Obligatoria) . . . 4
4.2 Etapa 2: Implementación y Entrega Final . . . 5
4.3 Etapa 3: Coloquio Individual y Defensa . . . 5

5 Formato de Entrega del Informe Final **5**

6 Criterios de Evaluación y Rúbrica de Calificación **6**

7 Consultas y Vía de Presentación **6**
7.1 Consultas Docentes . . . 6
7.2 Fecha de Entrega y Coordinación . . . 6

8 Bibliografía y Referencias de Consulta **6**

1. Objetivos y Resultados de Aprendizaje

1.1. Objetivo General

El Trabajo Práctico Final Integrador (TFI) tiene como propósito fundamental que el estudiante conciba, diseñe, simule, implemente y verifique un sistema digital de complejidad real, integrando en forma sistémica los núcleos temáticos desarrollados a lo largo del año académico en **Técnicas Digitales I**. El proyecto toma como base el prototipo de *Montacargas de Dos Pisos* (o una temática de complejidad equivalente propuesta por los estudiantes y aprobada por la cátedra).

1.2. Resultados de Aprendizaje a Lograr

A través del desarrollo exitoso del TFI, el estudiante demostrará haber alcanzado las siguientes competencias centrales de la asignatura:

- **Síntesis y Diseño Lógico Integrado:** Capacidad para estructurar e interconectar subsistemas combinacionales (decodificadores, multiplexores, circuitos aritméticos) y secuenciales (registros, contadores, latches/flip-flops).
- **Modelado en Máquinas de Estado Finitas (FSM):** Aptitud para formalizar algoritmos de control complejo mediante FSMs (modelos de Mealy y Moore), sintetizando la lógica de estado presente, próximo estado y salidas.
- **Flujo de Diseño HDL y Lógica Programable:** Dominio completo del flujo CAD en lenguaje **Verilog** (utilizando la suite Xilinx ISE), abarcando descripción estructural y de comportamiento, síntesis lógica, asignación de restricciones de usuario (.ucf) e implementación en hardware CPLD (familia XC9500XL) o FPGA.
- **Verificación Funcional y Simulación:** Habilidad para elaborar bancos de prueba (*testbenches*) avanzados en simuladores lógicos (ModelSim / ISE Simulator) para verificar la cobertura y corrección del diseño antes del prototipado.
- **Integración Física y Tecnologías Discretas/Híbridas:** Capacidad de acoplar hardware programable con electrónica analógica e interfaz discreta (tecnologías CMOS/TTL, compuertas de potencia, optoacopladores, sensores, interruptores y visualizadores), respetando márgenes de ruido y disciplina estática.
- **Documentación Técnica y Defensa Oral:** Destreza para redactar informes de ingeniería y defender técnicamente el diseño lógico ante tribunal en coloquio individual.

2. Condiciones Previas y Régimen de Aprobación Directa

2.1. Requisitos de Admisibilidad

Para estar habilitado a presentar y defender el TFI, el grupo de estudiantes deberá cumplir de manera estricta con las siguientes condiciones administrativas:

- Tener aprobados todos los exámenes parciales teóricos y prácticos de la materia.
- Tener presentados y aprobados la totalidad de los Trabajos Prácticos de Laboratorio previos.

2.2. Mecanismo de Aprobación Directa

El TFI constituye el eje articulador para la obtención de la **Aprobación Directa** (promoción total) de la asignatura. Para alcanzar este beneficio, el estudiante deberá:

1. Presentar e implementar un prototipo físico / programado en CPLD-FPGA en pleno funcionamiento.
2. Entregar el informe técnico final estructurado según las pautas reglamentarias.
3. Aprobar la **Defensa en Coloquio Individual**, donde cada integrante responderá sobre el diseño lógico, la descripción Verilog y el funcionamiento físico del proyecto.

3. Modalidad de Trabajo y Opciones Temáticas

3.1. Formación de Grupos

El proyecto se desarrollará en forma grupal, integrado por un **máximo de 2 a 3 alumnos**.

3.2. Opciones de Desarrollo (A Elección del Grupo)

Partiendo del ejercicio base del *Montacargas de 2 Pisos*, los grupos seleccionarán una de las siguientes cuatro opciones:

Opción A — Ampliación del Montacargas Base: Agregar funcionalidades y dificultades de control al sistema de dos pisos. Ejemplos aceptados: incorporación de más niveles de parada, sistema de algoritmos de prioridad de llamadas, sensores de sobrepeso y presencia de puerta, paradas de emergencia, indicadores de posición/piso en display 7 segmentos, y temporizadores de seguridad.

Opción B — Implementación en Kit CPLD / FPGA: Implementar el control del montacargas o un proyecto de complejidad equivalente utilizando íntegramente la tarjeta de desarrollo CPLD (XC9572XL) o FPGA, combinada con circuitos periféricos de interfaz.

Opción C — Lógica Cableada Discreta: Diseñar e implementar el sistema utilizando exclusivamente circuitos integrados digitales convencionales (tecnología TTL de la serie 74HC/LS y/o CMOS serie 4000) sobre placas de prueba (*protoboard*) o circuito impreso.

Opción D — Modalidad Mixta (Recomendada): Combinar subsistemas de lógica cableada discreta con bloques programados en la placa CPLD/FPGA y electrónica de adaptación. Esta opción potencia el aprendizaje al integrar ambas tecnologías.

Nota de Aprobación de Propuesta

Cada grupo deberá presentar una propuesta única e inédita. La temática elegida requerirá la aprobación explícita y por escrito del equipo docente antes de iniciar su construcción física o codificación.
No se podrá utilizar microcontroladores.
Se puede incorporar un ADC comercial que se maneje con el CPLD o FPGA , pero no el ADC de un microcontrolador.

4. Etapas de Desarrollo y Calendario de Entregas

El desarrollo del TFI se dividirá obligatoriamente en tres etapas consecutivas:

4.1. Etapa 1: Ante-Proyecto (Obligatorio)

La fecha de entrega es para el 31 de Octubre.
El grupo enviará un **Informe Previo y/o Propuesta** en formato PDF para evaluación docente, el cual debe contener:

a) Título del proyecto y nómina de integrantes.

b) Opción seleccionada (A, B, C o D).

c) Descripción detallada de las funcionalidades y ampliaciones propuestas sobre el ejercicio base.

d) Diagrama en bloques preliminar del sistema digital (entradas, procesamiento, salidas e interfaces).

e) Listado de componentes electrónicos y herramientas de hardware/software a utilizar.

Sin la aprobación formal de la Etapa 1, el grupo no podrá avanzar a la etapa de montaje.

4.2. Etapa 2: Implementación y Entrega Final

Una vez validada la propuesta, el grupo procederá al armado y verificación, debiendo entregar:

a) **Informe Técnico Final** (marco teórico, diagramas FSM, ecuaciones lógicas, esquemáticos y código HDL).

b) **Prototipo Físico Funcional:** El circuito (en placa, CPLD o entorno de simulación verificado) debe estar 100% operativo durante la demostración.

c) **Video de Demostración:** Registro audiovisual del funcionamiento completo del prototipo.

4.3. Etapa 3: Coloquio Individual y Defensa

Instancia de evaluación oral individual sobre el proyecto presentado. Es condición indispensable para ratificar la Aprobación Directa.

5. Formato de Entrega del Informe Final

El informe deberá subirse a la plataforma **Universidad Virtual (UV)** en formato PDF respetando la siguiente estructura normalizada:

✓ **Carátula Institucional:** Nombre de la Universidad, Facultad, Asignatura, Título del Proyecto, Curso, Número de Grupo, Apellidos, Nombres y Legajos de los integrantes.

✓ **Índice de Contenidos** y Figuras.

✓ **Marco Teórico y Especificación de Requerimientos.**

✓ **Diseño Lógico Completo:** Diagramas de bloques, Tablas de Verdad, Diagramas de Estado (FSM) de Mealy/Moore, y Tablas de Excitación.

✓ **Descripción en Verilog y Esquemáticos:** Código fuente comentado, archivo de restricciones (.ucf), esquemáticos del circuito impreso/protoboard.

✓ **Simulación y Pruebas:** Formas de onda del simulador que validen los casos límite.

✓ **Conclusiones y Bibliografía.**

6. Criterios de Evaluación y Rúbrica de Calificación

La calificación final del TFI se determinará ponderando las dimensiones listadas en la Tabla 1.

Tabla 1: Rúbrica de Calificación y Criterios de Ponderación

Criterio	Descripción y Pautas de Calificación	Ponderación
Complejidad y Creatividad	Grado de innovación en las funciones agregadas, optimización lógica y calidad del diseño general.	**30%**
Funcionamiento Lógico	Correcto desempeño del prototipo físico/CPLD sin fallas de estado ni carreras críticas.	**40%**
Calidad de Documentación	Rigor técnico del informe PDF, esquemáticos normalizados, código Verilog limpio y comentado.	**15%**
Defensa en Coloquio	Dominio individual de los conceptos teóricos y prácticos aplicados en el proyecto.	**15%**

7. Consultas y Vía de Presentación

7.1. Consultas Docentes

Las dudas técnicas e institucionales podrán remitirse a las direcciones de correo electrónico institucional de los docentes:

- **Ing. Jorge Mercado:** jmercado@frc.utn.edu.ar
- **Ing. Florencia Belén Molla:** fmolla@frc.utn.edu.ar

Formato Obligatorio del Asunto del Correo

Para garantizar una respuesta ágil, la consulta deberá enviarse desde el **correo institucional** con el siguiente formato estricto:

`TD1 TFI 3RY 26 GZZ`

*Donde **Y** es el número de curso (1, 2, 3 o 4) y **ZZ** es el número asignado a su grupo (ejemplo: `TD1 TFI 3R1 26 G04`).*

7.2. Fecha de Entrega y Coordinación

La presentación del circuito funcionando y la fecha límite de entrega del informe deberán coordinarse directamente con el Jefe de Trabajos Prácticos (JTP) de cada curso.

8. Bibliografía y Referencias de Consulta

1. Mano, M. Morris & Ciletti, Michael D. (2013). *Diseño Digital* (5ta Edición). Pearson Educación.
2. Harris, David & Harris, Sarah (2012). *Digital Design and Computer Architecture* (2nd Edition). Morgan Kaufmann.
3. Xilinx Inc. *XC9500XL High-Performance CPLD Family Data Sheet.*
4. Plataforma Universidad Virtual (UV) — UTN FRC: `https://uv.frc.utn.edu.ar/`