UNIVERSIDAD TECNOLÓGICA NACIONAL
FACULTAD REGIONAL CÓRDOBA
DEPARTAMENTO DE INGENIERÍA ELECTRÓNICA

TÉCNICAS DIGITALES I

TRABAJO PRÁCTICO DE LABORATORIO N° 3

Máquinas de Estado en Lógica Programable (Verilog HDL)

Bloque: Tecnologías Aplicadas — Ciclo Lectivo 2025/2026

Asignatura:	Técnicas Digitales I
Nivel:	3er Año — Plan de Estudios (Ingeniería Electrónica)
Cursos:	3R1, 3R2, 3R3, 3R4
Profesores:	Ing. Marcelo Casasnovas Ing. Sergio Olmedo Ing. Jorge Mercado Ing. Florencia Belén Molla

Universidad Tecnológica Nacional — Facultad Regional Córdoba
Maestro M. Lopez esq. Cruz Roja Argentina — Ciudad Universitaria
Córdoba, República Argentina — 2025/2026

1. Objetivos

1.1. Objetivos Generales

- Resolver problemas prácticos aplicando diseño digital sobre el Kit de CPLD.
- Utilizar la suite de herramientas de desarrollo de Xilinx empleando el Lenguaje de Descripción de Hardware (**Verilog HDL**).
- Familiarizar al estudiante con el modelado, síntesis e implementación de **Máquinas de Estado Finitas (FSM)** en lógica programable.
- Aplicar la metodología completa de desarrollo en lógica programable: descripción algorítmica, simulación funcional, síntesis y verificación física en hardware.

1.2. Objetivos Específicos

- Que el estudiante conozca y emplee las plantillas de código propuestas por la herramienta de Xilinx para describir máquinas de estado de los modelos de **Moore** y **Mealy**.
- Describir en HDL Verilog la solución a un problema de control secuencial mediante una máquina de estados.
- Realizar la simulación lógica y comprobar el correcto funcionamiento en el Kit de desarrollo CPLD.

Nota de Requisito Académico

Este práctico de laboratorio posee carácter **obligatorio** y debe ser realizado y aprobado por la totalidad de los estudiantes como condición indispensable para la regularización de la asignatura.

2. Ejercicio Práctico a Realizar: Montacargas de Tres Pisos

2.1. Descripción del Sistema

El ejercicio práctico consiste en diseñar, simular e implementar el sistema digital de control para un **montacargas electromecánico de tres pisos** (Piso 1, Piso 2 y Piso 3).

El sistema debe procesar las llamadas de los usuarios y las señales de posición de la cabina para determinar en todo momento si el motor debe permanecer detenido, subir o bajar.




Figura 1: Esquema del montacargas

2.2. Entradas y Salidas del Sistema

2.2.1. Sensores y Entradas de Control

- **Finales de Carrera ($Fc1, Fc2, Fc3$):** Interruptores de posición ubicados en cada piso. Entregan un '1' lógico cuando la cabina del montacargas se encuentra presente en el piso correspondiente, y '0' en caso contrario.
- **Pulsadores de Llamada ($P1, P2, P3$):** Botones accionados por los usuarios para solicitar el traslado de la cabina hacia el piso 1, 2 ó 3 respectivamente.

2.2.2. Salidas de Control del Motor

El motor que acciona el montacargas es controlado mediante un bus digital de salida de 2 bits ($M[1:0]$), cuyo funcionamiento se especifica en la Tabla 1.

Cuadro 1: Funciones de Control del Motor del Montacargas

Código (M_1M_0)	Estado del Motor	Descripción Operativa
`00`	**Quieto**	El motor permanece detenido (cabina estacionada en piso actual).
`01`	**Sube**	El motor gira en sentido ascendente para elevar la cabina.
`10`	**Baja**	El motor gira en sentido descendente para hacer bajar la cabina.
`11`	**No Usado**	Estado no utilizado / Reserva de seguridad.

2.3. Procedimiento de Desarrollo

1. **Modelado Lógico:** Diseñar el diagrama de estados (FSM de Moore o Mealy) definiendo los estados presentes, transiciones provocadas por pulsadores (P_i) y finales de carrera (Fc_i), y las salidas de control del motor.

2. **Descripción en Verilog HDL:** Codificar la FSM en Verilog respetando las pautas de diseño combinacional y secuencial (uso de bloques `always @(posedge clk)` con asignaciones no bloqueantes `<=` para el registro de estado, y bloques combinacionales `always @(*)` para próximo estado y salidas).

3. **Síntesis Lógica:** Sintetizar el diseño sobre el dispositivo CPLD **XC9572XL**.

4. **Archivo de Restricciones (.ucf):** Generar el archivo UCF mapeando las entradas a las llaves/pulsadores del Kit, y las salidas (M_1, M_0) a los LEDs o indicadores correspondientes.

5. **Simulación Funcional y Temporal:** Realizar la simulación para verificar todas las secuencias de movimiento posibles (ascenso, descenso, paradas e ignorado de llamadas redundantes).

6. **Programación del Kit CPLD:**
   - ◇ Conectar el Kit de CPLD y la fuente de alimentación.
   - ◇ Abrir la herramienta **iMPACT** (*Manage Configuration Project*).
   - ◇ Borrar la memoria del CPLD (*Erase*).
   - ◇ Cargar y programar el archivo ejecutable `*.JED`.

7. **Verificación en Laboratorio:** Demostrar la correcta operación práctica al docente realizando las distintas combinaciones de prueba.

8. **Elaboración del Informe:** Redactar el informe técnico y subirlo en formato PDF a la plataforma **Universidad Virtual (UV)**.

3. Elementos Necesarios

✓ **Kit de CPLD** (Tarjeta con CPLD Xilinx XC9572XL).

✓ **Software Xilinx ISE WebPACK** y simulador **ModelSim**.

✓ Fuente de alimentación regulada de 5 V y cables de conexión.

✓ Placa de pruebas (MiniLab) con pulsadores e interruptores (si aplica).

4. Consultas y Fecha de Entrega

4.1. Consultas Docentes

Las dudas e inquietudes técnicas podrán enviarse a las direcciones institucionales de correo electrónico de los docentes de la cátedra:

- **Ing. Jorge Mercado:** jmercado@frc.utn.edu.ar
- **Ing. Florencia Belén Molla:** fmolla@frc.utn.edu.ar

Formato Obligatorio del Asunto del Correo

Para garantizar una respuesta ágil, las consultas enviadas desde el correo institucional deberán incluir obligatoriamente el siguiente formato de asunto:

`TD1_3RY_26 GXX`

*Donde **Y** representa el número de curso (1, 2, 3 ó 4) y **XX** es el número asignado a su grupo (ejemplo: `01`, `02`, etc. En caso de no poseer número de grupo, colocar su apellido).*

4.2. Fecha de Entrega y Evaluación

La demostración presencial del circuito funcionando en el Kit de CPLD y la fecha límite de presentación del informe técnico en la plataforma UV deberán coordinarse directamente con el Jefe de Trabajos Prácticos (JTP) de cada comisión.

