UTN

Facultad Regional Córdoba

TD1

Esperando que se conecten
Al ZOOM

Bienvenidos
Año 2026

Prof JTP .Ing. Sergio Olmedo

Practico de aula Nº 5:. - FLIP FLOPS.

- Verilog
  - SISTEMAS SECUENCIALES.
  - FLIP FLOPS
  - CONTADORES
  - REGISTROS DE DESPLAZAMIENTO

Practico de aula N° 5:. - FLIP FLOPS.

TD1


2) **Problemas resueltos en clase:**

5-2. Construir un Flip Flop JK utilizando un Flip Flop D, un multiplexor de 2 a 1 y un inversor.

5-3. Mostrar que la ecuación característica para la salida complementada de un Flip Flop JK es:

$$Q'(t+1) = J'Q' + KQ$$

5-8. Derivar la tabla de estado y el diagrama de estado del circuito secuencial mostrado en la figura, expli la función que el circuito realiza.




5-16. Diseñar un circuito secuencial con dos Flip Flop D, A y B y una entrada x_in.

a) Cuando x_in = 0, el estado del circuito se mantiene igual. Cuando x_in = 1 el circuito transiciona del estado 00 al estado 01, al 11 al 10 al 00 y se repite el ciclo.
b) Cuando x_in = 0, el estado del circuito se mantiene igual. Cuando x_in = 1 el circuito transiciona del estado 00 al estado 11, al 01 al 10, al 00 y se repite el ciclo.

5-19. Un circuito secuencial tiene tres FF A, B y C; una entrada x_in y una salida y_out. El diagrama de estado se muestra en la figura. El circuito se diseñará tomando los estados no usados como condiciones no importa. Analizar el circuito obtenido en el diseño para determinar el efecto de los estados no usados. Utilizar:

a) Flip Flop D
b) Flip Flop JK




Practico de aula N° 5:. - FLIP FLOPS.

- Verilog
  - Resolver problemas con Decodificadores

	Q	J	K	Q(t+1)
m_0	0	0	0	0
m_1	0	0	1	0
m_2	0	1	0	1
m_3	0	1	1	1
m_4	1	0	0	1
m_5	1	0	1	0
m_6	1	1	0	1
m_7	1	1	1	0

	J	K	Q(t+1)
m_0	0	0	Qt
m_1	0	1	0
m_2	1	0	1
m_3	1	1	/Qt

En Verilog



Practico de aula N° 5:. - FLIP FLOPS.

Tabla del Flip Flops J K

	Q	J	K	Q(t+1)
m_0	0	0	0	0
m_1	0	0	1	0
m_2	0	1	0	1
m_3	0	1	1	1
m_4	0	0	0	1
m_5	0	0	1	0
m_6	0	1	0	1
m_7	0	1	1	0

	J	K	Q(t+1)
m_0	0	0	Qt
m_1	0	1	0
m_2	1	0	1
m_3	1	1	/Qt

En Verilog
FFJK con FFD y combi nacionales

```
module FFJKconFFD_Comb(
    input reset,
    input clk,
    input J,
    input K,
    output reg Sal_Q
    );

      wiresQ;

      assign sQ= (~Sal_Q & J)| (Sal_Q & ~K);
// FFD
 always @(posedge clk)
      if (reset) begin
         Sal_Q <= 1'b0;
      end else begin
         Sal_Q <= sQ;
      end
endmodule
```

D \ JK	oo	o1	11	10
0	0	0	1	1
1	1	0	0	1

$$f = \bar{J}.D + \bar{D}.K$$

Prof JTP .Ing. Sergio Olmedo

Practico de aula N°5


TUP_SPD

```
module FFJKconFFD(
    input clk,
    input J,
    input K,
    input reset,
    output reg Q
    );

// señales y reg internos
   reg    sQ;
   wire [1:0]  select;

   assign
   assign select[0]=J;
   assign select[1]=Q;
   assign sInput3=~K;
   assign sInput4=~K;
   Mux 1 a 4 linea
   always @(select, sInput3, sInput4)
      case (select)
         2'b00: sQ = 0;
         2'b01: sQ = 1;
         2'b10: sQ = sInput3;
         2'b11: sQ = sInput4;
      endcase
// FFD
  always @(posedge clk)
      if (reset) begin
         Q <= 1'b0;
      end else begin
         Q <= sQ;
      end

endmodule
```




Practico de aula N° 5:. - FLIP FLOPS.

3) Ejercicios de tarea a resolver.

5-5. Explicar las diferencias entre Tabla de Verdad, Tabla de Estado, Tabla Característica y Tabla de Excitación. Explicar la diferencia entre una ecuación booleana, una ecuación de estado, una ecuación característica y la ecuación de entrada de un FF

5-8. Derivar la tabla de estado y el diagrama de estado del siguiente circuito secuencial. Explicar el funcionamiento del circuito.



Practico de aula N° 5:. - FLIP FLOPS.

TD1

5-20. Diseñar el circuito secuencial especificado poe el diagrama de estado de la figura usando Flip Flop T

