Lógica Secuencial: El Dominio del Tiempo y la Memoria

De la lógica estática a la dinámica:
Latches, Flip-Flops y el ecosistema biestable.

Técnicas Digitales I /
Nivel 3 - Ingeniería Electrónica



NotebookLM


El Paradigma Secuencial

Lógica Combinacional - El Presente



Las salidas dependen únicamente de las entradas en este instante. Sin memoria.

Lógica Secuencial - El Futuro



$$Estado_Futuro = f(Entradas_Actuales, Estado_Presente)$$

El circuito recuerda.
El tiempo (t) es la nueva variable crítica.




NotebookLM

El Presente



La salida depende únicamente de la entrada actual.

El Pasado + El Presente




El estado futuro se define mediante una sucesión temporal de entradas y la historia pasada.

NotebookLM


El orden frente al caos: Sincronismo vs. Asincronismo

Asincrónico



Controlado por cambios de señal y retardos internos de las compuertas lógicas. Rápido, pero propenso a inestabilidad.

Sincrónico



El comportamiento se define **conociendo sus señales en instantes discretos.** Un reloj maestro orquesta todo el sistema secuencial.

NotebookLM

La Célula Básica: El Nacimiento de la Memoria (Latch SR)






Tabla de Verdad

S	R		Q_t+1
0	0	→	Q_t (Memoria)
0	1	→	0 (Reset)
1	0	→	1 (Set)
1	1	0, 0	(ESTADO NO PERMITIDO)

El Peligro del Latch SR: Si S y R se activan simultáneamente (1,1), Q y Q negada compiten y caen a 0. No hay forma de garantizar el estado futuro al quitar los estímulos.



NotebookLM


Evolución 1: Latch D Sincrónico (El control del Cuándo)

El Parche



Eliminamos el estado 1,1 forzando a S y R a ser lógicamente opuestos.

Implementación Arquitectónica (MUX)




$$Z = Ck \cdot D + Ck' \cdot Q$$

Si Ck = 1, el MUX deja pasar el dato nuevo (D).
Si Ck = 0, el MUX recircula el dato viejo (Q, Memoria).

t0 t1 t2 ... t

NotebookLM

A Nivel Silicio: Latch D con Llaves de Transmisión (TG)




Ck=1, L1 abre (transparente). D fluye y actua
L2 cierra, sin retroalimentación.

cierra (atrapa el dato). L2 abre, el bucle de retroalimentación mantiene el estado anterior indefinidamente.

t0 t1 t2 ...

NotebookLM

El Defecto del Latch: La Transparencia



Ventana de Transparencia y Memoria


Cuando el reloj es alto, Q sigue exactamente los cambios de D (Transparencia).

Cuando el reloj es bajo, Q mantiene su último valor, ignorando los cambios en D (Memoria).

Para un Latch Negativo: Ck= 0 -> Q=D ; Ck=1 -> Memoria.

Gemini Notebook

Los Latches son sensibles por nivel (Level-Triggered)



Operación: Operan con niveles de señal. Mientras el habilitador esté en '1', la salida Q persigue a la entrada D de forma continua.

El Problema (Transparencia): Si la entrada cambia múltiples veces durante el nivel alto, la salida también lo hará.

Veredicto: Esta inestabilidad los hace imprácticos para circuitos secuenciales sincrónicos complejos.

Gemini Notebook

El Salto Conceptual: Disparo por Flanco

Sensibilidad por Nivel - LATCH



Transparente durante todo el pulso.




Sensibilidad por Flanco - FLIP-FLOP



Captura exacta en el instante de transición (t -> t+1).








NotebookLM

Los Flip-Flops son sensibles por flanco (Edge-Triggered)



Operación: El estado interno conmuta momentáneamente mediante un disparo. Responden a la transición de 0 a 1 y a ninguna otra cosa.


La Metáfora: Actúan como cámaras fotográficas. Capturan el valor de D en un microsegundo y lo congelan de forma estable.

Veredicto: Inmunes a los cambios de datos mientras el reloj se mantenga estático en 1 lógico o 0 lógico.


Gemini Notebook

Ingeniería de Flancos: El Conformador

Circuito



Matemática de Ondas



El retardo físico de las compuertas (un defecto inherente del silicio) se utiliza ingeniosamente para crear un pulso matemático exacto: el flanco.

NotebookLM

Matriz de elementos de memoria disparados por flanco

[SR] Set / Reset

El origen.

10 = Establecer	01 = Restablecer

Falla: 11 genera un estado inválido/indeterminado.

[D] Data

El mensajero.

$Q(t+1) = D$

Uso: Registros, buses de datos y FSMs.

[JK] Universal

La evolución.

Resuelve la falla del SR.

Si **J=1, K=1,** la salida se complementa (**Q'(t)**).

[T] Toggle

El alternador.

Si **T=1**, invierte el estado actual.
Si **T=0**, sin cambio.

Uso: Diseño de contadores binarios.

NotebookLM

Flip-Flop D: El Estándar de la Memoria

Símbolo





Tabla de Verdad

Ck (↑), D=0	→	$Q_{t+1}=0$
Ck (↑), D=1	→	$Q_{t+1}=1$
Ck (0, 1, o ↓)	→	$Q_{t+1}=Q_t$ (Memoria)

Cronograma Dinámico



La unidad fundamental de estandarización en sistemas digitales (Registros, FPGAs).

NotebookLM

Flip-Flop JK: La Memoria Universal

Combina la lógica del Latch SR con el disparo por flanco, pero resuelve el problema del estado 1,1 transformándolo en una basculación (Toggle) segura.

$$Q_{t+1} = J \cdot Q'_t + K' \cdot Q_t$$


(Función Set) ← $J \cdot Q'_t$ — $K' \cdot Q_t$ → (Función Reset)

J=0, K=0 ⟶ Memoria (Q_t)	
J=1, K=0 ⟶ Set (1)	
J=0, K=1 ⟶ Reset (0)	
J=1, K=1 ⟶ Toggle (Q'_t)	Invierte su estado en cada flanco de reloj sin riesgo de oscilaciones catastróficas.

NotebookLM

Flip-Flop T: El Motor de los Contadores

Derivación




Se unen J y K para formar una entrada T única.

Cronograma Sincronizado








División exacta de la frecuencia del reloj (F/2).

Diagrama de Transición de Estados



NotebookLM

Matriz de Síntesis: El Ecosistema Biestable


Nombre	LATCH D	FLIP-FLOP D	FLIP-FLOP JK	FLIP-FLOP T
Símbolo Lógico				
Respuesta Temporal (mini-gráfico)				
Comporta-miento Clave	Transparente o Memoria	Retardo y Muestreo exacto	Universal (Set/Reset/Toggle)	Divisor Frecuencia/ Contadores
Ecuación	$Q = D$ (si Ck=1)	$Q_{t+1} = D$	$Q_{t+1} = J \cdot Q'_t + K' \cdot Q_t$	$Q_{t+1} = T \oplus Q_t$

NotebookLM

Física del Silicio: Tiempos de Setup y Hold

Posar antes de la foto
(El dato debe estabilizarse antes del flanco)


No moverse durante la foto
(El dato debe mantenerse fijo después del flanco)



Si el dato D cambia dentro de esta Ventana de Vulnerabilidad, los transistores entran en METAESTABILIDAD (un estado caótico, impredecible y oscilante entre 0 y 1).

NotebookLM

La física del tiempo: El área restringida del reloj



Tiempo de Preparación (Setup - t_{su}): El tiempo mínimo que el dato debe mantenerse constante antes de la transición.


Tiempo de Retención (Hold - t_h): El tiempo mínimo que el dato no debe cambiar después de la transición.

ZONA DE METAESTABILIDAD: Violar esta área restringida provoca que el flip-flop pierda la capacidad de decidir entre 0 y 1 lógico.

NotebookLM

El Control Absoluto: Entradas Asíncronas

Regla de Prioridad Absoluta: Las entradas asíncronas tienen prioridad suprema. Sobrescriben cualquier orden lógicamente e ignoran completamente al Reloj (CK) y la entrada (D).




Entradas Asíncronas		
PR negado	CLR negado	Estado Resultante de Q
0, 1	1	Fuerza Salida a 1 (Set Incondicional)
1, 0	0	Fuerza Salida a 0 (Reset Incondicional)
0, 0	0	ESTADO ILEGAL / NO PERMITIDO
1, 1	1	Modo Normal Sincrónico (Control devuelto a Ck y D)


NotebookLM

Condición Inicial: Circuitos de Encendido (Power-On Reset)

Problema Físico: Al dar energía a un sistema (Vcc), los biestables despiertan en estados aleatorios o metaestables. Necesitamos un pulso de "Clear" automático y transitorio que los limpie antes de operar.


Activación por Bajo






Crea un nivel usıl lógico temporario, rara en un nivel lógico tenporale.

Activación por Alto





Crea un pulso de lógico temporario pzra un alto temporario.

La ingeniería digital superior es la orquestación perfecta entre la abstracción matemática y la realidad termo-eléctrica de los semiconductore

NotebookLM