



DISEÑO DIGITAL 2

MEMORIA DEL DISEÑO:

MEDT: MEDidor de Temperatura

Autor: Marcos Indiano,
Sergio Fernandez,
José Merino,
Ricardo Ruiz
Curso 2024-2025.

Control de versiones

Versión	Fecha	Autor	Cambios realizados
0.0	08/04/2025	Todos	Inicial
1.0	/04/2025	Todos	Puesta en conjunto de los módulos del hito 1 hechos por separado.
2.0	10/05/2025	Todos	Finalización del hito 2.
3.0	17/05/2025	Todos	Inicio y finalización del hito 3 con la creación y modificación de ficheros para este hito.
4.0	23/05/2025	Todos	Comprobación en la Max 10

Tabla de contenido

1 Especificación del diseño.	4
1.1 Introducción	4
1.2 Interfaces	4
1.3 Especificaciones funcionales	5
1.4 Especificaciones no funcionales	6
2 Diseño jerárquico	7
2.1 Bloque gen_sc	7
2.2 Bloque control_spi	8
2.3 Bloque reg_in_out_spi	9
2.4 Bloque control_medidas	9
2.5 Bloque rep_disp	10
2.6 Bloque conv_escala_BCD	11
3 Diseño detallado	12
3.1 Estructura del proyecto	12
4 Pruebas de verificación funcional de MEDT	13
4.1 Test del reloj	13
4.2 Test del periférico spi	13
4.3 Test del diseño completo.	13
5 Diseño físico	14
5.1 Asignación de pines	14
5.2 Recursos utilizados	14
5.3 Frecuencia máxima de reloj	15
6 Prototipado	15
7 Bibliografía	15

1 Especificación del diseño.

1.1 Introducción

Como trabajo para realizar en esta convocatoria ordinaria se propone un diseño que permita la lectura de la temperatura utilizando el sensor LM71 y su representación en los displays en grados centígrados, Fahrenheit o en kelvin a elección del usuario. Este nuevo sistema, denominado MEDT, utilizará también los dos pulsadores disponibles en la tarjeta DECA; el izquierdo para cambiar la representación de la temperatura entre las tres unidades de medida y el derecho para cambiar el periodo de actualización de la medida de temperatura.

1.2 Interfaces

El sistema se interconecta al sensor de temperatura y humedad, a dos pulsadores y a una barra de displays de 7 segmentos a través de sendas interfaces que se describen a continuación.




Fig. 1. Interconexión del MEDT al sensor de temperatura y humedad, pulsadores y barra de displays de 7 segmentos.

-

El sistema se comunica con el sensor de temperatura y humedad por medio de una interfaz SPI. MEDT funciona en todo momento como master del bus. Las señales de esta interfaz son las siguientes :

Señal	Dirección	Descripción
CS	salida (drenador abierto)	Señal de ChipSelect de la interfaz SPI
SCL	salida (drenador abierto)	Señal de reloj de la interfaz <u>SPI</u>
SO	bidireccional (drenador abierto)	Señal de datos de la interfaz <u>SPI</u>

El sistema realiza la presentación de los datos utilizando una barra de displays de 7 segmentos del tipo cátodo común. La interfaz es la siguiente :

Señal	Dirección	Descripción
seg[6..0]	salida	seg[0] : segmento g seg [1] : segmento f seg [2] : segmento e seg [3] : segmento d seg [4] : segmento c seg [5] : segmento b seg [6] : segmento a
mux_disp[7..0]	salida	mux_disp [0] : cátodo del display 0 (LSD) mux_disp [1] : cátodo del display 1 mux_disp [2] : cátodo del display 2 mux_disp [3] : cátodo del display 3 mux_disp [4] : cátodo del display 4 mux_disp [5] : cátodo del display 5 mux_disp [6] : cátodo del display 6 mux_disp [7] : cátodo del display 7 (MSD)

La interfaz permite iluminar solo un display a la vez. El display se selecciona activando (a nivel bajo) el cátodo correspondiente. El display activo se ilumina de acuerdo al código de 7 segmentos y punto decimal introducido (nivel alto).

1.3 Especificaciones funcionales

Ref	Especificación
ESP00	El sistema podrá actualizar la medida de temperatura con un periodo de 2,4,6 y 8 segundos
ESP01	El rango de representación de la temperatura estará entre 125 °C y -40 °C, con una resolución de 1 °C.
ESP02	La temperatura podrá representarse en grados centígrados, Fahrenheit o en kelvin
ESP03	El sistema representará la temperatura en BCD, utilizando 6 displays : En cada uno de ellos se representa lo siguiente : display 0 (LSD) : letras “C” y “F” para centígrados y Fahrenheit o símbolo “ ° ” para kelvin display 1 : en blanco (no debe lucir ningún segmento) display 2 : unidades de la temperatura display 3 : decenas de la temperatura o signo si la temperatura es negativa y mayor que -10 grados display 4 : centenas de la temperatura o signo si la temperatura es negativa y menor que -9 grados display 5 : en blanco (no debe lucir ningún segmento) display 6 : indicación del periodo de actualización de temperatura display 7 : indicación de nueva medida de temperatura “0”
ESP04	Los ceros no significativos de las decenas y centenas no se representarán. El signo menos, en su caso, se ubicará en la posición de las centenas (si el dígito de las decenas no es 0) o de las decenas (si el dígito de las decenas es 0).

ESP05	Inicialmente la presentación en los displays estará configurada en el modo grados centígrados
ESP06	Será posible modificar el modo de representación de temperatura empleando el pulsador izquierdo (KEY1): cuando se realice una pulsación (activación) se cambiará el modo de representación cíclicamente: de grados centígrados a kelvin, de kelvin a Fahrenheit, de Fahrenheit a centígrados, etcétera.
ESP07	Inicialmente las medidas de temperatura se realizarán con un periodo de 4 segundos
ESP08	Será posible modificar el periodo de medida de temperatura empleando el pulsador derecho (KEY0): cuando se realice una pulsación (activación) se cambiará el periodo cíclicamente: de 2 a 4 segundos, de 4 a 6, de 6 a 8, de 2 a 2, etcétera.
ESP09	Cuando se haya tomado una nueva medida de temperatura se indicará mediante un “0” presentada en el display 7 durante un segundo.

1.4 Especificaciones no funcionales

Ref	Especificación
ESP10	El sistema se diseñará utilizando VHDL. Podrán utilizarse como elementos de librería los IPs de Altera que sean necesarios.
ESP 11	Se utilizará <i>ModelSim</i> como herramienta de simulación y <i>Quartus Prime</i> como herramienta para la realización del diseño físico,
ESP12	El sistema se prototipará utilizando una tarjeta DECA-MAX10 del fabricante Arrow [2]
ESP13	Para prototipar el sistema se conectará a la tarjeta DECA-MAX10 una tarjeta de expansión [3] con los 8 displays y dos botones además de una caja de switches.
ESP14	Se utilizará como fuente de reloj uno de los osciladores de 5 MHz que posee la tarjeta DECA-MAX10.

2 Diseño jerárquico

El diagrama de la Fig. 3 representa el primer nivel de la jerarquía del diseño¹:




Fig. 2. Diagrama de bloques del primer nivel de la jerarquía de MEDT.

En los siguientes subapartados se describe la interfaz y la función de cada uno de estos bloques.

2.1 Bloque gen_sc

Señal	Dirección	Descripción
SC	salida	Tic con una frecuencia de 5 MHz. Activo a nivel alto, tiene la anchura de un período del reloj del sistema.
SC_up	salida	Pulso activo nivel alto con anchura de un periodo de reloj en el flanco de subida de sc.
SC_ena	entrada	Entrada para habilitar el divisor.
SC_down	salida	Pulso activo a nivel alto con anchura de un periodo de reloj en el flanco de bajada de sc.
SC_meas	salida	Pulso activo a nivel alto con anchura de un periodo de reloj cuando sc lleva la mitad.

Este bloque genera el reloj que luego usarán otros bloques y genera las señales de cuando se activa y se desactiva dicho reloj.

Cuando está habilitado, un contador de 5 bits cuenta de 0 a 20. El bit más significativo genera SC (5MHz). El mismo contador decodifica los pulsos SC_up, down y meas permitiendo a los módulos de control conocer el momento de muestreo y los flancos del reloj SPI.

¹ Todos los bloques tienen un reloj común, clk, y una entrada de reset asíncrono, rst_n, activa a nivel bajo. Estas señales no se incluyen en las interfaces por simplicidad.

2.2 Bloque control_spi

Señal	Dirección	Descripción
SCL	entrada	Reloj SPI externo
CS	salida	Chip select del sensor LM71 que se activará (activo nivel bajo) para empezar una nueva medida
nueva_medida	salida	pulso activo nivel alto de un ciclo de reloj que indicará que se ha terminado una nueva med
ena_in_reg	salida	habilita el registro de desplazamiento para los datos de entrada
SC_ena	salida	habilita el reloj que genera gen_sc
scl_up	entrada	Pulso activo nivel alto con anchura de un periodo de reloj en el flanco de subida de sc.
SC_down	entrada	Pulso activo a nivel alto con anchura de un periodo de reloj en el flanco de bajada de sc.
pulsador_d	entrada	Pulso del pulsador derecho (KEY1) activo nivel bajo. Cambiará el periodo de toma de nueva medida
periodo[3:0]	salida	señal de 4 bits que indica en BCD el periodo de muestreo de las nuevas medidas (2,4,6 o 8).

Este bloque funciona de la siguiente manera:

- El bloque controlará la comunicación de la placa con el sensor mediante el SPI. Para ello controlará cuando baja el chip select con lo que empezará una nueva toma de medida. También sacará una señal para avisar que se ha terminado de hacer la nueva medida de temperatura.
- Tiene una FSM de transacción SPI:
 - En estado IDLE espera a que el contador de periodo alcance el valor seleccionado (que puede ser de 2, 4, 6 u 8 segundos). Pasa a START
 - En estado START detecta el primer nivel bajo de SCL, resetea el contando y va a TRANSFER
 - En TRANSFER cuenta 8 pulsos SC_up. Tras el 9º bit pasa a STOP
 - En STOP emite nueva medida y vuelve a IDLE
- Tiene una FSM de selección de periodo:

Cada flanco de KEY0 rota el estado de 2 - 4 - 6 - 8 segundos, cargando las constantes 50MHz y reflejando el dígito en “periodo”.

2.3 Bloque reg_in_out_spi

Señal	Dirección	Descripción
sio_in	entrada	Entrada de los datos de temperatura medidos por el sensor LM71.
ena_shift	entrada	Habilitación para el registro de desplazamiento de los datos de entrada.
temp_bin[8:0]	salida	Dato de 9 bits que lleva la temperatura leída en el sensor
SC_meas	entrada	Pulso activo a nivel alto con anchura de un periodo de reloj cuando SC lleva la mitad.

Este bloque es un registro de 9 bits que desplaza a la derecha e inserta en el bit de menor peso el valor de sio_in. Un contador se incrementa para saber cuantos bits van cargados. Tras el 9º bit el registro contiene la palabra completa y queda disponible en temp_bin.

2.4 Bloque control_medidas

Señal	Dirección	Descripción
nueva media	entrada	pulso activo nivel alto de un ciclo de reloj que indicará que se ha terminado una nueva med
dato_in[8:0]	entrada	vector que llevará los datos de la medida en complemento a 2.
dato_out[7:0]	salida	vector que llevará los datos de la medida en valor absoluto. En binario.
signo	salida	señal que indica si el signo de la medida de la temperatura es negativo ("1") o positivo ("0").

En este bloque se almacenarán los datos a medida que llegan en complemento a 2 para luego pasarlos a una variable que indique el signo y otra la temperatura en valor absoluto.

En cada pulso "nueva_medida" captura los 9 bits, copia dato_in en signo. Si signo = 0 pasa directamente el valor. Si es 1 (negativo) calcula el complemento a 2 para obtener la magnitud positiva. El registro mantiene el valor estable hasta la próxima lectura.

2.5 Bloque rep_disp

Señal	Dirección	Descripción
temp_BCD	entrada	Valor de temperatura en BCD, con centenas, decenas y unidades.
signo	entrada	Indica si el valor es o no negativo. '1' para negativo.
escala[1:0]	entrada	Indica en que escala se representa la temperatura. '00' para °C, '10' para F y '01' para K.
disp[6:0]	salida	Vector que representa al display. Cada bit maneja uno de los segmentos del display 7 segmentos. Activo a nivel alto.
mux[7:0]	salida	Vector para escoger el display en el que se van a mostrar los datos. Se multiplexa el dato a 400Hz y se cambia entre dato y display a encender.
nueva_medida	entrada	Bit que indica que se ha completado una nueva medición. Reinicia el contador.
periodo	entrada	Humedad relativa medida, en BCD de 3 dígitos.

El bloque funciona de la siguiente manera:

- El módulo recibe la temperatura lista en BCD y el signo, la escala activa, el periodo de muestreo y el pulso de nueva medida. Se encarga de controlar 7 líneas de segmentos y 8 líneas de habilitación para mostrar información.
- Dispone de 8 displays, mostrando cada uno:
 - Display 0 muestra la escala seleccionada (° para Celsius, K para Kelvin, F para Fahrenheit)
 - Display 1 permanece siempre apagado como separador
 - Display 2 enseña las unidades
 - Display 3 presenta las decenas o, si la magnitud es < 10 y la temperatura es negativa, el signo “-”
 - Display 4 muestra las centenas o bien el mismo signo “-” cuando no hay centenas y el valor es negativo
 - El display 5 también está siempre apagado
 - El display 6 indica el periodo de muestreo activo (2, 4, 6 u 8 s)
 - El display 7 ilumina un “0” durante exactamente un segundo cada vez que llega una nueva lectura del sensor
- Un contador de 17 bits divide el reloj hasta 400 Hz y genera un pulso que, con un registro rotativo desplaza un ‘1’ a la izquierda. Con ello se cambia de display cada 2.5ms así como el dato a mostrar, garantizando que se actualicen a frecuencia suficiente y muestren el dato relevante.
- Un proceso combinacional recibe el nibble BCD y traduce a los 7 bits del display.
- Al pulsarse KEY1, se cambia la escala en el módulo conv_escala_BCD. En el siguiente barrido el display cambia el valor del display 0 para ajustarse a la escala y recalcula los nuevos dígitos.

- Al pulsarse KEY0 se cambia el periodo en control_spi. El display 6 pasa a mostrar el nuevo dígito.

2.6 Bloque conv_escala_BCD

Señal	Dirección	Descripción
dato_in[7:0]	entrada	Pulso activo nivel alto de un ciclo de reloj que indicará que se ha terminado una nueva medida
signo	entrada	Vector que llevará los datos de la medida en complemento a 2
pulsador	entrada	vector que llevará los datos de la medida en valor absoluto. En binario
salida_BCD[11:0]	salida	Señal que indica si el signo de la medida de la temperatura es negativo ("1") o positivo ("0")
signo_out	salida	Signo ya corregido según escala
escala[1:0]	salida	Indica la escala que se utiliza, siendo "00" para C°, "01" para K y "10" F.

En este bloque una FSM de tres estados gira con cada pulsación de KEY1 (C - K - F). Para cada caso:

- C: Copia directa de dato_in, signo_out es signo
- K: Suma 273 y fuerza signo_out = 0.
- F: $1,8125 \times TC + 32$ usando sumas y desplazamientos. Divide entre 16 y corrige signo.

3 Diseño detallado

3.1 Estructura del proyecto

El proyecto está almacenado en la carpeta MEDT, que a su vez contiene las carpetas hdl, modelsim y quartus. La carpeta *hdl* contiene los ficheros RTL y estructural del diseño, así como los modelos VHDL. La carpeta *modelsim* contiene el proyecto de simulación (test_interfaz_spi.hld). Finalmente, *quartus* contiene el proyecto para el diseño físico y los ficheros relacionados con éste. La siguiente figura muestra la jerarquía de carpetas dentro de la carpeta MEDT:




Fig. 4. Estructura de carpetas del proyecto.

4 Pruebas de verificación funcional de MEDT

El plan de pruebas de MEDT consiste en un conjunto de tests dirigidos. Se realizan tests específicos para los bloques funcionales más complejos, tests en los que se combinan varios bloques funcionales cuando resulta necesario y un test final para el diseño completo. Algunas de las pruebas requieren escalado temporal para reducir su duración.

En los siguientes subapartados se describen los tests realizados.

4.1 Test del reloj

Es un test específico para el módulo del reloj. Consiste en un conjunto de pruebas exhaustivas en las que se comprueba el funcionamiento de todas las opciones de configuración y en todos los modos de trabajo.

Ubicación de los ficheros del test	En /MEDT/modelsim/TEST	
Simulación escalada	Sí	
Ficheros	test_periferico_spi	testbench
		paquete con procedimientos para el test de todas las funcionalidades
Descripción del test	Se verifica el modo normal de funcionamiento para todas las posibles configuraciones.	

4.2 Test del periférico spi

Es un test específico para el periférico spi. Consiste en un conjunto de pruebas exhaustivas que comprueban el funcionamiento del envío de datos, así como el cumplimiento de las especificaciones de compatibilidad.

Ubicación de los ficheros del test	En /MEDT/modelsim/TEST	
Simulación escalada	No	
Ficheros	test_periferico_spi	testbench
Descripción del test	Se verifica toda la funcionalidad del periférico spi	

4.3 Test del diseño completo.

Es un test que combina todos los bloques funcionales del diseño para verificar su funcionamiento conjunto.

Ubicación de los ficheros del test	En /MEDT/modelsim	
Simulación escalada	SI	
Ficheros	test_interfaz_spi_entrega.vhd	testbench
Descripción del test	Es un test básico en el cual se realizan pruebas simples de configuración para todo el sistema y se verifican los 2 botones, la correcta lectura de temperaturas, y además que se representen correctamente en los displays	

5 Diseño físico

En este apartado se documentan los detalles básicos relacionados con el diseño

Pin de la interfaz del diseño	direccion	Pin FPGA	I/O bank	I/O standard	Current strengt h (mA)	Slew rate	Pull-up interno
clk	Input	M8	2	2.5-V	N.A.	N.A.	No
rst_n	Input	H21	6	1.5-V Scmitt Trigger	N.A.	N.A.	No
SCL							No
SDA							No
fila[0]	Output	Y18	4	3.3-V LVTTL	8	2	No
fila[1]	Output	AA17	4	3.3-V LVTTL	8	2	No
fila[2]	Output	AA19	4	3.3-V LVTTL	8	2	No
fila[3]	Output	AB20	4	3.3-V LVTTL	8	2	No
seg [0]	Output	W16	4	3.3-V LVTTL	8	2	No
seg [1]	Output	AB11	4	3.3-V LVTTL	8	2	No
seg [2]	Output	W15	4	3.3-V LVTTL	8	2	No
seg [3]	Output	AB10	4	3.3-V LVTTL	8	2	No
seg [4]	Output	AA15	4	3.3-V LVTTL	8	2	No
seg [5]	Output	W12	4	3.3-V LVTTL	8	2	No
seg [6]	Output	AA13	4	3.3-V LVTTL	8	2	No
seg [7]	Output	AB12	4	3.3-V LVTTL	8	2	No
mux_disp[0]	Output	Y5	3	3.3-V LVTTL	8	2	No
mux_disp[1]	Output	W6	3	3.3-V LVTTL	8	2	No
mux_disp[2]	Output	W8	3	3.3-V LVTTL	8	2	No
mux_disp[3]	Output	AB8	3	3.3-V LVTTL	8	2	No
mux_disp[4]	Output	R11	3	3.3-V LVTTL	8	2	No
mux_disp[5]	Output	AB6	3	3.3-V LVTTL	8	2	No
mux_disp[6]	Output	AA6	3	3.3-V LVTTL	8	2	No
mux_disp[7]	Output	V10	3	3.3-V LVTTL	8	2	No
SW1	Input	AB17	3	2.5-V Scmitt Trigger	8	2	No
SW2	Input	AB18	3	2.5-V Scmitt Trigger	8	2	No

físico del circuito: la asignación de pines, las restricciones de la síntesis y los informes que proporciona Quartus Prime sobre los recursos de la FPGA utilizados y la frecuencia máxima de reloj obtenida.

5.1 Asignación de pines

En la siguiente tabla se detalla la asignación de los pines de la interfaz de MEDT a los pines de la FPGA especificando para cada caso el tipo de pin, el número de pin de la FPGA que se corresponde con el pin del diseño, el banco al que corresponde, el estándar de entrada/salida que utiliza, el fan-out (para los pines de salida) y el slew-rate.

5.2 Recursos utilizados

- 2 pulsadores.
- switch para el reset.
- sensor de temperatura.
- 7 Displays de 8 segmentos.

5.3 Frecuencia máxima de reloj

Se usa un oscilador de 5 MHz

6 Prototipado

En este apartado se enumeran las pruebas realizadas con el prototipo y el resultado de cada una de ellas. Todas las pruebas se han realizado en las siguientes condiciones:

- Tarjeta DECA-MAX10 con la tarjeta de expansión conectada.
- Tarjeta alimentada con el alimentador de 5 V DC
- FPGA de la tarjeta configurada con el diseño MEDT (medt.pof)

Ref.	Descripción	Resultados
PR00	Reset inicial	Los valores se reinician y se comprueba que haga una buena medición de la temperatura.
PR01	Pulso de Key_1	Vemos el cambio de valor entre grados centígrados, grados Kelvin y grados Fahrenheit
PR02	Pulso de Key_0	Comprobamos que al pulsar el botón el display que muestra la frecuencia de actualización cambia y que el cero producido por una nueva medida ocurre cada menos tiempo.

7 Bibliografía

[1] Tarjeta DECA-MAX10 (página web del fabricante). [online]

<https://www.arrow.com/en/products/deca/arrow-development-tools>

[2] Tarjeta XDECA. Manual de usuario. [moodle DD2-documentacion técnica]