
Příloha: Vstupní zpráva

Jméno: Marek Joukl Login: xjoukl00

Architektura navrženého obvodu (na úrovni RTL)

Schéma obvodu



Popis funkce:


- FSM čeká na první bit, který spustí CNT_1
- CNT_1 postupuje po 16 nástupných hranách
- CNT_2 počítá počet bitů, v případě, že jsou všechny přečteny, posílá je na výstup
- Dále jsou signály resetovány a čeká se na další 8-bitové slovo

Návrh automatu (Finite State Machine)

Schéma automatu

Legenda:

- Stavy automatu: IDLE, START_BIT, READ_DATA, STOP_BIT, VLD DATA
- Vstupní signály: DIN, CNT 1, CNT 2
- Moorovy výstupy: CLOCK_CNT, DATA_CNT, DATA_VLD



Popis funkce:

- Automat čeká ve stavu IDLE, dokud na vstupní signál nepřijde 0 (DIN=0)
- Poté se přepne stav na START_BIT a automat čeká 24 tiků než se dostane do MIDBIT
- V tomto stavu počítá CLK_2 do 8 a poté čeká na STOP_BIT (DIN=1)
- Jakmile ho dostane, přepne se stav na VLD_DATA a ověří se platnost datového slova nastavením log. 1
- Po stop_bitu a validaci opět začíná čekání na další bitové slovo ve stavu IDLE

Snímek časového průběhu

