

SISTEMAS

Aluna: E. Pedrosa

Finalidade da descrição de um circuito lógico em VHDL: para ser programado num PLD.

Abordagem Estrutural: descrevemos funções lógicas e especificamos como elas são interconectadas.

Componente VHDL: forma de predefinir uma função lógica para uso repetido no programa, pode descrever uma simples porta lógica até funções complexas.

Interconexões: saídas dos componentes VHDL (blocos de lógica). Simbolizar uma conexão de "fio" entre componentes internos do circuito não é entrada nem saída.

Ferramenta de Desenvolvimento: onde se simula e consegue ver as mudanças de estados.

Respostas

1- É uma forma de predefinir uma função lógica para uso repetido num programa. O componente pode ser usado para descrever qualquer coisa desde uma simples porta lógica até uma função lógica complexa.

2- Definir todos os parâmetros do componente, podemos pensar como uma requisição ou pedido do componente a ser usado no programa, qual seria o componente (entradas e saídas).

3- As interconexões são feitas utilizando as portas lógicas que agrupadas resultam em um SIM, essa agrupação é chamada de interconexão, que seria equivalente aos fios que interconectam componentes em uma placa. Que seria o mapeamento das entradas e saídas.

4- Abordagem estrutural