

Ministério da Educação

UNIVERSIDADE TECNOLÓGICA FEDERAL DO PARANÁ



Coordenação de Engenharia Elétrica (COELT)

Campus Apucarana

Relatório do laboratório 04

Maria Eduarda Pedroso (Líder) Matrícula: 2150336

Sistemas Digitais (SICO5A)

Resumo

Nessa atividade todas as simulações e análises foram feitas no software Logisim e também com auxílio dos conteúdos disponibilizados pelo professor e sua ajuda em aula. O intuito desse relatório é fixar e analisar sobre modelos FPGA, sendo o primeiro a construção de modelo LTU com um buffer controlado, foram construídos 3 tipos a priori de modo de implementação.

Após essa análise conseguimos prototipar alguns modelos de FPGA e fazer suas respectivas análises sobre cada implementação.

Por fim, simulamos a expansão de células com duas entradas e um módulo adaptável ALM para as condições descritas nas figuras contidas no PDF disponibilizado pelo professor. Como foi realizada apenas análise e prototipagem no software Logisim não houve cálculos nem valores que seriam da parte prática do experimento.

Objetivos

- Simular, analisar e projetar um modelo de FPGA.
- Projetar a tecnologia Slice.
- Projetar a tecnologia ALM.

Materiais e equipamentos


Os materiais utilizados foram todos blocos do software Logisim, sendo eles:

- Buffer controlado
- Portas AND e OR
- Pinos de entrada e saída
- Flip-flop do tipo D
- Demultiplexadores
- Terra
- Fontes
- Resistores de ajuste
- Distribuidores
- Inversores

Procedimentos

Primeiramente foi projetado um modelo de LTU pensado apenas avaliando a imagem disponibilizada no relatório, o resultado podemos ver na figura abaixo.

Figura 1 – Modelo LTU: (a) Construção Logisim; (b) – Modelo de LTU.



(a) (b) Figura 1 – Modelo LTU: (a) Construção Logisim; (b) – Modelo de LTU.

Como podemos observar, a primeira parte até os buffers controlados é a parte de lógica de seleção onde poderemos escolher qual será nossa saída desejada, deixamos todos os buffers controlados ligados e no momento que não queremos desabilitamos ele, já na parte dos flip-flops estamos replicando as células de entrada que entram todas em uma porta OR para realizar a soma e produto da mesma.

Após construímos um "slice" utilizando como base 4 LTU simplicados:

Figura 2 – Modelo LTU Simplificado: (a) Construção Logisim.

Figura 3 – Modelo Slice: (a) Construção Logisim.




Figura 2 – Modelo LTU Simplificado: (a) Construção Logisim. Figura 3 – Modelo Slice: (a) Construção Logisim.

Como podemos observar, cada estrutura SLICE conta com duas LUTs que funcionam segundo a lógica apresentada anteriormente nesse trabalho. Onde o sinal de saída das duas é somado e emitido como sinal de saída do componente SLICE. E no segundo observa-se a soma das LUTs internas a ele com a saída do primeiro SLICE.

O próximo passo foi o desenvolvimento do ALM:

Figura 4 – Modelo ALM: (a) Construção Logisim.




Figura 4 – Modelo ALM: (a) Construção Logisim.

Um ALM pode ser programado nos seguintes modos de operação: Modo normal, Modo LUT estendida, Modo aritmético e Modo aritmético compartilhado. Além de poder ser utilizada como uma cadeia de registradores na criação de contadores e registradores de deslocamento.

Teoria

Referente aos dispositivos utilizados, vale ressaltar um breve conceito básico sobre alguns deles:

- Porta AND: porta lógica que, para que tenha uma saída de dados alta (1), todas as entradas devem possuir um sinal alto. Caso contrário, a saída sempre será baixa.
- Porta OR: porta lógica que, para que tenha uma saída de dados alta, pelo menos uma das entradas deve possuir um sinal alto. Sendo baixo apenas quando todas as entradas apresentam um sinal baixo (0).
- Pino de Entrada de Dados: fonte externa de bits de dados de tamanhos variados.
- Pino de Saída de Dados: destino externo de bits de dados de tamanhos variados.
- Buffer controlado: componente que controla a passagem de dados através de um sinal, impedindo a passagem dos dados quando o sinal de controle é baixo, e permitindo sua passagem quando alto. Semelhante à uma porta AND.

- Resistor para ajuste: resistor que impede a flutuação na entrada de dados das portas lógicas, caso as mesmas não estejam conectadas a nenhuma entrada de dados ou que apresente alta impedância.
- Inversor: resume-se à uma porta lógica que inverte um de sinal de entrada.
- Demultiplexador (DMX): refere-se a um componente com múltiplas saídas, onde através de um sinal controla-se a saída desejada seja habilitada para que o(s) dado(s) passem, sendo o endereço considerado através da representação de números binários.
- Distribuidor: componente que unifica em uma única fiação um conjunto de bits e/ou separa um conjunto de bits em outro conjunto, ou em saídas de bit único.
- Fonte: fornece alimentação para uma porta lógica se manter ativa ou mantém um sinal ativo fixo.
- Terra: aterra uma conexão mantendo um sinal zero estável, buscando evitar a alta impedância.

Maria Eduarda Pedroso

Resultados e Conclusão

A partir dessa prática obtivemos o entendimento de como um modelo de LTU e FPGA funciona, como é seu método de leitura através de soma e produtos e também citamos alguns exemplos de tecnologia como por exemplo a tecnologia slice, que no caso é a expansão de células com entradas, no nosso caso duas.

Além disso também fizemos uma prototipação de um módulo adaptável ALM o que nos relembrou o conceito de soma e produto novamente, muitos tópicos dessa prática se relacionam e complementam ao estudo teórico passado pelo professor em aula, como não houve cálculos e sim análise acredito que essa atividade foi algo de suma importância para um melhor entendimento do assunto.