


ARQ1 - Recuperação 01

Tema: Sistemas de Numeração e circuitos combinatórios

Exercícios:

01.) Dado o mapa de Veitch-Karnaugh:

n	m	M	f(a,b,c,d)
0	a'b'c'd'	A+B+C+D	0
1	a'b'c'd	A+B+C+D'	0
2	a'b'c d'	A+B+C'+D	0
3	a'b'c d	A+B+C'+D'	0
4	a'b c'd'	A+B'+C+D	1
5	a'b c'd	A+B'+C+D'	0
6	a'b c d'	A+B'+C'+D	0
7	a'b c d	A+B'+C'+D'	0
8	a b'c'd'	A'+B+C+D	1
9	a b'c'd	A'+B+C+D'	1
A	a b'c d'	A'+B+C'+D	0
B	a b'c d	A'+B+C'+D'	0
C	a b c'd'	A'+B'+C+D	1
D	a b c'd	A'+B'+C+D'	1
E	a b c d'	A'+B'+C'+D	1
F	a b c d	A'+B'+C'+D'	0



	0	1	2	3	4	5	6	7	8	9	A	B	C	D	E	F
mintermos																
	0	1	2	3	4	5	6	7	8	9	A	B	C	D	E	F
MAXTERMOS																

Determinar e implementar os circuitos equivalentes em Verilog e no Logisim:

- expressão canônica para SoP(a,b,c,d)
- expressão canônica para PoS(A,B,C,D)
- simplificação de mintermos por mapa de Veitch-Karnaugh
- simplificação de MAXTERMOS por mapa de Veitch-Karnaugh
- expressão SoP equivalente com portas NAND de 2 entradas (usar dupla negação)
- expressão PoS equivalente com portas NOR de 2 entradas (usar dupla negação)

02. Implementar no Verilog e no Logisim as expressões abaixo para obter as tabelas verdade:

- a.) **`mux (a, not(a), c)`**
- b.) **`mux (c, not(c), mux(a,not(a),b))`**

03.) Implementar em Verilog e em Logisim as expressões abaixo para obter as tabelas verdade:

- a.) **`(~a|b) & (b|~c)`**
- b.) **`(x'.y)'.(x'.y)'`**

04.) Dado o valor **+374.5₍₈₎**, considerar a representação

- a.) com a menor quantidade de bits para sinal, expoente e mantissa
- b.) IEEE-754 para 1 bit para sinal, 8 bits para expoente (com corte = 127) e 23 bits de mantissa

05.) Calcular:

- a.) o valor binário igual a **`NOT (174(8)) - C2,8(F8(16))`**
- b.) a tabela verdade para **`NOT(NAND (XOR(a,b), NOR(a, NOT(b))))`**