

UNIVERSIDAD NACIONAL DE CÓRDOBA

FACULTAD DE CIENCIAS EXACTAS, FÍSICAS Y NATURALES

CARRERA INGENIERÍA ELECTRÓNICA

PROYECTO INTEGRADOR PARA LA OBTENCIÓN DEL TÍTULO DE GRADO
INGENIERO ELECTRÓNICO

"DISEÑO E IMPLEMENTACIÓN DE ETAPA RECEPTORA DE TRANSPONDER CUBESAT VHF-UHF"

Alumno/s:
Campos, Mariano
Director:
Esp.Ing Leguizamon, Carlos
Co-Director:
Ing. Orellano, Mayco

Córdoba, República Argentina
Mes / Año



UNIVERSIDAD NACIONAL DE CÓRDOBA
Facultad de Ciencias Exactas, Físicas y Naturales
Escuela de Ingeniería Electrónica

El Tribunal Evaluador reunido en éste acto y luego de haber aprobado la Solicitud de Aprobación de Tema y efectuado las distintas instancias de correcciones del Informe del Proyecto Integrador para la obtención del Título de Grado "Ingeniero Electrónico" y cumpliendo con el Reglamento correspondiente, declaran el Informe Final de/l los estudiante/s: **CAMPOS MARIANO** como "aceptado sin correcciones" y la defensa oral Aprobada. Por lo tanto, luego de haber tenido en cuenta los aspectos de evaluación que indica el Reglamento, el Proyecto Integrador se considera Aprobado.

Se firma el Acta de Examen correspondiente y se distribuyen los ejemplares impresos.

Firma y aclaración del Tribunal Evaluador: .....
Fecha: .....



UNIVERSIDAD NACIONAL DE CÓRDOBA
Facultad de Ciencias Exactas, Físicas y Naturales
Escuela de Ingeniería Electrónica

Quien suscribe el Profesor LEGUIZAMON CARLOS en su carácter de Director del Proyecto Integrador del Estudiante CAMPOS MARIANO, denominado: DISEÑO E IMPLEMENTACIÓN DE ETAPA RECEPTORA DE TRANSPONDER CUBESAT VHF-UHF considera que el desarrollo del trabajo se ha completado según lo especificado en la Solicitud de Aprobación de Tema y se encuentra en condiciones de tramitar su defensa.

A los efectos de quién corresponda, en fecha ...../...../.....

Firma y aclaración del Director: .....

Dedicatoria

Breve y directa.

Agradecimientos

Breve y directo.

Resumen

El trabajo se centra en el diseño e implementación de la etapa receptora de un transponder VHF-UHF con factor de forma PC-104, destinado a formar parte de la carga útil de un CubeSat. El funcionamiento de un CUBESAT se organiza en distintos subsistemas electrónicos interconectados mediante un bus común, entre los cuales se encuentran: el sistema de energía, la computadora a bordo, el sistema de comunicaciones, etc. Dentro de este esquema, el módulo transponder VHF-UHF representa el eje de las comunicaciones. En este marco, el transponder VHF-UHF, debe ser capaz de recibir señales entre estaciones terrestres y retransmitirlas, trabajando como un repetidor lineal de banda ancha. El desarrollo considerará tanto los requerimientos funcionales (ancho de banda, sensibilidad, frecuencia de trabajo, consumo de potencia, dimensiones) como las restricciones impuestas por las condiciones ambientales del entorno espacial.

Área Temática: Comunicaciones, Electrónica analógica..
Asignaturas: Electrónica analógica III, Teoría de las comunicaciones, Electrónica digital III.
Palabras Claves: CUBESAT, Transponder, PC-104, VHF-UHF, RF.

Abstract

This work focuses on the design and implementation of the receiver stage of a VHF-UHF transponder with a PC-104 form factor, intended to be part of a CubeSat payload. The operation of a CubeSat is organized into various electronic subsystems interconnected via a common bus, including: the power system, the on-board computer, the communication system, etc. Within this framework, the VHF-UHF transponder module represents the core of communications. In this context, the VHF-UHF transponder must be capable of receiving signals from ground stations and retransmitting them, operating as a broadband linear repeater. The development will consider both functional requirements (bandwidth, sensitivity, operating frequency, power consumption, dimensions) and the constraints imposed by the environmental conditions of the space environment.

Subject Area: Communications, Analog Electronics.
Subjects: Analog Electronics III, Communication Theory, Digital Electronics III.
Keywords: CUBESAT, Transponder, PC-104, VHF-UHF, RF.

Resumo

O trabalho concentra-se no projeto e implementação da etapa receptora de um transponder VHF-UHF com fator de forma PC-104, destinado a fazer parte da carga útil de um CubeSat. O funcionamento de um CUBESAT organiza-se em diferentes subsistemas eletrônicos interconectados por meio de um barramento comum, entre os quais se encontram: o sistema de energia, o computador de bordo, o sistema de comunicações, etc. Dentro deste esquema, o módulo transponder VHF-UHF representa o eixo das comunicações. Neste contexto, o transponder VHF-UHF deve ser capaz de receber sinais de estações terrestres e retransmiti-los, operando como um repetidor linear de banda larga. O desenvolvimento considerará tanto os requisitos funcionais (largura de banda, sensibilidade, frequência de operação, consumo de potência, dimensões) quanto as restrições impostas pelas condições ambientais do meio espacial.

Área Temática: Comunicações, Eletrônica Analógica.
Disciplinas: Eletrônica Analógica III, Teoria da Comunicação, Eletrônica Digital III.
Palavras-chave: CUBESAT, Transponder, PC-104, VHF-UHF, RF.

Índice general

Índice general IX

Índice de tablas XI

Índice de figuras XIII

Lista de Símbolos y Convenciones XVI

1. INTRODUCCIÓN 1

1.1. Antecedentes del problema 2
1.2. Relevancia del trabajo 2
1.3. Motivación para la elección del tema 3
1.4. Formulación del problema 3
1.5. Objetivo General y Objetivos Específicos 3
1.6. Metodología utilizada 4

I MARCO TEÓRICO 5

2. Título del Marco Teórico 6

2.1. Estándar CUBESAT 6
2.1.1. Especificaciones generales 6
2.1.2. Especificaciones mecánicas 7
2.1.3. Especificaciones eléctricas 10
2.1.4. Especificaciones operacionales 11
2.1.5. Requerimientos de prueba 12
2.2. Estándar PC-104 13
2.3. Transpondedor Satelital 14
2.3.1. Definición y principio de funcionamiento 14
2.3.2. Tipos de transpondedores: Regenerativos vs. Transparentes (Lineales) 15
2.4. Bloques Funcionales de Radiofrecuencia 17
2.4.1. Amplificador de Bajo Ruido (LNA) 17
2.4.2. Mezclador (*Mixer*) y productos de conversión 19
2.4.3. Oscilador local (LO) mediante PLL 22

II MARCO METODOLÓGICO **26**

3. Requerimientos funcionales y especificaciones **27**

4. Selección de componentes, diseño y simulación de los bloques funcionales **29**
4.1. Amplificador de bajo ruido (LNA) 29
4.2. Etapa de amplificación 37
4.3. Etapa de mezclador (Mixer) 47
4.4. Oscilador local (LO): 51
4.5. Filtro de salida 63
4.6. Microcontrolador y reguladores de voltaje LDO 66

5. Diseño e implementación de la placa **70**
5.1. Consideraciones de la placa para el diseño en RF 71
5.2. Consideraciones de la placa para integridad de señal 78
5.3. Implementación del circuito 83

III RESULTADOS Y CONCLUSIONES **87**

Resultados **88**

Conclusiones **89**

Bibliografía **90**

Referencias **91**

A. Título del Anexo I **92**

B. Título del Anexo II **93**

C. Anexo del Proyecto Integrador **94**

Índice de tablas

2.1. Masa máxima permitida según configuración CubeSat (Fuente: CDS Rev. 14.1). . . . 9
2.2. Rangos aceptables de ubicación del centro de gravedad medidos desde el centro geométrico en cada eje principal (Fuente: CDS Rev. 14.1). 9
2.3. Cuadro Comparativo de Topologías de Mezcladores (Fuente: Maral, G., Bousquet, M., Z. Satellite Communications Systems) 21

3.1. Requerimientos de la etapa de recepción. 27

4.1. Especificaciones y valores máximos absolutos del amplificador PSA-5454+. (Fuente: Hoja de datos PSA-5454+ Minicircuit) 29
4.2. Características eléctricas y valores máximos absolutos del transistor 2SC3356. (Fuente Hoja de datos NEC BJT 2SC3356) 38
4.3. Especificaciones eléctricas y valores máximos absolutos del mezclador ADE-5+ (Fuente: Hoja de datos minicircuit ADE-5+) 47
4.4. Resumen de características principales del sintetizador ADF4350 (Fuente Hoja de datos ADF4351 Analog Device) 51
4.5. Valores máximos absolutos del ADF4350 (Fuente Hoja de datos ADF4351 Analog Device) 52
4.6. Características del oscilador TCXO de referencia (Fuente Hoja de datos ECS) 52
4.7. Desglose de bits del Registro 0 (`0x00740000`). 53
4.8. Desglose de bits del Registro 1 (`0x00008011`). 53
4.9. Desglose de bits del Registro 2 (`0x8005F42`). 54
4.10. Desglose de bits del Registro 3 (`0x00400003`). 55
4.11. Desglose de bits del Registro 4 (`0x00A5003C`). 56
4.12. Desglose de bits del Registro 5 (`0x00580005`). 57
4.13. Cuadro resumen con los resultados cuantitativos del reporte de simulación de ADIsimPLL. 61
4.14. Valores recomendados para la red LC balun (Fuente Hoja de datos ADF4351 Analog Device) 62
4.15. Resumen de señales de interés 63
4.16. Conversión de Parámetros de la Cadena de RF a Escala Lineal (Fuente propia) 64
4.17. Especificaciones principales del microcontrolador Seeeduino XIAO (ATSAMD21G18). 66
4.18. Especificaciones del regulador LDO de 5.0 V (ADP7118-5.0) (Fuente Hoja de datos ADP71118-5) 69

4.19. Especificaciones del regulador LDO de 3.3 V (ADP150-3.3) (Fuente Hoja de datos ADP150-3.3) 69

5.1. Longitud crítica por banda de frecuencia para el sustrato JLC04161H-7628. 73
5.2. Lista de Materiales (BOM) - Capacitores. 85
5.3. Lista de Materiales (BOM) - Inductores. 85
5.4. Lista de Materiales (BOM) - Resistores. 86
5.5. Lista de Materiales (BOM) - Circuitos Integrados, Semiconductores y Varios. 86

Índice de figuras

1.1. Diseño 3D en KICAD (Fuente: propia) 2

2.1. Estándar CUBESAT (Fuente: medium.com) 6
2.2. Sistema de referencias CubeSat ejes coordenados (Fuente: CDSDrawings2022) . . . 8
2.3. Configuraciones en U(Fuente: CDSDrawings2022) 9
2.4. Dimensiones del modulo para bus de 8 bits (Fuente: PC-104 Specification) 13
2.5. Apilamientos de modulos de 8 y 16 bits (Fuente: PC-104 Specification) 14
2.6. Conversion simple vs conversion doble (Fuente: Maral, G., Bousquet, M, Z.) 15
2.7. Organizacion general de un transponder (Fuente: Maral, G., Bousquet, M., Z.) 15
2.8. Enlaces up-link VHF y down-link UHF (Fuente: Maral, G., Bousquet, M., Z.) 16
2.9. Transponder transparente vs regenerativo (Fuente: Maral, G., Bousquet, M., Z.) . . . 17
2.10. Relación potencia de entrada vs salida (Fuente: EA3_mixer2025) 21
2.11. Modelo basico de PLL (Fuente: MT_086 Fundamentals PLL's) 22
2.12. Implementación de PFD (Fuente: MT_086 Fundamentals PLL's) 23
2.13. Divisor entero N (Fuente: Fuente: MT_086 Fundamentals PLL's) 25
2.14. Ruido de fase y componentes espurias (Fuente: Fuente: MT_086 Fundamentals PLL's) 25

4.1. Ganancia/Figura de ruido vs frecuencia (Fuente: Hoja de datos PSA-5454+ Minicircuit) 30
4.2. IP3/Aislación inversa vs frecuencia (Fuente: Hoja de datos PSA-5454+ Minicircuit) . 30
4.3. Ciruito recomendado TEST CONDITIONS: Vd = 5V, Rbias=7.5K ohms, Id=20 mA @ Temperature =25degC (Fuente: Hoja de datos PSA-5454+ Minicircuit) 30
4.4. PSA-5454+: Ganancia f=146MHz (Fuente: Propia) 31
4.5. PSA-5454+: Aislación inversa f=146MHz (Fuente: propia) 31
4.6. PSA-5454+: Reflexiones directa e inversa f=146MHz (Fuente: Propia) 31
4.7. PSA-5454+: Impedancia de entrada y salida sin adaptar (Fuente: Propia) 32
4.8. Amplificador PSA-5454+ con redes de adaptación y filtro sintonizado (Fuente: Propia) 35
4.9. PSA-5454+: Ganancia con filtro sintonizado (Fuente: Propia) 36
4.10. PSA-5454+: Aislación inversa f=146MHz (Fuente: Propia) 36
4.11. PSA-5454+: Reflexiones directa e inversa a f=146MHz (Fuente: Propia) 36
4.12. PSA-5454+: Adaptación de impedancia a f=146MHz (Fuente: Propia) 37
4.13. Propuesta para el amplificador Cascode (Fuente: Propia) 38
4.14. Impedancias de entrada y salida con ICQ=10mA. (Fuente: Propia) 40
4.15. Circuito Cascode 2SC3356 con redes de adaptación (Fuente: Propia) 42
4.16. Cascode 2SC3356: Impedancias de entrada y salida f=146MHz (Fuente: Propia) . . . 42
4.17. Cascode 2SC3356: Ganancia de la etapa adaptada f=146MHz (Fuente: Propia) . . . 43

4.18. Cascode 2SC3356: Aislación inversa de la etapa Cascode adaptada f=146MHz (Fuente: Propia) . . . 43
4.19. Etapa de amplificación completa (Fuente: Propia) . . . 44
4.20. Etapa de amplificación: Reflexiones directas en inversas (Fuente: Propia) . . . 45
4.21. Etapa de amplificación: Ganancia de potencia (Fuente: Propia) . . . 45
4.22. Etapa de amplificación: Aislación inversa (Fuente: Propia) . . . 45
4.23. Etapa de amplificación: Adaptación de impedancias (Fuente: Propia) . . . 46
4.24. Etapa de amplificación: Estabilidad absoluta (Fuente: Propia) . . . 46
4.25. ADE-5+: perdidas de conversión vs IF (Fuente: Hoja de datos ADE-5+) . . . 47
4.26. ADE-5+: IP3/P1dB vs IF (Fuente hojas de datos ADE-5+) . . . 48
4.27. ADE-5+: Aislación entre puertos RF-LO-IF (Fuente Hoja de datos ADE-5+) . . . 48
4.28. ADE-5+: Relación de onda estacionaria (VSWR) (Fuente Hoja de datos ADE-5+) . . . 49
4.29. ADF4351: Diagrama de bloques (Fuente Hoja de datos AD4351 Analog Device) . . . 52
4.30. ADF4351: Densidad espectral de ruido de fase a 580MHz (Fuente ADIsimPLL) . . . 59
4.31. ADF4351: Respuesta a lazo cerrado y abierto (Fuente ADIsimPLL) . . . 59
4.32. ADF4351: Tiempo de establecimiento y error de fase (Fuente ADIsimPLL) . . . 60
4.33. ADF4351: Pulsos de corriente (mA) a la salida de la bomba de carga (Fuente ADIsimPLL) . . . 60
4.34. ADF431: Error absoluto de frecuencia (Fuente ADIsimPLL) . . . 60
4.35. ADF4351: Valores de R y C del filtro (Fuentes ADIsimPLL) . . . 61
4.36. ADF4351: Etapa de salida del PLL (Fuente Hoja de datos ADF4351 Analog Device) 62
4.37. ADF4351: Red LC balun (Fuente ADF4351 Analog Device) . . . 62
4.38. Filtro Chebyshev pasa-bajo de orden N=5, fc=450MHZ (Fuente propia) . . . 63
4.39. Respuesta en frecuencia del filtro (Fuente propia) . . . 63
4.40. Espectro de salida resultante (Fuente propia) . . . 65
4.41. Seeeduino XIAO (ATSAMD21G18): Pinout . . . 66

5.1. Stack-up 1.6mm (TOP=RF, In1=GND, In2=VCC, BOTTOM=Digital) JLC04161H-7628 (Fuente Propia) . . . 71
5.2. Capacidades del fabricante y restricciones de diseño (DCR) (Fuente Propia) . . . 71
5.3. Calculo de lineas de transmisión para impedancias controladas (Fuente Propia) . . . 73
5.4. Calculo de lagrimas para la red de RF (Fuente propia) . . . 74
5.5. Capa TOP (Fuente Propia) . . . 75
5.6. Capa In1=GND (Fuente Propia) . . . 76
5.7. Capa In2=VCC (Fuente Propia) . . . 77
5.8. Capa BOTTOM (Fuente Propia) . . . 77
5.9. Etapa de amplificación capa TOP (Fuente propia) . . . 78
5.10. Oscilador Local capa TOP (Fuente Propia) . . . 79
5.11. Circuito equivalente PDN (Fuente propia) . . . 79
5.12. Perfil de impedancia de la PDN (Fuente propia) . . . 80
5.13. Simulación de conmutación del ADF4351 (Fuente propia) . . . 80
5.14. Etapa de filtrado capa TOP (Fuente Propia) . . . 82
5.15. Microcontrolador capa TOP (Fuente Propia) . . . 83

5.16. Diseño completo de la placa (Fuente Propia) 83
5.17. Diseño vs placa fabricada (Fuente propia) 84
5.18. Stencil de la placa (Fuente Propia) 84

Lista de Símbolos y Convenciones

VHF Very High Frequency
UHF Ultra High Frequency
RF Radio Frequency
LNA Low Noise Amplifier
NF Noise Figure
IF Intermediate Frequency
LO Local Oscillator
PLL Phase-Locked Loop
VCO Voltage Controlled Oscillator
PFD Phase/Frequency Detector
TCXO Temperature Compensated Crystal Oscillator
DDS Direct Digital Synthesis
YIG Yttrium Iron Garnet
SNR Signal to Noise Ratio
SMD Sensibilidad Mínima Discernible
IP3 Third Order Intercept Point
OIP3 Output Third Order Intercept Point
IIP3 Input Third Order Intercept Point
P1dB 1 dB Compression Point
IMD Intermodulation Distortion
IMD3 Third Order Intermodulation Distortion
IMR Intermodulation Ratio
SFDR Spurious Free Dynamic Range
VSWR Voltage Standing Wave Ratio
RL Return Loss
Gc Conversion Gain
Lc Conversion Loss
LcSSB Single Side Band Conversion Loss
LcDSB Double Side Band Conversion Loss
LSB Lower Side Band
USB Upper Side Band
C/N Carrier to Noise Ratio
C/N0 Carrier to Noise Density Ratio
G/T Figura de Mérito del Receptor
EIRP Equivalent Isotropically Radiated Power
FSPL Free Space Path Loss
Tsys Temperatura del Sistema
Tant Temperatura de Antena
Te Temperatura Equivalente de Ruido
T0 Temperatura de Referencia Estándar
F Factor de Ruido
OBP On-Board Processing
IMUX Input Multiplexer
OMUX Output Multiplexer
HPA High Power Amplifier
D/C Down-Converter
U/C Up-Converter
BJT Bipolar Junction Transistor
SOT Small Outline Transistor
MMIC Monolithic Microwave Integrated Circuit
ICQ Corriente de Colector en el Punto Q
VCC Tensión de Alimentación de Colector
VCE Tensión Colector-Emisor
VBE Tensión Base-Emisor
VCBO Tensión Colector-Base en Circuito Abierto
VCEO Tensión Colector-Emisor en Circuito Abierto
VEBO Tensión Emisor-Base en Circuito Abierto
ICBO Corriente de Corte de Colector
IEBO Corriente de Corte de Emisor
hFE Ganancia de Corriente en DC
fT Producto Ganancia-Ancho de Banda
Cre Capacidad de Realimentación
SPI Serial Peripheral Interface
MSB Most Significant Bit
LE Latch Enable
CLK Clock
ABP Anti-Backlash Pulse Width
CSR Cycle Slip Reduction
LDF Lock Detect Function
LDP Lock Detect Precision
CP Charge Pump
RMS Root Mean Square
PCB Printed Circuit Board
CDS CubeSat Design Specification
CIFP CubeSat Inspection and Fit-check Procedure
RBF Remove Before Flight
RTC Real Time Clock
TML Total Mass Loss
IARU International Amateur Radio Union
UIT Unión Internacional de Telecomunicaciones
ENACOM Ente Nacional de Comunicaciones (Argentina)
LEO Low Earth Orbit
ISA Industry Standard Architecture
PCI Peripheral Component Interconnect
PCIe PCI Express

Capítulo 1

INTRODUCCIÓN

El presente trabajo tiene como objetivo el diseño e implementación de la etapa receptora y mezcladora de un transponder VHF-UHF destinado a integrarse en la carga útil de un CUBESAT, con el fin de constituir una plataforma experimental de comunicaciones de largo alcance en órbita baja terrestre (LEO). El alcance de la propuesta comprende el desarrollo del hardware y la realización de las pruebas necesarias para verificar su correcto desempeño y el cumplimiento de los requerimientos funcionales. Quedan fuera del alcance del proyecto tanto el diseño de la antena UHF —al emplearse una unidad provista por la cátedra— como la programación del software definitivo del módulo de comunicaciones. Asimismo, aunque no se ejecutarán la totalidad de los ensayos normativos, las exigencias de la norma aplicable se utilizarán como criterio rector durante el proceso de diseño.

Desde el punto de vista de la arquitectura, la etapa receptora adopta una topología de tipo *up-converter* (conversión ascendente de frecuencia), orientada a optimizar la sensibilidad, la selectividad y la respuesta ante señales espurias e interferencias. La cadena de procesamiento analógico integra los siguientes bloques funcionales clave:

- **Filtro sintonizador de entrada:** Encargado del filtrado suave previo de RF para delimitar la banda de interés y mitigar interferencias fuera de banda.
- **Amplificador de bajo ruido:** Destinado a amplificar las débiles señales captadas con una baja figura de ruido, que evita la degradación de la relación señal-ruido (SNR).
- **Etapa de amplificación en configuración *cascode*:** Implementada para maximizar la ganancia de la etapa de RF (80dB), mejorar el aislamiento entre la entrada y la salida, y optimizar el ancho de banda.
- **Mezclador:** Bloque encargando de efectuar la conversión de frecuencia al combinar la señal de RF recibida con la señal del oscilador local.
- **Filtro pasa bajo:** Ubicado a la salida del mezclador para seleccionar el producto de mezcla deseado y atenuar componentes armónicas y espurias de alta frecuencia.
- **Oscilador local sintetizado con PLL:** Encargado de generar la señal de referencia con alta potencia y bajo ruido de fase, para su posterior mezcla.




Figura 1.1: Diseño 3D en KICAD (Fuente: propia)

1.1 Antecedentes del problema

En los últimos años, el estándar CUBESAT ha democratizado el acceso al espacio, permitiendo a universidades e instituciones de investigación desarrollar misiones satelitales a costos reducidos. Sin embargo, a nivel local, no existen antecedentes orientados al desarrollo integral y propio de un modulo transponder diseñado bajo requerimientos aeroespaciales. Tradicionalmente, la implementación de estos subsistemas ha dependido de módulos comerciales prefabricados, o desarrollos fuera de norma, lo que limita la apropiación de conocimientos en este campo.

1.2 Relevancia del trabajo

La relevancia de este trabajo radica en aportar al desarrollo tecnológico propio en el área de las comunicaciones aeroespaciales académicas. Al diseñar un hardware a nivel de componentes (etapa receptora y mezcladora), se genera un antecedente técnico y una base metodológica reutilizable para futuros desarrollos en la institución. Además, la compatibilidad con el factor de forma PC-104 garantiza la modularidad con otros subsistemas de la arquitectura satelital, mientras que la posibilidad de ser ensayado provee un medio de validación práctica.

1.3 Motivación para la elección del tema

La motivación principal surge de la necesidad de contar con plataformas locales, económicas y accesibles para la formación e investigación aplicada en el área de ingeniería de radiofrecuencia y sistemas espaciales. Este desarrollo permite acortar la brecha entre la teoría de los sistemas de telecomunicaciones y su implementación práctica en hardware con rigurosidad técnica.

Asimismo, contar con un módulo transponder funcional abre un amplio abanico de aplicaciones prácticas en misiones de globos estratosféricos. Al operar como un repetidor lineal de banda ancha en frecuencias VHF-UHF, el sistema posibilita:

- **Retransmisión de comunicaciones entre estaciones terrenas:** Actuar como nodo de enlace para interconectar estaciones de radioaficionados o laboratorios universitarios distantes, aprovechando la amplia línea de vista que ofrece la estratosfera ($\sim$20–30 km) o una órbita LEO.
- **Comunicaciones de emergencia en zonas remotas:** Desplegar plataformas capaces de retransmitir señales de voz y datos en áreas afectadas por catástrofes naturales o sin cobertura de infraestructura terrestre.
- **Relevo de telemetría de sensores remotos (*Data Relay*):** Recibir señales provenientes de estaciones de medición o sensores distribuidos en tierra y retransmitirlas hacia una estación terrestre para su procesamiento.
- **Validación de herencia de vuelo (*Flight Heritage*):** Demostrar el correcto desempeño de la cadena de radiofrecuencia en condiciones operativas reales (baja presión, variaciones térmicas extremas y ambiente expuesto radiación), elevando el nivel de madurez tecnológica (TRL, *Technology Readiness Level*) del prototipo para futuras misiones espaciales institucionales.

1.4 Formulación del problema

¿Cómo diseñar e implementar un módulo receptor y mezclador de RF en formato PC-104 que responda a los requerimientos de sensibilidad, frecuencia y ancho de banda para comunicaciones VHF-UHF en un CUBESAT, garantizando la integridad de señal y el cumplimiento de las restricciones electromecánicas a bajo costo?

1.5 Objetivo General y Objetivos Específicos

El objetivo general es diseñar, construir y validar experimentalmente un prototipo funcional de las etapas receptora y mezcladora de un transponder VHF-UHF bajo los estándares PC-104 y CUBESAT, asentando las bases para el desarrollo futuro de un transponder satelital completo. Para alcanzar el objetivo general, se plantean los siguientes objetivos específicos:

- Revisar y documentar las normas aplicables que puedan tener incidencias en el diseño (estándares CUBESAT y PC-104).
- Definir la arquitectura de RF del receptor, identificar y describir los bloques funcionales principales del transponder y su rol en la cadena de comunicación.

- Seleccionar componentes adecuados considerando costo, disponibilidad, vida útil, tolerancias y desempeño en RF. Buscar distribuidores con disponibilidad de componentes y fabricantes de PCB (nacionales o internacionales) con la capacidad de fabricar en 4 capas a un bajo costo.
- Diseñar el esquema eléctrico y la placa de circuito impreso (PCB) aplicando buenas prácticas de integridad de señal y criterios de diseño en RF.
- Realizar simulaciones sobre el circuito eléctrico y su desempeño en RF, verificar ganancias, adaptación de impedancias, frecuencias de corte, reflexiones directas e inversas, polarización, estabilidad incondicional,etc.
- Montar el prototipo físico y realizar mediciones experimentales de los parámetros clave (sensibilidad, potencia, ancho de banda, figura de ruido e intermodulación).
- Documentar los resultados obtenidos y demostrar la viabilidad del transponder como carga útil para globos estratosféricos de aplicación académica y experimental.

1.6 Metodología utilizada

Para el desarrollo de este trabajo se adopta la siguiente metodología:

1. **Fase de Análisis y Especificación:** Revisión bibliográfica de la normativa satelital (estándares CubeSat y PC-104), análisis de requerimientos y definición de las especificaciones teóricas de RF de la cadena receptora.
2. **Fase de Diseño Teórico y Simulación:** Modelado circuital de los amplificadores y filtros utilizando herramientas SPICE, simulación de elementos de parámetros distribuidos y estimación teórica del desempeño de la cadena de recepción (ganancia, figura de ruido y selectividad).
3. **Fase de Diseño de la PCB:** Layout de la placa de circuito impreso tomando como base una plantilla con factor de forma PC-104, aplicando reglas estrictas de integridad de señal y RF.
4. **Fase de Implementación y Montaje:** Ensamble del prototipo físico mediante soldadura de componentes SMD.
5. **Fase de Ensayos y Validación:** Caracterización y medición experimental utilizando instrumental especializado de RF (analizador de espectro, generador de señales de alta frecuencia), contrastando los resultados obtenidos frente a las simulaciones teóricas.

Parte I

MARCO TEÓRICO

Capítulo 2

Título del Marco Teórico

2.1 Estándar CUBESAT

El CubeSat Design Specification (CDS) es el documento oficial de Cal Poly (versión vigente: Rev. 14.1, febrero 2022) que establece el conjunto de reglas que garantizan que cualquier CubeSat pueda ser lanzado de manera segura y compatible en un cohete comercial. Los lanzadores son los vehículos espaciales (cohetes) que transportan los CubeSats al espacio. La gran mayoría de CubeSats no viajan como carga primaria, sino como carga secundaria (piggyback) junto con satélites grandes. Para que esto sea posible, los CubeSats deben cumplir estrictamente con las dimensiones, masa y restricciones mecánicas/eléctricas definidas en el estándar, de modo que puedan ser integrados en un dispensador. El dispensador se instala en el lanzador y se encarga de guiar, contener y liberar a los CubeSats en la órbita asignada. Es importante discernir que, en el documento se utiliza tres **"Términos operativos"** diferentes a la hora de enumerar las distintas especificaciones:




Figura 2.1: Estándar CUBESAT (Fuente: medium.com)

2.1.1 Especificaciones generales

1. Todas las piezas deberán permanecer unidas a los CubeSats durante el lanzamiento, la eyección y el funcionamiento.

2. Los artículos pirotécnicos deberán cumplir con AFSPCMAN 91-710(Volumen 3).

3. Todos los sistemas de propulsión deberán diseñarse, integrarse y probarse de acuerdo con AFSPCMAN 91-710(Volumen 3).

4. Los sistemas de propulsión deberán tener al menos tres inhibidores de activación.

5. Nota: Se recomienda tener en cuenta los requisitos de la Administración Federal de Aviación (FAA) para las baterías transportadas por pasajeros de aerolíneas. La capacidad máxima permitida para baterías de iones de litio de tamaño estándar en el equipaje de mano es de 100 Wh por batería.

6. Los materiales peligrosos del CubeSat deberán cumplir con AFSPCMAN 91-710(Volumen 3).

7. Los materiales de los CubeSats deberán cumplir con los criterios de baja desgasificación. Puede consultar una lista de materiales de baja desgasificación aprobados por la NASA

   Los materiales de los CubeSats deberán tener una pérdida de masa total (TML) inferior o igual al 1,0 %.

   Los materiales de los CubeSats deberán tener un material condensable volátil recolectado (CVCM) inferior o igual al 0,1 %.

8. El campo magnético de cualquier imán pasivo se limitará a $0,5$ Gauss por encima del campo magnético de la Tierra, fuera de la envoltura estática del CubeSat.

9. El CubeSat deberá diseñarse para permitir ventilación durante el ascenso, de manera que la relación volumen ventilable/área de ventilación sea menor a 50,8 metros.

2.1.2 Especificaciones mecánicas

Los planos donde se especifican las dimensiones y características del CubeSat se pueden encontrar en la siguiente sección CDSDrawings2022

1. Nota: El Procedimiento de Inspección y Comprobación de Ajuste (CIFP) del CubeSat puede utilizarse para verificar que el CubeSat cumple con los requisitos dimensionales especificados.

2. El origen del sistema de coordenadas del CubeSat se encuentra en el centro geométrico del CubeSat.

3. La configuración y las dimensiones físicas del CubeSat deberán cumplir con la sección correspondiente especificado en el plano.

4. Nota: La dimensión de la longitud del separador de 5,0 a 7,0 mm con tolerancia de 0,1 mm en la cara $\pm$ Z, especificada en los planos, existe para evitar interferencia con posibles CubeSats vecinos y con las interfaces del dispensador.Las caras $\pm$ Z son las que se orientan en el eje de eyección dentro del dispensador, por tanto, son las más críticas para asegurar que nada sobresalga más allá de lo permitido.




Figura 2.2: Sistema de referencias CubeSat ejes coordenados (Fuente: CDSDrawings2022)

5. Nota: Puede haber volumen adicional disponible para CubeSats de 3U, 6U y 12U. Este volumen adicional a veces se denomina volumen de la "lata de atún". La disponibilidad y las dimensiones del volumen dependen del dispensador.

6. La cara –Z del CubeSat se insertará primero en el dispensador.

7. Ningún componente de los lados sombreados en amarillo (ver dibujos del CDS) no debe sobresalir más de 6,5 mm normal a la superficie desde el plano del riel.

8. Nota: Consulte el CIFP (CubeSat Inspection and Fit-check Procedure) para conocer la técnica de medición de protuberancia recomendada. Este consiste en un procedimiento oficial para verificar que un CubeSat cumple con las especificaciones mecánicas establecidas en el CubeSat Design Specification (CDS).

9. Los elementos desplegables (antenas, paneles solares, booms, etc.) deberán estar asegurados por el propio CubeSat, no por el dispensador. Este requisito proviene de las exigencias de la mayoría de los proveedores de lanzamiento. La norma exige que sea el propio CubeSat quien asegure esos elementos.

10. Los rieles deberán tener un ancho mínimo de 8,5 mm medido desde el borde del riel hasta la primera protuberancia en cada cara.

11. Los rieles deben tener una rugosidad superficial menor a 1,6 um.

12. Los bordes de los rieles deben redondearse con un radio de al menos 1 mm.

13. Los extremos de los rieles en la cara $\pm$ Z deberán tener una superficie mínima de 6,5 mm x 6,5 mm de área de contacto con los rieles del CubeSat vecinos.

14. Al menos el 75 % del riel debe estar en contacto con los rieles del dispensador. El 25 % restante del riel puede estar empotrado (retraído).

15. El cuadro muestra la masa máxima típica para cada configuración en U. Las masas aceptables pueden variar según las capacidades del dispensador. Las masas superiores a la presentada en la cuadro pueden evaluarse misión por misión.

Configuración U	Masa [Kg]
1U	2.00
1.5U	3.00
2U	4.00
3U	6.00
6U	12.00
12U	24.00

Tabla 2.1: Masa máxima permitida según configuración CubeSat (Fuente: CDS Rev. 14.1).




Figura 2.3: Configuraciones en U(Fuente: CDSDrawings2022)

16. El centro de gravedad del CubeSat deberá estar dentro de los rangos especificados en el cuadro.

Configuración U	Eje X	Eje Y	Eje Z
1U	+2 cm / -2 cm	+2 cm / -2 cm	+2 cm / -2 cm
1.5U	+2 cm / -2 cm	+2 cm / -2 cm	+3 cm / -3 cm
2U	+2 cm / -2 cm	+2 cm / -2 cm	+4.5 cm / -4.5 cm
3U	+2 cm / -2 cm	+2 cm / -2 cm	+7 cm / -7 cm
6U	+4.5 cm / -4.5 cm	+2 cm / -2 cm	+7 cm / -7 cm
12U	+4.5 cm / -4.5 cm	+4.5 cm / -4.5 cm	+7 cm / -7 cm

Tabla 2.2: Rangos aceptables de ubicación del centro de gravedad medidos desde el centro geométrico en cada eje principal (Fuente: CDS Rev. 14.1).

17. La estructura del CubeSat debe estar hecha de aleación de aluminio. Normalmente, se utiliza aluminio 7075, 6061, 6082, 5005 o 5052 tanto para la estructura principal del CubeSat como para los rieles.

18. Cualquier superficie externa de aluminio del CubeSat, como los rieles y separadores que estén en contacto con los rieles del dispensador, deberá estar anodizada.

19. Si un CubeSat comparte un dispensador con otro(s) CubeSat(s), cada CubeSat deberá emplear un mecanismo que favorezca la separación respecto de los CubeSats vecinos dentro del dispensador. Cualquier mecanismo que proporcione separación es aceptable, resortes, imanes, etc.

20. El mecanismo de separación no deberá extenderse más allá del nivel del separador (standoff) en configuración almacenada (stowed configuration).

21. Nota: La ubicación más común del mecanismo de separación del CubeSat es centrada en el extremo de los dos standoffs de la cara –Z del CubeSat.

22. Nota: No se requiere un mecanismo de separación para CubeSats que no compartan un dispensador con otro(s) CubeSat(s).

2.1.3 Especificaciones eléctricas

Los sistemas electrónicos se diseñarán con las siguientes características de seguridad.

1. Para evitar que el CubeSat active cualquier función que requiera energía, el sistema de potencia del CubeSat deberá permanecer en estado apagado desde el momento de la entrega al vehículo de lanzamiento hasta el despliegue en órbita.

2. Nota: Las funciones alimentadas del CubeSat incluyen la variedad de subsistemas como C&DH, comunicación por RF,ADC, activación de mecanismos desplegables, etc. Los sistemas de potencia del CubeSat incluyen todos los conjuntos de baterías y celdas solares.

3. Los CubeSats deberán incorporar protección de circuito de batería para la carga/descarga con el fin de evitar condiciones de celdas desbalanceadas. Se requerirá documentación adicional del fabricante y/o ensayos para celdas modificadas, personalizadas o que no estén certificadas bajo UL (Underwriters Laboratories), norma de seguridad internacional.

4. El CubeSat deberá tener, como mínimo, un interruptor de despliegue (deployment switch), el cual se acciona mientras está integrado en el dispensador. Este mantiene el satélite apagado mientras esté dentro del dispensador. Solo al ser liberado en órbita este interruptor se desactiva, permitiendo encender el sistema de manera segura.

5. En el estado activado, el interruptor de despliegue del CubeSat desconectará eléctricamente el sistema de energía de las funciones alimentadas.

6. El interruptor de despliegue deberá estar en estado activado en todo momento mientras esté integrado en el dispensador.

7. En estado activado, el interruptor de despliegue del CubeSat debe estar al nivel o por debajo de cualquier superficie externa que interactúe con el dispensador o el CubeSat adyacente. Esto garantiza que el interruptor no dañe ni interfiera con la superficie de contacto.

8. Si el interruptor de despliegue del CubeSat cambia del estado activado al estado anterior al lanzamiento, el satélite se restablecerá a un estado previo al lanzamiento, lo que incluye el reinicio de la transmisión y los temporizadores.

9. Se podrán permitir los relojes de tiempo real (RTC) si cumplen los requisitos:

   Los circuitos RTC deberán estar aislados del sistema de alimentación principal.

   Las frecuencias RTC deberán ser inferiores a 320 kHz

   Los circuitos RTC deberán tener una corriente limitada a menos de 10 mA.

10. El pin RBF (Remove Before Flight) y todos los conectores umbilicales del CubeSat deberán estar dentro de las ubicaciones de puertos de acceso designados, si estos están disponibles en el dispensador del CubeSat.

11. Nota: Algunos dispensadores no tienen puertos de acceso, por lo que es necesario retirar el RBF antes de insertarlo en el dispensador. Se recomienda que el desarrollador del CubeSat tenga en cuenta esta posibilidad al diseñar la secuencia de encendido y arranque.

12. El CubeSat incluirá un pin RBF, que corta toda la energía al satélite una vez que se inserta en él.

13. El pin RBF deberá retirarse del CubeSat antes de la integración en el dispensador, si este no dispone de puertos de acceso.

14. El CubeSat deberá tener al menos tres inhibidores de RF independientes para impedir la transmisión de RF involuntaria.

15. Nota: Un inhibidor es un dispositivo físico entre una fuente de energía y un peligro.

16. Nota: Un temporizador no se considera un inhibidor independiente.

17. Nota: Algunos proveedores de vehículos de lanzamiento solo requerirán uno o dos inhibidores independientes, dependiendo de la potencia de RF del CubeSat. Sin embargo, se recomienda encarecidamente el uso de tres inhibidores independientes, lo que puede reducir la documentación y los análisis necesarios.

18. El CubeSat tendrá al menos tres inhibidores independientes para impedir la liberación accidental de cualquier estructura desplegable, como antenas o paneles solares.

2.1.4 Especificaciones operacionales

Los CubeSats cumplirán ciertos requisitos de integración y funcionamiento para cumplir con las obligaciones legales y garantizar la seguridad de otros CubeSats.

1. Los operadores deberán obtener y proporcionar la documentación correspondiente de las licencias correspondientes para el uso de radiofrecuencias.

2. Nota: Para el uso de frecuencias de radio-aficionado, se requiere un comprobante de coordinación de frecuencias emitido por la IARU.

3. Los CubeSats deberán cumplir con los acuerdos y restricciones de licencia de radio de su país. (ver normas del ENACOM)

4. Nota: El operador de CubeSat debe consultar a la Unión Internacional de Telecomunicaciones (UIT) para determinar qué licencias y aprobaciones necesita en su país.

5. El diseño y el hardware de la misión CubeSat deberán cumplir con la norma NPR 8715.6 para limitar los desechos orbitales.

6. Cualquier componente del CubeSat deberá reingresar con una energía inferior a 15 julios.

7. Los desarrolladores deben estar preparados para proporcionar datos de mitigación de desechos orbitales si así lo solicita la agencia de licencias o el proveedor de lanzamiento.

8. Nota: La Agencia Espacial Europea (ESA) ofrece un software de evaluación de residuos en ESA_SDUP2025.

9. Todos los elementos desplegables, como brazos, antenas y paneles solares, deberán esperar un mínimo de 30 minutos para desplegarse después de que se activen los interruptores de despliegue del CubeSat durante la eyección del dispensador.

10. Los CubeSats no generarán ni transmitirán una señal antes de 45 minutos después de su despliegue en órbita.

11. Nota: El CubeSat se puede encender inmediatamente después del despliegue desde el dispensador.

12. Nota: Las entidades privadas (no pertenecientes al gobierno estadounidense) bajo la jurisdicción o control de Estados Unidos que se propongan operar un sistema espacial de teledetección (satélite), como un generador de imágenes visuales, podrían necesitar una licencia de teledetección, según lo exige la legislación estadounidense.

13. El desarrollador del dispensador llevará a cabo al menos una prueba de ajuste (fit check), en la cual la unidad de vuelo del CubeSat será inspeccionada e integrada en el dispensador o en un dispensador de ingeniería (réplica) para verificar el encaje. Una prueba de ajuste final se realizará justo antes de la integración de la unidad de vuelo del CubeSat en el dispensador.

2.1.5 Requerimientos de prueba

Todos los niveles y requisitos de ensayo son específicos de cada misión y varían en cada lanzamiento. Los ejemplos proporcionados en este documento son, típicamente, los más estrictos, con el fin de abarcar los requisitos de la mayoría de las oportunidades de lanzamiento hasta la fecha. Los ensayos se realizarán para cumplir con los requisitos del proveedor de lanzamiento, así como con cualquier requisito adicional considerado necesario para garantizar la seguridad de los CubeSats, el dispensador y la carga útil primaria del vehículo de lanzamiento. Si el entorno del vehículo de lanzamiento es desconocido, se puede utilizar el General Environmental Verification Standard (GEVS, GSFC-STD-7000A) y el SMC-S-016 para definir los entornos y requisitos de ensayo. Cabe señalar que los niveles de ensayo definidos en GSFC-STD-7000A y SMC-S-016 no garantizan abarcar o satisfacer todos los entornos de ensayo de vehículos de lanzamiento. Normalmente, todos los CubeSats deberán someterse a los siguientes ensayos:

1. **Vibración aleatoria**: El ensayo de vibración aleatoria se realizará a los niveles y durante el tiempo definido por el proveedor de lanzamiento.

2. **Horneado en vacío térmico (Thermal Vacuum Bakeout)**. Se realizará un horneado en vacío térmico para garantizar la desgasificación adecuada de los componentes. La especificación de este ensayo será definida por el proveedor de lanzamiento.

3. **Ensayo de choque (Shock Testing)**: El ensayo de choque se realizará según lo definido por el proveedor de lanzamiento.Normalmente, los CubeSats no requieren ensayo de choque.

4. **Inspección visual**: Se realizará una inspección visual del CubeSat y la medición de áreas críticas de acuerdo con el CIFP (cubesat.org) o según lo definido por el proveedor de lanzamiento.

2.2 Estándar PC-104

En el documento (PC-104 Specification Version 2.6 October 13, 2008) proporciona las especificaciones mecánicas y eléctricas. En el ámbito de desarrollo de CubeSats es una práctica estándar adoptar únicamente la geometría mecánica del estándar PC-104 (dimensiones de placa, agujeros de montaje y formato de conector) mientras se define una asignación de pines (pinout) totalmente personalizada adaptada a microcontroladores ARM y a las necesidades del satélite. La especificación eléctrica original del bus ISA de 16 bits (así como PCI/PCIe en PC/104-Plus) no se aplica en arquitecturas de subsistemas espaciales modernos.




Figura 2.4: Dimensiones del modulo para bus de 8 bits (Fuente: PC-104 Specification)




Figura 2.5: Apilamientos de modulos de 8 y 16 bits (Fuente: PC-104 Specification)

2.3 Transpondedor Satelital

2.3.1 Definición y principio de funcionamiento

Un transpondedor (transponder, acrónimo de TRANSmitter + resPONDER) es el componente central de la carga útil (payload) de comunicaciones de un satélite. Su función principal es recibir la señal enviada desde una estación terrestre (enlace de subida o uplink), procesarla para acondicionarla y retransmitirla hacia la Tierra (enlace de bajada o downlink).Un transpondedor actúa como un puente de radiofrecuencia. Debido a que las señales sufren pérdidas extremas en su viaje por el espacio (pérdidas por trayectoria en espacio libre o Free Space Path Loss), la señal que llega al satélite es sumamente débil (del orden de los picowatts o nanowatts).

La conversión de frecuencia entre el enlace de subida (uplink) y de bajada (downlink) es indispensable para desacoplar la entrada y la salida del repetidor, evitando que la señal de alta potencia retransmitida se filtre o realimente en el receptor. Sin embargo, realizar esta conversión directamente al inicio mediante un mezclador (front-end mixer) degradaría inaceptablemente la temperatura de ruido global del sistema debido a la elevada figura de ruido que poseen los mezcladores. El LNA establece la temperatura efectiva de ruido del sistema a la frecuencia de subida y aporta una ganancia elevada (típicamente entre $20dB$ y $40dB$), la cual enmascara y minimiza la contribución de ruido del mezclador que se ubica justo después. Posterior al LNA, el mezclador junto al oscilador local realiza el cambio de frecuencia, posicionándose en un punto estratégico de la cadena donde el nivel de la señal sea lo suficientemente alto respecto al ruido, pero controlado para no activar efectos no lineales en el componente.

Tras la conversión de frecuencia, y teniendo en cuenta la ganancia del amplificador de bajo ruido y las pérdidas de conversión del mezclador, aún queda por proporcionar cierta cantidad de ganancia para obtener la ganancia total de potencia requerida. Dependiendo de las bandas de frecuencia involucradas, las consideraciones tecnológicas pueden dificultar la obtención de una alta ganancia de potencia a la frecuencia del enlace de bajada (downlink). En estos casos, se utiliza una doble conversión de frecuencia mediante una frecuencia intermedia (IF) de menor valor que la frecuencia de bajada. Las señales del enlace de subida (uplink) se convierten primero de forma descendente a la IF, donde se realiza la amplificación. Luego, un conversor ascendente traslada la frecuencia a la del enlace de bajada.




Figura 2.6: Conversion simple vs conversion doble (Fuente: Maral, G., Bousquet, M., Z. Satellite Communications Systems)

Algunos sistemas incluyen demultiplexado de entrada IMUX (Input Multiplexer), el ancho de banda total del satélite se divide mediante un banco de filtros en múltiples canales individuales, ademas de multiplexado de salida (OMUX): Los canales ya amplificados se vuelven a combinar en un solo canal utilizando filtros de alta potencia.




Figura 2.7: Organizacion general de un transponder (Fuente: Maral, G., Bousquet, M., Z. Satellite Communications Systems)

2.3.2 Tipos de transpondedores: Regenerativos vs. Transparentes (Lineales)

El repetidor transparente, conocido como de tipo bent-pipe o tubo curvado, opera mediante un procesamiento 100 % analógico en el que la señal de subida (uplink) es recibida, filtrada, convertida en frecuencia mediante un oscilador local para evitar la auto-interferencia y amplificada en potencia antes de ser retransmitida hacia la Tierra.




Figura 2.8: Enlaces up-link VHF y down-link UHF (Fuente: Maral, G., Bousquet, M., Z. Satellite Communications Systems)

Su ventaja principal reside en su absoluta independencia o transparencia respecto al protocolo de comunicación, el tipo de modulación o la tasa de datos empleada, lo que permite actualizar libremente la tecnología de las estaciones terrestre durante la vida útil del satélite sin modificar el hardware, ofreciendo además una latencia casi nula, menor consumo energético y alta confiabilidad. Sin embargo, su mayor desventaja es la acumulación inevitable de ruido e interferencias: el transpondedor no distingue entre la señal útil y las degradaciones captadas en el trayecto, amplificando el ruido del enlace de subida de forma conjunta con la información. Asimismo, al manejar múltiples portadoras simultáneas, sufre distorsiones por intermodulación en sus amplificadores de potencia, obligando a operar el sistema con un margen de reducción de potencia (back-off) que disminuye la eficiencia energética global del satélite.

Por su parte, el repetidor regenerativo integra procesamiento digital a bordo (On-Board Processing - OBP) para demodular la señal analógica entrante hasta recuperar la secuencia de bits original en banda base, aplicando algoritmos de corrección de errores hacia adelante (FEC) para regenerar y limpiar completamente los datos antes de volver a modularlos y amplificarlos para el enlace de bajada.

Su ventaja determinante es la interrupción de la cadena de acumulación de ruido, ya que desacopla totalmente el desempeño del uplink respecto al downlink, entregando una señal retransmitida limpia y permitiendo cambiar los esquemas de modulación entre tramos, así como realizar enrutamiento o conmutación inteligente de paquetes entre distintos haces (beam switching). No obstante, sus desventajas radican en un incremento sustancial en la masa, el costo, la complejidad del hardware y el consumo energético del satélite, sumado a una mayor latencia provocada por el tiempo de procesamiento digital y una rigidez tecnológica severa, puesto que la plataforma queda irrevocablemente limitada a los protocolos y estándares digitales para los cuales fue programada antes de su lanzamiento.




Figura 2.9: Transponder transparente vs regenerativo (Fuente: Maral, G., Bousquet, M., Z. Satellite Communications Systems)

2.4 Bloques Funcionales de Radiofrecuencia

2.4.1 Amplificador de Bajo Ruido (LNA)

Para entender la imperiosa necesidad de colocar un Amplificador de Bajo Ruido (LNA) como primer bloque activo —antes de cualquier mezclador o etapa de conversión— es necesario recurrir al análisis de la acumulación de ruido térmico en sistemas multietapa mediante la formulación de Friis. Todo componente electrónico a una temperatura física T genera ruido térmico. En telecomunicaciones satelitales, el ruido aportado por un bloque funcional se modela mediante su Temperatura Equivalente de Ruido (T_e) o su Factor de Ruido (F). La relación fundamental entre ambos parámetros está dada por:

$$T_e = T_0(F-1) \tag{2.1}$$

Donde $T_0 = 290K$ es la temperatura de referencia estándar.

Cuando varios dispositivos (LNA, mezclador, amplificadores intermedios) se conectan en cascada, la temperatura equivalente de ruido total del receptor (T_e) vista desde la entrada de la antena no es la simple suma de los ruidos individuales, sino que se rige por la Ecuación de Friis para temperaturas de ruido:

$$T_e = T_1 + \frac{T_2}{G_1} + \frac{T_3}{G_1 G_2} + \frac{T_4}{G_1 G_2 G_3} + \dots \tag{2.2}$$

En esta expresión, T_i representa la temperatura equivalente de ruido del bloque i, y G_i es la ganancia en potencia lineal (no en dB) del bloque i.

Analizando la cadena de recepción típica de un repetidor satelital, la etapa de entrada está compuesta por: LNA con ganancia elevada G_{LNA} y baja temperatura de ruido T_{LNA}, Mezclador (Mixer) con ganancia G_{mix} (que en la práctica suele ser una pérdida, $G_{mix} < 1$) y una alta temperatura de ruido T_{mix}. Etapa de frecuencia intermedia o amplificación posterior con temperatura T_{IF} y ganancia G_{IF}. Sustituyendo estos bloques en la fórmula de Friis para los dos primeros componentes críticos:

$$T_e = T_{LNA} + \frac{T_{mix}}{G_{LNA}} + \frac{T_{IF}}{G_{LNA} \cdot G_{mix}} \tag{2.3}$$

Si se intentara realizar la conversión de frecuencia directamente a la entrada mediante un mezclador pasivo (front-end mixer) sin un LNA previo, la ganancia inicial sería menor a la unidad ($G_1 = G_{mix} < 1$). Esto provocaría que el ruido de todas las etapas posteriores se multiplicara en lugar de dividirse, disparando la temperatura total de ruido del receptor a niveles inaceptables.

Al intercalar un LNA con una ganancia muy alta (típicamente $G_{LNA} = 20dB$ a $40dB$, equivalente a un factor lineal de 100 a 10,000), el término divisor G_{LNA} reduce drásticamente el impacto de T_{mix} y de las etapas subsecuentes. Matemáticamente:

$$G_{LNA} \gg 1 \longrightarrow \frac{T_{mix}}{G_{LNA}} \approx 0 \tag{2.4}$$

Por lo tanto, la temperatura equivalente de ruido de todo el receptor satelital queda enmascarada y reducida casi exclusivamente al ruido intrínseco del LNA:

$$T_e \approx T_{LNA} \tag{2.5}$$

La calidad de la recepción de la carga útil no depende únicamente de la temperatura de la PCB o del receptor, sino de la Temperatura del Sistema (T_{sys}), la cual combina el ruido captado por la antena receptora del satélite (T_{ant}) y el ruido propio del receptor (T_e):

$$T_{sys} = T_{ant} + T_e \approx T_{ant} + T_{LNA} \tag{2.6}$$

La potencia de ruido térmico total (N) presente en la entrada del repetidor en un ancho de banda de medida B se calcula mediante la constante de Boltzmann ($k = 1{,}38 \times 10^{-23} J/K$):

$$N = k \cdot T_{sys} \cdot B \tag{2.7}$$

De esta forma, minimizar T_{LNA} minimiza directamente la potencia de ruido N en el satélite.

La capacidad del satélite para captar señales débiles se mide a través de su Figura de Mérito del Receptor (G/T), definida como la razón entre la ganancia de la antena receptora (G_{rx}) y la temperatura de ruido del sistema (T_{sys}):

$$\left(\frac{G}{T}\right) = \frac{G_{rx}}{T_{sys}} \quad [dB/K] \tag{2.8}$$

Esta figura de mérito determina directamente la Relación Portadora-a-Ruido del enlace de subida $(C/N)_{up}$:

$$\left(\frac{C}{N}\right)_{up} = \frac{EIRP_{earth} \cdot \left(\frac{G}{T}\right)}{k \cdot B \cdot FSPL_{up}} \tag{2.9}$$

Donde $EIRP_{earth}$ es la potencia transmitida desde la Estación Terrena y $FSPL_{up}$ representa las pérdidas por trayectoria en espacio libre. Como se observa en la formulación, si el LNA no tuviera una figura de ruido ultra baja, T_{sys} aumentaría, lo que degradaría el cociente $(C/N)_{up}$. Para compensar dicha degradación sin un LNA adecuado, las estaciones terrenas se verían obligadas a aumentar drásticamente su potencia de emisión ($EIRP_{earth}$) mediante transmisores más grandes y costosos.

Intentar suministrar semejante ganancia en una sola etapa o a una sola frecuencia causaría realimentaciones electromagnéticas parasitarias, provocando que el amplificador auto-oscile y quede inoperativo. La arquitectura propuesta resuelve esto dividiendo la ganancia: el LNA entrega los primeros $20dB$ a la frecuencia de subida (f_{up}) garantizando un piso de ruido bajo, el mezclador desplaza la frecuencia a una frecuencia intermedia o de bajada (f_{down}), y las etapas posteriores suministran los $60dB$ de ganancia restantes en esa nueva frecuencia. De esta manera se logra estabilidad global en la cadena de RF sin comprometer la figura de ruido.

2.4.2 Mezclador (*Mixer*) y productos de conversión

Un mezclador de radiofrecuencia (RF) es un dispositivo no lineal o de parámetros variables en el tiempo que realiza la traslación espectral de una señal de entrada mediante la multiplicación con una señal de referencia suministrada por un Oscilador Local (LO).

El principio del mezclador se fundamenta en la multiplicación en el dominio del tiempo de dos señales sinusoidales: la señal de entrada $v_{RF}(t) = A_{RF}\cos(\omega_{RF}t + \phi)$ y la señal del oscilador local $v_{LO}(t) = A_{LO}\cos(\omega_{LO}t)$.

Por identidades trigonométricas, el producto de ambas señales genera dos componentes espectrales a la salida:

$$v_{out}(t) = k \cdot v_{RF}(t) \cdot v_{LO}(t) = \frac{kA_{RF}A_{LO}}{2}\left[\cos((\omega_{RF} - \omega_{LO})t + \phi) + \cos((\omega_{RF} + \omega_{LO})t + \phi)\right] \quad (2.10)$$

Parámetros importantes para el desempeño del mixer:

- **Ganancia / Pérdida de Conversión (G_c / L_c)**: Relación entre la potencia de la señal de salida a la Frecuencia Intermedia (IF) y la potencia de la señal de entrada (RF):

$$L_c[dB] = P_{IF}[dBm] - P_{RF}[dBm] \quad (2.11)$$

  La supresión de las bandas laterales. En una conversión se producen dos bandas laterales. Los fabricantes especifican las pérdidas con una sola banda lateral.

$$L_{cSSB}[dB] = L_{cDSB}[dB] + 3[dB] \quad (2.12)$$

- **Figura de Ruido (NF)**: Incremento en la relación señal a ruido (SNR) debido al ruido térmico y de parpadeo intrínseco del mezclador. En mezcladores pasivos, la figura de ruido de banda lateral única (SSB) se aproxima linealmente a sus pérdidas de conversión ($NF_{SSB} \approx L_c$).

- **Punto de Compresión a 1 dB (P_{1dB})**: Indica el límite superior del régimen de linealidad, donde la potencia de salida cae 1 dB respecto a la respuesta ideal.Normalmente en los mezcladores se especifica el punto en donde la compresión del nivel de entrada es de 1 dB o 3 dB (denotado como P1dB o P3dB, respectivamente)

- **Punto de Intersección de Tercer Orden ($IP3$)**: Parámetro de linealidad que cuantifica la generación de productos de intermodulación de tercer orden (IMD_3) producidos por dos tonos adyacentes ($2f_1 - f_2$ y $2f_2 - f_1$).

- **Rango Dinámico Libre de Espurias ($SFDR$)**: Margen de potencia entre la señal mínima detectable (piso de ruido) y el nivel donde los productos IMD_3 se igualan a dicho piso:

$$SFDR = \frac{2}{3}(IIP3 - SMD) \tag{2.13}$$

  Donde:

$$SMD[dBm] = -174dBc/Hz + log(BHz) + NF \tag{2.14}$$

- **Aislamiento entre Puertos (Port Isolation)**: Pérdida de inserción directa entre puertos (I_{LO-RF}, I_{LO-IF}, I_{RF-IF}). Valores típicos oscilan entre 30 dB y 60 dB.

La Distorsión por Intermodulación (IMD) ocurre al aplicar dos o más señales en el puerto de entrada de un mezclador (usualmente analizada con dos tonos cercanos f_{RF1} y f_{RF2}), las cuales reaccionan con la característica no lineal del dispositivo y con el oscilador local (f_{LO}). Esto genera componentes espurias de frecuencia expresadas como:

$$f_{espuria} = (\pm m f_{RF1} \pm n f_{RF2}) \pm f_{LO} \tag{2.15}$$

La potencia de salida total P_o afectada por la no linealidad se modela mediante una serie de potencias, donde P_{in} es la potencia de entrada, G_c es la ganancia o pérdida de conversión y n representa el orden de la intermodulación:

$$P_o[W] = G_c(a_1 P_{in} + a_2 P_{in}^2 + a_3 P_{in}^3 + \ldots + a_n P_{in}^n) \tag{2.16}$$

En escala logarítmica, la respuesta para un producto de orden n se describe mediante la recta:

$$P_o[dBm] = K_n[dB] + nP_{in}[dBm] \tag{2.17}$$

Siendo $K_n = G[dB] + a_n)$

Esta relación permite calcular la relación entre la potencia de entrada, el rango medio de intermodulación (IMR) y el punto de intersección mediante:

$$IIP_3[dB] = \frac{IMR_{[dB]}}{n-1} + RF_{in}[dB] \tag{2.18}$$

El Nivel de Mezclador ($Level - N$) es la potencia en dBm requerida en el puerto del Oscilador Local (LO) especificada por el fabricante para garantizar la conmutación óptima de los diodos y lograr la mínima pérdida de conversión.




Figura 2.10: Relación potencia de entrada vs salida (Fuente: EA3_mixer2025)

Topología	**Configuración de Dispositivos**	**Ventajas Principales**	**Desventajas / Limitaciones**	**Aplicación Típica en Satélites / RF**
Single-Ended (Terminación Única)	1 elemento no lineal (diodo o transistor).	Máxima simplicidad circuital y muy bajo costo de fabricación.	Nulo aislamiento entre puertos; fuga directa de f_{LO} a f_{RF} e f_{IF}; alta generación de espurias.	Detectores de RF simples, receptores de bajo costo o etapas de muy baja frecuencia.
Singly Balanced (Simplemente Balanceado)	2 elementos no lineales acoplados mediante un híbrido de 90° o 180° (balun).	Cancela armónicos pares del *LO* o *RF*; mejora el aislamiento *LO-RF* o *LO-IF* ($>$ 20 dB).	Requiere transformador/balun que ocupa área de sustrato; exige mayor potencia P_{LO}.	Receptores de microondas de complejidad moderada y sistemas terrestres.
Double Balanced (Doblemente Balanceado)	4 diodos en Anillo/Estrella + 2 transformadores balun (*RF* y *LO*).	Excelente aislamiento entre todos los puertos ($>$ 30–40 dB); rechaza productos espurios de orden par ($mf_{RF} \pm nf_{LO}$).	Mayor pérdida de inserción en baluns; requiere alta potencia de oscilador local ($P_{LO} \geq +7$ dBm).	Cargas útiles satelitales (*bent-pipe*), bloques LNB y convertidores de alta linealidad.
Subharmónicamente Balanceado	Múltiples diodos en configuración antiparalelo excitados a $f_{LO}/2$ o f_{LO}/n.	Permite operar a frecuencias milimétricas ($f_{RF} > 30$ GHz) utilizando un *LO* de menor frecuencia.	Mayor pérdida de conversión y mayor complejidad en la red de acoplamiento de entrada.	Receptores satelitales de alta frecuencia (Bandas Ka, Q/V y EHF) y enlaces intersatelitales.
Celda de Gilbert (Activo)	Cuadripolo diferencial de 6 transistores acoplados en fuente/emisor común.	Integración monolítica (MMIC/CMOS/SiGe); provee ganancia de conversión ($G_c > 0$ dB) con bajo P_{LO}.	Mayor figura de ruido (*NF*); menor linealidad (*IP*3 reducido); requiere alimentación constante en DC.	Cargas útiles regenerativas (procesamiento a bordo), módems satelitales e ICs integrados.

Tabla 2.3: Cuadro Comparativo de Topologías de Mezcladores (Fuente: Maral, G., Bousquet, M., Z. Satellite Communications Systems)

2.4.3 Oscilador local (LO) mediante PLL

Un Oscilador Local (LO) es un generador de una señal senoidal de radiofrecuencia de alta pureza espectral, cuyo propósito principal es servir como señal de referencia para la conversión de frecuencia (mezcla/heterodinaje) en transmisores y receptores de RF. En la literatura clásica de telecomunicaciones, las principales tecnologías para la implementación de un LO se clasifican según su arquitectura:

- **Osciladores LC y a Cristal Libres**: Ofrecen un bajo ruido de fase pero presentan una baja estabilidad en frecuencia ante variaciones de temperatura y envejecimiento. Además, su ajuste de frecuencia es limitado o nulo.
- **DDS (Direct Digital Synthesis)**: Genera señales mediante el procesamiento numérico de muestras en el dominio del tiempo y un conversor D/A. Posee un tiempo de conmutación extremadamente rápido y alta resolución, pero está limitado en frecuencia máxima de operación y presenta un nivel elevado de espurias distantes.
- **Osciladores Sintonizados por YIG (Yttrium Iron Garnet)**: Ofrecen rangos de sintonía ultraamplios y un ruido de fase excepcionalmente bajo, pero son volumétricamente grandes, costosos y de consumo elevado.
- **Sintetizadores por Lazo de Enganche de Fase (PLL - Phase-Locked Loop)**: Combinan la estabilidad en frecuencia de una referencia cristalina de baja frecuencia con la capacidad de generar altas frecuencias mediante un Oscilador Controlado por Voltaje (VCO). Es el estándar de la industria moderna por su equilibrio entre integrabilidad, amplio rango de sintonía y costo.

Un lazo de enganche de fase (PLL) es un sistema de realimentación que combina un oscilador controlado por voltaje (VCO) y un comparador de fase conectados de tal manera que el oscilador mantiene un ángulo de fase constante con respecto a una señal de referencia. Los lazos de enganche de fase se pueden utilizar, por ejemplo, para generar señales de salida estables de alta frecuencia a partir de una señal fija de baja frecuencia. El PLL se puede analizar como un sistema de realimentación negativa utilizando la teoría de la Transformada de Laplace con un término de ganancia directa, $G(s)$, y un término de realimentación, $H(s)$.





Figura 2.11: Modelo basico de PLL (Fuente: MT_086 Fundamentals PLL's)

Los bloques básicos del PLL son el Detector de Error (compuesto por un detector de fase/frecuencia y una bomba de carga), el Filtro de Lazo, el VCO y un Divisor de Realimentación. La realimentación negativa fuerza a que la señal de error, $e(s)$, se aproxime a cero, punto en el cual la salida del divisor de realimentación y la frecuencia de referencia quedan enganchadas en fase y frecuencia:

$$F_O = NF_{REF} \tag{2.19}$$

En un sistema que utiliza un PLL para generar frecuencias más altas que la de entrada, el VCO oscila a una frecuencia angular ω_O. Una porción de esta señal se realimenta hacia el detector de error a través de un divisor de frecuencia con una relación $1/N$. Esta frecuencia dividida se aplica a una de las entradas del detector de error. La otra entrada, en este ejemplo, es una señal de referencia fija. El detector de error compara las señales en ambas entradas. Cuando las dos señales de entrada son iguales en fase y frecuencia, el error será constante y se dice que el lazo está en condición de enganche (locked).

Una implementación habitual de un Detector de Fase/Frecuencia (PFD), que consiste básicamente en dos flip-flops tipo D. Una salida Q activa una fuente de corriente positiva y la otra salida Q activa una fuente de corriente negativa. Asumiendo que, en este diseño, los flip-flops tipo D se disparan por flanco de subida (positivo), los estados posibles se muestran en la tabla lógica.



UP	DOWN	CP OUT
1	0	+ I
0	1	–I
0	0	0

Figura 2.12: Implementación de PFD (Fuente: MT_086 Fundamentals PLL's)

Si el sistema está fuera de enganche y la frecuencia en +IN es mucho mayor que la frecuencia en –IN, como se muestra en la Figura A. Dado que la frecuencia en +IN es mucho mayor que en –IN, la salida UP pasa la mayor parte del tiempo en estado alto. El primer flanco de subida en +IN lleva la salida a nivel alto y esto se mantiene hasta que se produce el primer flanco de subida en –IN. En un sistema práctico, esto significa que la salida, y por lo tanto la entrada al VCO, se lleva a un nivel más alto, lo que resulta en un aumento de la frecuencia en –IN. Esto es exactamente lo que se desea. Si la frecuencia en +IN fuera mucho menor que en –IN, ocurriría el efecto opuesto. La salida en OUT

pasaría la mayor parte del tiempo en estado bajo. Esto tendría el efecto de llevar al VCO en dirección negativa y, de nuevo, acercar mucho más la frecuencia en –IN a la de +IN, para aproximarse a la condición de enganche. La Figura B muestra las formas de onda cuando las entradas están enganchadas en frecuencia y cerca del enganche de fase. Dado que +IN está adelantada respecto a –IN, la salida es una serie de pulsos de corriente positiva. Estos pulsos tenderán a controlar el VCO de modo que la señal en –IN se alinee en fase con la de +IN. Cuando esto ocurre, si no hubiera un elemento de retardo entre U3 y las entradas CLR de U1 y U2, sería posible que la salida estuviera en modo de alta impedancia, sin producir pulsos de corriente ni positivos ni negativos.

El VCO derivaría hasta que se desarrollara un error de fase significativo y comenzara a producir nuevamente pulsos de corriente positivos o negativos. A lo largo de un período de tiempo relativamente largo, el efecto de este ciclo sería que la salida de la bomba de carga quedaría modulada por una señal que es un subarmónico de la frecuencia de referencia de entrada del PFD. Al tratarse de una señal que puede ser de baja frecuencia, no sería atenuada por el filtro de lazo y daría lugar a espurias muy significativas en el espectro de salida del VCO, un fenómeno conocido como efecto de backlash (holgura) o "zona muerta".

El elemento de retardo entre la salida de U3 y las entradas CLR de U1 y U2 garantiza que esto no suceda. Con el elemento de retardo, incluso cuando +IN y –IN están perfectamente alineadas en fase, se seguirá generando un pulso de corriente en la salida de la bomba de carga, como se muestra en la Figura C. La duración de este retardo es igual al retardo insertado en la salida de U3 y se conoce como el ancho de pulso anti-backlash.

El contador N, también conocido como divisor N, es el elemento programable que establece la relación entre las frecuencias de entrada y salida en el PLL. La complejidad del contador N ha aumentado con los años. Además de un contador N directo, ha evolucionado para incluir un prescaler (predivisor), el cual puede poseer un módulo doble (dual modulus). Esta estructura se desarrolló como solución a los problemas inherentes al uso de la estructura básica de división por N en el camino de realimentación hacia el detector de fase cuando se requieren frecuencias de salida muy altas. Para manejar este rango, resulta lógico anteponer al contador programable un elemento contador fijo para reducir la frecuencia de entrada alta a un rango en el que la tecnología CMOS estándar pueda trabajar.

Existen múltiples especificaciones a considerar al diseñar un PLL. El rango de frecuencia RF de entrada y el espaciado de canales determinan los valores de los contadores R y N, así como los parámetros del prescaler. El ancho de banda del lazo determina el tiempo de enganche en frecuencia y fase. Dado que el PLL es un sistema de control con realimentación negativa, se deben analizar el margen de fase y los criterios de estabilidad. La pureza espectral de la salida del PLL se especifica mediante el ruido de fase y el nivel de las espurias relacionadas con la frecuencia de referencia. Muchos de estos parámetros están interrelacionados; por ejemplo, anchos de banda de lazo más estrechos conducen a menores niveles de ruido de fase y espurias de referencia, pero a expensas de tiempos de enganche más lentos y un menor margen de fase.




Figura 2.13: Divisor entero N (Fuente: Fuente: MT_086 Fundamentals PLL's)

Un PLL es un tipo de oscilador y, en el diseño de cualquier oscilador, la estabilidad de frecuencia es de importancia crítica. Nos interesan tanto la estabilidad a largo plazo como la estabilidad a corto plazo. La estabilidad de frecuencia a largo plazo se refiere a cómo varía la señal de salida durante un período prolongado (horas, días o meses). Por lo general, se especifica como la relación $\Delta f/f$ para un período de tiempo determinado, expresada como un porcentaje o en dB.Por otro lado, la estabilidad a corto plazo se enfoca en las variaciones que ocurren en un período de segundos o menos. Estas variaciones pueden ser aleatorias o periódicas. Se puede utilizar un analizador de espectro para examinar la estabilidad a corto plazo de una señal.




Figura 2.14: Ruido de fase y componentes espurias(Fuente: Fuente: MT_086 Fundamentals PLL's)

Parte II

MARCO METODOLÓGICO

Capítulo 3

Requerimientos funcionales y especificaciones

Los requerimientos funcionales que debe contemplar el diseño del transponder y que son impuestos por la cátedra son los siguientes:

Parámetro	**Requerimiento / Especificación**
Banda de recepción	144 – 148 MHz
Ancho de banda	80 a 100 kHz
Sensibilidad	-110 dBm a -95 dBm
Ganancia	80 dB
Potencia	< 2 W
Tensión de alimentación	3.3 V o 5 V (a verificar conveniencia)

Tabla 3.1: Requerimientos de la etapa de recepción.

Adicionalmente, se impone una serie de restricciones dadas por los estándares CubeSat y PC-104. Es importante considerar que muchas de estas limitaciones no tienen una incidencia directa sobre el transpondedor, al tratarse de un subsistema específico del satélite. Asimismo, dado que la misión no está concebida para ser lanzada desde un dispensador, se omiten la mayoría de las exigencias mecánicas de despliegue. A continuación, se enumeran las especificaciones que sí resultan aplicables al diseño.

- La PCB debe responder estrictamente a las dimensiones de $90mm \times 96mm$, respetando la posición normalizada de los 4 orificios de montaje de las esquinas y la ubicación del conector de bus.

- En el apilamiento de módulos mediante espaciadores PC-104 (típicamente $15{,}24mm$ de separación entre placas), la altura de los componentes está restringida. Componentes voluminosos como conectores de radiofrecuencia (SMA), blindajes metálicos e inductores deben elegirse para no interferir con la placa adyacente.

- La ubicación de los componentes más pesados sobre la PCB (cajas de blindaje de RF, inductores de potencia, conectores) afecta directamente la posición final del centro de gravedad del CubeSat.

- El estándar exige un mínimo de tres inhibidores independientes para evitar cualquier emisión involuntaria de radiofrecuencia. En el diseño de la placa, esto requiere implementar físicamente tres cortes independientes en la cadena de transmisión/RF.

- La PCB debe rutear la alimentación desde las líneas del bus central e integrar la protección adecuada contra sobrecorrientes antes de alimentar los bloques analógicos y digitales.
- Afecta la selección de materiales de fabricación de la PCB, la máscara de soldadura, la serigrafía y los recubrimientos conformados. Todos deben cumplir con $TML \leq 1{,}0\,\%$ y $CVCM \leq 0{,}1\,\%$.
- En el entorno espacial no existe la convección de aire. El trazado de la PCB debe incluir planos de masa continuos y vías térmicas bajo el LNA, mezcladores y reguladores para disipar el calor por conducción hacia la estructura.
- Utilización de blindajes o inductores con núcleo ferromagnético blindados a componentes que excedan un campo de 0,5 Gauss sobre el campo magnético terrestre.
- La placa debe contar con circuitería o integrar señales de control desde el microcontrolador que garanticen que la RF no transmita antes de transcurrir los 45 minutos posteriores al despliegue.
- Filtrado estricto en la etapa final de salida de RF (pasa-banda/pasa-bajo) para cumplir con las reglamentaciones de emisiones dentro de la banda autorizada por el ente regulador pertinente (ENACOM, IARU, FCC).

Cabe destacar que, al tratarse de un proyecto con fines académicos, no resulta indispensable satisfacer al 100 % las normativas. Cumplir con todos los requerimientos impuestos por la norma maximiza la posibilidad de oportunidades de lanzamiento con los proveedores. No obstante, las especificaciones analizadas en el marco teórico representan las condiciones más restrictivas de los estándares vigentes.

En la bibliografía respecto al diseño de transponder a menudo se hace mención al concepto de sistemas redundantes, si bien es recomendable contar con este tipo de características por una cuestión de simplicidad y costos, este diseño contempla un sistema sin ningún tipo de respaldo, pero puede ser considerado en etapas posteriores de un diseño mas acabado.

Capítulo 4

Selección de componentes, diseño y simulación de los bloques funcionales

4.1 Amplificador de bajo ruido (LNA)

Como se explico en el marco teórico, es necesario un amplificador de bajo ruido capaz de enmascarar la figura de ruido del transponder. Los criterios para seleccionar el componentes fueron: bajo consumo de corriente, baja figura de ruido, ancho de banda que comprenda las frecuencias VHF, amplitud térmica, costo, vida útil y disponibilidad. Con todo lo anteriormente mencionado, se selecciono el PSA-5454+ de minicircuit.

Características Principales / Desempeño (a 1 GHz)	
Figura de ruido (*Noise Figure*)	0.8 dB (Típ.)
Punto de intercepción de 3.er orden de salida (OIP3)	+25.3 dBm (Típ.)
Ganancia	18 dB (Típ.)
Potencia de salida a 1 dB de compresión (Output P1dB)	+15 dBm (Típ.)
Tensión de alimentación	+5 V
Corriente de operación (I_D)	20 mA
Encapsulado	SOT-363
Lavable en agua (*Aqueous Washable*)	Sí
Valores Máximos Absolutos	
Temperatura de operación	-45 °C a +85 °C
Temperatura de almacenamiento	-65 °C a +150 °C
Temperatura de canal	+150 °C
Tensión de CC (Pin 6)	+6 V
Disipación de potencia	390 mW
Corriente de CC (Pin 6)	60 mA
Corriente de polarización (Pin 4)	10 mA
Potencia de entrada (CW)	+15 dBm

Tabla 4.1: Especificaciones y valores máximos absolutos del amplificador PSA-5454+. (Fuente: Hoja de datos PSA-5454+ Minicircuit)

Nota en la hoja de datos: La combinación de bajo ruido y un alto valor de OIP3 hace que este amplificador MMIC sea ideal para etapas de entrada de receptor (RFE) de bajo ruido, ya que ofrece ventajas en ambos extremos del rango dinámico: sensibilidad y rango dinámico libre de espúreas ante señales de dos tonos.




Figura 4.1: Ganancia/Figura de ruido vs frecuencia (Fuente: Hoja de datos PSA-5454+ Minicircuit)




Figura 4.2: IP3/Aislación inversa vs frecuencia (Fuente: Hoja de datos PSA-5454+ Minicircuit)]

Para el diseño se tuvo en cuenta el circuito recomendado por el fabricante, ya que cumple con los criterios antes mencionados y ademas se proporciona la caracterización en parámetros distribuidos (.s2p) útiles en la simulaciones.




Figura 4.3: Ciruito recomendado TEST CONDITIONS: Vd = 5V, Rbias=7.5K ohms, Id=20 mA @ Temperature =25degC (Fuente: Hoja de datos PSA-5454+ Minicircuit)

A continuación se muestran los resultados de la simulación en QUCS, de los parámetros S a la frecuencia VHF deseada.




Figura 4.4: PSA-5454+: Ganancia f=146MH (Fuente: Propia)




Figura 4.5: PSA-5454+: Aislación inversa f=146MHz (Fuente: propia)




Figura 4.6: PSA-5454+: Reflexiones directa e inversa f=146MHz (Fuente: Propia)

En la hoja de datos, el fabricante expone que no hace falta redes de adaptación de impedancias externas y que se encuentran adaptadas a 50 ohm. Sin embargo esto no es valido para todo el ancho de banda del amplificador (0-4HGz), por lo que resulta conveniente colocar redes de adaptación tipo T o tipo PI para mejorar los parámetros de reflexión S11 y S22. En el caso de la red de entrada, adicionalmente se debe colocar un filtro sintonizado que permita el desacople entre la entrada y la salida.




Figura 4.7: PSA-5454+: Impedancia de entrada y salida sin adaptar (Fuente: Propia)

A partir de la gráfica, los parámetros S en formato polar son:

- S_{11}: $0{,}323\angle 2{,}08°$
- S_{22}: $0{,}307\angle -34{,}3°$
- S_{21}: $14{,}1\angle 175°$
- S_{12}: $0{,}0356\angle 27{,}9°$

Antes de intentar una adaptación simétrica conjugada (debido al bajo S12), es obligatorio verificar si el dispositivo es incondicionalmente estable. Si no lo es, este método no se puede aplicar directamente porque ciertas impedancias harían oscilar el circuito. Se calcula el determinante (Δ) y el factor de Rollett (K):

$$\Delta = S_{11}S_{22} - S_{12}S_{21} \tag{4.1}$$

$$\Delta = (0{,}323\angle 2{,}08°)(0{,}307\angle -34{,}3°) - (0{,}0356\angle 27{,}9°)(14{,}1\angle 175°) \tag{4.2}$$

$$\Delta \approx 0{,}546 + j0{,}143 = 0{,}565\angle 14{,}6° \tag{4.3}$$

Como $|\Delta| = 0{,}565 < 1$, el primer criterio se cumple. Ahora se calcula K:

$$K = \frac{1 - |S_{11}|^2 - |S_{22}|^2 + |\Delta|^2}{2|S_{12}S_{21}|} \tag{4.4}$$

$$K = \frac{1 - 0{,}323^2 - 0{,}307^2 + 0{,}565^2}{2(0{,}0356 \times 14{,}1)} \tag{4.5}$$

$$K = \frac{1 - 0{,}104 - 0{,}094 + 0{,}319}{1{,}004} \approx 1{,}116 \tag{4.6}$$

Como $K > 1$ y $|\Delta| < 1$, el dispositivo es incondicionalmente estable a 146 MHz. Se puede proceder con la adaptación simultánea. Para encontrar los coeficientes de reflexión, se necesita calcular las variables intermedias B_1, B_2, C_1 y C_2:

$$B_1 = 1 + |S_{11}|^2 - |S_{22}|^2 - |\Delta|^2 = 1 + 0{,}104 - 0{,}094 - 0{,}319 = 0{,}691 \tag{4.7}$$

$$B_2 = 1 + |S_{22}|^2 - |S_{11}|^2 - |\Delta|^2 = 1 + 0{,}094 - 0{,}104 - 0{,}319 = 0{,}671 \tag{4.8}$$

$$C_1 = S_{11} - \Delta S_{22}^* \approx 0{,}209 - j0{,}119 = 0{,}241\angle -29{,}7^\circ \tag{4.9}$$

$$C_2 = S_{22} - \Delta S_{11}^* \approx 0{,}076 - j0{,}213 = 0{,}226\angle -70{,}4^\circ \tag{4.10}$$

Finalmente, se aplica las fórmulas para los coeficientes de reflexión de fuente y carga. Se usa el signo negativo en el numerador para garantizar que la magnitud sea menor a 1 (lo que corresponde a impedancias pasivas reales):

$$\Gamma_S = \frac{B_1 - \sqrt{B_1^2 - 4|C_1|^2}}{2C_1} \tag{4.11}$$

$$\Gamma_S = \frac{0{,}691 - \sqrt{0{,}691^2 - 4(0{,}241)^2}}{2(0{,}241\angle -29{,}7^\circ)} \approx \frac{0{,}195}{0{,}482\angle -29{,}7^\circ} \tag{4.12}$$

$$\Gamma_S = 0{,}405\angle 29{,}7^\circ \tag{4.13}$$

$$\Gamma_L = \frac{B_2 - \sqrt{B_2^2 - 4|C_2|^2}}{2C_2} \tag{4.14}$$

$$\Gamma_L = \frac{0{,}671 - \sqrt{0{,}671^2 - 4(0{,}226)^2}}{2(0{,}226\angle -70{,}4^\circ)} \approx \frac{0{,}174}{0{,}452\angle -70{,}4^\circ} \tag{4.15}$$

$$\Gamma_L = 0{,}385\angle 70{,}4^\circ \tag{4.16}$$

Primero, se debe convertir los coeficientes de reflexión óptimos que se calcularon previamente (Γ_S y Γ_L) a las impedancias que el DUT necesita ver en sus terminales, utilizando la impedancia del sistema $Z_0 = 50\ \Omega$.

$$Z_S = Z_0 \frac{1 + \Gamma_S}{1 - \Gamma_S} = 50 \frac{1 + (0{,}405\angle 29{,}7^\circ)}{1 - (0{,}405\angle 29{,}7^\circ)} \tag{4.17}$$

$$Z_S \approx 90{,}75 + j43{,}58\ \Omega \tag{4.18}$$

$$Z_L = Z_0 \frac{1 + \Gamma_L}{1 - \Gamma_L} = 50 \frac{1 + (0{,}385\angle 70{,}4^\circ)}{1 - (0{,}385\angle 70{,}4^\circ)} \tag{4.19}$$

$$Z_L \approx 47{,}83 + j40{,}75\ \Omega \tag{4.20}$$

Para la adaptación a la entrada, se utilizó una red Pi (C-L-C) pasa-bajos a partir de una impedancia compleja,mediante el método de la resistencia virtual (R_v). Este método consiste en dividir conceptualmente la red Pi en dos secciones de tipo L acopladas. Para el filtro sintonizado se utilizó una resistencia virtual de 15Ω, esto permite obtener un factor de calidad $Q \approx 2{,}5$ que determina la selectividad del filtro. En la primera sección se adaptará los 50 Ω de la fuente a los 15 Ω de la resistencia virtual mediante un capacitor en derivación (C_{in}) y un inductor en serie (L_1).

$$Q_1 = \sqrt{\frac{R_S}{R_v} - 1} = \sqrt{\frac{50}{15} - 1} \approx 1{,}5275 \tag{4.21}$$

El capacitor está en paralelo con el generador, por lo que su reactancia (X_{Cin}) se define por:

$$X_{Cin} = \frac{R_S}{Q_1} = \frac{50}{1{,}5275} \approx 32{,}73\ \Omega \tag{4.22}$$

$$C_{in} = \frac{1}{\omega \cdot X_{Cin}} = \frac{1}{(917{,}34 \times 10^6) \cdot 32{,}73} \approx 33{,}3pF \tag{4.23}$$

Para el inductor en serie se tiene:

$$X_{L1} = Q_1 \cdot R_v = 1{,}5275 \cdot 15 = 22{,}91\ \Omega \tag{4.24}$$

La segunda sección debe adaptar la resistencia virtual de 15 Ω a la impedancia objetivo compleja $Z_{out} = 90{,}75 + j43{,}58\ \Omega$. Para facilitar el cálculo del capacitor en derivación (C_{out}), resulta indispensable convertir la impedancia objetivo en serie a su equivalente en paralelo (admitancia Y_{out}):

$$Y_{out} = \frac{1}{Z_{out}} = \frac{1}{90{,}75 + j43{,}58} \tag{4.25}$$

$$Y_{out} = \frac{90{,}75 - j43{,}58}{90{,}75^2 + 43{,}58^2} = \frac{90{,}75 - j43{,}58}{10134{,}77} \tag{4.26}$$

$$Y_{out} \approx 0{,}008955 - j0{,}004300\ S \tag{4.27}$$

De este resultado se deduce que la impedancia objetivo equivale a una resistencia en paralelo de $R_p = \frac{1}{0{,}008955} \approx 111{,}68\ \Omega$ y una susceptancia inductiva de $-0{,}004300\ S$.

$$Q_2 = \sqrt{\frac{R_p}{R_v} - 1} = \sqrt{\frac{111{,}68}{15} - 1} \approx 2{,}5387 \tag{4.28}$$

$$X_{L2} = Q_2 \cdot R_v = 2{,}5387 \cdot 15 = 38{,}08\ \Omega \tag{4.29}$$

El nodo final está compuesto por la admitancia resultante de la red (Y_{L2}) en paralelo con la susceptancia de C_{out} ($j\omega C_{out}$). La red proveniente de L_2 entrega la siguiente admitancia:

$$Y_{L2} = \frac{1}{R_v + jX_{L2}} = \frac{1}{15 + j38{,}08} = 0{,}008955 - j0{,}02273\ S \tag{4.30}$$

Para alcanzar el objetivo final Y_{out}, la suma de la susceptancia de Y_{L2} y del capacitor C_{out} debe ser igual a la susceptancia objetivo:

$$-j0{,}02273 + j\omega C_{out} = -j0{,}004300 \tag{4.31}$$

Despejando la susceptancia del capacitor:

$$\omega C_{out} = 0{,}02273 - 0{,}004300 = 0{,}01843\ S \tag{4.32}$$

$$C_{out} = \frac{0{,}01843}{\omega} = \frac{0{,}01843}{917{,}34 \times 10^6} \approx 20{,}09pF \tag{4.33}$$

Como las dos redes L están conectadas en serie a través de la resistencia virtual, los inductores L_1 y L_2 se suman para formar el componente físico único de la red Pi.

$$X_{L_{serie}} = X_{L1} + X_{L2} = 22{,}91 + 38{,}08 = 60{,}99\ \Omega \tag{4.34}$$

$$L_{serie} = \frac{X_{L_{serie}}}{\omega} = \frac{60{,}99}{917{,}34 \times 10^6} \approx 66{,}48nH \tag{4.35}$$

Para la adaptación a la salida se tiene los $Z_S = 90{,}75 + j43{,}58\ \Omega$ (vista desde el DUT) a los 50 Ω de la carga. Calculando las reactancias necesarias para esta transformación: Reactancia del inductor $X_L = 50{,}94\ \Omega$, susceptancia del capacitor: $B_C = 0{,}00426\ S$

$$L_{out} = \frac{X_L}{2\pi f} = \frac{50{,}94}{2\pi(146 \times 10^6)} \approx 55{,}5nH \tag{4.36}$$

$$C_{out} = \frac{B_C}{2\pi f} = \frac{0{,}00426}{2\pi(146 \times 10^6)} \approx 4{,}64pF \tag{4.37}$$

Lo siguiente es obtener los parámetros S del amplificador con las redes de adaptación para ver el resultado obtenido, ajustando el valor de los componentes pasivos a valores comercialmente disponibles.




Figura 4.8: Amplificador PSA-5454+ con redes de adaptación y filtro sintonizado (Fuente: Propia)

Ademas de la adaptación a 50 Ω a la entrada y la salida que se observa en la carta de Smith,se tiene una caída mas abrupta de la ganancia (S21) a frecuencias mas altas (UHF) producto del filtro sintonizado a la entrada, indicando su buen funcionamiento.




Figura 4.9: PSA-5454+: Ganancia con filtro sintonizado (Fuente: Propia)




Figura 4.10: PSA-5454+: Aislación inversa f=146MHz (Fuente: Propia)




Figura 4.11: PSA-5454+: Reflexiones directa e inversa a f=146MHz (Fuente: Propia)




Figura 4.12: PSA-5454+: Adaptación de impedancia a f=146MHz (Fuente: Propia)

4.2 Etapa de amplificación

Para cumplir con la ganancia requerida, es necesario añadir etapas de amplificación adicionales, ya que existe un limite de la cantidad de ganancia que se puede conseguir en una sola etapa. La ganancia requerida es de 80dB, teniendo en cuenta el factor de forma reducido de la PCB da como resultado una densidad de ganancia importante 17.77dB/cm aproximadamente. Bajo estas condiciones cualquier capacidad parásita existente ya sea en la PCB o en los componentes puede causar una realimentación en fase provocando la auto-oscilación del circuito y volviéndolo inútil. Para mitigar estos problemas se tuvieron en cuenta las siguientes consideraciones:

- En primer lugar para las etapas de amplificación se seleccionó una topología Cascode. Esta topología tiene una serie de ventajas respecto a la configuración típica de emisor común. El primero es que cancela el efecto Miller y reduce la capacidad parásita colector-base, por otro lado aumenta la aislación inversa (S12) importante para que la señal en la ultima etapa presente mas dificultades para retornar a la primer etapa.
- Otro camino por el cual la señal amplificada se puede realimentar es por medio de VCC, por lo que cada etapa esta aislada entre si con filtro pasa-bajos de desacoplo de alimentación.
- Finalmente el ultimo camino de realimentación es por medio del aire. Para solucionar esto se coloca un blindaje en forma tabicada separando cada una de las etapas amplificadoras e impidiendo que se acoplen entre si.
- Si con todas las precauciones anteriormente mencionadas, existiera alguna capacidad parásita que haga oscilar el circuito, se dejaron pads previstos para atenuadores entre etapas, esto per-

mite bajar la ganancia hasta donde sea necesario para estabilizarlo, y no tener que descartar el diseño.

Para el diseño se utilizo un transistor proporcionado por la cátedra (BJT 2SC3356) con las siguientes características:

Características Eléctricas ($T_A = 25\ °C$)	
Corriente de corte de colector (I_{CBO})	1.0 μA (Máx.)
Corriente de corte de emisor (I_{EBO})	1.0 μA (Máx.)
Ganancia de corriente en CC (h_{FE})	120 (Típ.) [Mín. 50, Máx. 300]
Producto ganancia-ancho de banda (f_T)	7 GHz (Típ.)
Capacidad de realimentación (C_{re})	0.55 pF (Típ.) / 1.0 pF (Máx.)
Ganancia de potencia de inserción ($\|S_{21e}\|^2$)	11.5 dB (Típ. a 1 GHz)
Figura de ruido (*Noise Figure*, NF)	1.1 dB (Típ.) / 2.0 dB (Máx. a 1 GHz)
Valores Máximos Absolutos ($T_A = 25\ °C$)	
Tensión colector-base (V_{CBO})	20 V
Tensión colector-emisor (V_{CEO})	12 V
Tensión emisor-base (V_{EBO})	3.0 V
Corriente de colector (I_C)	100 mA
Disipación total de potencia (P_T)	200 mW
Temperatura de juntura (T_j)	+150 °C
Temperatura de almacenamiento (T_{stg})	-65 °C a +150 °C

Tabla 4.2: Características eléctricas y valores máximos absolutos del transistor 2SC3356. (Fuente Hoja de datos NEC BJT 2SC3356)

Para el diseño del amplificador se eligió una polarización en cadena (Ladder Biasing), ademas de un punto Q con una corriente $ICQ = 10mA$ para minimizar NF a 1.1dB aproximadamente.




Figura 4.13: Propuesta para el amplificador Cascode (Fuente: Propia)

El primer paso en el diseño de cualquier amplificador polarizado por divisor de tensión es asegurar la estabilidad térmica. El criterio clásico de diseño establece que la tensión en la resistencia de emisor (V_{E2}) debe ser aproximadamente el 10 % de la tensión de alimentación (V_{CC}).

$$V_{E2} = 0{,}10 \cdot 5V = 0{,}5V \tag{4.38}$$

Sabiendo que la corriente de emisor es prácticamente la corriente objetivo ($I_E \approx I_{CQ} = 10mA$),

calculamos R_5:

$$R_5 = \frac{V_{E2}}{I_{CQ}} = \frac{0{,}5V}{10mA} = 50\ \Omega \tag{4.39}$$

Para que T2 conduzca, su base debe estar $0{,}7V$ por encima de su emisor:

$$V_{B2} = V_{E2} + V_{BE} = 0{,}5V + 0{,}7V = 1{,}20V \tag{4.40}$$

Para calcular la base de T3 (V_{B3}),se debe decidir cómo repartir la tensión restante para asegurar que ambos transistores operen cómodamente en la región activa lineal (evitando la saturación). Se asignó al transistor inferior (T2) una tensión colector-emisor de aproximadamente $V_{CE2} = 1{,}5V$ para darle un rango dinámico amplio. Sabiendo que el colector de T2 está conectado directamente al emisor de T3:

$$V_{E3} = V_{E2} + V_{CE2} = 0{,}5V + 1{,}5V = 2{,}0V \tag{4.41}$$

Con esto, se define la tensión necesaria en la base del transistor superior:

$$V_{B3} = V_{E3} + V_{BE} = 2{,}0V + 0{,}7V = 2{,}7V \tag{4.42}$$

Para calcular las resistencias, primero se determina la corriente de base nominal que consumirán los transistores:

$$I_B = \frac{I_{CQ}}{\beta} = \frac{10mA}{120} \approx 83{,}3\ \mu A \tag{4.43}$$

La corriente que circula de arriba a abajo por el divisor (I_{div}) debe ser mucho mayor que las corrientes de base. Una regla es hacer I_{div} entre 10 y 20 veces I_B. Se fija una corriente de divisor de $I_{div} = 2mA$.Esta corriente I_{div} es la que circulará íntegramente por la resistencia inferior (R_3):

$$R_3 = \frac{V_{B2}}{I_{div}} = \frac{1{,}2V}{2mA} = 600\ \Omega \tag{4.44}$$

La corriente que pasa por R_2 es la corriente del divisor más la corriente que se "fuga"hacia la base de T2:

$$I_{R2} = I_{div} + I_{B2} = 2{,}0mA + 0{,}083mA = 2{,}083mA \tag{4.45}$$

La caída de tensión en R_2 es la diferencia entre ambas bases:

$$V_{R2} = V_{B3} - V_{B2} = 2{,}7V - 1{,}2V = 1{,}50V \tag{4.46}$$

$$R_2 = \frac{V_{R2}}{I_{R2}} = \frac{1{,}50V}{2{,}083mA} = 720\ \Omega \tag{4.47}$$

Finalmente,el último escalón (R_1). La corriente que la atraviesa debe alimentar al divisor, a la base de T2 y a la base de T3:

$$I_{R1} = I_{R2} + I_{B3} = 2{,}083mA + 0{,}083mA = 2{,}166mA \tag{4.48}$$

La caída de tensión en R_1 es la diferencia entre la fuente y la base superior:

$$V_{R1} = V_{CC} - V_{B3} = 5{,}0V - 2{,}7V = 2{,}3V \tag{4.49}$$

$$R_1 = \frac{V_{R1}}{I_{R1}} = \frac{2{,}3V}{2{,}166mA} \approx 1061\ \Omega \tag{4.50}$$

Con el diseño de la polarización, lo restante es adaptar la impedancia del amplificador a 50 Ω. El resultado de las simulaciones son los siguientes.




Figura 4.14: Impedancias de entrada y salida con ICQ=10mA.(Fuente: Propia)

Según la simulación, la impedancia de entrada del amplificador (vista desde C_2) es $Z_{in} = 264\angle -28{,}6^\circ\ \Omega$.Para diseñar una red L, se debe pasar esta impedancia a su equivalente en paralelo (una resistencia en paralelo con un capacitor). Pasando a forma rectangular:

$$Z_{in} = 264\cos(-28{,}6^\circ) + j264\sin(-28{,}6^\circ) \approx 231{,}8 - j126{,}3\ \Omega \tag{4.51}$$

Calculamos la admitancia (Y_{in}):

$$Y_{in} = \frac{1}{231{,}8 - j126{,}3} = 3{,}32mS + j1{,}81mS \tag{4.52}$$

De aquí se extrae que el amplificador se comporta a la entrada como una resistencia R_p en paralelo con un capacitor parásito C_p:

$$R_p = \frac{1}{3{,}32mS} \approx 301\ \Omega \tag{4.53}$$

$$C_p = \frac{1{,}81mS}{2\pi \cdot 146MHz} \approx 1{,}97pF \tag{4.54}$$

Usamos una red L con un elemento paralelo del lado de alta impedancia (el transistor) y un elemento serie del lado de 50 Ω.

$$Q = \sqrt{\frac{R_p}{R_s} - 1} = \sqrt{\frac{301}{50} - 1} = \sqrt{5{,}02} \approx 2{,}24 \tag{4.55}$$

La red requiere una susceptancia inductiva para lograr la adaptación, pero además debe cancelar la susceptancia del capacitor parásito intrínseco ($1{,}81mS$).

$$B_{red} = \frac{Q}{R_p} = \frac{2{,}24}{301} = 7{,}44mS \tag{4.56}$$

$$B_{total} = B_{red} + B_{parsito} = 7{,}44mS + 1{,}81mS = 9{,}25mS \tag{4.57}$$

$$X_L = \frac{1}{9{,}25mS} = 108{,}1\ \Omega \tag{4.58}$$

$$L2 = \frac{X_L}{2\pi \cdot 146MHz} = \frac{108{,}1}{917 \times 10^6} \approx 117{,}8nH \tag{4.59}$$

Cálculo del capacitor serie (C3):

$$X_C = Q \cdot R_s = 2{,}24 \cdot 50 = 112\ \Omega \tag{4.60}$$

$$C3 = \frac{1}{2\pi \cdot 146MHz \cdot 112\ \Omega} \approx 9{,}7pF \tag{4.61}$$

En el circuito sin adaptar, la Carta de Smith arrojó $Z_{out} = 221\angle 89{,}9^\circ\ \Omega$. Un ángulo de casi 90° significa que el Cascode tiene una resistencia de salida grande (decenas de kilo-ohms). Si se intentara adaptar una impedancia tan alta directamente a 50 Ω, el Q sería altísimo, el ancho de banda sería microscópico y el amplificador sería inestable, por esto $R_4 = 1k\Omega$ en paralelo. Esta resistencia es la clave, domina la impedancia de salida fijando intencionalmente $R_p = 1000\ \Omega$ para controlar la ganancia y el ancho de banda. Cálculo del factor de calidad (Q) de la red:

$$Q = \sqrt{\frac{1000}{50} - 1} = \sqrt{19} \approx 4{,}36 \tag{4.62}$$

Cálculo del inductor de sintonía (L1):

$$X_L = \frac{R_p}{Q} = \frac{1000}{4{,}36} = 229{,}4\ \Omega \tag{4.63}$$

$$L1 = \frac{229{,}4}{2\pi \cdot 146MHz} \approx 250nH \tag{4.64}$$

Cálculo del capacitor serie (C4):

$$X_C = Q \cdot R_s = 4{,}36 \cdot 50 = 218\ \Omega \tag{4.65}$$

$$C4 = \frac{1}{2\pi \cdot 146MHz \cdot 218\ \Omega} \approx 5{,}0pF \tag{4.66}$$

En las siguientes simulaciones se observa que tanto los puertos de entrada como de salida están perfectamente adaptados a 50Ω ademas de proporcionar una ganancia de 19dB(Typ), junto con una aislación inversa excelente de -64dB tal como se anticipo en un principio. Resta por concatenar tres etapas Cascode con los atenuadores de RF y filtro pasa-bajos de desacoplo de alimentación (VCC Decoupling Network), para obtener la respuesta total de la cadena de RF.




Figura 4.15: Circuito Cascode 2SC3356 con redes de adaptación (Fuente: Propia)




Figura 4.16: Cascode 2SC3356: Impedancias de entrada y salida f=146MHz (Fuente: Propia)




Figura 4.17: Cascode 2SC3356: Ganancia de la etapa Cascode adaptada f=146MHz (Fuente: Propia)




Figura 4.18: Cascode 2SC3356: Aislación inversa de la etapa adaptada f=146MHz (Fuente: Propia)

Entre cada etapa se dejo previsto pads para colocar atenuadores de RF de forma preventiva, en el caso de que el circuito oscile con 80dB de ganancia. Dicho atenuadores están adaptados a 50 Ω para no provocar reflexiones y se pueden calcular para distintos niveles de atenuación según sea necesario. A continuación se calcula un atenuador de 12dB. a: Atenuación deseada en decibelios (dB). K: Factor de atenuación de tensión. L: Factor de atenuación de potencia ($L = K^2$). A: Factor auxiliar adimensional definido como:

$$A = \frac{L+1}{L-1} \tag{4.67}$$

Luego:

$$L = 10^{12/10} = 15{,}8489 \tag{4.68}$$

$$A = \frac{15{,}8489+1}{15{,}8489-1} = \frac{16{,}8489}{14{,}8489} \approx 1{,}13469 \tag{4.69}$$

$$R_{serie} = \frac{L-1}{2}\sqrt{\frac{Z_{in}\cdot Z_{out}}{L}} \tag{4.70}$$

$$R_{serie} = \frac{15{,}8489-1}{2}\sqrt{\frac{50\cdot 50}{15{,}8489}} = 7{,}42445\cdot\sqrt{157{,}7397} \approx 93{,}2471\ \Omega \tag{4.71}$$

$$R_{shunt} = \frac{1}{\frac{A}{Z_{in}}-\frac{1}{R_2}} = \frac{1}{\frac{A}{Z_{out}}-\frac{1}{R_2}} \tag{4.72}$$

$$R_{shunt} = \frac{1}{0{,}0119696} \approx 83{,}545\ \Omega \tag{4.73}$$

La red de desacoplo de VCC es un filtro RC consta un capacitor de 10nF que es excelente para filtrar componentes de baja frecuencia o ruido de la fuente de alimentación, pero a $146MHz$ puede volverse inductivo. Colocar en paralelo un capacitor más pequeño de $100pF$ garantiza una Frecuencia de Autorresonancia (SRF) más elevada, asegurando que a $146MHz$ siga funcionando como un cortocircuito ideal hacia masa. La respuesta en frecuencia del filtro se puede calcular como:

$$C_{eq} = C_1 + C_2 = 10nF + 0{,}1nF = 10{,}1nF = 10{,}1 \times 10^{-9}F \tag{4.74}$$

A la frecuencia de operación $f = 146MHz$, la impedancia reactiva (X_C) que presentan los capacitores:

$$\omega = 2\pi f = 2\pi \cdot (146 \times 10^6 Hz) \approx 9{,}173 \times 10^8 rad/s \tag{4.75}$$

$$X_C = \frac{1}{\omega C_{eq}} = \frac{1}{(9{,}173 \times 10^8) \cdot (10{,}1 \times 10^{-9}F)} \approx 0{,}1079\ \Omega \tag{4.76}$$

La señal de RF parásita ve un divisor de tensión formado por la resistencia $R = 10\ \Omega$ en serie y la reactancia capacitiva $X_C \approx 0{,}1079\ \Omega$ en paralelo a masa:

$$|H(j\omega)| = \frac{X_C}{\sqrt{R^2 + X_C^2}} = \frac{0{,}1079}{\sqrt{10^2 + 0{,}1079^2}} \approx \frac{0{,}1079}{10} = 0{,}01079 \tag{4.77}$$

La atenuación resulta:

$$A(dB) = 20\log_{10}(|H(j\omega)|) = 20\log_{10}(0{,}01079) \approx -39{,}34dB \tag{4.78}$$

Los filtros pasabajo en la red VCC desplazan el punto Q ligeramente pero no afectan el rendimiento de las etapas. Finalmente la etapa de amplificación completa con el LNA (PSA-5454+) y las tres etapas Cascode (2SC3356) resulta:




Figura 4.19: Etapa de amplificación completa (Fuente: Propia)

Finalmente, en los siguientes gráficos se puede observar los resultados obtenidos en cuanto al rendimiento del circuito, se llego a la ganancia objetivo de 80dB, los coeficientes de reflexión inversa y directa están por debajo de los -20dB, esto se traduce en una reflexión de potencia de menos del 1 %. Adicionalmente la aislación inversa obtenida en el simulador es de -189dB (en la realidad puede llegar a los -100dB, debido a las capacidades parásitas del sustrato, no contempladas en la simulación) fundamentales para evitar la auto-oscilación del circuito con ganancias elevadas.




Figura 4.20: Etapa de amplificación: Reflexiones directas en inversas (Fuente: Propia)




Figura 4.21: Etapa de amplificación: Ganancia de potencia (Fuente: Propia)




Figura 4.22: Etapa de amplificación: Aislación inversa (Fuente: Propia)

En cuanto a los atenuadores resistivos están diseñados para presentar una impedancia constante de 50 Ω tanto a su entrada como a su salida. Lejos de desadaptar el circuito, actúan como amortiguadores de RF: atenúan drásticamente las ondas reflejadas que intentan rebotar entre etapas y reducen la ganancia excesiva que provoca auto-oscilaciones. En la práctica, logran aislar las etapas de amplificación haciéndoles ver una carga estable de 50 Ω, lo que garantiza la estabilidad del sistema sin degradar la adaptación de impedancias.




Figura 4.23: Etapa de amplificación: Adaptación de impedancias (Fuente: Propia)




Figura 4.24: Etapa de amplificación: Estabilidad absoluta (Fuente: Propia)

4.3 Etapa de mezclador (Mixer)

Para la selección del mixer se tuvieron en cuenta las siguientes consideraciones: debe ser un mixer de tipo doblemente balanceado (Por los niveles requeridos de aislación entre puertos), el ancho de banda de RF,LO,IF tiene comprender la banda de VHF-UHF, baja figura de ruido, amplitud térmica, costo, nivel de potencia de LO. En base a lo anteriormente mencionado se optó por ADE-5+ .

Especificaciones Eléctricas / Desempeño	
Rango de frecuencia LO / RF	5 a 1500 MHz
Rango de frecuencia IF	DC a 1000 MHz
Pérdida de conversión (*Conversion Loss*)	6.6 dB (Típ.) / 7.5 dB (Máx. banda media)
Aislamiento LO-RF (*LO-RF Isolation*)	40 dB (Típ. en banda media)
Aislamiento LO-IF (*LO-IF Isolation*)	30 dB (Típ. en banda media)
Punto de intercepción de 3.er orden (IP3)	+15 dBm (Típ.)
Compresión a 1 dB (P_{1dB})	+1 dBm (Típ.)
Lavable en agua (*Aqueous Washable*)	Sí
Valores Máximos Absolutos	
Temperatura de operación	-40 °C a +85 °C
Temperatura de almacenamiento	-55 °C a +100 °C
Potencia de RF máxima	50 mW
Corriente de IF máxima	40 mA

Tabla 4.3: Especificaciones eléctricas y valores máximos absolutos del mezclador ADE-5+ (Fuente: Hoja de datos minicircuit ADE-5+)

El contexto en el que opera el mixer es el siguiente: RF=146MHz, IF=434MHz y LO=580MHz. Respecto al oscilador local, como se explican en la sección posterior opera a una potencia de salida de +7dBm aproximadamente. Por tratarse de en elemento pasivo, podemos aproximar la figura de ruido a las perdidas de conversión.




Figura 4.25: ADE-5+: perdidas de conversión vs IF (Fuente: Hoja de datos ADE-5+)

Se puede calcular las perdidas de conversión tomando la RF mas cercana (10MHz), en el grafico es de aproximada mente 6.2dB, se podría sumar una corrección de 0.4dB/0.5dB para ser mas conservador, en lineas generales las perdidas de conversión tienden a la media 6.6dB.

Respecto al producto de intermodulación de tercer orden (IP3), y el punto de compresión (P1dB) se puede decir lo siguiente. En la banda de VHF ($146MHz$), el mezclador ofrece su mejor desempeño (IP3 se ubica entre $+17dBm$ y $+18dBm$.) de linealidad. Esto significa que será muy resistente a generar intermodulación de tercer orden, incluso en presencia de señales fuertes cercanas. En la gráfica de la derecha, inyectando $+1dBm$ en la entrada a $146MHz$, la compresión de la señal es de apenas $\sim 0{,}4dB$. Si la potencia que le llega a la entrada de RF desde la etapa de amplificación está en el rango de $-10dBm$ a $0dBm$, el mezclador trabajará en una zona totalmente lineal sin distorsionar.




Figura 4.26: ADE-5+: IP3/P1dB vs IF (Fuente hojas de datos ADE-5+)

Otro aspecto a tener en cuenta es el nivel de aislación entre puertos, el fabricante provee una serie de curvas útiles para este propósito. El aislamiento de los mezcladores pasivos cae drásticamente a medida que sube la frecuencia (debido a las capacitancias parásitas del encapsulado y los diodos). Dado que las frecuencias de trabajo ($146MHz$ y $580MHz$) están en la zona baja/media del rango del componente ($5-1500MHz$), se esta aprovechando la zona de máximo aislamiento del dispositivo.




Figura 4.27: ADE-5+: Aislación entre puertos RF-LO-IF (Fuente Hoja de datos ADE-5+)

A $580MHz$ en la gráfica superior, el aislamiento entre el puerto de LO y el de RF es de aproximadamente $41{,}5dB$. Inyectando $+7dBm$ en el puerto de LO, la señal del oscilador local que fuga hacia la entrada de RF es de solo:

$$P_{RF} \approx +7dBm - 41{,}5dB = \mathbf{-34{,}5dBm} \tag{4.79}$$

A $580MHz$ en la gráfica inferior izquierda, el aislamiento entre LO y FI es de aproximadamente $31{,}5dB$. La potencia del LO que se fuga directamente al puerto de salida de FI será de:

$$P_{IF} \approx +7dBm - 31{,}5dB = \mathbf{-24{,}5dBm} \tag{4.80}$$

Evaluando la gráfica inferior derecha a la frecuencia de entrada ($RF = 146MHz$), el aislamiento RF-IF ronda los $29dB$. Evita de forma efectiva que la señal directa de $146MHz$ pase limpia a la salida sin ser mezclada.

Por ultimo interesa ver la adaptación de impedancia del Mixer en relación al resto del circuito. El fabricante provee una serie de graficas de la relación de onda estacionara respecto de la frecuencia en los distintos puertos, esto nos permite calcular tanto la reflexión como la impedancia vista. Para un sistema con impedancia característica $Z_0 = 50\ \Omega$ se tiene:




Figura 4.28: ADE-5+: Relación de onda estacionaria (VSWR) (Fuente Hoja de datos ADE-5+)

Magnitud del Coeficiente de Reflexión ($|\Gamma|$):

$$|\Gamma| = \frac{VSWR - 1}{VSWR + 1} \tag{4.81}$$

Pérdida de Retorno (RL en dB):

$$RL(dB) = -20\log_{10}(|\Gamma|) \tag{4.82}$$

Potencia Reflejada (%):

$$P(\%) = |\Gamma|^2 \times 100 \tag{4.83}$$

Límites de Resistencia Real ($R_{\text{mín}}$ y $R_{\text{máx}}$):

$$R_{\text{mín}} = \frac{50}{VSWR} \qquad y \qquad R_{\text{máx}} = 50 \times VSWR \tag{4.84}$$

Aplicando las formulas se puede calcular estos parámetros en cada puerto, obteniendo los siguientes resultados:

Puerto de RF ($RF = 146MHz$) Lectura del gráfico (RF VSWR): $VSWR \approx 1{,}35$

- Coeficiente de reflexión: $|\Gamma| = \frac{1{,}35-1}{1{,}35+1} = \frac{0{,}35}{2{,}35} \approx \mathbf{0{,}149}$
- Pérdida de retorno: $RL = -20\log_{10}(0{,}149) \approx \mathbf{16{,}5dB}$
- Potencia reflejada: $P = (0{,}149)^2 \times 100 \approx \mathbf{2{,}2}\,\%$
- Rango de impedancia equivalente: De 37,0 Ω a 67,5 Ω

Puerto de LO ($LO = 580MHz$)Lectura del gráfico (LO VSWR): $VSWR \approx 2{,}0$

- Coeficiente de reflexión: $|\Gamma| = \frac{2{,}0-1}{2{,}0+1} = \frac{1}{3} \approx \mathbf{0{,}333}$
- Pérdida de retorno: $RL = -20\log_{10}(0{,}333) \approx \mathbf{9{,}5dB}$
- Potencia reflejada: $P = (0{,}333)^2 \times 100 \approx \mathbf{11{,}1}\,\%$
- Rango de impedancia equivalente: De 25,0 Ω a 100,0 Ω

Puerto de FI ($IF = 434MHz$)Lectura del gráfico (IF VSWR): $VSWR \approx 1{,}40$

- Coeficiente de reflexión: $|\Gamma| = \frac{1{,}40-1}{1{,}40+1} = \frac{0{,}4}{2{,}4} \approx \mathbf{0{,}167}$
- Pérdida de retorno: $RL = -20\log_{10}(0{,}167) \approx \mathbf{15{,}6dB}$
- Potencia reflejada: $P = (0{,}167)^2 \times 100 \approx \mathbf{2{,}8}\,\%$
- Rango de impedancia equivalente: De 35,7 Ω a 70,0 Ω

El puerto RF e IF pierden menos del 3 % de la potencia por desadaptación, lo que confirma que la señal de entrada fluirá sin problemas. El puerto LO tiene un VSWR más elevado ($\sim 2{,}0$), es un comportamiento completamente normal en mezcladores de diodos. Como el Oscilador Local conmuta los diodos internamente conduciendo corriente en una zona fuertemente no lineal, la impedancia de entrada del puerto LO decae. Por ello, refleja cerca del 11 % de la energía inyectada por el oscilador.

4.4 Oscilador local (LO):

Para el oscilador local, existen varias tecnologías anteriormente mencionadas en el marco teórico. Para nuestro caso particular se tuvieron en cuenta las siguientes restricciones: Ancho de banda (debe comprender los 580MHz), bajo consumo de corriente, amplitud térmica, costo, disponibilidad, si bien no es critico el tiempo de establecimiento si es importante la pureza espectral, el ruido de fase y la generación de componentes espurias que puedan contaminar la mezcla. Ademas debido al tipo de Mixer seleccionado es necesaria que la potencia de salida sea de por lo menos +7dBm, si esto no se cumple las perdidas y por ende la figura de ruido aumentan considerablemente como se vio en la sección del mezclador. De lo anteriormente mencionado se concluye en utilizar un ADF4351 de Analog Device, que consiste con un PLL y un VCO integrado en un chip (reduce costos y cantidad de componentes) con las siguientes características:

Parámetro	**Valor / Rango**	**Unidad**	**Observaciones / Condición**
Rango de frecuencia de salida	137.5 a 4400	MHz	Mediante VCO fundamental y divisores
Rango del VCO fundamental	2200 a 4400	MHz	Integrado en chip
Divisores de salida RF	/1, /2, /4, /8, /16	—	Programables
Modo de síntesis	Fractional-N / Integer-N	—	Interpolador Σ-Δ de 3.er orden (12-bit MOD)
Frecuencia máx. del PFD	32	MHz	Frecuencia del detector de fase/frecuencia
Corriente del Charge Pump (I_{CP})	0.312 a 5.0	mA	Configurable mediante resistor R_{SET} y registros
Ruido de fase del VCO (Open-Loop)	-114 / -110	dBc/Hz	Offset a 100 kHz ($f = 2,2$ GHz / $f = 4,4$ GHz)
Piso de ruido normalizado (PN_{SYNTH})	-220	dBc/Hz	Ancho de banda de lazo = 500 kHz
Jitter RMS integrado	$< 0,5$	ps rms	Típico
Potencia de salida RF	-4 a +5	dBm	Programable en pasos de 3 dB
Tensión de alimentación	3.0 a 3.6 (3.3 nominal)	V	AV_{DD}, DV_{DD}, V_{VCO} independientes
Interfaz de control	SPI (3 hilos)	—	Entradas lógicas compatibles con 1.8 V / 3 V

Tabla 4.4: Resumen de características principales del sintetizador ADF4350 (Fuente Hoja de datos ADF4351 Analog Device)

Nota: Si bien en la potencia RF de salida que se menciona es de maximo +5dBm, es importante mencionar cuanta con salidas en modo diferencial en contra fase y se puede usar una red LC balun para llegar hasta los +8dBm necesarios para polarizar los diodos del mixer.

Parámetro	Valor / Rango
AV_{DD} a GND[1]	-0.3 V a +3.9 V
AV_{DD} a DV_{DD}	-0.3 V a +0.3 V
V_{VCO} a GND	-0.3 V a +3.9 V
V_{VCO} a AV_{DD}	-0.3 V a +0.3 V
Tensión de entrada/salida digital a GND	-0.3 V a $V_{DD}+0{,}3$ V
Tensión de entrada/salida analógica a GND	-0.3 V a $V_{DD}+0{,}3$ V
REF_{IN} a GND	-0.3 V a $V_{DD}+0{,}3$ V
Rango de temperatura de operación	-40 °C a +85 °C
Rango de temperatura de almacenamiento	-65 °C a +125 °C
Temperatura máxima de unión	150 °C
Impedancia térmica LFCSP θ_{JA} (paddle soldado)	27.3 °C/W
Soldadura por reflujo (temperatura pico)	260 °C
Soldadura por reflujo (tiempo en temperatura pico)	40 s

[1] $GND = AGND = DGND = 0$ V

Tabla 4.5: Valores máximos absolutos del ADF4350 (Fuente Hoja de datos ADF4351 Analog Device)




Figura 4.29: ADF4351: Diagrama de bloques (Fuente Hoja de datos AD4351 Analog Device)

Para comenzar el diseño del oscilador local se definen los siguientes parámetros de trabajo: frecuencia de salida deseada $F_{out} = 580MHz$, potencia de RF requerida $P = +7dBm$ y por ultimo referencia de entrada $f_{REFIN} = 10MHz$ proporcionada por un TCXO.

Campo / Código	Sección PN	Valor / Opción	Descripción / Especificación
Serie	TXO-2520MV	TCXO	Oscilador compensado en temperatura
Frecuencia	100	10,000 MHz	Frecuencia nominal de referencia
Tolerancia de Estabilidad	A	$\pm 2{,}5$ ppm	Tolerancia de estabilidad
Rango de Temperatura	Y	-30 °C a +85 °C	Rango de temperatura

Tabla 4.6: Características del oscilador TCXO de referencia (Fuente Hoja de datos ECS)

Registros 0 y 1

La configuración del PLL se realiza mediante interfaz SPI configurando una serie de registros internos, a continuación se especifican los valores de los registros 0 y 1 referidos a las configuraciones de RF: dado que el VCO fundamental opera en el rango de 2200 MHz a 4400 MHz, la frecuencia de 580 MHz queda fuera de dicho rango directo. Se divide la salida del VCO por 4. Sin utilizar duplicador (D) y divisor (T) a la entrada, con contador $R = 1$, la frecuencia del PFD es:

$$f_{PFD} = f_{REFIN}\left(\frac{(1+D)}{(R(1+T))}\right) = 10MHz \tag{4.85}$$

Para calcular el divisores N se tiene:

$$N = \frac{f_{VCO}}{f_{PFD}} = \frac{4\times 580}{10} = 232 \tag{4.86}$$

Dado que N da un número entero exacto, se trabaja en modo Integer-N ($INT = 232$, $FRAC = 0$, $MOD = 2$), lo cual maximiza la pureza espectral y minimiza las componentes espurias. Con un prescaler de 4/5, realimentado la frecuencia fundamental $f_{VCO} = f_{OUT}\cdot D = 580\cdot 4 = 2320MHz$ y no requiriéndose un ajuste de fase inicial, la frecuencia de salida resulta:

$$f_{OUT} = \left(INT + \frac{FRAC}{MOD}\right)\frac{PFD(MHz)}{4} \tag{4.87}$$

$$f_{OUT} = \left(232 + \frac{0}{2}\right)\frac{10MHz}{4} = 580MHz \tag{4.88}$$

Campo	**Bits**	**Valor Binario**	**Decimal / Hex**	**Descripción**
Reservado	DB31	`0`	0	Bit reservado (debe ser 0)
INT	DB[30:15]	`0000 0000 1110 1000`	232	Valor entero del divisor N ($INT = 232$)
FRAC	DB[14:3]	`0000 0000 0000`	0	Valor fraccionario ($FRAC = 0$)
Control Bits	DB[2:0]	`000`	000	Bits de control para Registro 0

Tabla 4.7: Desglose de bits del Registro 0 (`0x00740000`).

Campo	**Bits**	**Valor Binario**	**Decimal / Hex**	**Descripción**
Reservado	DB[31:28]	`0000`	0	Bits reservados (deben ser 0)
Prescaler	DB27	`0`	0	Selecciona prescaler 4/5
PHASE	DB[26:15]	`0000 0000 0001`	1	Valor de ajuste de fase ($PHASE = 1$)
MOD	DB[14:3]	`0000 0000 0010`	2	Módulo fraccionario ($MOD = 2$)
Control Bits	DB[2:0]	`001`	001	Bits de control para Registro 1

Tabla 4.8: Desglose de bits del Registro 1 (`0x00008011`).

Registro 2

- **Low Noise/Spur Mode (Low noise mode):** Dado que no se requiere un tiempo de enganche rápido, el modo Low Noise optimiza la zona de trabajo de la bomba de carga (Charge Pump) y desactiva el dither, ofreciendo la mejor pureza espectral y el menor piso de ruido de fase posible.
- **Muxout (DGND):** Fija la salida multiplexada a masa digital.
- **Charge Pump Current (5.00 mA):** Selecciona la corriente máxima del Charge Pump ($I_{CP} = 5mA$) para maximizar la ganancia del lazo, reducir el ruido de fase en la banda de paso y mantener el margen de fase diseñado en el filtro.
- **LDF & LDP (INT-N / 10 ns):** Establece la función de detección de enganche para modo entero (Integer-N) con un pulso de precisión de 10 ns.
- **PD Polarity (Positive):** Establece la polaridad positiva del detector de fase/frecuencia (PFD), requerida para filtros de lazo pasivos estándar cuando la pendiente del VCO es $K_V > 0$.
- **Powerdown / CP 3-state / Counter Reset (Disabled):** Mantiene todos los bloques contadores y la bomba de carga activos para la operación continua de la síntesis.

Campo	Bits	Valor Binario	Decimal / Hex	Descripción
Low Noise / Spur Mode	DB[30:29]	`00`	0	Modo de bajo ruido (Low noise mode)
MUXOUT	DB[28:26]	`000`	0	Salida multiplexada a masa digital (DGND)
Ref. Doubler / RDIV2	DB[25:24]	`00`	0	Duplicador y divisor /2 desactivados
10-Bit R Counter	DB[23:14]	`00 0000 0001`	1	Contador divisor de referencia ($R = 1$)
Double Buff	DB13	`0`	0	Doble búfer desactivado
Charge Pump Current	DB[12:9]	`1111`	15 / `0xF`	Corriente máxima ($I_{CP} = 5,00$ mA)
LDF & LDP	DB[8:7]	`10`	—	Detección de enganche (INT-N, 10 ns)
PD Polarity	DB6	`1`	1	Polaridad del detector de fase positiva
Powerdown / CP / Reset	DB[5:3]	`000`	0	Modos de apagado, tri-state y reset desactivados
Control Bits	DB[2:0]	`010`	010	Bits de control para Registro 2

Tabla 4.9: Desglose de bits del Registro 2 (`0x8005F42`).

Registro 3

- **ABP - Anti-backlash Pulse Width (3 ns):** Selecciona el ancho de pulso antibacklash de 3 ns, específico para el modo entero (INT-N). Evita la zona muerta en el PFD y minimiza el ruido de fase cercano a la portadora.
- **Band Select Clock Mode (Low):** Configura el reloj de calibración del VCO en modo de velocidad estándar.
- **CLK Div Mode & Value (Off / 0):** Desactiva el divisor de reloj auxiliar al no requerirse funciones de re-sincronización de fase (Phase Resynchronization) ni retraso de enganche.
- **Charge Cancellation & CSR (Disabled):** Desactiva la cancelación de carga y la reducción de deslizamiento de ciclo (Cycle Slip Reduction), innecesarias en configuraciones de canal único a 580 MHz.

Campo	Bits	Valor Binario	Decimal / Hex	Descripción
Reservado / ABP	DB[31:19]	`0000 0000 1000 0`	—	ABP=1 (Ancho de pulso antibacklash 3ns)
CSR	DB18	`0`	0	Cycle Slip Reduction desactivado
Reservado	DB17	`0`	0	Bit reservado (debe ser 0)
CLK DIV Mode	DB[16:15]	`00`	0	Clock Divider desactivado (Off)
12-Bit Clock Divider Value	DB[14:3]	`0000 0000 0000`	0	Valor del divisor de reloj (0)
Control Bits	DB[2:0]	`011`	011	Bits de control para Registro 3

Tabla 4.10: Desglose de bits del Registro 3 (`0x00400003`).

Registro 4

- **RF Output Power (+5 dBm):** Ajusta la potencia de salida del amplificador interno al nivel máximo (+5 dBm). Esto permite compensar las pérdidas de inserción de la red balun LC diferencial a single-ended y asegurar que la señal llegue con los +7 dBm requeridos al mezclador.
- **RF Output Enable (Enabled):** Activa físicamente el driver de salida del canal principal de RF.
- **Aux Output (Disabled / Divided / -4 dBm):** Desactiva la salida auxiliar para reducir el consumo de corriente total y eliminar posibles acoplamientos radiados indeseados.
- **Band Select Clock (Auto set / Divider = 80):** Divide la frecuencia de referencia ($10MHz/80 = 125kHz$) para la lógica interna de auto-selección de banda del VCO, manteniéndose en el límite máximo recomendado de 125 kHz para una calibración rápida.
- **VCO Powerdown & MTLD (Disabled):** Mantiene el VCO encendido continuamente y desactiva la función de silenciamiento (Mute Till Lock Detect), entregando señal de RF desde el arranque del lazo.

Campo	Bits	Valor Binario	Decimal / Hex	Descripción
Reservado	DB[31:24]	`0000 0000`	0	Bits reservados (deben ser 0)
Feedback Select	DB23	`1`	1	Señal de realimentación fundamental
Divider Select	DB[22:20]	`010`	2	Divisor de salida RF ($D = 4$)
Band Select Clock Divider	DB[19:12]	`0101 0000`	80 / `0x50`	Divisor del reloj de selección de banda (80)
VCO Power Down & MTLD	DB[11:10]	`00`	0	VCO encendido y MTLD desactivado
Aux Output Control	DB[9:6]	`0000`	0	Salida auxiliar desactivada (Divided, -4 dBm)
RF Output Enable	DB5	`1`	1	Salida RF principal activada
Output Power	DB[4:3]	`11`	3	Potencia de salida RF máxima (+5 dBm)
Control Bits	DB[2:0]	`100`	100	Bits de control para Registro 4

Tabla 4.11: Desglose de bits del Registro 4 (`0x00A5003C`).

Registro 5

- **LD Pin Mode (Digital Lock Detect):** Configura el pin físico LD (Lock Detect) para entregar un nivel lógico alto (3.3 V) en cuanto el PLL logra el enganche en frecuencia y fase, sirviendo como señal de monitoreo directo para el microcontrolador.

Campo	Bits	Valor Binario	Decimal / Hex	Descripción
Reservado	DB[31:24]	0000 0000	0	Bits reservados (deben ser 0)
LD Pin Mode	DB[23:22]	01	1	Configura el pin LD como Digital Lock Detect
Reservado	DB21	0	0	Bit reservado (debe ser 0)
Reservado	DB[20:19]	11	3 / 0x3	Bits reservados (deben fijarse en 11)
Reservado	DB[18:3]	0000 0000 0000 000	0	Bits reservados (deben ser 0)
Control Bits	DB[2:0]	101	101	Bits de control para Registro 5

Tabla 4.12: Desglose de bits del Registro 5 (0x00580005).

La secuencia de inicialización del sintetizador ADF4350/ADF4351 requiere escribir sus registros internos en orden descendente, desde el Registro 5 hasta el Registro 0. Este procedimiento garantiza que los parámetros de operación, los divisores, las corrientes de la bomba de carga y la habilitación de salidas estén plenamente definidos antes de iniciar la sintonía. La carga final del Registro 0 es determinante, ya que actúa como disparador de la calibración automática de banda del VCO y del enganche en frecuencia del lazo.

La transferencia de datos se gestiona mediante una interfaz SPI de 3 hilos compuesta por las señales DATA (entrada de datos serie cargados con el bit más significativo MSB primero), CLK (reloj de desplazamiento que ingresa la información en cada flanco ascendente) y LE (Latch Enable, cuya transición a nivel alto al completar cada palabra de 32 bits transfiere la información al registro destino según los bits de control DB[2:0]).

Calculo del filtro de lazo y simulación de respuesta

El filtro de realimentación del bucle determina la respuesta transitoria del PLL. Analog Device cuanta con una herramienta especifica para el diseño y simulación de PLLs, se utilizo ADIsimPLL para el calculo del filtro de realimentación, junto con las simulaciones en el dominio del tiempo y frecuencia para ver su desempeño.

Se seleccionó un filtro pasivo de 3er orden. La relación entre la corriente de salida de la bomba de carga $I_{CP}(s)$ y la tensión de sintonía $V_{tune}(s)$ viene dada por:

$$Z(s) = \frac{1 + sT_2}{s(C_1 + C_2 + C_3)(1 + sT_1)(1 + sT_3)} \tag{4.89}$$

Donde las constantes de tiempo del filtro corresponden a:

- $T_2 = R_1 \cdot C_2$ (Cero principal que provee el adelanto de fase).
- $T_1 \approx R_1 \cdot \frac{C_1 \cdot C_2}{C_1 + C_2}$ (Primer polo de alta frecuencia).
- $T_3 = R_2 \cdot C_3$ (Segundo polo de alta frecuencia para atenuación de espurias).

Para determinar el valor de los componentes R y C es necesario imponer dos restricciones de diseño. Por un lado el margen de fase, el criterio elegido es el ϕ_m que minimiza el jitter. El jitter RMS en el dominio del tiempo está directamente relacionado con la integral de la densidad espectral de potencia del ruido de fase $S_\phi(f)$ en el dominio de la frecuencia:

$$Jitter_{RMS} = \frac{1}{2\pi f_{OUT}} \sqrt{2 \int_{f_1}^{f_2} 10^{\frac{S_\phi(f)}{10}} df} \tag{4.90}$$

Un margen de fase $\phi_m = 60^\circ$ es el punto óptimo de compromiso por los siguientes motivos. La eliminación del peaking en la función de transferencia ($H(s)$): Con $\phi_m < 45^\circ$, la respuesta en frecuencia en lazo cerrado presenta una sobreelevación (peaking) cerca de f_c. Esta amplificación actúa sobre el ruido de fase propio del PLL y de la referencia, aumentando drásticamente la potencia integrada y por ende el jitter. La respuesta de amortiguamiento óptima ($\zeta \approx 0{,}707 - 1{,}0$) otorga una respuesta plana máxima en la banda de paso de lazo cerrado.

El margen de fase por sí solo no alcanza para calcular los componentes pasivos: este define la estabilidad y la forma de la respuesta, pero se necesita un segundo parámetro que fije la frecuencia de trabajo o ancho de banda f_c. La herramienta calcula el punto exacto de cruce entre las dos fuentes dominantes de ruido de fase del sistema:

- Ruido en banda: Proviene de la referencia (TCXO de 10 MHz), el detector de fase (PFD) y el divisor $N = 232$. Este ruido se multiplica por N^2 y domina a bajas frecuencias.
- Ruido fuera de banda: Proviene del VCO interno a $2{,}32GHz$, el cual presenta un piso elevado a bajas frecuencias pero cae a razón de $-20dB/dcada$ al alejarse de la portadora.

ADIsimPLL calcula la curva de ruido de fase total para distintas frecuencias y halla el punto de intersección donde el área integrada bajo la curva (el jitter RMS) es matemáticamente mínima, ese óptimo de intersección ocurre exactamente a $f_c = 45{,}7kHz$. A partir de estos dos parámetros y la topología seleccionada del filtro se calculan de forma automática los valores de los componentes pasivos.

El siguiente gráfico representa la densidad espectral de ruido de fase de la señal de $580MHz$ en función de la frecuencia de separación (offset) respecto a la portadora. El eje horizontal muestra qué tan lejos esta de los $580MHz$ (desde $10Hz$ hasta $100MHz$), mientras que el eje vertical indica el nivel de ruido en dBc/Hz (cuanto más abajo y negativo esté el valor, más pura es la señal).

El área debajo de la curva roja representa la energía total de ruido que se traduce en jitter. Al haber ubicado la frecuencia de corte exactamente en el punto donde se cruzan el ruido del chip y del VCO ($45{,}7kHz$), se obtiene la menor superficie posible bajo la curva roja, demostrando gráficamente que el filtro minimiza el jitter al máximo.




Figura 4.30: ADF4351: Densidad espectral de ruido de fase a 580MHz (Fuente ADIsimPLL))




Figura 4.31: ADF4351: Respuesta a lazo cerrado y abierto (Fuente ADIsimPLL)

Respecto a las simulaciones en el dominio de tiempo se tiene lo siguiente: Las variaciones abruptas al inicio de la simulación corresponden al proceso de calibración automática de banda del VCO (Band Select Logic) antes de que el lazo cerrado tome el control del sintonizado.




Figura 4.32: ADF4351: Tiempo de establecimiento y error de fase (Fuente ADIsimPLL




Figura 4.33: ADF4351: Pulsos de corriente (mA) a la salida de la bomba de carga (Fuente ADIsimPLL)



Figura 4.34: ADF431: Error absoluto de frecuencia (Fuente ADIsimPLL)

Parámetro / Especificación	Valor de Simulación	Condición / Observaciones
Punto de Operación y Tensión		
Frecuencia de Salida (f_{OUT})	580 MHz	Divisor de salida $D = 4$ ($f_{VCO} = 2,32$ GHz)
Tensión de Sintonía (V_{tune})	2,1058 V	Zona lineal centrada (0,5 V a 4,5 V)
Perfil de Ruido de Fase		
Offset @ 100 Hz	-102,4 dBc/Hz	Dominado por el piso del chip ADF4351
Offset @ 1 kHz	-109,5 dBc/Hz	Ruido integrado en la banda de paso
Offset @ 10 kHz	-109,5 dBc/Hz	Ruido integrado en la banda de paso
Offset @ 100 kHz	-118,5 dBc/Hz	Caída tras la frecuencia de corte (f_c)
Offset @ 1 MHz	-145,3 dBc/Hz	Piso de ruido propio del VCO
Pureza Espectral y Jitter		
Jitter Integrado de Fase (RMS)	326 fs	Banda de integración: 1 kHz a 20 MHz
Potencia Canal Adyacente (ACP)	-68,0 dBc	Canal centrado a 25 kHz, ancho 15 kHz
Espurias de Referencia (10 MHz)	< -300 dBc	Nivel de atenuación de las primeras 10 espurias
Dinámica Transitoria (Tiempos de Enganche)		
Tiempo de Enganche ($\Delta f \leq 1$ kHz)	120 μs	Adquisición rápida de frecuencia
Tiempo de Enganche ($\Delta f \leq 10$ Hz)	171 μs	Enganche final de alta precisión
Tiempo de Enganche ($\Delta\phi \leq 10^\circ$)	110 μs	Alineación inicial de fase
Tiempo de Enganche ($\Delta\phi \leq 1,0^\circ$)	136 μs	Alineación final de fase

Tabla 4.13: Cuadro resumen con los resultados cuantitativos del reporte de simulación de ADIsimPLL.




Figura 4.35: ADF4351: Valores de R y C del filtro (Fuentes ADIsimPLL)

En cuanto a la etapa da salida consiste en un par diferencial NPN excitado por las salidas con búfer del VCO. Se pueden configurar cuatro niveles de corriente. Estos niveles proporcionan potencias de salida de $-4dBm$, $-1dBm$, $+2dBm$ y $+5dBm$, respectivamente, utilizando una resistencia de 50 Ω conectada a AVDD y acoplamiento de CA (AC coupling) hacia una carga de 50 Ω. Alternativamente, ambas salidas se pueden combinar mediante un transformador 1:1. La salida complementaria no utilizada debe terminarse con un circuito similar al de la salida utilizada. Existe una etapa de salida auxiliar en los pines RFOUTB+ y RFOUTB- que proporciona un segundo conjunto de salidas diferenciales, las cuales pueden excitar otro circuito o apagarse si no se usan.




Figura 4.36: ADF4351: Etapa de salida del PLL (Fuente Hoja de datos ADF4351 Analog Device)

Para llegar a los niveles de potencia requeridos se utiliza una red LC balun para sumar la potencia de estas dos señales en modo diferencial, el circuito recomendado asi como los valores para la red de adaptación son proporcionados por el fabricante.




Figura 4.37: ADF4351: Red LC balun (Fuente Hoja de datos ADF4351 Analog Device)

Frequency Range (MHz)	Inductor L1 (nH)	Capacitor C1 (pF)	RF Choke Inductor (nH)	DC Blocking Capacitor (pF)	Measured Output Power (dBm)
137 to 300	100	10	390	1000	9
300 to 460	51	5.6	180	120	10
400 to 600	30	5.6	120	120	10
600 to 900	18	4	68	120	10
860 to 1240	12	2.2	39	10	9
1200 to 1600	5.6	1.2	15	10	9
1600 to 3600	3.3	0.7	10	10	8
2800 to 3800	2.2	0.5	10	10	8

Tabla 4.14: Valores recomendados para la red LC balun (Fuente Hoja de datos ADF4351 Analog Device)

4.5 Filtro de salida

Para la etapa de filtrado a la salida del mixer, se opto por un filtro pasa-bajo (Chebyshev) de orden N=5, y una frecuencia de corte de $fc = 450MHz$ aproximadamente. Su función es simplemente atenuar las fugas por del oscilador local y la banda lateral superior, no pretende realizar el filtro definitivo de la señal ya que el diseño contempla solo la etapa de recepción y puede ser filtrada en etapas posteriores. Se tuvieron en cuenta otras alternativas como: Filtros Elipticos/Cauer (descartado por su alta sensibilidad) , Filtros de Chebyshev de ordenes mayores (N=7, sin mejoras significativas) y filtros de tipo SAW, descartados por su poca flexibilidad y ancho de banda reducido.




Figura 4.38: Filtro Chebyshev pasa-bajo de orden N=5, fc=450MHZ (Fuente propia)




Figura 4.39: Respuesta en frecuencia del filtro (Fuente propia)

Frecuencia / Componente	**Parámetro en el Filtro**	**Atenuación / Reflexión**
Banda Inferior (LSB @ 434 MHz)	Transmisión (S_{21})	2.5 dB de pérdida de inserción
Desadaptación (LSB @ 434 MHz)	Reflexión (S_{11})	27.1 % de potencia reflejada $-5{,}67dB$
Fuga del LO (LO @ 580 MHz)	Atenuación (S_{21})	19.0 dB de atenuación
Banda Superior (USB @ 726 MHz)	Atenuación (S_{21})	31.0 dB de atenuación

Tabla 4.15: Resumen de señales de interés

Con el desarrollo de todos los bloques funcionales del receptor, se puede calcular la figura de ruido total del sistema. Este parámetro es importante porque permite calcular la señal minima discernible y verificar la sensibilidad que se pide como requerimiento funcional. Para calcular la Figura de Ruido total (NF_{total}) mediante la Fórmula de Friis, es obligatorio convertir primero los valores de Figura de Ruido (NF) a Factor de Ruido lineal (F) y las Ganancias (G) a Ganancia de potencia lineal (g). Para una cadena de N bloques en cascada, el Factor de Ruido total F_{total} se define como:

$$F_{total} = F_1 + \frac{F_2 - 1}{g_1} + \frac{F_3 - 1}{g_1 \cdot g_2} + \frac{F_4 - 1}{g_1 \cdot g_2 \cdot g_3} + \ldots + \frac{F_N - 1}{\prod_{i=1}^{N-1} g_i} \tag{4.91}$$

Las conversiones a escala lineal se realizan mediante:

$$F_i = 10^{\frac{NF_i}{10}}, \qquad g_i = 10^{\frac{G_i}{10}} \tag{4.92}$$

Considerando la cadena completa previa de $80dB$ de ganancia en RF (LNA + 3 etapas de amplificación cascode) seguida del mezclador y el filtro de FI:

Etapa	**Ganancia G (dB)**	**Ganancia Lineal (g)**	**NF (dB)**	**Factor de Ruido (F)**
1. LNA	23.0	$g_1 = 10^{2,3} \approx 199{,}53$	0.8	$F_1 = 10^{0,08} \approx 1{,}2023$
2. Cascode 1	19.0	$g_2 = 10^{1,9} \approx 79{,}43$	1.1	$F_2 = 10^{0,11} \approx 1{,}2883$
3. Cascode 2	19.0	$g_3 = 10^{1,9} \approx 79{,}43$	1.1	$F_3 = 10^{0,11} \approx 1{,}2883$
4. Cascode 3	19.0	$g_4 = 10^{1,9} \approx 79{,}43$	1.1	$F_4 = 10^{0,11} \approx 1{,}2883$
5. Mezclador	-6.6	$g_5 = 10^{-0,66} \approx 0{,}2188$	6.6	$F_5 = 10^{0,66} \approx 4{,}5709$
6. Filtro FI	-2.5	$g_6 = 10^{-0,25} \approx 0{,}5623$	2.5	$F_6 = 10^{0,25} \approx 1{,}7783$

Tabla 4.16: Conversión de Parámetros de la Cadena de RF a Escala Lineal (Fuente propia)

Contribución del LNA:

$$F_{LNA} = F_1 = \mathbf{1{,}202264} \tag{4.93}$$

Contribución del Cascode 1:

$$\frac{F_2 - 1}{g_1} = \frac{1{,}2883 - 1}{199{,}53} = \frac{0{,}2883}{199{,}53} = \mathbf{0{,}001445} \tag{4.94}$$

Contribución del Cascode 2:

$$\frac{F_3 - 1}{g_1 \cdot g_2} = \frac{0{,}2883}{199{,}53 \times 79{,}43} = \frac{0{,}2883}{15848{,}9} = \mathbf{0{,}000018} \tag{4.95}$$

Contribución del Cascode 3:

$$\frac{F_4 - 1}{g_1 \cdot g_2 \cdot g_3} = \frac{0{,}2883}{15848{,}9 \times 79{,}43} = \mathbf{0{,}0000002} \tag{4.96}$$

Contribución del Mezclador:

$$\frac{F_{mix} - 1}{g_{total}} = \frac{4{,}5709 - 1}{10^8} = \frac{3{,}5709}{100{,}000{,}000} = \mathbf{0{,}0000000357} \tag{4.97}$$

Contribución del Filtro LC:

$$\frac{F_{fil}-1}{g_{total}\cdot g_{mix}} = \frac{1{,}7783-1}{10^8\times 0{,}2188} = \mathbf{0{,}0000000356} \tag{4.98}$$

Sumando las contribuciones individuales:

$$F_{total} = 1{,}202264 + 0{,}001445 + 0{,}000018 + 0{,}0000002 + \ldots \approx \mathbf{1{,}203728} \tag{4.99}$$

Convertimos el resultado de vuelta a unidades decibelios (NF_{total}):

$$NF_{total} = 10\cdot\log_{10}(F_{total}) = 10\cdot\log_{10}(1{,}203728) \approx \mathbf{0{,}805dB} \tag{4.100}$$

La mínima señal discernible por el sistema para un ancho de banda de $100kHZ$ (Requerimiento funcional) se calcula como:

$$SMD = -174dBm/Hz + 10\times log_{10}(100kHz) + 0{,}805dB = -123{,}2dBm \tag{4.101}$$

La sensibilidad real del receptor (S) es la potencia mínima a la entrada necesaria para que la señal cumpla con una relación señal a ruido mínima (SNR_{min}) requerida por el tipo de modulación o demodulador empleado. Incluso considerando el caso exigente que requiera una $SNR_{min} = 10dB$ se tiene:

$$S = -123{,}2dBm + 10dB = \mathbf{-113{,}2dBm} \tag{4.102}$$

Como $-113{,}2dBm \ll -110dBm$, el receptor tiene una sensibilidad mejor que el requerimiento funcional, lo que garantiza el cumplimiento.

Por último se realizó una simulación para una señal de entrada centrada en 146MHz, con una potencia de -110dBm y un ancho de banda de $100kHz$ mezclada con un tono puro de 580MHz, para ver la mezcla resultante. Se tiene en cuenta las ganancias de los amplificadores, las perdías de inserción del mixer y filtro, así como también las aislación entre puertos del mixer.




Figura 4.40: Espectro de salida resultante (Fuente propia)

4.6 Microcontrolador y reguladores de voltaje LDO

El microcontrolador solo esta a los fines de brindar la configuración inicial del PLL y habilitar los reguladores LDO para las etapas de RF y poder realizar las pruebas, pero no forma parte del diseño definitivo. El Seeeduino XIAO (ATSAMD21G18) actúa como la unidad de secuencia, control y supervisión del frontal de RF. Durante la etapa de arranque, ejecuta una rutina de encendido ordenado: habilita el sintetizador de frecuencia ADF4351, envía secuencialmente sus seis registros de 32 bits mediante la interfaz SPI para sintonizar el Oscilador Local (LO) en 580 MHz y, tras un tiempo de espera que garantiza el enganche de fase (PLL lock), conmuta la alimentación del Amplificador de Bajo Ruido (LNA). Durante la operación continua, el microcontrolador monitorea la salud del firmware a través de un Watchdog Timer (WDT), conmuta los indicadores LED de estado (LNA activo, PLL programado y latido de vida) y previene estados indeterminados en los bloques de alta frecuencia. Las especificaciones del microcontrolador son las siguientes:

Parámetro	**Especificación**
Arquitectura	ARM Cortex-M0+ de 32 bits
Microcontrolador base	Microchip ATSAMD21G18A-MUT
Frecuencia de reloj	48 MHz
Memoria Flash	256 KB
Memoria SRAM	32 KB
Tensión de operación	3.3 V (E/S tolerante a 3.3 V)
Tensión de alimentación (VIN)	5 V (mediante LDO ADP7118 en PCB)
Periféricos de comunicación	1x SPI, 1x I2C, 1x UART, USB 2.0 Nativo
Temporizador de seguridad	Hardware Watchdog Timer (WDT) nativo
Factor de forma	20 x 17.5 mm (montaje superficial SMD)

Tabla 4.17: Especificaciones principales del microcontrolador Seeeduino XIAO (ATSAMD21G18).

El Seeeduino XIAO opera como un módulo autocontenido plug-and-play eliminando la necesidad de depuradores o programadores de hardware externos (como sondas SWD/JTAG o conversores USB-UART dedicados), ya que su arquitectura cuenta con USB 2.0 nativo y un bootloader integrado para la carga de firmware y depuración directa mediante el puerto USB-C.




Figura 4.41: Seeeduino XIAO (ATSAMD21G18): Pinout

Listing 4.1: Codigo main.c del microcontrolador

```
#include <SPI.h>

// ========================================
// DEFINICION DE PINES
// ========================================
// D8 (SCK) y D10 (MOSI) los maneja SPI.begin() automaticamente -> CLK y DATA
// D9 (MISO) NO se usa como MISO real (el ADF4351 no responde por SPI),
// pero el core SAMD21 lo reconfigura como periferico SPI al llamar SPI.begin().
// Por eso PIN_LNA_ENABLE (=D9) se reclama como GPIO DESPUES de SPI.begin(),
// nunca antes, o SPI.begin() le pisa la configuracion de salida.
//
// Pines LIBRES (no usados): D1, D3, D5

const int PIN_LED_LIFE = 0;   // D0 - LED parpadeante (prueba de vida)
const int PIN_LED_LNA  = 2;   // D2 - LED indicador LNA_EN
const int PIN_LED_PLL  = 4;   // D4 - LED indicador PLL_EN

const int PIN_PLL_ENABLE = 6;   // D6 - Enable PLL, activo alto
const int PIN_ADF_LE     = 7;   // D7 - Latch Enable del ADF4351 (pin 3 del ADF4351)
const int PIN_LNA_ENABLE = 9;   // D9 (MISO) - Enable LNA, activo alto

// ========================================
// REGISTROS ADF4351 PARA 580 MHz (Ref: 10MHz)
// ========================================
// Generados con el software oficial ADF435x de Analog Devices y verificados
// bit a bit: INT=232, FRAC=0, MOD=2, R=1, fPFD=10MHz, divisor de salida=4
// -> VCO=2320MHz, RFout=580.000 MHz exactos.
const uint32_t registers[6] = {
  0x00580005,  // Registro 5
  0x00A5003C,  // Registro 4
  0x00400003,  // Registro 3
  0x08005F42,  // Registro 2
  0x00008011,  // Registro 1
  0x00740000   // Registro 0 - Este activa todo al final
};

// Variables para el LED de vida
unsigned long previousMillis = 0;
const long blinkInterval = 500;

// Funcion para enviar 32 bits por SPI
void writeADF4351(uint32_t data) {
  digitalWrite(PIN_ADF_LE, LOW);

  SPI.transfer((data >> 24) & 0xFF);
  SPI.transfer((data >> 16) & 0xFF);
  SPI.transfer((data >> 8) & 0xFF);
  SPI.transfer(data & 0xFF);

  digitalWrite(PIN_ADF_LE, HIGH);
  delayMicroseconds(1);
  digitalWrite(PIN_ADF_LE, LOW);
}

// ========================================================================
// CONFIGURACION DEL WATCHDOG (WDT) NATIVO PARA ARM SAMD21 (XIAO)
// ========================================================================
void setupWDT() {
  WDT->CTRL.reg &= ~WDT_CTRL_ENABLE;
  while (WDT->STATUS.bit.SYNCBUSY);

  WDT->CONFIG.reg = 0x8; // ~2048 ciclos (~2 segundos)

  WDT->CTRL.reg |= WDT_CTRL_ENABLE;
  while (WDT->STATUS.bit.SYNCBUSY);
}
```

```
67  void feedWDT() {
68    if (!WDT->STATUS.bit.SYNCBUSY) {
69      WDT->CLEAR.reg = 0xA5;
70    }
71  }
72  void setup() {
73    // 1. Pines que NO comparten funcion con el SPI: configurar ya de entrada
74    pinMode(PIN_LED_LNA, OUTPUT);
75    pinMode(PIN_LED_PLL, OUTPUT);
76    pinMode(PIN_LED_LIFE, OUTPUT);
77    pinMode(PIN_PLL_ENABLE, OUTPUT);
78    pinMode(PIN_ADF_LE, OUTPUT);
79
80    digitalWrite(PIN_LED_LNA, LOW);
81    digitalWrite(PIN_LED_PLL, LOW);
82    digitalWrite(PIN_LED_LIFE, LOW);
83    digitalWrite(PIN_PLL_ENABLE, LOW);
84    digitalWrite(PIN_ADF_LE, LOW);
85
86    // 2. Iniciar SPI PRIMERO (esto toma D8/SCK, D9/MISO, D10/MOSI como periferico)
87    SPI.begin();
88    SPI.beginTransaction(SPISettings(500000, MSBFIRST, SPI_MODE0));
89
90    // 3. Recien ACA reclamamos D9 como GPIO de salida para LNA_ENABLE,
91    //    despues de SPI.begin(), para que no nos pise la configuracion.
92    pinMode(PIN_LNA_ENABLE, OUTPUT);
93    digitalWrite(PIN_LNA_ENABLE, LOW);
94
95    // 4. Temporizacion de espera inicial
96    delay(2000);
97
98    // 5. Habilitar el ADF4351 (LNA sigue apagado)
99    digitalWrite(PIN_PLL_ENABLE, HIGH);
100   delay(10);
101
102   // 6. Enviar secuencia de registros (R5 a R0)
103   for (int i = 0; i < 6; i++) {
104     writeADF4351(registers[i]);
105     delay(1);
106   }
107
108   // 7. LED que indica que el PLL fue programado por SPI
109   digitalWrite(PIN_LED_PLL, HIGH);
110
111   // 8. Espera de seguridad para el enganche fisico de fase
112   delay(150);
113
114   // 9. Encender LDO/LNA y su LED indicador
115   digitalWrite(PIN_LNA_ENABLE, HIGH);
116   digitalWrite(PIN_LED_LNA, HIGH);
117
118   SPI.endTransaction();
119
120   // 10. Watchdog al final del setup
121   setupWDT();
122 }
123
124 void loop() {
125   feedWDT();
126
127   unsigned long currentMillis = millis();
128   if (currentMillis - previousMillis >= blinkInterval) {
129     previousMillis = currentMillis;
130     digitalWrite(PIN_LED_LIFE, !digitalRead(PIN_LED_LIFE));
131   }
132 }
```

Para la potencia del sistema,la cadena analógica de RF es alimentada por un regulador LDO (ADP7118) de 5 V totalmente dedicado, mientras que la sección digital emplea un segundo LDO de 5 V protegido mediante un diodo Schottky en serie para evitar daños por corriente inversa al conectar la interfaz USB-C y filtrado con un banco de $10\,\mu\text{F} + 100\,\text{nF}$ que alimenta, a su vez, a un tercer LDO (ADP150-3.3) en cascada de 3.3 V exclusivo para el sintetizador PLL. Esta topología destaca por aislar el ruido de conmutación digital del microcontrolador fuera del LNA para preservar la Figura de Ruido (*NF*), ofrecer una doble etapa de regulación de baja frecuencia que reduce el ruido de fase en el Oscilador Local, proteger la circuitería durante la depuración por USB y distribuir adecuadamente la disipación térmica en la PCB (evita un solo punto caliente); sin embargo, presenta como desventajas una menor eficiencia energética debido a las pérdidas por caída de tensión en la regulación en cascada ($P_{\text{loss}} = \Delta V \cdot I$), un incremento en la tensión de entrada mínima requerida (*dropout*) por la caída directa del diodo (V_F), un mayor costo y área consumida en placa, y la necesidad de mantener un filtrado pasivo estricto para compensar la caída natural del rechazo a la fuente (PSRR) que sufren los LDO en altas frecuencias frente al ruido del reloj digital.

Parámetro	**Especificación**
Tensión de entrada (V_{IN})	2.7 V a 20 V
Tensión de salida (V_{OUT})	5.0 V
Corriente máxima de salida (I_{OUT})	200 mA
Tensión de caída (*Dropout Voltage*)	200 mV (típico a 200 mA)
Ruido de salida	11 μV_{rms} (10 Hz a 100 kHz)
Rechazo a la fuente (PSRR)	88 dB @ 10 kHz / 50 dB @ 1 MHz
Corriente de reposo (I_Q)	50 μA (sin carga) / 180 μA (a 200 mA)
Precisión inicial	$\pm 0{,}8\,\%$
Encapsulado	TSOT-23-5 / LFCSP-6

Tabla 4.18: Especificaciones del regulador LDO de 5.0 V (ADP7118-5.0) (Fuente Hoja de datos ADP71118-5)

Parámetro	**Especificación**
Tensión de entrada (V_{IN})	2.3 V a 5.5 V (alimentado desde carril de 5 V)
Tensión de salida (V_{OUT})	3.3 V
Corriente máxima de salida (I_{OUT})	150 mA
Tensión de caída (*Dropout Voltage*)	105 mV (típico a 150 mA)
Ruido de salida	9 μV_{rms} (10 Hz a 100 kHz)
Rechazo a la fuente (PSRR)	70 dB @ 10 kHz / 50 dB @ 100 kHz
Corriente de reposo (I_Q)	10 μA (sin carga) / 160 μA (a 150 mA)
Precisión inicial	$\pm 1\,\%$
Encapsulado	TSOT-5 / WLCSP-4

Tabla 4.19: Especificaciones del regulador LDO de 3.3 V (ADP150-3.3) (Fuente Hoja de datos ADP150-3.3)

Capítulo 5

Diseño e implementación de la placa

Antes de comenzar con el diseño de la PCB lo primero es definir el tipo de sustrato que se va a utilizar, esto va a definir una serie de características importantes que van a condicionar el diseño. Para nuestro propósito el sustrato seleccionado es el estándar JLC04161H-7628 de 4 capas del fabricante JLCPCB (RF, GND, VCC, Digital). Los motivos son los siguientes:

- **Adaptación a componentes SMD**: En una placa típica de 2 capas y 1.6 mm de grosor, la distancia al plano de masa inferior es de 1.5 mm. Para obtener una línea microstrip de 50 ohms, se requeriría un ancho de pista de aprox. 2.8 mm a 3.0 mm. Este ancho tan excesivo genera saltos de impedancia bruscos al soldar componentes SMD y dificultades a la hora de rutear los componentes. Con la capa GND ubicada a solo 0.2 mm de la capa TOP el ancho de pista necesario se reduce a aproximadamente 0.36 mm - 0.38 mm.
- **Plano de masa ininterrumpido en GND**: En placas de 2 capas, el ruteo obliga a cortar constantemente la capa de masa para pasar pistas digitales o de alimentación, creando grandes bucles de retorno. En el apilado de 4 capas, GND se dedica al 100 % como plano GND continuo, garantizando que la corriente de retorno de RF viaje exactamente por debajo de la pista superior.
- **Reducción del área de bucle**: Al reducir la distancia dieléctrica de 1.5 mm a 0.2 mm, el área del bucle formado por la pista de señal y su retorno de masa disminuye significativamente. Esto reduce drásticamente la inductancia parásita, la radiación electromagnética no deseada y la susceptibilidad a interferencias externas en las bandas VHF/UHF.
- **Blindaje entre RF y Digital**: La presencia del plano de masa interno en GND actúa como una pantalla de blindaje natural entre las señales de RF de alta frecuencia en la capa TOP y el ruido de conmutación digital (bus SPI, líneas de control del microcontrolador) ruteado en la capa BOTTOM.
- **Integridad de Potencia (PDN)**: Dedicar un plano de alimentación (VCC) permite formar una capacitancia interplano de alta frecuencia con GND, lo que ayuda a desacoplar el ruido del sistema antes de que llegue a los componentes analógicos sensibles.




Figura 5.1: Stack-up 1.6mm (TOP=RF, In1=GND, In2=VCC, BOTTOM=Digital) JLC04161H-7628 (Fuente Propia)

Para garantizar la fabricabilidad de la PCB y prevenir errores en producción, las reglas de diseño (DRC, Design Rules Check) del entorno ECAD se configuraron respetando los límites y capacidades técnicas del fabricante (JLCPCB). Esta parametrización en la interfaz de KiCad permite que el motor de comprobación del software valide automáticamente que la geometría del ruteo cumpla de forma estricta con las tolerancias de manufactura antes de la exportación de los archivos Gerber.




Figura 5.2: Capacidades del fabricante y restricciones de diseño (DCR) (Fuente Propia)

5.1 Consideraciones de la placa para el diseño en RF

En las bandas VHF (145 MHz) y UHF (435–580 MHz), el espesor dieléctrico del Prepreg 7628 ($h = 0{,}2mm$) es despreciable frente a la longitud de onda guiada ($\lambda_g > 280mm$ ver tabla 5.1). Bajo esta condición ($h \ll \lambda_g$), los campos eléctrico y magnético se comportan de manera prácticamente transversal (modo quasi-TEM). La dispersión del material a estas frecuencias es insignificante, lo que significa que el ancho de pista para 50 Ω es exactamente el mismo para VHF y UHF, dependiendo exclusivamente de la geometría y las propiedades del dieléctrico.

Modelo Matemático de Microstrip (Hammerstad & Jensen)

La impedancia característica (Z_0) de una línea microstrip en la capa superior referenciada al plano continuo GND se determina mediante el modelo de Hammerstad y Jensen, el cual relaciona la constante dieléctrica del sustrato (ε_r), la altura del dieléctrico (h) y el ancho de la pista (w).

Para determinar la geometría exacta que garantiza una impedancia objetivo de $Z_0 = 50\ \Omega$, se resuelve en primer lugar la ecuación de síntesis mediante el parámetro auxiliar A:

$$A = \frac{Z_0}{60}\sqrt{\frac{\varepsilon_r+1}{2}} + \frac{\varepsilon_r-1}{\varepsilon_r+1}\left(0{,}23 + \frac{0{,}11}{\varepsilon_r}\right) \tag{5.1}$$

Sustituyendo los parámetros del sustrato Prepreg 7628 ($\varepsilon_r = 4{,}4$) e impedancia de $Z_0 = 50\ \Omega$:

$$A = \frac{50}{60}\sqrt{\frac{4{,}4+1}{2}} + \frac{4{,}4-1}{4{,}4+1}\left(0{,}23 + \frac{0{,}11}{4{,}4}\right) \approx 1{,}369 + 0{,}160 = 1{,}529 \tag{5.2}$$

A partir de A, se calcula la relación adimensional entre el ancho de pista y la altura del dieléctrico (w/h):

$$\frac{w}{h} = \frac{8e^A}{e^{2A}-2} = \frac{8e^{1{,}529}}{e^{2(1{,}529)}-2} \approx \frac{36{,}92}{19{,}26} \approx 1{,}85 \tag{5.3}$$

Para la capa superior con un espesor de dieléctrico de $h = 0{,}2\,\text{mm}$, esta relación establece un ancho de pista teórico (sin considerar el espesor de cobre) de $w \approx 0{,}370\,\text{mm}$. Con este valor de w/h, se calcula la permitividad dieléctrica efectiva (ε_{eff}) que experimenta la onda electromagnética:

$$\varepsilon_{\text{eff}} = \frac{\varepsilon_r+1}{2} + \frac{\varepsilon_r-1}{2}\left(1 + 12\frac{h}{w}\right)^{-1/2} \tag{5.4}$$

$$\varepsilon_{\text{eff}} = \frac{4{,}4+1}{2} + \frac{4{,}4-1}{2}\left(1 + 12\left(\frac{1}{1{,}85}\right)\right)^{-1/2} \approx 2{,}7 + 1{,}7(7{,}486)^{-1/2} \approx 3{,}32 \tag{5.5}$$

Sustituyendo $\varepsilon_{\text{eff}} = 3{,}32$ en la ecuación de análisis directo se verifica que la impedancia resultante corresponde a 50 Ω:

$$Z_0 = \frac{120\pi}{\sqrt{\varepsilon_{\text{eff}}}\left[\frac{w}{h} + 1{,}393 + 0{,}667\ln\left(\frac{w}{h} + 1{,}444\right)\right]} \tag{5.6}$$

$$Z_0 = \frac{376{,}99}{\sqrt{3{,}32}\left[1{,}85 + 1{,}393 + 0{,}667\ln\left(1{,}85 + 1{,}444\right)\right]} \approx 50{,}0\ \Omega \tag{5.7}$$

Finalmente, debido a que el cobre exterior de 1 oz posee un espesor de $t = 0{,}035\,\text{mm}$, las líneas de campo se concentran en los bordes laterales. La corrección por dispersión lateral (Δw) se obtiene mediante:

$$\Delta w = \frac{t}{\pi}\ln\left(\frac{4e}{\sqrt{\left(\frac{t}{h}\right)^2 + \left(\frac{t}{\pi w + 1{,}1\pi t}\right)^2}}\right) \tag{5.8}$$

Para $t = 0{,}035\,\text{mm}$ y $h = 0{,}2\,\text{mm}$, la corrección resulta en $\Delta w \approx 0{,}008\,\text{mm}$. Por lo tanto, el ancho físico final (w_{fsico}) que debe configurarse en el entorno de diseño ECAD (KiCad) restando la expansión del cobre es:

$$w_{\text{fsico}} = w - \Delta w = 0{,}370\,\text{mm} - 0{,}008\,\text{mm} = 0{,}362\,\text{mm} \approx 0{,}36\,\text{mm} \tag{5.9}$$

Este resultado analítico se contrastó con la calculadora de líneas de transmisión integrada en KiCad, obteniendo una coincidencia exacta para la impedancia objetivo de 50 Ω.




Figura 5.3: Calculo de lineas de transmisión para impedancias controladas (Fuente Propia)

Para determinar cuándo una pista en tu PCB se comporta como un elemento agrupado (lumped element, reflexiones despreciables) o como una línea de transmisión distribuida (distributed line, reflexiones críticas), se calcula la velocidad de propagación y la longitud de onda guiada (λ_g) sobre el sustrato JLCPCB JLC04161H-7628.La velocidad de propagación de la señal en la capa TOP es:

$$v_p = \frac{c}{\sqrt{\varepsilon_{\text{eff}}}} \approx \frac{3 \cdot 10^8\ \text{m/s}}{\sqrt{3{,}32}} \approx 1{,}646 \cdot 10^8\ \text{m/s} = 164{,}6\ \text{mm/ns} \tag{5.10}$$

En RF, los efectos de desadaptación de impedancia y reflexiones se pueden despreciar si la longitud física de la pista (l) es sustancialmente menor que la longitud de onda guiada ($\lambda_g = v_p/f$).

Banda / Frecuencia	λ_g **(en sustrato)**	l_{crit} $(\lambda_g/10)$	l_{crit} $(\lambda_g/16)$
VHF (145 MHz)	1135 mm	113.5 mm	70.9 mm
UHF (435 MHz)	378 mm	37.8 mm	23.6 mm
LO / ADF4351 (580 MHz)	284 mm	28.4 mm	17.7 mm

Tabla 5.1: Longitud crítica por banda de frecuencia para el sustrato JLC04161H-7628.

Operar por debajo de la longitud crítica ($l \ll \lambda_g/10$) permite trabajar en el régimen de parámetros concentrados, donde el desfase de la señal a lo largo de la pista es despreciable y el trazo actúa como una simple interconexión equipotencial. Esta condición otorga una gran flexibilidad en el ruteo, permitiendo modificar puntualmente el ancho de pista para adaptarse a los pads de componentes SMD de escala reducida (0402/0603) o pines de CIs sin introducir desadaptaciones apreciables en la pérdida

por retorno (S_{11}), además de tolerar cambios de dirección a 90° sin pérdidas por reflexión ni radiación significativas, dado que el exceso de capacitancia en la esquina es insignificante frente a la longitud de onda guiada (λ_g) en las bandas VHF y UHF.

La esquina exterior añade un área triangular de cobre adicional. La capacitancia parásita equivalente se aproxima mediante:

$$\Delta C \approx \frac{\varepsilon_0 \varepsilon_{\text{eff}} w^2}{2h} \tag{5.11}$$

$$\Delta C \approx \frac{(8{,}854 \cdot 10^{-12}) \cdot 3{,}32 \cdot (0{,}37 \cdot 10^{-3})^2}{2 \cdot (0{,}2 \cdot 10^{-3})} \approx 0{,}01 \text{ pF} \tag{5.12}$$

Al actuar como un componente shunt en paralelo sobre una línea de impedancia característica Z_0, el módulo del coeficiente de reflexión ($|S_{11}|$) para desadaptaciones pequeñas a la frecuencia de trabajo (f) se calcula como:

$$|S_{11}| \approx \frac{\omega \Delta C Z_0}{2} = \pi f \Delta C Z_0 \tag{5.13}$$

$$|S_{11}| \approx \pi \cdot (580 \cdot 10^6) \cdot (10 \cdot 10^{-15}) \cdot 50 \approx 0{,}00091 \tag{5.14}$$

La pérdida por retorno (Return Loss) expresada en decibeles resulta:

$$\text{RL} = -20 \log_{10} |S_{11}| \tag{5.15}$$

$$\text{RL} = -20 \log_{10}(0{,}00091) \approx 60{,}8 \text{ dB} \tag{5.16}$$

Un nivel de $S_{11} \approx -60{,}8$ dB significa que solo el 0,000083 % de la potencia transmitida se refleja en la esquina, lo que demuestra matemáticamente por qué los giros a 90° no causan degradación apreciable en VHF/UHF.

KiCad ofrece una herramienta que permite colocar lagrimas en los pads y trazas de RF, esto hace que el cambio de impedancia característico no sea tan brusco y minimiza las reflexiones, si bien no tiene una gran incidencia por lo visto anteriormente se colocaron de igual forma.




Figura 5.4: Calculo de lagrimas para la red de RF (Fuente propia)

Capa TOP

Respecto al organización de los componentes en la capa superior, la disposición de la placa se estructuró mediante una segmentación por bloques funcionales. La cadena analógica de RF ocupa la región superior, delimitada por huellas para marcos de blindaje metálico y un denso entramado de vías de masa (via stitching). Dentro de esta distribución, el mezclador (mixer) y el sintetizador PLL se ubicaron lo mas próximos posibles para acortar la traza del Oscilador Local (LO) y minimizar las pérdidas, mientras que el microcontrolador se posicionó en la región inferior, lo más alejado posible de la sección sensible de RF, garantizando un aislamiento efectivo entre los dominios analógico y digital. Finalmente, alojar la totalidad de los componentes SMD, conectores y módulos exclusivamente sobre la cara TOP responde a una decisión para abaratar los costos de manufactura y ensamblado (single-sided SMT assembly).




Figura 5.5: Capa TOP (Fuente Propia)

Capa GND

La capa interna In1 se diseñó como un plano de masa sólido e ininterrumpido para evitar cortes que degraden las rutas de retorno, permitiendo que mientras las corrientes de baja frecuencia y DC retornen por el camino de mínima resistencia, las señales de alta velocidad en VHF/UHF lo hagan por la ruta de mínima impedancia, circulando concentradas justo debajo de la pista de la capa Top a tan solo 0,2 mm de distancia. Esta drástica reducción en el área de bucle minimiza la emisión radiada y la susceptibilidad electromagnética (EMI/EMC), al tiempo que el plano actúa como un blindaje inter-capa que aísla electromagnéticamente la sección de RF frente al plano de alimentación (In2) y las líneas de control digital (Bottom).




Figura 5.6: Capa In1=GND (Fuente Propia)]

Capa VCC y BOTTOM

La capa interna In2 se estructuró mediante planos de alimentación divididos en lugar de trazas individuales de cobre en forma de estrella, esto reduce drásicamente la inductancia parásita (L) de la red de distribución de potencia (PDN) y suprime las caídas de tensión transitorias ($\Delta V = L \cdot di/dt$) provocadas por variaciones rápidas de corriente, criticas en el ADF4351. La amplia área de estos polígonos de VCC, sumada a su estrecha proximidad con el plano continuo de masa (In1), genera una capacitancia interplano efectiva que actúa como un filtro natural de desacople en alta frecuencia. Además, esta segmentación física en la capa In2 permite alimentar cada bloque funcional mediante reguladores LDO independientes y aislados (separando la sección analógica de RF, el sintetizador PLL y la lógica digital del microcontrolador), lo que previene que el ruido de conmutación digital y las fluctuaciones de carga se propaguen a través del riel de alimentación hacia las etapas sensibles, preservando la pureza espectral y la figura de ruido del sistema.

La capa inferior se reservó de manera exclusiva para el ruteo de conexiones secundarias de baja frecuencia, asegurando que no interfieran con la integridad de las líneas de RF en la capa superior. En este plano se conducen únicamente trazas digitales de baja velocidad para el bus de control, las señales de habilitación (ENABLE) de los distintos circuitos integrados, las trazas de polarización en corriente continua (DC) para la cadena de RF y la línea de realimentación del sintetizador PLL. Esta disposición estratégica confina la baja velocidad en la cara inferior, permitiendo que el plano sólido de masa de la capa In1 funcione como una pantalla que aísla por completo estos dominios de control respecto a las pistas de RF en la capa TOP.




Figura 5.7: Capa In2=VCC (Fuente Propia)




Figura 5.8: Capa BOTTOM (Fuente Propia)

5.2 Consideraciones de la placa para integridad de señal

Para mitigar la tendencia a la auto-oscilación inherente a una cadena de amplificación de alta ganancia de $80dB$, el diseño implementa una estrategia de aislamiento modular donde la etapa LNA inicial y cada una de las tres etapas cascode subsecuentes se alojan en compartimentos independientes delimitados por blindajes metálicos dedicados. Esta segmentación física se complementa con un denso entramado de vías de masa (via stitching) dispuestas en el contorno de cada bloque, cuya función es cortocircuitar el plano de masa superior con el plano interno a distancias muy inferiores a $\lambda_g/10$. Esta matriz de vías actúa como un muro de aislamiento electromagnético de baja inductancia que confina la energía RF dentro de cada cavidad, impidiendo que la potencia de salida se acople de regreso hacia la entrada sensible del LNA a través del sustrato o el aire, garantizando así la estabilidad incondicional de la cadena de amplificación.

Fuera de los recintos de blindaje, la matriz de vías de masa (via stitching) distribuida en la capa TOP resulta fundamental para la integridad de señal y la compatibilidad electromagnética (EMC).

- **Minimización de la inductancia**: Al interconectar el cobre superior con el plano de referencia In1 mediante decenas de vías en paralelo, la inductancia parásita equivalente del plano se reduce de forma drástica ($L_{\text{eq}} \approx L/N$).
- **Prevención de parches resonantes**: Si un plano de cobre de gran superficie carece de suficientes puntos de conexión a masa, pequeñas variaciones de corriente pueden generar gradientes de tensión en sus extremos, transformando al vertido de cobre en una antena parche no deseada que absorbe o re-irradia energía electromagnética.La matriz de vías garantiza que todo el plano sea rigurosamente equipotencial a 0V en RF.




Figura 5.9: Etapa de amplificación capa TOP (Fuente propia)

En la zona del oscilador local la caracterización del perfil de impedancia $Z(f)$ de los capacitores de desacople resulta determinante para minimizar el ruido de fase y la aparición picos de conmutación sobre la bomba de carga y el VCO.




Figura 5.10: Oscilador Local capa TOP (Fuente Propia)

El circuito equivalente de la red de distribución de potencia (PDN) se modela jerárquicamente mediante la interconexión en cascada de los elementos parásitos presentes desde la fuente hasta el integrado: el regulador de tensión (LDO) se representa como una fuente ideal, las trazas y planos de la PCB se discretizan con inductancias y resistencias distribuidas, cada capacitor de desacople se modela mediante su red RLC serie correspondiente a la capacitancia nominal (C), la resistencia serie equivalente (ESR) y la inductancia serie equivalente (ESL) y una resistencia de fuga. Se polariza una fuente de corriente transitoria $I(t)$ que representa la conmutación del PLL y el VCO.




Figura 5.11: Circuito equivalente PDN (Fuente propia)




Figura 5.12: Perfil de impedancia de la PDN (Fuente propia)




Figura 5.13: Simulación de conmutación del ADF4351 (Fuente propia)

- **Banda del VCO** (2,20GHz **a** 4,40GHz)**:** La muesca de mínima impedancia (3,46 Ω) generada por la resonancia serie (SRF) del capacitor de 10pF cae a 2,20GHz. A 2,32GHz, la impedancia se mantiene baja (4,12 Ω). Esto confirma que el capacitor de 10pF está cumpliendo su función de derivar la energía de RF del VCO a tierra antes de que contamine el plano.

- **Pico Antirresonante (**$1{,}85GHz$**):** El pico de 149,6 Ω cae fuera de la banda fundamental del VCO ($2{,}32GHz$) y por encima de las armónicas de conmutación del detector de fase/prescalador. Al no haber ninguna frecuencia de conmutación activa en $1{,}85GHz$, este pico no degrada el funcionamiento del integrado.

- **Frecuencia del Detector de Fase (PFD) y Modulador** $\Sigma\Delta$ **(**$10MHz$ **a** $250MHz$**):** A $148MHz$ (frecuencia típica del prescalador/divisor interno), la impedancia es de 3,09 Ω. El límite inferior a esta frecuencia está impuesto por la reactancia de la inductancia parásita de la vía.

La especificación del ADF4351 tolera variaciones de alimentación de hasta $\pm 5\,\%$ ($\pm 165mV$). Al registrar una variación máxima de apenas $\pm 18mV$ ($< 1\,\%$), la combinación de tu layout de vías y la red $100nF \parallel 10pF$ garantiza un margen de inmunidad al ruido sumamente robusto para el funcionamiento del sintetizador.

Otro aspecto a tener en cuenta es la simetría en la red LC balun, es indispensable porque introduce inductancias parásitas disímiles en las pistas de la PCB, provocando retardos de grupo y desfasajes angulares desiguales entre ambas ramas. La función del balun es transformar la señal monofilada (single-ended) en dos señales diferenciales con una relación de fase de exactamente 180° ($\Delta\phi = 180^\circ$). Sin embargo, si una línea de transmisión presenta variaciones en su longitud, ancho o proximidad al plano de masa respecto de la otra, la inductancia distribuida adicional altera la constante de fase, sumando un desplazamiento angular no simétrico que destruye el balance del par diferencial.

La inclusión de una matriz de vías en el pad expuesto central (EPAD) del sintetizador ADF4351 responde a requerimientos críticos tanto de gestión térmica como de integridad de señal en radiofrecuencia:

- **Evacuación Térmica por Conducción Directa:** La operación simultánea del VCO interno, la bomba de carga y los divisores de alta frecuencia genera una densidad de potencia localizada en el silicio.

- **Masa de RF de Ultra-Baja Inductancia:** A frecuencias de gigahertz, la inductancia parásita a masa introducida por un camino de retorno largo degrada severamente el rendimiento del integrado.

En la etapa de salida, para garantizar que la traza de radiofrecuencia mantenga su impedancia característica de $Z_0 = 50\ \Omega$ como línea Microstrip pura y no pase a comportarse como una guía de onda coplanar con plano de masa (Grounded Coplanar Waveguide - GCPW), la separación lateral g (gap) entre el borde de la pista y el vertido de cobre de masa superior debe cumplir con:

$$g \geq 3h \tag{5.17}$$

Donde h es el espesor del sustrato dieléctrico entre la capa superior y el plano de retorno de masa interior.

Las hileras paralelas de vías situadas a lo largo de los bordes del plano de masa cumplen el rol de apantallamiento. Paso entre Vías (p) la distancia de separación entre centros de vías adyacentes debe mantenerse sensiblemente menor a la longitud de onda de la máxima frecuencia de interés:

$$p \leq \frac{\lambda_g}{10} \tag{5.18}$$

- **Supresión de Modos de Radiación y Ruido:** Al mantener este espaciamiento, la estructura actúa como una jaula de Faraday en el sustrato, confinando el campo electromagnético en el canal de propagación, evitando la radiación lateral de RF hacia otros bloques del circuito impreso y blindando la línea de transmisión contra interferencias externas (EMI).
- **Camino de Retorno de baja Inductancia:** Conectan el plano de masa superior con el plano de retorno interno continuo, minimizando la inductancia de la vía y conteniendo la circulación de corrientes de retorno directamente debajo de la traza de RF.

En el diseño del filtro paso bajo de constantes distribuidas/concentradas, el posicionamiento físico de las bobinas es crítico para evitar el acoplamiento magnético mutuo (M). Este acoplamiento por inductancia mutua crea un camino de paso alternativo (RF bypass) para las altas frecuencias, degradando severamente la atenuación en la banda de rechazo y alterando la frecuencia de corte respecto al diseño teórico.




Figura 5.14: Etapa de filtrado capa TOP (Fuente Propia)

Para preservar la pureza espectral en la sección de RF y mitigar la interferencia electromagnética, las líneas de comunicación digital del bus SPI (CLK, DATA, LE) del microcontrolador (XIAO-SAMD21) incorporan resistencias de amortiguamiento en serie ubicadas en la proximidad inmediata de los pines de salida. Estas resistencias forman un filtro RC de primer orden con la capacitancia parásita distribuida y la capacitancia de entrada del integrado receptor. Al limitar la velocidad de transición de flanco (dV/dt), se atenúa el contenido armónico de alta frecuencia de las señales cuadradas.

En el entorno del microcontrolador se aplicó una supresión de islas de cobre flotantes. El cobre no conectado a masa actúa como una antena parásita que acumula ruido de conmutación, su eliminación asegura la continuidad del plano de masa de referencia y evita la degradación del aislamiento electromagnético entre la sección digital y la cadena de radiofrecuencia.




Figura 5.15: Microcontrolador capa TOP (Fuente Propia)




Figura 5.16: Diseño completo de la placa (Fuente Propia)

5.3 Implementación del circuito

Con el diseño de la placa terminado, lo único restante es mandar a manufacturar la placa y soldar los componentes. La forma de ensamblar la placa es mediante pasta de soldadura colocada con el stencil y soldada con la estación de aire.




Figura 5.17: Diseño vs placa fabricada (Fuente propia)




Figura 5.18: Stencil de la placa (Fuente Propia)

Cant.	Referencias	Valor	Huella	Descripción
12	C3, C30, C31, C37, C38, C48, C50, C51, C56, C59, C61, C62	1nF	0603	1000 pF, 50 VDC, 5 %, 0603
12	C7, C12, C17, C26, C27, C29, C33, C34, C36, C41, C49, C52	10pF	0402	MLCC SMD 10 pF, 50 VDC, 1 %, 0402 C0G (NP0)
11	C5, C6, C10, C11, C15, C16, C18, C35, C43, C45, C54	0.1uF	0402	0.1 uF, 0402, 16 V, X7R
4	C2, C4, C8, C24	2.2uF	0603	MLCC SMD 2.2 uF, 25 VDC, 10 %, 0603 X5R
3	C1, C9, C19	1uF	0603	MLCC SMD 1 uF, 10 VDC, 10 %, 0603 X5R
3	C25, C44, C46	100pF	0402	MLCC SMD 100 pF, 50 VDC, 5 %, 0402 C0G (NP0)
3	C39, C47, C58	5.1pF	0402	MLCC SMD 5.1 pF, 16 VDC, 01005 C0G (NP0)
2	C13, C20	5.6pF	0402	SMD 5.6 pF, 50 VDC, 0402 C0G (NP0)
2	C22, C42	180pF	0603	SMD 180 pF, 50 VDC, 5 %, 0603 C0G (NP0) AEC-Q200
1	C14	120pF	0402	SMD 120 pF, 50 VDC, 5 %, 0402 C0G (NP0)
1	C21	1.1nF	0603	SMD 1100 pF, 50 VDC, 5 %, 0603 C0G (NP0) AEC-Q200
1	C23	33nF	0805	SMD 0805, 100 VDC, 0.033 uF, 2 %, C0G AEC-Q200
1	C28	16pF	0402	MLCC SMD 16 pF, 50 VDC, 1 %, 0402 C0G (NP0)
1	C32	1.5nF	0603	MLCC SMD 1500 pF, 50 VDC, 5 %, 0603 C0G (NP0)
1	C40	4.7pF	0402	MLCC SMD 7.5 pF, 25 VDC, 01005 C0G (NP0)
1	C53	10uF	0805	MLCC SMD 2012, 10 uF, 10 %, X5R, 25 VDC
1	C55	20pF	0402	MLCC SMD 20 pF, 50 VDC, 1 %, 0402 C0G (NP0) AEC-Q200
1	C57	33pF	0402	MLCC SMD 33 pF, 50 VDC, 1 %, 0402 C0G (NP0) AEC-Q200

Tabla 5.2: Lista de Materiales (BOM) - Capacitores.

Cant.	Referencias	Valor	Huella	Descripción
4	L3, L8, L10, L14	120nH	0402	RF SMD 120 nH, 2 %
3	L2, L9, L13	220nH	0402	Inductor RF SMD 0.22 uH, 2 %
2	L4, L5	30nH	0402	RF SMD 30 nH, 2 %
2	L6, L7	27nH	0402	RF SMD 27 nH, 2 %
1	L1	180nH	0402	SMD Fijo 180 nH, 260 mA
1	L11	68nH	0402	SMD Fijo 68 nH, 140 mA
1	L12	56nH	0402	Inductor RF SMD 56 nH, 2 %
1	L15	1uH	0805	Inductor RF SMD 0805, 1 uH, 20 %, 700 mA

Tabla 5.3: Lista de Materiales (BOM) - Inductores.

Cant.	Referencias	Valor	Huella	Descripción
10	R1, R2, R3, R16, R20, R21, R36, R37, R46, R47	49.9	0603	SMD 49.9 Ohm, 1 %, 25 PPM, 1/8 W
7	R4, R5, R11, R12, R23, R30, R40	1k	0603	1 kOhm, 0603
5	R6, R7, R8, R9, R18	10k	0603	10 kOhm, 0603
3	R10, R34, R44	750	0603	Película fina SMD MCT 0603-25, 0.1 %, 750 Ohm
3	R19, R35, R45	620	0603	Película gruesa SMD 1/20 W, 620 Ohm, 1 %
3	R22, R29, R39	1.2k	0603	Película fina SMD 1.2 kOhm, 0.1 %, 25 PPM
3	R24, R25, R26	0	0402	Película gruesa SMD Zero Ohm
2	R27, R28	10	0603	Película fina SMD 0.1 W, 10 Ohm, 1 %, 0603
2	R31, R33	82	0402	Película gruesa SMD CRCW0402 82 Ohm, 1 %
2	R38, R42	150	0402	Película gruesa SMD 1/10 W, 150 Ohm, 1 %
1	R13	2.94k	0603	SMD 0603, 2.94 kOhm, 1 %, 1/10 W
1	R14	5.1k	0603	5.1 kOhm, 0603
1	R15	464	0603	SMD 0603, 464 Ohm, 1 %, 1/10 W
1	R17	7.5k	0603	SMD MCT 0603-25, 0.1 %, 7.5 kOhm
1	R32	91	0402	Película gruesa SMD 1/10 W, 91 Ohm, 1 %
1	R41	39	0402	Película gruesa SMD 1/10 W, 39 Ohm, 1 %

Tabla 5.4: Lista de Materiales (BOM) - Resistores.

Cant.	Referencias	Valor	Huella	Descripción
4	D1, D2, D3, D4	LED	LED_0603	LED verde 569 nm
1	D5	SS14	D_SMA	Diodo Schottky 40 V 1 A, SMA
1	U1	ADF4351	LFCSP-32	Fractional-N PLL 35-4400 MHz
1	U3	XIAO-SAMD21	XIAO-SAMD21-SMD	Módulo ARM XIAO SAMD21
1	Y1	ECS-TXO-2520MV	ECSTXO2520MV	TCXO 10 MHz CMOS MultiVolt +-2.5ppm
2	IC1, IC2	ADP7118AUJZ-5.0	SOT95P280X100-5N	LDO lineal 20 V, 200 mA
1	IC3	ADE-5+	ADE5	Mezclador balanceado doble RF
1	IC5	ADP150AUJZ-3.3	SOT95P280X100-5N	Regulador LDO CMOS, 150 mA
1	IC6	PSA-5454+	SOT65P215X100-6N	Amplificador MMIC RF
4	J5, J6, J7, J8	RFShield_OnePiece	Laird_BMI-S-102	Blindaje RF 16.5x16.5 mm
2	J3, J4	Conn_Coaxial_Small	SMA_EdgeMount	Conector coaxial SMA Edge Mount

Tabla 5.5: Lista de Materiales (BOM) - Circuitos Integrados, Semiconductores y Varios.

Parte III

RESULTADOS Y CONCLUSIONES

Resultados

(Los Resultados no deben incluirse en un Capítulo numerado, es un apartado individual).

Conclusiones

- Resultados obtenidos en relación a la SAT.
- Conclusión General.
- Aporte a la Ingeniería.

(Tampoco es un capítulo numerado).

Bibliografía

Aquí van SOLO libros físicos o ebooks con ISBN.

1. Autor. (Año). Título. Editorial. ISBN.

Referencias

Todo lo que no son libros (Links, Inteligencia Artificial, apuntes). La numeración continúa desde la Bibliografía.

2. OpenAI. (2020). GPT-3. Recuperado de...

Apéndice A

Título del Anexo I

Material complementario.

Apéndice B

Título del Anexo II

Apéndice C

Anexo del Proyecto Integrador

- Solicitud de Aprobación de Tema (SAT) SIN datos personales ni firmas.
- Informes de avances mensuales SIN datos personales ni firmas.