



Trabajo Práctico Final: Acondicionamiento de señal SG

Profesores:

Parlanti Gustavo Fernand (Presidente)

Molina German Alcides (Vocal)

Rossi Robreto Raul (Vocal)

Alumnos:

Campos

Testa

Verstraete

Junio de 2026

Resumen

Aca va un resumen bien zarpado

Índice

1. Introducción	3
1.1. Objetivos del proyecto	3
2. Marco teórico	3
3. Placa de Desarrollo	3
3.1. Microcontrolador STM32F446RE	3
3.2. Convertidor Analógico-Digital (ADC1)	3
3.3. Convertidor Digital-Analógico (DAC)	3
3.4. Timer 2 (TIM2)	4
3.5. Acceso Directo a Memoria (DMA2)	4
4. Arquitectura y Diseño del Sistema	4
5. Implementación	4
6. Resultados Experimentales	4
7. Conclusiones	4

1. Introducción

1.1. Objetivos del proyecto

2. Marco teórico

3. Placa de Desarrollo

3.1. Microcontrolador STM32F446RE

El STM32F446RE es un microcontrolador de alto rendimiento basado en ARM Cortex-M4 con:

- Núcleo: Cortex-M4 con soporte para FPU (unidad de punto flotante de 32 bits)
- Frecuencia de operación: Hasta 180 MHz
- Memoria Flash: 512 KB
- Memoria RAM: 128 KB
- Periféricos: ADC de 12 bits, DAC de 12 bits, múltiples timers, DMA, UART

En este proyecto se opera a 90 MHz (dividido del reloj máximo de 180 MHz) para mantener márgenes de estabilidad.

3.2. Convertidor Analógico-Digital (ADC1)

- Resolución: 12 bits
- Rango: 0 a 3.3V (mapeado a 0 a 4095 digital)
- Frecuencia de muestreo: 16 kHz
- Fuente de trigger: Salida TRGO de TIM2
- Modo: DMA en circular (double-buffering)
- Buffer: 512 muestras (256 por semibuffer para procesamiento)

La normalización a rango $[-1, +1]$ se realiza mediante:

$$s(n) = \frac{\text{ADC}(n) - 2048}{2047,5}$$

3.3. Convertidor Digital-Analógico (DAC)

- Resolución: 12 bits
- Rango: 0 a 3.3V
- Canales: 2 (CH1 para $e(n)$, CH2 para $d(n)$)
- Modo: DMA doble para transmisión continua
- Actualización: Sincronizada con ADC mediante TIM2

La conversión de punto flotante a 12 bits se realiza como:

$$\text{DAC}(n) = \lfloor (f(n) + 1,0) \times 2047,5 + 0,5 \rfloor$$

clampando el resultado entre 0 y 4095.

3.4. Timer 2 (TIM2)

- Configuración: Contador de 32 bits (máxima resolución)
- Función: Generar salida TRGO cada período para disparar ADC
- Frecuencia: 16 kHz
- Cálculo de período: $\text{ARR} = \frac{f_{CLK}}{f_{deseada}} - 1 = \frac{90 \times 10^6}{16 \times 10^3} - 1 = 5624$

3.5. Acceso Directo a Memoria (DMA2)

- Stream 0: ADC $\rightarrow$ buffer RAM (modo circular)
- Stream 6 y 7: RAM $\rightarrow$ DAC (modo circular para dual DAC)
- Modo: Circular con generación de interrupciones Half y Full Transfer
- Ancho de dato: 16 bits

El modo circular permite que DMA actualice continuamente los buffers sin intervención del CPU, minimizando latencia y jitter.

4. Arquitectura y Diseño del Sistema

5. Implementación

6. Resultados Experimentales

7. Conclusiones