

Amplificadores Operacionales

Para comenzar, desde un nuevo terminal ejecute:

start my_project

Luego desde el library manager cree una librería dentro de la carpeta "my_project" llamada

Lab2

Seleccionar "attach to an existing technology library" y elegir sg8Tech4MS

Desde un nuevo terminal ir a

/active/LabAnalog


Ejecutar el comando

cp -r TestOpamp /home/miusuario/projects/my_project/Lab2/

Tendría que tener una celda nueva llamada TestOpamp dentro de la librería Lab2


Ejercicio 1

Copie la celda TestOpamp a otra celda llamada Ej1





Cree una nueva celda llamada tb_Ej1. Implemente el siguiente circuito





Las fuentes dc se instancian desde la librería analogLib (vdc, idc, gnd)

- A. Correr una simulación DC
 - a. Launch → ADE Explorer → Create New View
 - b. SG8 → ADE Sim Setup Default
 - c. Analyses → dc → Save DC Operating Point
 - d. Simulation → Netlist and Run
 - e. Cuando termine ir a Results → Annotate → DC Node Voltages
- B. Anote la tensión de VO. ¿Por qué tiene ese valor? Explique la causa.
- C. Describa dos cambios que podría hacer dentro del amplificador operacional para que VO=VI
- La vo es 1.999. La salida no dio 2V porque ocurre un offset sistemático. Las tensiones VDS de MN1 y MN0 son diferentes, entonces sus ID son también diferentes (los MOS tienen una Ro no infinita). De este modo tienen VGS ´s diferentes.
- Modifico M del MN3 (de M=1 a M=2) de manera de reducir la corriente por su misma rama, haciendo disminuir la tensión VGS de MP2, y en simultaneo la VDS de MNO. Otra opción es hacer lo mismo con MP2.




Copie la celda TestOpamp a otra celda llamada Ej2 habiendo implementado un cambio en MP2 para que VO=VI. Cree luego otra celda llamada tb_Ej2. Implemente el siguiente circuito:





- A. Correr un sweep de tensión en VI entre 0V y 3.3V
 - a. Obtener en un mismo gráfico VS("/VI") y VS("/VO")




- Explique por qué VO no "sigue" a VI para tensiones bajas
 MN1 de la figura, tiene un VGS bajo de manera que hace que MN2 entre en triodo dando menos corriente (menos de 5uA)
- c. Explique por qué VO no "sigue" a VI para tensiones altas



Diseño Analógico 2024


LABORATORIO 2



La RL necesita de una determinada corriente que el OPAM le provea. VGS de MP2 va creciendo de manera que en un momento ya no puede proveer la suficiente corriente a la carga. MN1 y MN0 entran en triodo, entonces vo ya no sigue a vi.



Copie la celda Ej2 a otra celda llamada Ej3. Cree luego otra celda llamada tb_Ej3. Implemente el siguiente circuito:




El switch sp1tswitch S0, S1 y S2 deberían estar configurado de la siguiente manera:





A. Correr una simulación AC


a. Graficar la ganancia de la primera etapa



- b. Comparar el resultado vs la ganancia teórica
 - i. Obtener los parámetros vía Results → Annotate → DC Operating Points

 $G = Gm_mn0 \times (ro_mn0 // ro_mp0) = 237.14$

c. Graficar la ganancia de la segunda etapa





d. Comparar el resultado vs la ganancia teórica

 $G = Gm_mp2 \times (ro_mp2 // ro_mn3) = 238.09$

e. Graficar la ganancia del amplificador en dB. Es estable?








En el primer gráfico vemos la estabilidad en base a analizar los cambios de pendiente de la curva que es vo/(vip-vin) (en el segundo polo), por lo que el margen de ganancia es mayor a 0dB (inestable)

En la segunda gráfica, vemos que la señal vo luego de 10us comienza a oscilar, no siguiendo a la vi, esto es otra forma de analizar la inestabilidad.



Copie la celda Ej2 a otra celda llamada Ej4. Cree luego otra celda llamada tb_Ej4. Implemente el siguiente circuito:




Copiar los parámetros de la fuente V3:




Diseño Analógico 2024


LABORATORIO 2




- A. Correr una simulación de estabilidad
 - a. Graficar la ganancia fase de lazo (Direct → plot main form)
 - b. Obtener el margen de fase y de ganancia



B. Graficar la respuesta temporal al escalón




C. Volver a correr la respuesta temporal luego de cambiar Simulation \rightarrow Options \rightarrow Analog \rightarrow reltol: 1e-5




Ejercicio 5

Copie la celda Ej2 a otra celda llamada Ej5. Cree luego otra celda llamada tb_Ej5. Implemente el siguiente circuito:






- A. Correr una simulación de estabilidad
 - a. Graficar la ganancia fase de lazo (Direct → plot main form)
 - b. Obtener el margen de fase y de ganancia



B. Graficar la respuesta temporal al escalón











Copie la celda Ej2 a otra celda llamada Ej5. Cree luego otra celda llamada tb_Ej5. Implemente el siguiente circuito:



- A. Correr una simulación de estabilidad
 - a. Graficar la ganancia fase de lazo (Direct → plot main form)
 - b. Obtener el margen de fase y de ganancia



- c. Explique por qué cambia la estabilidad si la ganancia de lazo cerrado es la misma
 - i. Grafique la ganancia de la primera y la segunda etapa de los ejercicios 5 y 6

```
Gain margin = 19.691 dB at frequency = 53.8726 MHz.

Phase margin = 60.0133 Deg at frequency = 8.00702 MHz.

Accumulated DC solution time = 4.03404 ms.

Intrinsic stb analysis time = 21.641 ms.

Total time required for stb analysis `stb': CPU = 25.519

Time accumulated: CPU = 478.202 ms, elapsed = 761.518 ms.

Peak resident memory used = 136 Mbytes.
```

La estabilidad se obtiene porque forzamos la ganancia de salida que ahora será



Diseño Analógico 2024 LABORATORIO 2 $G= gm_mp2 x (ro_mp2 // ro_mn3 // 10k // 10k) = 0.6$

A las claras está que cualquier variación en la vo del OPAM, hará que no tenga la suficiente corriente para suministrar y deje de funcionar.