Circuitos aritméticos

April 16, 2024

1 Notación

Asumiremos que un vector binario \boldsymbol{x} tiene la siguiente forma:

$x_{N-1} x_{N-2} \cdots$	x_3	x_2	x_1	x_0
--------------------------	-------	-------	-------	-------

2 Basic building blocks

2.1 Half adder




Figure 1: Half adder.

2.2 Full adder

a_i	b_i	c_i	c_{i+1}	s_i
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

$$\begin{aligned}
s_i &= a_i \oplus b_i \oplus c_i \\
c_{i+1} &= (a_i \oplus b_i).c_i + a_i.b_i
\end{aligned} \tag{2}$$

3 Suma en codificación sin signo (US)

$$s = x + y
 = \sum_{i=0}^{N-1} x_i \cdot 2^i + \sum_{i=0}^{N-1} y_i \cdot 2^i
 = \sum_{i=0}^{N-1} (x_i + y_i) \cdot 2^i$$
(3)




Figure 2: Full adder.




Figure 3: Full adder implementado con NANDs en el cómputo del carry.

3.1 Ripple carry adder - RCA

La implementación más sencilla es la llamada ripple carry adder




Figure 4: Riple carry adder.

3.2 Carry lookahead adder - CLA

Llamando

$$g_i = a_i.b_i$$
 (Generate)
 $p_i = a_i \oplus b_i$ (Propagate) (4)

Entonces las ecuaciones del full-adder se convierten en:

$$\begin{aligned}
s_i &= a_i \oplus b_i \oplus c_i &= p_i \oplus c_i \\
c_{i+1} &= (a_i \oplus b_i).c_i + a_i.b_i &= p_i.c_i + g_i
\end{aligned} (5)$$

Si por ejemplo, N=4 bits, entonces se puede escribir

$$c_{1} = p_{0}.c_{0} + g_{0}$$

$$c_{2} = p_{1}.c_{1} + g_{1}$$

$$c_{3} = p_{2}.c_{2} + g_{2}$$

$$c_{4} = p_{3}.c_{3} + g_{3}$$
(6)

Sustituyendo c_1 en c_2 , c_2 en c_3 y así sucesivamente:

$$c_{1} = p_{0}.c_{0} + g_{0}$$

$$c_{2} = p_{1}.(p_{0}.c_{0} + g_{0}) + g_{1} = p_{1}.p_{0}.c_{0} + p_{1}.g_{0} + g_{1}$$

$$c_{3} = p_{2}.(p_{1}.p_{0}.c_{0} + p_{1}.g_{0} + g_{1}) + g_{2} = p_{2}.p_{1}.p_{0}.c_{0} + p_{2}.p_{1}.g_{0} + p_{2}.g_{1} + g_{2}$$

$$c_{4} = p_{3}.(p_{2}.p_{1}.p_{0}.c_{0} + p_{2}.p_{1}.g_{0} + p_{2}.g_{1} + g_{2}) + g_{3} = p_{3}.p_{2}.p_{1}.p_{0}.c_{0} + p_{3}.p_{2}.p_{1}.g_{0} + p_{3}.p_{2}.g_{1} + p_{3}.g_{2} + g_{3}$$

$$(7)$$

En general,

$$c_i = \prod_{k=0}^{i-1} p_j c_0 + \sum_{j=0}^{i-2} \left(\prod_{k=j+1}^{i-1} p_j \right) g_j + g_{i-1}$$
 (8)




Figure 5: Full adder para un CLA.




Figure 6: Lógica de carry para un CLA-4

Observar que la lógica de cálculo de carry se vuelve muy grande más allá e N>4 bits. En dicho caso, limitando N=4 se toma el cálculo de c_4 :

$$c_4 = p_3 \cdot p_2 \cdot p_1 \cdot p_0 \cdot c_0 + p_3 \cdot p_2 \cdot p_1 \cdot g_0 + p_3 \cdot p_2 \cdot g_1 + p_3 \cdot g_2 + g_3$$

$$\tag{9}$$

y se escribe:

$$c_4 = P_0 \cdot c_0 + G_0 \tag{10}$$

donde G_0 y P_0 :

$$G_0 = p_3.p_2.p_1.g_0 + p_3.p_2.g_1 + p_3.g_2 + g_3$$

$$P_0 = p_3.p_2.p_1.p_0$$
(11)

Si se tiene N>4, por ejemplo N=8 se agrupan los bits 0 a 3 para generar G_0 y = P_0 y los bits 4 a 7 para generar G_1 , P_1 y así sucesivamente. Vamos a llamar:

- CLA-FA: Carry lookahead adder Full adder
- CLA-L0: Carry lookahead adder Logic 0
- CLA-L1: Carry lookahead adder Logic 1

CLA-L4




Figure 8: Carry lookahead logic, N=4.

- \bullet CLA-L2: Carry lookahead adder Logic 2
- CLA-L3: Carry lookahead adder Logic 3
- \bullet CLA-L4: Carry lookahead adder Logic 4




Figure 7: Carry looakahed logic functions.

4 Hybrid Ripple Carry and Carry Look-ahead Adder

Se conectan en ripple los CLA4.




Figure 9: Carry lookahead adder, N=16.




Figure 10: Carry lookahead adder, N=64.




Figure 11: Hybrid Ripple Carry and Carry Look-ahead Adder, ${\cal N}=16.$

5 Carry skip adder

Se toma ell full adder de la Fig. 3.




Figure 12: Full adder con salida p_i .

Se arma un ripple carry adder de por ejemplo 4 bits. Se arma una señal ${\cal P}_i$ de grupo:

$$P_i = p_i \cdot p_{i+1} \cdot p_{i+2} \cdot p_{i+3} \tag{12}$$

Si un grupo genera un carry, se propaga al siguiente grupo. Sino lo genera, entonces pero propaga el carry de la etapa previa, entones lo transmite al grupo siguiente.

Se puede armar con distintos tamaño de grupo.





Figure 13: Carry skip adder para N=16.

6 Carry select adder






Figure 14: Carry select adder para N=16.

7 Prefix addition

Otras formas de propagar el carry que ahora no vamos a estudiar:

- \bullet Brent–Kung adder
- \bullet Ladner–Fischer
- \bullet Kogge–Stone
- Han-Carlson

8 Carry save adder

Todos los sumadores vistos hasta acá se conocen como de tipo $\underline{\text{Carry propagate}}$ adder (CPA).

Para el caso de suma de tres operandos o más, se puede implementar el método Carry save adder (CSA).

8.1 Compression




Figure 15: Compression 3:2.

Observar que la reducción 3:2 se hace "carry-free". Luego la reducción 2:1 se puede implementar con cualquier CPA de los vistos. También puede usar cualquier otra relación de compresión. Cuando se explique multiplicación se mostrarán ejemplos típicos.

9 Suma en codificación con signo (2C)

Aplicando el teorema de inversión de signo para 2C ($-x = \overline{x} + 1$, se aplica cualquier método de suma sin signo (US) invirtiendo uno de los operandos y asignando '1' al carry-in.




Figure 16: Add/sub.

10 Serial addition

Las entradas x,y son 1-bit serie, con codificación <u>LSB first</u>. Cada operando tiene N bits en forma serie.




Figure 17: Serial unsigned adder

Multiplicación sin signo

donde p_5 es el carry out de la suma.

Multiplicación con signo

10.1 Introducción

Veamos primero la intución antes de demostrar formalmente las propiedades, para eso vamos a utilizar una multiplicación de números signados 3x3:

- Two's complement (2C) $X = -x_{N-1} \cdot 2^{N-1} + \sum_{k=0}^{N-2} x_k \cdot 2^k$
- El bit de signo de los primeros Productos Parciales (PPs) se extiende.
- Se toma complemento a 2 del último PP
- La lógica de la extensión de signo es significativa. Es deseable encontrar una forma de removerla.

Reemplazando el operador — obtenemos:

Luego, sumamos y restamos 111:

Se observa que:

- Si $a_2 \cdot b_0 == 0$:
 - La extensión de signo en la fila 1 desaparece.
 - $-\,$ Al sumarle 1, tendremos 1, por lo tanto estaremos invirtiendo el valor original.
- Si $a_2 \cdot b_0 == 1$:
 - Al sumarle 1, tendremos carry y 0 por lo tanto estaremos invirtiendo el valor original.
 - El carry se encarga de eliminar la extensión de signo.

Realizando el mismo procedimiento en los 3 PPs, y haciendo 2C en la ultima

resta, llegamos a:

Realizando la operación de las últimas 2 filas, se obtiene:




Figure 18: 3-bit Circuito Multiplicador Signado

10.2 Extensión de Signo - Eliminación

 $\bullet\,$ Asumiremos que un vector binario xtiene la siguiente forma:

Two's complement (2C) $X' = -x_{N-1} \cdot 2^{N-1} + \sum_{k=0}^{N-2} x_k \cdot 2^k$

 $\bullet\,$ Sea \tilde{x} expresado en 2C:

Entonces:

$$\tilde{x} = -0 \cdot 2^{N} + \bar{x}_{N-1} \cdot 2^{N-1} + \sum_{k=0}^{N-2} x_{k} \cdot 2^{k}
= \bar{x}_{N-1} \cdot 2^{N-1} + (x_{N-1} \cdot 2^{N-1} - x_{N-1} \cdot 2^{N-1}) + \sum_{k=0}^{N-2} x_{k} \cdot 2^{k}
= (\bar{x}_{N-1} + x_{N-1}) \cdot 2^{N-1} - x_{N-1} \cdot 2^{N-1} + \sum_{k=0}^{N-2} x_{k} \cdot 2^{k}
= 2^{N+1} + x$$
(13)

Obtenemos: $\tilde{x} = 2^{N-1} + x$

• Sea x' expresado en 2C,

0	x_{N-1}	\bar{x}_{N-2}	 \bar{x}_2	\bar{x}_1	\bar{x}_0	

Entonces:

$$x' = -0 \cdot 2^{N} + x_{N-1} \cdot 2^{N-1} + \sum_{k=0}^{N-2} \bar{x}_{k} \cdot 2^{k}$$

$$= x_{N-1} \cdot 2^{N-1} + \sum_{k=0}^{N-2} \bar{x}_{k} \cdot 2^{k}$$

$$= x_{N-1} \cdot 2^{N-1} + (\bar{x}_{N-1} \cdot 2^{N-1} - \bar{x}_{N-1} \cdot 2^{N-1}) + \sum_{k=0}^{N-2} \bar{x}_{k} \cdot 2^{k}$$

$$= (\bar{x}_{N-1} + x_{N-1}) \cdot 2^{N-1} - \bar{x}_{N-1} \cdot 2^{N-1} + \sum_{k=0}^{N-2} x_{k} \cdot 2^{k}$$

$$= 2^{N+1} + x$$
(14)

Finalmente: $x' = 2^{N-1} - x - 1$

 $\bullet\,$ Sea \bar{x} expresado en 2C

$$|\bar{x}_{N-1}|\bar{x}_{N-2}|\cdots|\bar{x}_2|\bar{x}_1|\bar{x}_0$$

Entonces:

$$-\sum_{k=0}^{M} 2^{k} = 2^{0} + 2^{1} + 2^{2} + \dots + 2^{M} = 2^{M+1} - 1$$

$$\bar{x} = -\bar{x}_{N-1} \cdot 2^{N-1} + \sum_{k=0}^{N-2} \bar{x}_{k} \cdot 2^{k}$$

$$= -\bar{x}_{N-1} \cdot 2^{N-1} + \sum_{k=0}^{N-2} \bar{x}_{k} \cdot 2^{k} + x - x$$

$$= -\bar{x}_{N-1} \cdot 2^{N-1} + \sum_{k=0}^{N-2} \bar{x}_{k} \cdot 2^{k} + (-x_{N-1} \cdot 2^{N-1} + \sum_{k=0}^{N-2} x_{k} \cdot 2^{k}) - x$$

$$= -(\bar{x}_{N-1} + x_{N-1}) \cdot 2^{N-1} + \sum_{k=0}^{N-2} (\bar{x}_{k} + x_{k}) \cdot 2^{k} - x$$

$$= -2^{N-1} + \sum_{k=0}^{N-2} 2^{k} - x$$

$$= -2^{N-1} + (2^{N-1} - 1) - x$$

$$= -x - 1$$
(15)

Finalmente: $\bar{x} = -x - 1$

10.3 Demostración Multiplicación Signada

• Sea
$$a = -a_{N-1} \cdot 2^{N-1} + \sum_{j=0}^{N-2} a_j \cdot 2^j$$
 (2C)

• Sea
$$b = -b_{N-1} \cdot 2^{N-1} + \sum_{k=0}^{N-2} b_k \cdot 2^k$$
 (2C)

• Sea
$$p = a \cdot b$$

Entonces

$$p = \left(-a_{N-1} \cdot 2^{N-1} + \sum_{j=0}^{N-2} a_j \cdot 2^j\right) \cdot \left(-b_{N-1} \cdot 2^{N-1} + \sum_{k=0}^{N-2} b_k \cdot 2^k\right)$$

$$= \left(-a_{N-1} \cdot 2^{N-1} + a_{N-2} \cdot 2^{N-2} + a_{N-3} + \dots + a_1 \cdot 2^1 + a_0 \cdot 2^0\right) \cdot \left(-b_{N-1} \cdot 2^{N-1} + \sum_{k=0}^{N-2} b_k \cdot 2^k\right)$$

$$+ \left(-a_0 \cdot b_{N-1} \cdot 2^{N-1} + \sum_{k=0}^{N-2} a_0 \cdot b_k \cdot 2^k\right) \cdot 2^0 = +p_0 \cdot 2^0$$

$$+ \left(-a_1 \cdot b_{N-1} \cdot 2^{N-1} + \sum_{k=0}^{N-2} a_1 \cdot b_k \cdot 2^k\right) \cdot 2^1 = +p_1 \cdot 2^1$$

$$+ \left(-a_2 \cdot b_{N-1} \cdot 2^{N-1} + \sum_{k=0}^{N-2} a_2 \cdot b_k \cdot 2^k\right) \cdot 2^2 = +p_2 \cdot 2^2$$

$$\vdots$$

$$+ \left(-a_{N-2} \cdot b_{N-1} \cdot 2^{N-1} + \sum_{k=0}^{N-2} a_{N-2} \cdot b_k \cdot 2^k\right) \cdot 2^{N-2} = +p_{N-2} \cdot 2^{N-2}$$

$$- \left(-a_{N-1} \cdot b_{N-1} \cdot 2^{N-1} + \sum_{k=0}^{N-2} a_{N-1} \cdot b_k \cdot 2^k\right) \cdot 2^{N-1} = -p_{N-1} \cdot 2^{N-1}$$

$$(16)$$

Luego
$$p=-p_{N-1}\cdot 2^{N-1}+\sum_{k=0}^{N-2}P_k\cdot 2^k$$
 donde $P_k=a_k\cdot b$ Sea ahora $P^*=\tilde{P}_{N-1}\cdot 2^{N-1}+\sum_{k=0}^{N-2}\tilde{P}_k\cdot 2^k$ entonces

$$P^{*} = (-P_{N-1} - 1) \cdot 2^{N-1} + \sum_{k=0}^{N-2} (2^{N-1} + P_{k}) \cdot 2^{k}$$

$$= (2^{N-1} - P_{N-1} - 1) \cdot 2^{N-1} + 2^{N-1} \cdot \sum_{k=0}^{N-2} 2^{k} + \sum_{k=0}^{N-2} P_{k} \cdot 2^{k}$$

$$= (2^{N-1} - 1) \cdot 2^{N-1} + 2^{N-1} \cdot \sum_{k=0}^{N-2} 2^{k} - p_{N-1} \cdot 2^{N-1} + \sum_{k=0}^{N-2} P_{k} \cdot 2^{k}$$

$$= (2^{N-1} - 1) \cdot 2^{N-1} + 2^{N-1} \cdot \sum_{k=0}^{N-2} 2^{k} + p$$

$$= (2^{N-1} - 1) + 2^{N-1} (2^{N-1} - 1) + p$$

$$= (2^{N-1} - 1) \cdot 2^{N} + p$$
Luego $p = p^{*} + 2^{N} (-2^{N-1} + 1)$

10.4 Ejemplos

2N-1	2N-2	2N-3	2N-4		N	N-1	N-2	N-3		1	0	Exp
						$\overline{p_0}$	p_0	p_0		p_0	p_0	$\bar{p}_0 \cdot 2^0$
					$\overline{p_1}$	p_1	p_1	p_1		p_1		$\bar{p}_1 \cdot 2^1$
:	÷	:	÷	:	:	:	:	÷	:	:	:	:
			$\overline{p_{N-3}}$		p_{N-3}	p_{N-3}	p_{N-3}	p_{N-3}				$\bar{p}_{N-3} \cdot 2^{N-}$
		$\overline{p_{N-2}}$	p_{N-2}		p_{N-2}	p_{N-2}	p_{N-2}					• • •
	p_{N-1}	$\overline{p_{N-1}}$	$\overline{p_{N-1}}$		$\overline{p_{N-1}}$	$\overline{p_{N-1}}$						
1	0	0	0		1							$\left(-2^{N-1}+1\right)$

Ν

Entonces:


Ń

2N-1	2N-2	2N-3	2N-4		N	N-1	N-2	N-3		1	0
					1	$\overline{p_0}$	p_0	p_0		p_0	p_0
					$\overline{p_1}$	p_1	p_1	p_1		p_1	
:	:	÷	÷	:	:	:	:	:	:	:	:
			$\overline{p_{N-3}}$		p_{N-3}	p_{N-3}	p_{N-3}	p_{N-3}			
		$\overline{p_{N-2}}$	p_{N-2}		p_{N-2}	p_{N-2}	p_{N-2}				
	$\overline{p_{N-1}}$	p_{N-1}	p_{N-1}		p_{N-1}	p_{N-1}					
1	p_{N-1}	$\overline{p_{N-1}}$	$\overline{p_{N-1}}$		$\overline{p_{N-1}}$						

Ejemplos:

1.

2.



3.

-3			1	0	1
* +2		*	0	1	0
		1	1	0	0
		0	0	1	
	1 0	1	1		
-6	1 1	1	0	1	0

4.

+3				0	1	1
* -2			*	1	1	0
			1	1	0	0
			1	1	1	
	1	0	0	0		
$\phantom{aaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaa$	1	1	1	0	1	0

10.5 Multiplicación en Paralelo

10.5.1 Introducción

Dado entradas de N bits, el multiplicador tiene 3 componentes básicos:

- \bullet Generación de Producto Parcial = Nnúmeros binarios desplazados.
- Reducción Producto Parcial = Reducción a 2 números binarios
- Calculo Suma final = 2N bits

Para cada una de estas operaciones, existen diversas técnicas para optimizar el HW necesario para implementar el multiplicador.




Figure 19: Componentes Multiplicador

10.5.2 Generación de Producto Parcial




Figure 20: Generación de Productos Parciales para un Multiplicador de 6x6

```
1 module multiplier(
       input [5:0] a,b,
       output [11:0] prod
 4);
       // 6 productos parciales
       reg [5:0] pp [0:5];
       integer i;
       always @* begin
9
10
           for (i=0; i<6; i=i+1) begin</pre>
                pp[i] = b & {6{a[i]}};
11
12
13
       end
14
       assign prod = pp[0] +
15
                       {pp[1], 1'd0} +
16
                       {pp[2], 2'd0} +
17
                       {pp[3], 3'd0} +
18
                       {pp[4], 4'd0} + {pp[5], 5'd0};
19
20
21 endmodule
```

Listing 1: Ejemplo: Generación de Productos Parciales

10.5.3 Esquemas de reducción de productos parciales

- Carry Save
- $\bullet\,$ Dual Carry Save
- Wallace Tree
- Dadda Tree

10.5.4 Carry Save

- Toma las 3 primeras filas y utiliza CSA para reducirlas a 2
- \bullet Iterativamente, toma 2 filas del resultado previo mas una nueva del PP y las reduce a solo 2 utilizando CSA
- Finalmente produce solo 2 filas que son sumadas utilizadas cualquier CPA




Figure 21: Reducción PP para un multiplicador de 12x12 utilizando Carry Save Reduction




Figure 22: Reducción Carry Save

10.5.5 Dual Carry Save

- Los productos parciales se dividen en 2 grupos de igual tamaño
- El esquema de Carry Save Reduction se aplica en ambos grupos simultáneamente
- Esto resulta en 2 filas de productos parciales en cada grupo
- Las últimas 4 filas se reducen usando Carry Save Reduction
- Finalmente, las útimas 2 filas se suman utilizando cualquier CPA

10.5.6 Reducción Wallace

- Uno de las arquitecturas más comunes y utilizadas para multiplicadores
- Complejidad de: O(log(n))
 - El número de niveles de sumadores se incrementa logarítmicamente a medida de el producto parcial de filas aumenta.

Número de Productos Parciales	Número de niveles de Full Adders
3	1
4	2
$5 \le n \le 6$	3
$7 \le n \le 9$	4
$10 \le n \le 13$	5
$14 \le n \le 19$	6
$20 \le n \le 28$	7
$29 \le n \le 42$	8
$43 \le n \le 63$	9

• El procedimiento consiste en:

- Se arman grupos de a 3 filas y se aplica reducción CSA en paralelo
- Cada grupo CSA produce 2 filas
- Iterativamente se aplica la reducción CSA en las nuevas matrices.
- Se continua el procedimiento hasta que unicamente queden 2 filas que se suman para obtener el producto final.

Hay un total de **102 FullAdders** y **34 Half Adders** en el diagrama de Wallace de 12x12, totalizando 1054 gates. El multiplicador Wallace 12x12 tiene un total de 5 etapas de reducción. Cada etapa de reducción tiene **6 gate delays** lo que resulta en un total de **30 gate delays**.

Etapa	1	2	3	4	5	Total
Full Adders	40	20	20	11	11	102
Half Adders	8	6	8	5	7	34




Figure 23: Reducción de Wallace aplicada en PP_{12}




Figure 24: Reducción de Wallace para un arreglo de 6x6 PPs

10.5.7 Reducción Dadda

- Minimiza el número de **HA** y de **FAs**.
- La reducción considera cada columna de forma separada.
- Reduce el máximo número de puntos en cada columna siguiendo la secuencia númerica de la reducción de Wallace.

El enfoque de Dadda se diferencia del enfoque de Wallace en el uso del número mínimo de FAs y HAs necesarios para cumplir con las alturas predeterminadas para cada etapa. Los límites de altura de cada etapa son: #2, #3, #4, #6, #9, #13, #19, #28, #42, etc.. Cada etapa es 1.5 veces mayor que la etapa subsiguiente. La relación de reducción de 1.5 resulta del uso de sumadores completos que toman 3 productos parciales y los reducen a 2 productos parciales. Por lo tanto, la altura máxima de la etapa siguiente es $\frac{2}{3}$ de la de la etapa anterior. Al hacer esto, Dadda busca optimizar el área del multiplicador utilizando el menor número de sumadores para alcanzar la etapa de CPA.

Debido a que el número de Dadda más cercano a 12 es 9, la primera etapa de reducción tiene una altura de 9 puntos. Las siguientes etapas proceden siguiendo los números de Dadda, de 9 a 6, de 6 a 4, etc. El multiplicador Dadda tiene el mismo número de etapas de reducción que un multiplicador Wallace; en este caso, el multiplicador Dadda de 12 bits por 12 bits tiene 5 etapas de reducción. Por lo tanto, el retardo es de 30 gate delay, que es el mismo retardo que usando la redución de Wallace.

Etapa	1	2	3	4	5	Total
Full Adders	8	27	28	17	19	99
Half Adders	4	3	2	1	1	11

Se puede observar que el número de componentes aritméticos es mayor en las etapas intermedias de su reducción. Hay un total de 99 FAs y 11 HAs, lo que da una complejidad total de 945 gates. Debido a que la reducción de Dadda sigue un conjunto de alturas de etapa, el número de sumadores completos en un multiplicador Dadda de N bits por N bits se puede encontrar con: $N^2 - 4N + 3$, mientras que, el número de medio sumadores se puede encontrar con: N-1

La complejidad de la etapa de reducción en un multiplicador Wallace es aproximadamente un 10% mayor que la de Dadda para un tamaño de entrada dado. A pesar de esta reducción en hardware, los multiplicadores Dadda contienen el mismo número de etapas de reducción en comparación con los multiplicadores Wallace. Como resultado, se espera que tengan el mismo retraso en la etapa de reducción. Sin embargo, el retraso total de un multiplicador Wallace podría diferir del multiplicador Dadda ya que el tamaño del CPA es menor en el multiplicador Wallace. El CPA observa incrementos en los retrasos cada vez que su tamaño de palabra de entrada aumenta en un factor de 4[?, ?, ?, ?, ?, ?, ?]




Figure 25: Reducción Dadda - 12x12 - Nivel 1




Figure 26: Reducción Dadda - 12x12 - Nivel 2




Figure 27: Reducción Dadda - 12x12 - Nivel 3




Figure 28: Reducción Dadda - 12x12 - Nivel 4




Figure 29: Reducción Dadda - 12x12 - Nivel 5

10.6 Decomposición de Multiplicador

Ejemplo: Un multiplicador de 16x16 se puede realizar considerando los 2 operandos de 16-bits como 4 de 8-bits.

$$(a_L + 2^8 \cdot a_H) \times (b_L + 2^8 \cdot b_H) = a_L \times b_L + a_L \times b_H + a_H \times b_L + a_H \times b_H +$$




Figure 30: Multiplicador de 16x16 bits compuesto por 4 multiplicadores de 8x8 bits




Figure 31: Ejemplo 16x16 utilizando 4 8x8

11 Multiplicadores secuenciales

11.1 Multiplicador basado en contar y acumular

Sean x,yenteros positivos y sea $m=y\times x,$ entences $m=\sum_{i=0}^{x-1}y,$ es decir

$$m = \underbrace{y + y + y + \dots + y}_{x \text{ veces}} \tag{18}$$




Figure 32: Sequential unsigned counter-and-add multiplier.

11.2 Shift and add multiplier

Sean x, y enteros positivos y sea $m = y \times x$. Se cargan inicialmente x e y en dos registros X e Y respectivamente. El registro P se inicializa en 0.

- ullet Si el LSB del registro X es '1', se suma el contenido del registro Y al registro P, sino, el registro P queda sin modificaciones.
- Los registros P y X se desplazan como conjunto a derecha una posición. El carry out de la suma se carga en el MSB de P. Luego de que se shiftearon todos los bits de X, en el conjunto de registros $\{P,X\}$ se encuentra el valor de m.




Figure 33: Shift-and-add multiplier.

11.3 Booth Multiplier

Recordamos Booth:

Es una representación SD por lo cual:

$$x = \sum_{i=0}^{N-1} x_i 2^i, \quad x_i \in \{-1, 0, 1\}$$
 (19)

Se utiliza para números signados. Observar que si la representación 2C es de N bits, entonces la representación de Booth tamibién.

11.4 Conversión 2C a Booth

Algoritmo: Sea $x_{-1} = 0$, se aplica la siguiente Tabla.

Table 1: Conversión 2C a Booth.

x_i^{2C}	x_{i-1}^{2C}	x_i^{Booth}
0	0	0
0	1	1
1	0	$\overline{1}$
1	1	0

Observamos desde la tabla que si las entradas son iguales, no se hace nada, si son distintas entonces se suma o resta. Podemos tomar el bit x_i para decidir si se suma o resta.




Figure 34: Booth multiplier multiplier.

11.5 CSD Multiplier

Ejercicio para entregar: Sea x un entero expresado en 2C con N_x bits y sea y un entero expresado en 2C con N_y bits. Describir en Verilog un circuito que obtenga $m=x\times y$ expresado en 2C con $N_m=N_x+N_y$ bits tal que opere secuencialmente con codificación CSD. Verifique que opere correctamente para todos los casos posibles de entrada.

TIP: Se puede utilizar la siguiente codificación:

x_i^{2C}	x_{i1}^{CSD}	x_{i0}^{CSD}
0	0	0
1	1	0
$\overline{1}$	1	1

De esta forma bit x_{i1}^{CSD} significa que o bien no hay que sumar nada o bien hay que restar o sumar. Bit x_{i0}^{CSD} significa que si es 0 se suma, si es 1 se resta (se puede usar para invertir el operando y y como entrada del carry in del sumador.

11.6 Parallel-serial multiplier




Figure 35: Parallel-serial multiplier.

Ejercicio para entregar: Extenderlo al caso de x e y ambos signados 2C.

12 Inferencia en Síntesis

Las herramientas de síntesis tienen bibliotecas de diseños reutilizables. En el caso de Cadence Genus se llama ChipWare (CW) que incluye:

- Componentes básicos combinacionales y sequenciales
- Componentes aritméticos (sumadores, restadores, multiplicadores)
- Componentes de memoria (FFs, FIFOs)
- La síntesis asigna automáticamente operadores a componentes CW disponibles.
- Muchos componentes CW tienen múltiples arquitecturas que permiten a la síntesis lógica hacer compensaciones entre área y tiempo.




Figure 36: Selección de Arquitectura - ChipWare

Observar que los siguientes dos casos corresponden al mismo hardware y arrojan en binario los mismos resultados:

```
1 // Caso 1
2 wire signed [N-1:0] x;
3 wire signed [N-1:0] y;
4 wire signed [N-1:0] s;
5
6 assign s = x + y;
7
8 // Caso 2
9 wire [N-1:0] x;
10 wire [N-1:0] y;
11 wire [N-1:0] s;
12
13 assign s = x + y;
```

Sin embargo, esto no ocurre para la multiplicación, es decir no es el mismo hardware y no arrojan el mismo resultado binario los casos 1 y 2 siguientes:

```
1 // Caso 1
2 wire signed [N-1:0] x;
3 wire signed [N-1:0] y;
4 wire signed [2*N-1:0] m;
5
6 assign m = x * y;
7
8 // Caso 2
9 wire [N-1:0] x;
```

```
10 wire [N-1:0] y;
11 wire [2*N-1:0] m;
12
13 assign m = x * y;
```