

Offset

Ezequiel Rubinsztain

erubinsztain@fi.uba.ar

Calendario

Capítulo 1: Introducción

- Clase 1: Transistores Bipolar y MOS. Pequeña señal. Circuitos monoetapas
- Clase 2: Cadence - Introducción y Circuitos monoetapas
- Clase 3: Par diferencial. Amplificador diferencial. Implementación básica

Capítulo 2: Respuesta en Frecuencia y Estabilización

- Clase 4: Amplificador operacional: Respuesta en frecuencia, estabilidad. Capacidades asociadas al transistor MOS
- Clase 5: Cadence - Amplificador operacional. Operación en DC, offset sistemático, ganancia
- Clase 6: Estabilización, Miller, cero asociado, compensaciones avanzadas
- Clase 7: Cadence - Amplificador operacional. Respuesta en frecuencia, estabilidad

Calendario

Capítulo 3: Amplificadores Avanzados

- Clase 8: Amplificadores avanzados. Current mirror opamp, cascode, folded amplifier, folded cascode.
- Clase 9: Amplificadores avanzados. Push-pull output, Diff-diff, CMFB
- Clase 10: Cadence - Amplificadores avanzados

Capítulo 4: Ruido y Offset

- Clase 11: Offset
- Clase 12: Ruido
- Clase 13: Cadence - Diseño con offset y ruido

Capítulo 5: Circuitos Auxiliares

- Clase 14: Circuitos auxiliares. Referencias, bandgap, osciladores
- Clases 15 y 16: Extra – Introducción al diseño físico de semiconductores (layout)


Contenido Clase 11

- Offset:
 - Introducción a offset
 - Mismatch en resistencias
 - Mismatch en bipolares
 - Mismatch en mos
 - Offset de amplificadores
 - Tipos de offset
 - Layout para reducción de offset sistemático

Contenido Clase 11

- Offset:
 - Introducción a offset
 - Mismatch en resistencias
 - Mismatch en bipolares
 - Mismatch en mos
 - Offset de amplificadores
 - Tipos de offset
 - Layout para reducción de offset sistemático

- Introducción a offset



$$V_{reg} = V_{ref} \cdot \left(1 + \frac{R_2}{R_1}\right)$$

- Ejemplo:

- Se quiere diseñar un regulador con $V_{reg} 3.6V$ ($V_{dd} 5V$) y un error menor al 1%. Se cuenta con una referencia ideal $V_{ref} 1.2V$ (Tensión de Bandgap):
- ¿Cómo debería elegir R_1 , R_2 y el Amplificador para cumplir con esto?


- Solucion:

- $V_{reg}/V_{ref} = 3$. Diseñamos $R_2 = 2R_1$ para tener una ganancia de 3 veces.
- Para el error, calculamos el error % de V_{reg} debido a los componentes:

- R_2 : $\left| \frac{dV_{reg}}{dR_2} \right| \frac{\Delta R_2}{V_{reg}} = \frac{V_{ref}}{R_1} \frac{\Delta R_2}{V_{reg}} = \frac{V_{ref}}{R_1} \frac{\Delta R_2}{V_{ref} \cdot (1 + \frac{R_2}{R_1})} = \frac{\Delta R_2}{R_2} \frac{R_2}{(R_2 + R_1)}$

- R_1 : $\left| \frac{dV_{reg}}{dR_1} \right| \frac{\Delta R_1}{V_{reg}} = \frac{V_{ref} R_2}{R_1^2} \frac{\Delta R_1}{V_{reg}} = \frac{V_{ref} R_2}{R_1^2} \frac{\Delta R_1}{V_{ref} \cdot (1 + \frac{R_2}{R_1})} = \frac{\Delta R_1}{R_1} \frac{R_2}{(R_2 + R_1)}$

- Introducción a offset



$$V_{reg} = V_{ref} \cdot \left(1 + \frac{R_2}{R_1}\right)$$

- Solución (cont. slide anterior):

- $V_{reg}/V_{ref} = 3$. Diseñamos $R_2 = 2R_1$ para tener una ganancia de 3 veces.

- Para el error, calculamos el error % de V_{reg} debido a los componentes:

- R_2 : $\left| \frac{dV_{reg}}{dR_2} \right| \frac{\Delta R_2}{V_{reg}} = \frac{V_{ref}}{R_1} \frac{\Delta R_2}{V_{reg}} = \frac{V_{ref}}{R_1} \frac{\Delta R_2}{V_{ref} \cdot (1 + \frac{R_2}{R_1})} = \frac{\Delta R_2}{R_2} \frac{R_2}{(R_2 + R_1)}$


- R_1 : $\left| \frac{dV_{reg}}{dR_1} \right| \frac{\Delta R_1}{V_{reg}} = \frac{V_{ref} R_2}{R_1^2} \frac{\Delta R_1}{V_{reg}} = \frac{V_{ref} R_2}{R_1^2} \frac{\Delta R_1}{V_{ref} \cdot (1 + \frac{R_2}{R_1})} = \frac{\Delta R_1}{R_1} \frac{R_2}{(R_2 + R_1)}$

- Amp: Para el amplificador se modelan las imperfecciones del componente con una fuente de tensión que llamamos **offset** y la ubicamos en su terminal de entrada.

- $V_{reg} = (V_{ref} + Off_{amp}) \cdot \left(1 + \frac{R_2}{R_1}\right)$

- $\left| \frac{dV_{reg}}{dOff_{amp}} \right| \frac{Off_{amp}}{V_{reg}} = \frac{Off_{amp}}{V_{ref}}$

- Introducción a offset



$$V_{reg} = V_{ref} \cdot \left(1 + \frac{R_2}{R_1}\right)$$

- Solucion (cont. slide anterior):

- Error % total :

$$\begin{aligned} \bullet \frac{\Delta V_{reg}}{V_{reg}} &= \left| \frac{dV_{reg}}{dR_2} \right| \frac{\Delta R_2}{V_{reg}} + \left| \frac{dV_{reg}}{dR_1} \right| \frac{\Delta R_1}{V_{reg}} + \left| \frac{dV_{reg}}{dOff_{amp}} \right| \frac{Off_{amp}}{V_{reg}} \\ \bullet \frac{\Delta V_{reg}}{V_{reg}} &= \frac{\Delta R_2}{R_2} \frac{R_2}{(R_2+R_1)} + \frac{\Delta R_1}{R_1} \frac{R_2}{(R_2+R_1)} + \frac{Off_{amp}}{V_{ref}} \end{aligned}$$

- En numero para este caso:

$$\bullet \frac{\Delta V_{reg}}{V_{reg}} = \frac{\Delta R_2}{R_2} \frac{2}{3} + \frac{\Delta R_1}{R_1} \frac{2}{3} + \frac{Off_{amp}}{1.2V}$$

- $\frac{\Delta R}{R}$: variación porcentual de la resistencia.


- Una opción de diseño podría ser elegir resistencias al 0.5%:

$$\bullet \frac{\Delta V_{reg}}{V_{reg}} = \frac{\Delta R_2}{R_2} \frac{2}{3} + \frac{\Delta R_1}{R_1} \frac{2}{3} + \frac{Off_{amp}}{1.2V} \leq 1\%$$

$$\bullet 0.5\% \frac{2}{3} + 0.5\% \frac{2}{3} + \frac{Off_{amp}}{1.2V} \leq 1\%$$

$$\bullet Off_{amp} < 0.33\% * 1.2V = 4mV$$

- Variaciones de proceso versus mismatch



$$V_{reg} = V_{ref} \cdot \left(1 + \frac{R_2}{R_1}\right)$$


- Para un circuito integrado: ¿Cuanto es la variación porcentual de una Resistencia $\frac{\Delta R}{R}$?
 - La variación de una resistencia **depende del proceso de fabricación y sus variaciones**: pudiendo ser mayor al 20% sin mucho para hacer.
 - Las variaciones relativas entre mismos componentes de un circuito integrado, **mismatch**, son mucho mas bajas y las podemos controlar.
- Como vemos en el ejemplo, el valor absoluto de R1 y R2 no influyen en el valor de Vreg.

Contenido Clase 11

- Offset:
 - Introducción a offset
 - Mismatch en resistencias
 - Mismatch en bipolares
 - Mismatch en mos
 - Offset de amplificadores
 - Tipos de offset
 - Layout para reducción de offset sistemático

- Mismatch en resistencias

$$R = \rho \frac{l}{w \cdot th} = r_s \cdot \frac{l}{w} = \left[\frac{\Omega}{\square} \right]$$



- r_s se conoce como sheet resistance (sheet rho). Es la resistencia siendo l igual a w .

- El mismatch (variación relativa) % de una resistencia se puede calcular como:


$$\frac{\Delta R}{R} = \Delta R_{\%} = \left| \frac{dR}{dr_s} \right| \frac{\Delta r_s}{R} + \left| \frac{dR}{dl} \right| \frac{\Delta l}{l} + \left| \frac{dR}{dw} \right| \frac{\Delta w}{w} = \frac{\Delta r_s}{r_s} + \frac{\Delta l}{l} + \frac{\Delta w}{w} = \Delta r_{s\%} + \Delta l_{\%} + \Delta w_{\%}$$

- El mismatch % de R , $\Delta R_{\%}$, es una variable aleatoria dependiente de otras 3 variables aleatorias que asumimos independientes, por lo tanto:

$$\sigma_{R_{\%}} = \sqrt{\sigma_{r_{s\%}}^2 + \sigma_{l_{\%}}^2 + \sigma_{w_{\%}}^2}$$

- Mismatch en resistencias

$$R = \rho \frac{l}{w \cdot th} = r_s \cdot \frac{l}{w} = \left[\frac{\Omega}{\square} \right]$$




- r_s se conoce como sheet resistance. Es la resistencia para l igual a w .
- Una resistencia de polisilicio tiene un sheet resistance del orden de $3 \frac{k\Omega}{\square}$

- Para un proceso dado, se caracterizan las variaciones $\sigma_{r_{s\%}}$, $\sigma_{l_{\%}}$ y $\sigma_{w_{\%}}$. Y se normalizan para $w=1\mu m$ y $l=1\mu m$. Dado un diseño, se deberán calcular los sigmas como:

$$\sigma_{r_{s\%}} = \frac{\sigma_{r_{s\%}}^P}{\sqrt{w \cdot l}}; \sigma_{l_{\%}} = \frac{\sigma_{l_{\%}}^P}{l}; \sigma_{w_{\%}} = \frac{\sigma_{w_{\%}}^P}{w} \text{ (P indica constante del proceso)}$$

- Ejemplo para una resistencia de polisilicio: $\sigma_{r_{s\%}}^P$ es del orden de 2 %. μm

- Mismatch en resistencias



$$V_{reg} = V_{ref} \cdot \left(1 + \frac{(R_{1b} + R_{1c})}{R_{1a}}\right)$$


- Ejemplo:

- Calcular el sigma error % de Vreg debido a las resistencias.
- Asumiendo resistencias de $18\text{K}\Omega$ y sabiendo sheet rho $3 \frac{\text{k}\Omega}{\square}$ y considerando solo $\sigma_{r_{s\%}}^P$ 2%.um: encontrar el w min para las R para un sigma error % de Vreg menor al 0.1%

- Solución:

- R1b and R1c: $\left| \frac{dV_{reg}}{dR_{1b}} \right| \frac{\Delta R_{1b}}{V_{reg}} \gamma \sigma_{V_{reg\%}}^{R_{1b}} = \sigma_{R_{1b\%}} \frac{R_{1b}}{(R_{1b} + R_{1c} + R_{1a})}$
- R1a: $\left| \frac{dV_{reg}}{dR_{1a}} \right| \frac{\Delta R_{1a}}{V_{reg}} \gamma \sigma_{V_{reg\%}}^{R_{1a}} = \sigma_{R_{1a\%}} \frac{(R_{1b} + R_{1c})}{(R_{1b} + R_{1c} + R_{1a})}$
- $\sigma_{V_{reg\%}} = \sqrt{2 \cdot \left(\sigma_{R\%} \frac{R_{1b}}{(R_{1b} + R_{1c} + R_{1a})} \right)^2 + \left(\sigma_{R\%} \frac{(R_{1b} + R_{1c})}{(R_{1b} + R_{1c} + R_{1a})} \right)^2}$
- $\sigma_{V_{reg\%}} = \sqrt{2 \cdot \left(\sigma_{R\%} \frac{1}{3} \right)^2 + \left(\sigma_{R\%} \frac{2}{3} \right)^2} = \sqrt{\frac{2}{3}} \cdot \sigma_{R\%}$

- Mismatch en resistencias



$$V_{reg} = V_{ref} \cdot \left(1 + \frac{(R_{1b} + R_{1c})}{R_{1a}}\right)$$

- Solución (cont. slide anterior):



- Dado $\sigma_{V_{reg}\%} = \sqrt{\frac{2}{3}} \cdot \sigma_{R\%}$
- Encontramos que $\sigma_{R\%} \leq \frac{0.1\%}{\sqrt{\frac{2}{3}}} = 0.12\%$
- Luego sabemos que:
 - $\sigma_{R\%} = \sigma_{r_{s\%}} = \frac{\sigma_{r_{s\%}}^P}{\sqrt{w \cdot l}} = \frac{2\% \cdot \text{um}}{\sqrt{w \cdot l}} \leq 0.12\%$
 - $w \cdot l \geq 278 \text{ um}^2$
- Dado que el sheet rho es $3 \frac{k\Omega}{\square}$, para $18k\Omega$ vamos a tener 6 cuadrados. Con lo cual $l = 6w$.
- Finalmente:
 - $6 \cdot w^2 \geq 278 \text{ um}^2$
 - $w \geq 6.8 \text{ um}$
- Si hubiéramos usado resistencias de $36k\Omega$ el w min hubiera bajado $\sqrt{2}$:
 - $w \geq 4.8 \text{ um}$

Contenido Clase 11

- Offset:
 - Introducción a offset
 - Mismatch en resistencias
 - Mismatch en bipolares
 - Mismatch en mos
 - Offset de amplificadores
 - Tipos de offset
 - Layout para reducción de offset sistemático

- Mismatch en bipolares



$$I_C = I_S e^{\frac{V_{be}}{U_t}}$$



- El mismatch (variación relativa) % de la corriente I_C de un bipolar se atribuyen principalmente a variación del parámetro I_S (debido a variaciones de área de emisor, doping, etc.):
 - $\frac{\Delta I_C}{I_C} = \Delta I_{C\%} = \left| \frac{dI_C}{dI_S} \right| \frac{\Delta I_S}{I_C} = \frac{\Delta I_S}{I_S} = \Delta I_{S\%}$
- El mismatch % de I_C , $\Delta I_{C\%}$, es una variable aleatoria dependiente de otras 1 variable aleatoria:
 - $\sigma_{I_{C\%}} = \sigma_{I_{S\%}}$


- Mismatch en bipolares

$$I_c = I_s e^{\frac{V_{be}}{U_t}}$$



- Al igual que para las resistencias, para un proceso dado, se caracteriza las variaciones de $\sigma_{I_{s\%}}$ y se normaliza para una unidad de área de emisor. Dado un diseño, se calcula como:
 - $\sigma_{I_{s\%}} = \frac{\sigma_{I_{s\%}}^P}{\sqrt{N_E}}$; (P indica constante del proceso, Ne indica el numero de emisores)
 - Ejemplo para un transistor NPN: $\sigma_{I_{s\%}}^P$ es del orden de $1 \frac{\%}{\sqrt{N_E}}$


- Mismatch en bipolares



$$Q_1 = Q_2$$

- Ejemplo:
 - Calcular el sigma error %. Q1 y Q2 utilizan $N_E = 1$. Se asume $I_{in} = 200\mu A$ y un $\sigma_{I_{S\%}}^P$ de $1 \frac{\%}{\sqrt{N_E}}$.
- Solución:
 - $\sigma_{I_{S\%}}^P$ es igual a $\sigma_{I_{S\%}}$ y a $\sigma_{I_{C\%}}$ dado que se tiene $N_E = 1$.
 - Luego resuelvo por superposición en pequeña señal usando los modelos ΔI_{C1} y ΔI_{C2} :
 - $i_{out} = \Delta I_{C2} + \Delta I_{C1} \frac{g_{m2}}{g_{m1}} = \Delta I_{C2} + \Delta I_{C1}$
 - $\frac{\Delta I_{out}}{I_{out}} = \frac{\Delta I_{C2}}{I_{out}} + \frac{\Delta I_{C1}}{I_{out}} = \frac{\Delta I_{C2}}{I_{out}} + \frac{\Delta I_{C1}}{I_{in}} = \Delta I_{C2\%} + \Delta I_{C1\%}$
 - $\sigma_{I_{out\%}} = \sqrt{(\sigma_{I_{S2\%}})^2 + (\sigma_{I_{S1\%}})^2} = \sqrt{2} \sigma_{I_{S\%}} = 1.41\%$
 - $\sigma_{I_{out}} = I_{out} \cdot \sigma_{I_{out\%}} = I_{out} \sqrt{2} \sigma_{I_{S\%}} = 280nA$

- Mismatch en bipolares



$$Q_1 = Q_2 = Q_3$$

- Ejemplo:

- Calcular el sigma error % de la diferencia(mismatch) entre I_{out2} y I_{out3} . ¿Depende de Q_1 ? Asumir $N_E = 1$. Se asume $I_{in} = 10\mu A$ y un $\sigma_{I_{S\%}}^P$ de $1 \frac{\%}{\sqrt{N_E}}$.

- Solución:

- $\sigma_{I_{S\%}}^P$ va a ser igual a $\sigma_{I_{S\%}}$ y a $\sigma_{I_{C\%}}$ dado que se tiene $N_E = 1$.

- Luego, podemos plantear:


$$\Delta I_{out} = I_{out2} - I_{out3} = \Delta I_{C2} + \Delta I_{E1} \frac{g_{m2}}{g_{m1}} - \left(\Delta I_{C3} + \Delta I_{E1} \frac{g_{m3}}{g_{m1}} \right)$$

$$\frac{\Delta I_{out}}{I_{out}} = \frac{\Delta I_{out2}}{I_{out2}} - \frac{\Delta I_{out3}}{I_{out3}}$$

$$\sigma_{\Delta I_{out\%}} = \sqrt{(\sigma_{I_{S2\%}})^2 + (\sigma_{I_{S1\%}})^2} = \sqrt{2} \sigma_{I_{S\%}} = 1.41\%$$

$$\sigma_{\Delta I_{out}} = I_{out} \cdot \sigma_{I_{out\%}} = I_{out} \sqrt{2} \sigma_{I_{S\%}} = 280nA$$

- Mismatch en bipolares




$$I_{c3} = I_{bias} = 2I_c; Q_1 = Q_2$$

$$R_1 = R_2 = R$$

2C-2024

- Ejemplo:
 - Calcular el sigma de Voff del amplificador. ¿Depende de Q3? Asumir $N_E = 1$. Se asume $I_{bias} = 20 \mu A$, $R = 48K$ ($w = 4 \mu m$ y sheet $\rho = 3 \frac{k\Omega}{\square}$) y un $\sigma_{I_S^P}$ de $1 \frac{\%}{\sqrt{N_E}}$.
- Solución:
 - La ganancia diferencial del circuito es:
 - $\frac{V_{out2} - V_{out1}}{V_{diff}} = \frac{\Delta V_{out}}{V_{diff}} = g_{m_{diff}} R$
 - Las fuentes de offset son Q1, Q2, Q3, R1 y R2.
 - Luego, podemos plantear :
 - $\Delta V_{out} = \Delta V_{out_{R1}} + \Delta V_{out_{R2}} + \Delta V_{out_{Q1}} + \Delta V_{out_{Q2}} + \Delta V_{out_{Q3}}$
 - Para las resistencias R1 y R2 observamos:
 - $\Delta V_{out_R} = \Delta R \cdot I_c$
 - Para los transistores Q1 y Q2:
 - $\Delta V_{out_Q} = \Delta I_c \cdot R$
 - Q3 genera una variación de modo común que es rechazado completamente.

- Mismatch en bipolares



$$I_{c3} = I_{bias}; Q_1 = Q_2$$

$$R_1 = R_2 = R$$

- Solución (cont. slide):

- La ganancia diferencial del circuito es:

$$\frac{V_{out2} - V_{out1}}{V_{diff}} = \frac{\Delta V_{out}}{V_{diff}} = g_{m_{diff}} R$$

- Para las resistencias R1 y R2 observamos:

$$\Delta V_{out_R} = \Delta R \cdot I_c$$

- Para los transistores Q1 y Q2:

$$\Delta V_{out_Q} = \Delta I_c \cdot R$$


- Ahora referimos a la entrada dividiendo por la ganancia:

$$V_{off_R} = \frac{\Delta R \cdot I_c}{g_{m_{diff}} R} = \frac{\Delta R}{R} \frac{I_c \cdot U_t}{I_c} = \frac{\Delta R}{R} U_t$$

$$V_{off_Q} = \frac{\Delta I_c \cdot R}{g_{m_{diff}} R} = \frac{\Delta I_c}{I_c} U_t$$

$$\sigma_{V_{off}} = U_t \sqrt{2 \cdot (\sigma_{I_{S\%}})^2 + 2(\sigma_{R\%})^2} = \sqrt{2} U_t \sqrt{(\sigma_{I_{S\%}})^2 + (\sigma_{R\%})^2}$$

- Mismatch en bipolares



$$I_{c3} = I_{bias}; Q_1 = Q_2$$

$$R_1 = R_2 = R$$

- Solución (cont. slide):



- $\sigma_{V_{off}} = \sqrt{2}U_t \sqrt{(\sigma_{I_{S\%}})^2 + (\sigma_{R\%})^2}$
- Para los bipolares:
 - Por dato $\sigma_{I_{S\%}} = 1\%$, dado que $N_e = 1$.
- Para las R, dado que $R = 48K\Omega$ y sheet rho $\frac{k\Omega}{\square}$, tenemos 16 cuadrados o $l = 16w$.
 - $\sigma_{R\%} = \frac{\sigma_{r_{s\%}}^P}{\sqrt{w \cdot l}} = \frac{2\% \cdot um}{\sqrt{4um \cdot 16 \cdot 4u}} = 0.125\%$
- Como vemos dominan ampliamente los bipolares:
 - $\sigma_{V_{off}} \approx \sqrt{2}U_t \sigma_{I_{S\%}} = 25c \text{ } 353uV$

Contenido Clase 11

- Offset:
 - Introducción a offset
 - Mismatch en resistencias
 - Mismatch en bipolares
 - **Mismatch en mos**
 - Offset de amplificadores
 - Tipos de offset
 - Layout para reducción de offset sistemático

- Mismatch en mos



$$I_d = \frac{K}{2} \frac{w}{l} (V_{gs} - V_t)^2$$



- El mismatch relativa de la corriente I_d de un mos se puede calcular en base a la variación de sus parámetros:
 - $\frac{\Delta I_d}{I_d} = \Delta I_{d\%} = \left| \frac{dI_d}{dV_t} \right| \frac{\Delta V_t}{I_d} + \left| \frac{dI_d}{dK} \right| \frac{\Delta K}{I_d} + \left| \frac{dI_d}{dw} \right| \frac{\Delta w}{I_d} + \left| \frac{dI_d}{dl} \right| \frac{\Delta l}{I_d} = \frac{g_m}{I_d} \Delta V_t + \frac{\Delta K}{K} + \frac{\Delta w}{w} + \frac{\Delta l}{l} = \frac{g_m}{I_d} \Delta V_t + \Delta K_{\%} + \Delta w_{\%} + \Delta l_{\%}$
- También se suele trabajar con la variación absoluta:
 - $\Delta I_d = g_m \Delta V_t + I_d \Delta K_{\%} + I_d \Delta w_{\%} + I_d \Delta l_{\%}$
- La variación absoluta se puede referir al gate como V_{off} , dividiendo por g_m :
 - $V_{off} = \Delta V_t + \frac{I_d \Delta K_{\%} + I_d \Delta w_{\%} + I_d \Delta l_{\%}}{g_m}$

- Mismatch en mos

$$I_d = \frac{K w}{2 l} (V_{gs} - V_{tn})^2$$



- Para un proceso y tamaño dado, se caracterizan los sigmas σ_{V_t} , $\sigma_{K\%}$, $\sigma_{l\%}$ y $\sigma_{w\%}$ y se normalizan:

- $\sigma_{V_t} = \frac{\sigma_{V_t}^P}{\sqrt{w \cdot l}} i$ (P indica constante del proceso) Dominante


- $\sigma_{K\%} = \frac{\sigma_{K\%}^P}{\sqrt{w \cdot l}} i$ (P indica constante del proceso)

- $\sigma_{w\%} = \frac{\sigma_{w\%}^P}{w} i$ (P indica constante del proceso)

- $\sigma_{l\%} = \frac{\sigma_{l\%}^P}{l} i$ (P indica constante del proceso)

- Ejemplo para un transistor NMOS: $\sigma_{V_t}^P$ es del orden de 25 mV.μm


- Mismatch en mos



$$Q_1 = Q_2$$

- Ejemplo:
 - Calcular el sigma error % Iout. Sabiendo que Iin es 200A, K 1200A/V², Vt 0.7V, w = l = 10um y $\sigma_{V_t}^P$ 25 mV.um.
- Solución:
 - Asumimos en cada transistor una fuente de error igual a:
 - $\Delta I_d = g_m \cdot \sigma_{V_t}$
 - Luego resuelvo por superposición en pequeña señal usando los modelos ΔI_{d1} y ΔI_{d2} :
 - $\Delta I_{out} = \Delta I_{d2} + \Delta I_{d1} \frac{g_{m2}}{g_{m1}} = \Delta I_{d2} + \Delta I_{d1}$
 - $\sigma_{I_{out}} = g_m \cdot \sqrt{(\sigma_{V_t})^2 + (\sigma_{V_t})^2} = g_m \cdot \sqrt{2} \cdot \sigma_{V_t}$
 - $\sigma_{I_{out}} = \sqrt{2} \cdot \sqrt{\frac{2 \cdot K \cdot w}{l} I_{out}} \cdot \frac{\sigma_{V_t}^P}{\sqrt{w \cdot l}} = \sqrt{4 \cdot K \cdot I_{out}} \cdot \frac{\sigma_{V_t}^P}{l}$
 - $\sigma_{I_{out}\%} = \frac{\sigma_{I_{out}}}{I_{out}} = \frac{\sqrt{4 \cdot K}}{\sqrt{I_{out}}} \cdot \frac{\sigma_{V_t}^P}{l}$

- Mismatch en mos



$$Q_1 = Q_2$$


- Solución (cont. slide anterior):
 - Asumimos en cada transistor una fuente de

$$\sigma_{I_{out}} = \sqrt{4 \cdot K \cdot I_{out}} \cdot \frac{\sigma_{V_t}^P}{I}$$

$$\sigma_{I_{out}} = \sqrt{4 \cdot 120 \frac{\mu A}{V^2} \cdot 20 \mu A} \cdot \frac{0.025 V \cdot \mu m}{10 \mu m} = 244 nA$$

$$\sigma_{I_{out}\%} = \frac{\sigma_{I_{out}}}{I_{out}} = 1.2\%$$


- Mismatch en mos



$$Q_1 = Q_2 = Q_3$$


2C-2024

- Ejemplo:
 - Calcular el sigma error de la diferencia(mismatch) entre I_{out2} y I_{out3} , sabiendo que I_{in} es $20\mu A$, K $120\mu A/V^2$, V_t $0.7V$, $w = l = 10\mu m$ y $\sigma_{V_t}^P = 25$ mV. μm .
- Solución:
 - Asumimos en cada transistor una fuente de error igual a:
 - $\Delta I_d = g_m \cdot \sigma_{V_t}$
 - Luego, podemos plantear:
 - $\Delta I_{out} = i_{out2} - i_{out3} = \Delta I_{d2} + \Delta I_{d1} \frac{g_{m2}}{g_{m1}} - \left(\Delta I_{d3} + \Delta I_{d1} \frac{g_{m3}}{g_{m1}} \right)$
 - $\sigma_{\Delta I_{out}} = \sqrt{4 \cdot K \cdot I_{out}} \cdot \frac{\sigma_{V_t}^P}{l} = 244nA$
 - $\sigma_{\Delta I_{out}\%} = \frac{\sigma_{I_{out}}}{I_{out}} = \frac{\sqrt{4 \cdot K}}{\sqrt{I_{out}}} \cdot \frac{\sigma_{V_t}^P}{l} = 1.2\%$
 - Comparando con Transistor bipolar:
 - $\sigma_{\Delta I_{out}} = I_{out} \sqrt{2} \sigma_{I_s \%} = 280nA$
 - $\sigma_{\Delta I_{out}\%} = \sqrt{2} \sigma_{I_s \%} = 1.41\%$



- 2C-2024

- Mismatch en mos



$$I_{d3} = I_{bias}; Q_1 = Q_2$$

$$R_1 = R_2 = R$$

- Solución (cont. slide anterior):

- Considerando:

$$V_{offR} = \frac{\Delta R I_d}{g_{m_{diff} R}} = \frac{\Delta R}{R} \frac{I_d}{g_m} = \frac{\Delta R}{R} \frac{V_{dsat1}}{2}$$

$$V_{offQ} = \Delta V_t$$

- Calculamos:

$$\sigma_{V_{off}} = \sqrt{2 \cdot (\sigma_{V_t})^2 + 2 \left(\sigma_{R\%} \frac{V_{dsat1}}{2} \right)^2} = \sqrt{2} \sqrt{(\sigma_{V_t})^2 + \left(\sigma_{R\%} \frac{V_{dsat1}}{2} \right)^2}$$

$$\sigma_{V_t} = \frac{\sigma_{V_t}^P}{\sqrt{w \cdot l}} = \frac{25 \text{ mV} \cdot \mu\text{m}}{\sqrt{100 \mu\text{m}^2}} = 2.5 \text{ mV}$$

$$\frac{V_{dsat1}}{2} = \frac{\sqrt{\frac{10 \mu\text{A}}{60 \mu\text{A/V}^2}}}{2} = 204 \text{ mV}$$

$$\sigma_{R\%} = \frac{\sigma_{R\%}^P}{\sqrt{w \cdot l}} = \frac{2\% \cdot \mu\text{m}}{\sqrt{4 \mu\text{m} \cdot 16 \cdot 4 \mu\text{m}}} = 0.125\%$$

$$\sigma_{R\%} \frac{V_{dsat1}}{2} = 0.25 \text{ mV} \ll \sigma_{V_t} = 2.5 \text{ mV}$$

$$\sigma_{V_{off}} \approx \sqrt{2} \sigma_{V_t} = 3.53 \text{ mV}$$

- Comparamos con transistor Bipolar:

$$\sigma_{V_{off}} \approx \sqrt{2} U_t \sigma_{I_{S\%}} =_{25^\circ\text{C}} 353 \mu\text{V}$$

Contenido Clase 11

- Offset:
 - Introducción a offset
 - Fuentes de offset
 - Offset en resistencias
 - Offset en bipolares
 - Offset en mos
 - Offset de amplificadores
 - Tipos de offset
 - Layout para reducción de offset sistemático

- Offset de amplificadores


- $w_{10} = w_3 = w_8 = 10 \mu\text{m}; w_7 = \frac{w_3}{2}$
- $w_4 = w_5 = w_6 = 10 \mu\text{m}$
- $w_1 = w_2 = 80 \mu\text{m}$
- all $l = 4 \mu\text{m}$

- Ejemplo:

- Calcular el sigma de Voff del amplificador. Asumiendo:

- $\sigma_{V_t}^P = 25 \text{ mV} \cdot \mu\text{m}$, $K_n = 120 \mu\text{A/V}^2$, $K_p = 40 \mu\text{A/V}^2$, $V_t = 0.7 \text{ V}$,
 $\lambda = 0.08 \mu\text{m/V}$ y $I_{\text{bias}} = 10 \mu\text{A}$.

- Solución:




Contenido Clase 11

- Offset:
 - Introducción a offset
 - Mismatch en resistencias
 - Mismatch en bipolares
 - Mismatch en mos
 - Offset de amplificadores
 - Tipos de offset
 - Layout para reducción de offset sistemático

- Tipos de offset de un amplificador: sistemático

- $Q_{10} = Q_3 = Q_8; w_7 = \frac{w_3}{2}$
- $Q_4 = Q_5 = Q_6 = Q_9$
- $Q_1 = Q_2$



- Ejemplo:

- Encontrar V_{off} para $w_7 = w_3$?

- Solución:

- Para $V_{in1} = V_{in2}$ y sin consideraciones de mismatch, el nodo V_{out} presenta un desbalance: $I_{d7} = I_{bias}$ y $I_{d6} = I_{bias}/2$.
- La tensión diferencial (pequeña señal) para balancear el circuito debe ser tal que $i_{d6} = i_{bias}/2$, por tanto debe aplicar una tensión en V_{g6} :

- $v_{g6} = \frac{I_{bias}}{g_{m6} \cdot 2}$ (se puede analizar en small signal)

- Luego referido a la entrada y considerando el signo:

- $V_{off} = \frac{v_{g6}}{g_{m_{diff}} \cdot r_{o5} \parallel r_{o2}} = \frac{I_{bias}}{2 \cdot g_{m6} \cdot g_{m_{diff}} \cdot r_{o5} \parallel r_{o2}}$

- ¿Qué otros tipos de offset sistemáticos existen?




- Gradientes determinísticos de stress o de temperatura como así también parásitos de layout (resistencias o capacitores del ruteo)** que hacen que dos componentes tengan mismatch.

- Tipos de offset de un amplificador: mismatch
 - Variaciones aleatorias de los parámetros individuales de los dispositivos
 - Por ejemplo lo ya visto:
 - Sheet resistance
 - I_s del transistor bipolar
 - K de los transistores
 - V_t
 - Ancho y largo de los componentes
 - Causas:
 - Fluctuaciones aleatorias del proceso de fabricación
 - Variación del etch rate
 - Interacciones entre difusiones
 - Diferencias de stress locales por el encapsulado

Contenido Clase 11


- Offset:
 - Introducción a offset
 - Fuentes de offset
 - Offset en resistencias
 - Offset en bipolares
 - Offset en mos
 - Offset de amplificadores
 - Tipos de offset
 - Layout para reducción de offset sistemático

- Layout para reducción de offset sistemático
 - Uso de "dummies": buscamos que todos los dispositivos "vean lo mismo".




Imágenes tomadas del "Introducción al diseño VLSI Fabricación y Layout en CMOS." Leandro Fuentes


- Layout para reducción de offset sistemático
 - Centroide común (common centroid): Se utiliza esta técnica para compensar gradientes lineales de stress, de temperatura u otros.



Distribución de stress en el die para un encapsulado plástico




Distribución de temperatura en el die con un dispositivo de potencia



Imágenes tomadas del “Introducción al diseño VLSI Fabricación y Layout en CMOS.” Leandro Fuentes

- Layout para reducción de offset sistemático
 - Centroide común (common centroid): Se utiliza esta técnica para compensar gradientes lineales de stress, de temperatura u otros.



Imágenes tomadas del "Introducción al diseño VLSI Fabricación y Layout en CMOS." Leandro Fuentes