FACULTAD DE INGENIERÍA - UBA PLANIFICACIÓN DE CURSO PARA MAESTRÍA EN CIENCIAS DE LA INGENIERÍA

MATERIA: Diseño Lógico y Arquitectura de Sistemas Digitales

DOCENTE RESPONSABLE: Octavio Alpago

DOCENTES QUE PARTICIPAN: Leandro Tozzi, Paola Ceminari

OBJETIVOS

Comúnmente, las aplicaciones de procesado de señal en tiempo real requieren el diseño de circuitos integrados específicos (ASICs) para lograr el desempeño deseado en cuanto a velocidad de procesamiento versus potencia consumida. Esto hace que el diseñador digital moderno necesite de los conceptos y técnicas empleadas en el desarrollo de tales sistemas. El presente curso tiene como objetivo fundamental que el alumno alcance los conocimientos básicos para implementar un Sistema Digital que implemente las técnicas de Procesamiento de Señales.

PROGRAMA SINTÉTICO

- 1. Autómatas Finitos y Sistemas Secuenciales.
- 2. HDL para descripción de Sistemas Secuenciales sintetizables.
- 3. Sistemas de Codificación Numérica.
- 4. Circuitos Aritméticos.
- 5. Técnicas de Planificación Temporal.
- 6. Arquitecturas de Sistemas de Procesamiento de Señales.
- 7. Buses para la Interconexión en un Sistema on-Chip.

HORAS TOTALES DE CLASE

64 Hs clase teórica.

PROGRAMA ANALÍTICO

- 1. Autómatas Finitos y Sistemas Secuenciales:
 - a. Introducción a la Teoría de Autómatas.
 - b. Lenguajes, aceptores y traductores.
 - c. Modelos de Moore y Mealy.
- 2. HDL para descripción de Sistemas Secuenciales sintetizables:
 - a. Descripción de circuitos combinacionales.
 - b. Descripción de circuitos secuenciales (contadores, registros de desplazamiento).
 - c. Descripción de máquinas de estados.
 - d. Herramientas de software para simulación.
- 3. Sistemas de Codificación Numérica:
 - a. Signado, Sin signo.
 - b. Residual Number System (RNS).
 - c. Logaritmic Number System (LNS).
 - d. Punto Fijo y punto flotante.
 - e. Dígito signado, CSD, Booth.

- 4. Circuitos Aritméticos:
 - a. Sumador, Mutiplicador, Divisor.
 - b. Árboles de sumadores (Dadda, Wallace).
 - c. Multiplicacipión por constantes.
 - d. El algoritmo CORDIC.
- 5. Técnicas de Planificación Temporal para Sistemas de Procesamiento de Señal:
 - a. Redes de Khan.
 - b. Gráficos de Flujo de Datos (DFG).
 - c. Pipelining.
 - d. Retiming.
 - e. Folding, unfolding.
 - f. Resource sharing y scheduling.
 - g. Arreglo sistólico.
- 6. Arquitecturas de Sistemas de Procesamiento de Señales:
 - a. Filtros FIR: aritmética seriada y distribuida, minimización de múltiples coeficientes.
 - b. Filtros IIR.
 - c. Filtros CIC.
 - d. Descomposición polifásica.
 - e. Diferentes arquitecturas para FFT.
 - f. Algunos ejemplos de procesadores matriciales (Rotaciones de Givens, Descomposición QR y SVD).
 - g. Métrica ATP (área-timing-power).
 - h. Ruido aritmético en sistemas DSP.
- 7. Buses para la Interconexión en un Sistema on-Chip:
 - a. Bus AMBA (Advanced Microcontroller Bus Architecture).
 - b. Bus Wishbone.
 - c. Bus TileLink.

RÉGIMEN DE CURSADA

Metodología de enseñanza

Se dicta 1 clase por semana de 4 horas de duración durante 16 semanas. En las clases los docentes presentan los temas teóricos acompañados de resolución de problemas y análisis casos.

Modalidad de la Evaluación Parcial

Evaluación escrita con desarrollo de temas teóricos y resolución de problemas (correspondiente a los capítulos 1 al 3 del programa).

Condiciones de aprobación de la materia:

Aprobar Evaluación Parcial individual.

Aprobar un Coloquio Integrador individual.

BIBLIOGRAFÍA

- S. H. Khan, "Digital Design of Signal Processing Systems", Wiley and Sons (2011).
- L. Wanhammar, "DSP Integrated Circuits", Academic Press (1999).

- U. Mayer-Baese, "Digital Signal Processing with Field Programmable Gate Arrays", 3rd Edition, Springer (2007).
- K.K. Parhi, "VLSI Digital Signal Processing Systems: Design and Implementation", Wiley, NY 1999
- R. Woods, J. McAllister, G. Lightbody, Y. Yi, "FPGA-based Implementation of Signal Processing Systems", 2nd Edition, Wiley and Sons (2017).
- "AMBA APB Protocol Specification", ARM Ltd 2023.
- "AMBA AHB Protocol Specification", ARM Ltd 2021.
- "WISHBONE System-on-Chip (SoC)Interconnection Architecture for Portable IP Cores", OpenCores Organization, 2010.
- "SiFive TileLink Specification", SiFive Inc., 2020.