

Offset

Ezequiel Rubinsztain erubinsztain@fi.uba.ar



Calendario

Capítulo 1: Introducción

- · Clase 1: Transistores Bipolar y MOS. Pequeña señal. Circuitos monoetapas
- · Clase 2: Cadence Introducción y Circuitos monoetapas
- · Clase 3: Par diferencial. Amplificador diferencial. Implementación básica

Capítulo 2: Respuesta en Frecuencia y Estabilización

- Clase 4: Amplificador operacional: Respuesta en frecuencia, estabilidad.
 Capacidades asociadas al transistor MOS
- Clase 5: Cadence Amplificador operacional. Operación en DC, offset sistemático, ganancia
- · Clase 6: Estabilización, Miller, cero asociado, compensaciones avanzadas
- · Clase 7: Cadence Amplificador operacional. Respuesta en frecuencia, estabilidad



Calendario

Capítulo 3: Amplificadores Avanzados

- Clase 8: Amplificadores avanzados. Current mirror opamp, cascode, folded amplifier, folded cascode.
- · Clase 9: Amplificadores avanzados. Push-pull output, Diff-diff, CMFB
- Clase 10: Cadence Amplificadores avanzados

Capítulo 4: Ruido y Offset

• Clase 11: Offset

• Clase 12: Ruido

• Clase 13: Cadence - Diseño con offset y ruido

Capítulo 5: Circuitos Auxiliares

- · Clase 14: Circuitos auxiliares. Referencias, bandgap, osciladores
- Clases 15 y 16: Extra Introducción al diseño físico de semiconductores (layout)



Offset:

- Introducción a offset
- Mismatch en resistencias
- Mismatch en bipolares
- Mismatch en mos
- Offset de amplificadores
- Tipos de offset
- · Layout para reducción de offset sistemático




Offset:

- Introducción a offset
- Mismatch en resistencias
- Mismatch en bipolares
- Mismatch en mos
- Offset de amplificadores
- Tipos de offset
- Layout para reducción de offset sistemático



Introducción a offset



$$V_{reg} = V_{ref} \cdot (1 + \frac{R_2}{R_1})$$

Ejemplo:

- Se quiere diseñar un regulador con Vreg 3.6V(Vdd 5V) y un error menor al 1%. Se cuenta con una referencia ideal Vref 1.2V (Tensión de Bandgap):
- ¿Cómo debería elegir R1, R2 y el Amplificador para cumplir con esto?

Solucion:


- Vreg/Vref = 3. Diseñamos R2 = 2R1 para tener una ganancia de 3 veces.
- Para el error, calculamos el error % de Vreg debido a los componentes:

• R2:
$$\left| \frac{dV_{reg}}{dR_2} \right| \frac{\Delta R_2}{V_{reg}} = \frac{V_{ref}}{R_1} \frac{\Delta R_2}{V_{reg}} = \frac{V_{ref}}{R_1} \frac{\Delta R_2}{V_{ref} \cdot (1 + \frac{R_2}{R_1})} = \frac{\Delta R_2}{R_2} \frac{R_2}{(R_2 + R_1)}$$

• R1:
$$\left| \frac{dV_{reg}}{dR_1} \right| \frac{\Delta R_1}{V_{reg}} = \frac{V_{ref}R_2}{{R_1}^2} \frac{\Delta R_1}{V_{reg}} = \frac{V_{ref}R_2}{{R_1}^2} \frac{\Delta R_1}{V_{ref} \cdot (1 + \frac{R_2}{R_1})} = \frac{\Delta R_1}{R_1} \frac{R_2}{(R_2 + R_1)}$$



Introducción a offset



$$V_{reg} = V_{ref} \cdot (1 + \frac{R_2}{R_1})$$

- Solución (cont. slide anterior):
 - Vreg/Vref = 3. Diseñamos R2 = 2R1 para tener una ganancia de 3 veces.
 - Para el error, calculamos el error % de Vreg debido a los componentes:

• R2:
$$\left| \frac{dV_{reg}}{dR_2} \right| \frac{\Delta R_2}{V_{reg}} = \frac{V_{ref}}{R_1} \frac{\Delta R_2}{V_{reg}} = \frac{V_{ref}}{R_1} \frac{\Delta R_2}{V_{ref} \cdot (1 + \frac{R_2}{R_1})} = \frac{\Delta R_2}{R_2} \frac{R_2}{(R_2 + R_1)}$$

• R1:
$$\left| \frac{dV_{reg}}{dR_1} \right| \frac{\Delta R_1}{V_{reg}} = \frac{V_{ref}R_2}{{R_1}^2} \frac{\Delta R_1}{V_{reg}} = \frac{V_{ref}R_2}{{R_1}^2} \frac{\Delta R_1}{V_{ref} \cdot (1 + \frac{R_2}{R_1})} = \frac{\Delta R_1}{R_1} \frac{R_2}{(R_2 + R_1)}$$


 Amp: Para el amplificador se modelan las imperfecciones del componente con una fuente de tensión que llamamos offset y la ubicamos en su terminal de entrada.

•
$$Vreg = (V_{ref} + Off_{amp}) \cdot \left(1 + \frac{R_2}{R_1}\right)$$

•
$$\left| \frac{dV_{reg}}{dOff_{amp}} \right| \frac{Off_{amp}}{V_{reg}} = \frac{Of_{amp}}{V_{ref}}$$



Introducción a offset



$$V_{reg} = V_{ref} \cdot (1 + \frac{R_2}{R_1})$$

- Solucion (cont. slide anterior):
 - Error % total:

• En numero para este caso:

•
$$\frac{\Delta V_{reg}}{V_{reg}} = \frac{\Delta R_2}{R_2} \frac{2}{3} + \frac{\Delta R_1}{R_1} \frac{2}{3} + \frac{Off_{amp}}{1.2V}$$

- $\frac{\Delta R}{R}$: variación porcentual de la resistencia.
- Una opción de diseño podría ser elegir resistencias al 0.5%:


•
$$\frac{\Delta V_{reg}}{V_{reg}} = \frac{\Delta R_2}{R_2} \frac{2}{3} + \frac{\Delta R_1}{R_1} \frac{2}{3} + \frac{Off_{amp}}{1.2V} \le 1\%$$

•
$$0.5\% \frac{2}{3} + 0.5\% \frac{2}{3} + \frac{Off_{amp}}{1.2V} \le 1\%$$

•
$$Off_{amp} < 0.33\% * 1.2V = 4mV$$



Variaciones de proceso versus mismatch



$$V_{reg} = V_{ref} \cdot (1 + \frac{R_2}{R_1})$$

- Para un circuito integrado: ¿Cuanto es la variación porcentual de una Resistencia $\frac{\Delta R}{R}$?
 - La variación de una resistencia depende del proceso de fabricación y sus variaciones: pudiendo ser mayor al 20% sin mucho para hacer.
 - Las variaciones relativas entre mismos componentes de un circuito integrado, *mismatch*, son mucho mas bajas y las podemos controlar.
- Como vemos en el ejemplo, el valor absoluto de R1 y R2 no influyen en el valor de Vreg.




Offset:

- Introducción a offset
- Mismatch en resistencias
- Mismatch en bipolares
- Mismatch en mos
- Offset de amplificadores
- Tipos de offset
- · Layout para reducción de offset sistemático

2C-2024 **10**





 rs se conoce como sheet resistance (sheet rho). Es la resistencia siendo l igual a w.


• El mismatch(variación relativa) % de una resistencia se puede calcular como:

$$\cdot \frac{\Delta R}{R} = \Delta R_{\%} = \left| \frac{dR}{dr_S} \right| \frac{\Delta r_S}{R} + \left| \frac{dR}{dl} \right| \frac{\Delta l}{l} + \left| \frac{dR}{dw} \right| \frac{\Delta w}{w} = \frac{\Delta r_S}{r_S} + \frac{\Delta l}{l} + \frac{\Delta w}{w} = \Delta r_{S\%} + \Delta l_{\%} + \Delta w_{\%}$$

• El mismatch % de R, $\Delta R_{\%}$, es una variable aleatoria dependiente de otras 3 variables aleatorias que asumimos independientes, por lo tanto:

•
$$\sigma_{R_{\%}} = \sqrt{\sigma_{r_{S\%}}^2 + \sigma_{l_{\%}}^2 + \sigma_{w_{\%}}^2}$$





- rs se conoce como sheet resistance. Es la resistencia para l igual a w.
- Una resistencia de polisilicio tiene un sheet resistance del orden de 3 $\frac{k\Omega}{\Box}$


12

• Para un proceso dado, se caracterizan las variaciones $\sigma_{r_{s_{\%}}}$, $\sigma_{l_{\%}}$ y $\sigma_{w_{\%}}$. Y se normalizan para w=1um y l=1um. Dado un diseño, se deberán calcular los sigmas como:

•
$$\sigma_{r_{S\%}} = \frac{\sigma_{r_{S\%}}^P}{\sqrt{w.l}}$$
; $\sigma_{l\%} = \frac{\sigma_{l\%}^P}{l}$; $\sigma_{w\%} = \frac{\sigma_{w\%}^P}{w}$ (P indica constante del proceso)

• Ejemplo para una resistencia de polisilicio: $\sigma^P_{r_{S\%}}$ es del orden de 2 %.um





$$V_{reg} = V_{ref} \cdot (1 + \frac{(R_{1b} + R_{1c})}{R_{1a}})$$


• Ejemplo:

- · Calcular el sigma error % de Vreg debido a las resistencias.
- Asumiendo resistencias de 18K Ω y sabiendo sheet rho $_3\frac{k\Omega}{\square}$ y considerando solo $\sigma^P_{r_{S\%}}$ 2%.um: encontrar el w min para las R para un sigma error % de Vreg menor al 0.1%
- Solución:
 - R1b and R1c: $\left| \frac{dV_{reg}}{dR_{1b}} \right| \frac{\Delta R_{1b}}{V_{reg}}$ y $\sigma^{R_{1b}}_{V_{reg}} = \sigma_{R_{1b}}_{\%} \frac{R_{1b}}{(R_{1b} + R_{1c} + R_{1a})}$
 - $\bullet \ \ \mathrm{R1a:} \ \left| \frac{dV_{reg}}{dR_{1a}} \right| \frac{\Delta R_{1a}}{V_{reg}} \, \mathrm{Y} \, \sigma_{V_{reg}_{\%}}^{R_{1a}} \ = \, \sigma_{R_{1a}_{\%}} \frac{(R_{1b} + R_{1c})}{(R_{1b} + R_{1c} + R_{1a})}$
 - $\sigma_{V_{reg_{\%}}} = \sqrt{2.(\sigma_{R_{\%}} \frac{R_{1b}}{(R_{1b} + R_{1c} + R_{1a})})^2 + (\sigma_{R_{\%}} \frac{(R_{1b} + R_{1c})}{(R_{1b} + R_{1c} + R_{1a})})^2}$
 - $\sigma_{V_{reg_{\%}}} = \sqrt{2.(\sigma_{R_{\%}} \frac{1}{3})^2 + (\sigma_{R_{\%}} \frac{2}{3})^2} = \sqrt{\frac{2}{3}}.\sigma_{R_{\%}}$

2C-2024

13





$$V_{reg} = V_{ref} \cdot (1 + \frac{(R_{1b} + R_{1c})}{R_{1a}})$$

- Solución (cont. slide anterior):
 - Dado $\sigma_{V_{reg}} = \sqrt{\frac{2}{3}} . \sigma_{R}$
 - Encontramos que $\sigma_{R_{\%}} \leq \frac{0.1\%}{\sqrt{\frac{2}{3}}} = 0.12\%$
 - Luego sabemos que:
 - $\sigma_{R_{\%}} = \sigma_{r_{S\%}} = \frac{\sigma_{r_{S\%}}^{P}}{\sqrt{w.l}} = \frac{2\%.\text{um}}{\sqrt{w.l}} \le 0.12\%$
 - $w.l \ge 278 um^2$
 - Dado que el sheet rho es $_3\frac{k\Omega}{\Box}$, para $18\mathrm{K}\Omega$ vamos a tener 6 cuadrados. Con lo cual l=6w.
 - Finalmente:
 - $6 \cdot w^2 \ge 278 \ um^2$
 - $w \ge 6.8um$
 - Si hubiéramos usado resistencias de 36K el w min hubiera bajado $\sqrt{2}$:
 - $w \ge 4.8um$




Offset:

- Introducción a offset
- Mismatch en resistencias
- Mismatch en bipolares
- Mismatch en mos
- Offset de amplificadores
- Tipos de offset
- Layout para reducción de offset sistemático

2C-2024 **15**





• El mismatch(variación relativa) % de la corriente Ic de un bipolar se atribuyen principalmente a variación del parámetro Is (debido a variaciones de área de emisor, doping, etc.):

•
$$\frac{\Delta I_c}{I_C} = \Delta I_{C\%} = \left| \frac{dI_c}{dI_S} \right| \frac{\Delta I_S}{I_C} = \frac{\Delta I_S}{I_S} = \Delta I_{S\%}$$


• El mismatch % de Ic, $\Delta Ic_{\%}$, es una variable aleatoria dependiente de otras 1 variable aleatoria:

$$\bullet \ \sigma_{I_{c\%}} = \sigma_{I_{s\%}}$$

2C-2024


16





- Al igual que para las resistencias, para un proceso dado, se caracteriza las variaciones de $\sigma_{I_{S\%}}$ y se normaliza para una unidad de área de emisor. Dado un diseño, se calcula como:
 - $\sigma_{I_{S\%}} = \frac{\sigma_{I_{S\%}}^P}{\sqrt{N_E}}$; (P indica constante del proceso, Ne indica el numero de emisores)
 - Ejemplo para un transistor NPN: $\sigma_{I_{S\%}}^{P}$ es del orden de $1\frac{\%}{\sqrt{N_E}}$





$$Q_1 = Q_2$$

- Ejemplo:
 - Calcular el sigma error %. Q1 y Q2 utilizan Ne = 1. Se asume lin 200A y un $\sigma_{I_{S\%}}^P$ de $1\frac{\%}{\sqrt{N_E}}$.
- · Solución:
 - $\sigma_{I_{S\%}}^{P}$ es igual a $\sigma_{I_{S\%}}$ y a $\sigma_{I_{C\%}}$ dado que se tiene Ne=1.
 - Luego resuelvo por superposición en pequeña señal usando los modelos ΔIc1 y Δ Ic2:


•
$$i_{out} = \Delta I_{c2} + \Delta I_{c1} \frac{gm_2}{gm_1} = \Delta I_{c2} + \Delta I_{c1}$$

$$\bullet \ \frac{\Delta I_{out}}{I_{out}} = \frac{\Delta I_{c2}}{I_{out}} + \frac{\Delta I_{c1}}{I_{out}} = \frac{\Delta I_{c2}}{I_{out}} + \frac{\Delta I_{c1}}{I_{in}} = \Delta I_{c2\%} + \Delta I_{c1\%}$$

•
$$\sigma_{I_{out\%}} = \sqrt{(\sigma_{I_{s2\%}})^2 + (\sigma_{I_{s_{1}\%}})^2} = \sqrt{2}\sigma_{I_{s_{\%}}} = 1.41\%$$

•
$$\sigma_{I_{out}} = I_{out} \cdot \sigma_{I_{out\%}} = I_{out} \sqrt{2} \sigma_{I_{s\%}} = 280 nA$$






$$Q_1 = Q_2 = Q_3$$

- Ejemplo:
 - Calcular el sigma error % de la diferencia(mismatch) entre lout2 y lout3. ¿Depende de Q1? Asumir Ne = 1. Se asume lin 10uA y un $\sigma_{I_{S\%}}^{P}$ de $1\frac{\%}{\sqrt{N_{E}}}$.
- Solución:
 - $\sigma^P_{I_{S\%}}$ va a ser igual a $\sigma_{I_{S\%}}$ y a $\sigma_{I_{C\%}}$ dado que se tiene Ne = 1.
 - · Luego, podemos plantear:
 - $\Delta I_{out} = i_{out2} i_{out3} = \Delta I_{c2} + \Delta I_{c1} \frac{gm_2}{gm_4} \left(\Delta I_{c3} + \Delta I_{c1} \frac{gm_2}{gm_4}\right)$
 - $\frac{\Delta I_{out}}{I_{out}} = \frac{\Delta I_{out2}}{I_{out2}} \frac{\Delta I_{out3}}{I_{out3}}$
 - $\sigma_{\Delta I_{out\%}} = \sqrt{(\sigma_{I_{s2\%}})^2 + (\sigma_{I_{s_{1\%}}})^2} = \sqrt{2}\sigma_{I_{s_{\%}}} = 1.41\%$
 - $\sigma_{\Delta I_{out}} = I_{out} \cdot \sigma_{I_{out\%}} = I_{out} \sqrt{2} \sigma_{I_{s\%}} = 280 nA$

2C-2024 **19**





$$I_{c3} = I_{bias} = 2I_c; Q_1 = Q_2$$

 $R_1 = R_2 = R$

2C-2024

- Ejemplo:
 - Calcular el sigma de Voff del amplificador. ¿Depende de Q3? Asumir Ne = 1. Se asume Ibias 20 uA, R 48K(w 4um y sheet rho 3 $\frac{k\Omega}{\square}$) y un $\sigma_{I_{S\%}}^{P}$ de $1\frac{\%}{\sqrt{N_E}}$.
- Solución:
 - La ganancia diferencial del circuito es:

•
$$\frac{V_{out2} - V_{out1}}{V_{diff}} = \frac{\Delta V_{out}}{V_{diff}} = gm_{diff}R$$

- Las fuentes de offset son Q1, Q2, Q3, R1 y R2.
- Luego, podemos plantear :

•
$$\Delta V_{\text{out}} = \Delta V_{\text{out}_{R_1}} + \Delta V_{\text{out}_{R_2}} + \Delta V_{\text{out}_{Q_1}} + \Delta V_{\text{out}_{Q_2}} + \Delta V_{\text{out}_{Q_3}}$$

• Para las resistencias R1 y R2 observamos:


•
$$\Delta V_{out_R} = \Delta R.I_c$$

• Para los transistores Q1 y Q2:

•
$$\Delta V_{out_Q} = \Delta I_c.R$$

 Q3 genera una variación de modo común que es rechazado completamente.





$$I_{c3} = I_{bias}; Q_1 = Q_2$$

 $R_1 = R_2 = R$

- Solución (cont. slide):
 - La ganancia diferencial del circuito es:

•
$$\frac{V_{out2} - V_{out1}}{V_{diff}} = \frac{\Delta V_{out}}{V_{diff}} = gm_{diff}R$$

- Para las resistencias R1 y R2 observamos:
 - $\Delta V_{out_R} = \Delta R.I_c$
- Para los transistores Q1 y Q2:
 - $\Delta V_{out_O} = \Delta I_c.R$
- Ahora referimos a la entrada dividiendo por la ganancia:


•
$$V_{off_R} = \frac{\Delta R.I_c}{gm_{diff}R} = \frac{\Delta R}{R} \frac{I_c.U_t}{I_c} = \frac{\Delta R}{R} U_t$$

•
$$V_{off_Q} = \frac{\Delta I_c.R}{gm_{diff}R} = \frac{\Delta I_c}{I_c}U_t$$

•
$$\sigma_{V_{off}} = U_t \sqrt{2.(\sigma_{I_{S_\%}})^2 + 2(\sigma_{R_\%})^2} = \sqrt{2}U_t \sqrt{(\sigma_{I_{S_\%}})^2 + (\sigma_{R_\%})^2}$$

21





$$I_{c3} = I_{bias}; Q_1 = Q_2$$

 $R_1 = R_2 = R$

• Solución (cont. slide):

•
$$\sigma_{V_{off}} = \sqrt{2}U_t \sqrt{(\sigma_{I_{S_{\%}}})^2 + (\sigma_{R_{\%}})^2}$$

- Para los bipolares:
 - Por dato $\,\sigma_{I_{S_{\%}}} = 1\%$, dado que Ne =1.
- Para las R, dado que R=48K Ω y sheet rho $3\frac{k\Omega}{\Box}$, tenemos 16 cuadrados o l=16w.

22

•
$$\sigma_{R_{\%}} = \frac{\sigma_{r_{S_{\%}}}^{P}}{\sqrt{w.l}} = \frac{2\%.um}{\sqrt{4um.16.4u}} = 0.125\%$$

• Como vemos dominan ampliamente los bipolares:

•
$$\sigma_{V_{off}} \approx \sqrt{2} U_t \ \sigma_{I_{S_{\%}}} =_{25C} 353 uV$$





Offset:


- Introducción a offset
- Mismatch en resistencias
- Mismatch en bipolares
- Mismatch en mos
- Offset de amplificadores
- Tipos de offset
- Layout para reducción de offset sistemático



$$Id = \frac{K}{2} \frac{w}{l} (Vgs - V_t)^2$$







• El mismatch relativa de la corriente Id de un mos se puede calcular en base a la variación de sus parámetros:

$$\cdot \frac{\Delta I_d}{I_d} = \Delta I_{d\%} = \left| \frac{dI_d}{dV_t} \right| \frac{\Delta V_t}{I_d} + \left| \frac{dI_d}{dK} \right| \frac{\Delta K}{I_d} + \left| \frac{dI_d}{dw} \right| \frac{\Delta w}{I_d} + \left| \frac{dI_d}{dl} \right| \frac{\Delta l}{I_d} = \frac{g_m}{I_d} \Delta V_t + \frac{\Delta K}{K} + \frac{\Delta w}{w} + \frac{\Delta l}{l} = \frac{g_m}{I_d} \Delta V_t + \Delta K_\% + \Delta w_\% + \Delta l_\%$$

· También se suele trabajar con la variación absoluta:


•
$$\Delta I_d = g_m \Delta V_t + I_d \Delta K_{0/0} + I_d \Delta W_{0/0} + I_d \Delta I_{0/0}$$


· La variación absoluta se puede referir al gate como Voff, dividiendo por gm:


•
$$V_{off} = \Delta V_t + \frac{I_d \Delta K_{\%} + I_d \Delta w_{\%} + I_d \Delta l_{\%}}{g_m}$$



$$Id = \frac{Kw}{2l}(Vgs - V_{tn})^2$$







• Para un proceso y tamaño dado, se caracterizan los sigmas σ_{V_t} , $\sigma_{K_\%}$, $\sigma_{l_\%}$ y $\sigma_{w_\%}$ y se normalizan:

•
$$\sigma_{V_t} = \frac{\sigma_{V_t}^P}{\sqrt{w.l}}$$
; (P indica constante del proceso) Dominante


•
$$\sigma_{K_{\%}} = \frac{\sigma_{K_{\%}}^{P}}{\sqrt{w.l}}$$
, (P indica constante del proceso)

•
$$\sigma_{w\%} = \frac{\sigma_{w\%}^P}{w}$$
; (P indica constante del proceso)

•
$$\sigma_{l\%} = \frac{\sigma_{l\%}^P}{l}$$
; (P indica constante del proceso)

• Ejemplo para un transistor NMOS: $\sigma^P_{V_t}$ es del orden de 25 mV.um





$$Q_1 = Q_2$$

- Ejemplo:
 - Calcular el sigma error % lout. Sabiendo que lin es 20uA, K 120uA/V^2, Vt 0.7V, w = l = 10um y $\sigma_{V_t}^P$ 25 mV.um.
- Solución:
 - · Asumimos en cada transistor una fuente de error igual a:
 - $\Delta I_d = g_m$. σ_{V_t}
 - Luego resuelvo por superposición en pequeña señal usando los modelos Δld1 y Δld2:


•
$$\Delta I_{out} = \Delta I_{d2} + \Delta I_{d1} \frac{gm_2}{gm_1} = \Delta I_{d2} + \Delta I_{d1}$$

•
$$\sigma_{I_{out}} = g_m \cdot \sqrt{(\sigma_{V_t})^2 + (\sigma_{V_t})^2} = g_m \cdot \sqrt{2} \cdot \sigma_{V_t}$$

•
$$\sigma_{I_{out}} = \sqrt{2} \cdot \sqrt{\frac{2 \cdot K \cdot w}{l} I_{out}} \cdot \frac{\sigma_{V_t}^P}{\sqrt{w \cdot l}} = \sqrt{4 \cdot K \cdot I_{out}} \cdot \frac{\sigma_{V_t}^P}{l}$$

•
$$\sigma_{I_{out\%}} = \frac{\sigma_{I_{out}}}{I_{out}} = \frac{\sqrt{4 \cdot K}}{\sqrt{I_{out}}} \cdot \frac{\sigma_{V_t}^P}{l}$$





$$Q_1 = Q_2$$

- Solución (cont. slide anterior):
 - · Asumimos en cada transistor una fuente de

$$\sigma_{I_{out}} = \sqrt{4 \cdot K \cdot I_{out}} \cdot \frac{\sigma_{V_t}^P}{l}$$


$$\sigma_{I_{out}} = \sqrt{4 \cdot 120 \frac{uA}{V^2} \cdot 20uA} \cdot \frac{0.025 \, V.um}{10 \, um} = 244 nA$$

$$\sigma_{I_{out}} = \frac{\sigma_{I_{out}}}{I_{out}} = 1.2\%$$

2C-2024

27





$$Q_1 = Q_2 = Q_3$$

- Ejemplo:
 - Calcular el sigma error de la diferencia(mismatch) entre lout2 y lout3, sabiendo que lin es 20uA, K 120uA/V^2, Vt 0.7V, w = l = 10um y $\sigma_{V_t}^P$ = 25 mV.um.
- Solución:
 - Asumimos en cada transistor una fuente de error igual a:

•
$$\Delta I_d = g_m$$
. σ_{V_t}

· Luego, podemos plantear:

$$\bullet \ \Delta I_{out} = i_{out2} - i_{out3} = \Delta I_{d2} + \underline{\Delta I_{d1}} \frac{gm_2}{gm_1} - \left(\Delta I_{d3} + \underline{\Delta I_{d1}} \frac{gm_2}{gm_1}\right)$$

•
$$\sigma_{\Delta I_{out}} = \sqrt{4 \cdot K \cdot I_{out}} \cdot \frac{\sigma_{V_t}^P}{l} = 244nA$$


•
$$\sigma_{\Delta I_{out}} = \frac{\sigma_{I_{out}}}{I_{out}} = \frac{\sqrt{4 \cdot K}}{\sqrt{I_{out}}} \cdot \frac{\sigma_{V_t}^P}{l} = 1.2\%$$

· Comparando con Transistor bipolar:

•
$$\sigma_{\Delta I_{out}} = I_{out}\sqrt{2}\sigma_{I_{S_{\%}}} = 280nA$$

•
$$\sigma_{\Delta I_{out\%}} = \sqrt{2}\sigma_{I_{S\%}} = 1.41\%$$





$$I_{d3} = I_{bias}; Q_1 = Q_2$$

 $R_1 = R_2 = R$

- Ejemplo:
 - Calcular el sigma de Voff del amplificador. Se asume Ibias 20 uA, R = 48K(w 4um y sheet rho $_3\frac{k\Omega}{\square}$), K = 120uA/V^2, Vt = 0.7V, w = l = 10um y $\sigma_{V_t}^P$ = 25 mV.um.
- Solución:
 - La ganancia diferencial del circuito es:

•
$$\frac{V_{out2} - V_{out1}}{V_{diff}} = \frac{\Delta V_{out}}{V_{diff}} = gm_{diff}R$$

- Las fuentes de offset son Q1, Q2, Q3, R1 y R2.
- Para las resistencias R1 y R2 observamos:

•
$$\Delta V_{out_R} = \Delta R. I_d$$


• $V_{off_R} = \frac{\Delta R. I_d}{gm_{diff}R} = \frac{\Delta R}{R} \frac{I_d}{g_m} = \frac{\Delta R}{R} \frac{Vdsat_1}{2}$

 Para los transistores Q1 y Q2 podemos referir a la entrada con modelo de offset:

•
$$V_{off_0} = \Delta V_t$$

• Q3 genera una variación de modo común que es rechazado.





$$I_{d3} = I_{bias}; Q_1 = Q_2$$

 $R_1 = R_2 = R$

- · Solución (cont. slide anterior):
 - Considerando:

•
$$V_{off_R} = \frac{\Delta R.I_d}{gm_{diff}R} = \frac{\Delta R}{R} \frac{I_d}{g_m} = \frac{\Delta R}{R} \frac{Vdsat_1}{2}$$

•
$$V_{off_Q} = \Delta V_t$$

Calculamos:

•
$$\sigma_{V_{off}} = \sqrt{2.(\sigma_{V_t})^2 + 2(\sigma_{R_{\%}} \frac{V d s a t_1}{2})^2} = \sqrt{2} \sqrt{(\sigma_{V_t})^2 + (\sigma_{R_{\%}} \frac{V d s a t_1}{2})^2}$$

30

•
$$\sigma_{V_t} = \frac{\sigma_{V_t}^P}{\sqrt{w.l}} = \frac{25 \ mV.um}{\sqrt{100 \ um^2}} = 2.5 mV$$

•
$$\frac{Vdsat_1}{2} = \frac{\sqrt{\frac{10uA}{60uA/V^2}}}{2} = 204mV$$

•
$$\sigma_{R_{\%}} = \frac{\sigma_{r_{S\%}}^{P}}{\sqrt{w.l}} = \frac{2\%.um}{\sqrt{4um \cdot 16 \cdot 4um}} = 0.125\%$$

•
$$\sigma_{R_{\%}} \frac{V dsat_1}{2} = 0.25 \text{mV} \ll \sigma_{V_t} = 2.5 \text{mV}$$

•
$$\sigma_{V_{off}} \approx \sqrt{2} \ \sigma_{V_t} = 3.53 mV$$

Comparamos con transistor Bipolar:

•
$$\sigma_{V_{off}} \approx \sqrt{2} U_t \ \sigma_{I_{S_{\%}}} =_{25C} 353 uV$$



Offset:

- Introducción a offset
- Fuentes de offset
- Offset en resistencias
- Offset en bipolares
- Offset en mos
- Offset de amplificadores
- Tipos de offset
- Layout para reducción de offset sistemático

2C-2024 31



• Offset de amplificadores

•
$$w_{10} = w_3 = w_8 = 10 \ um; w_7 = \frac{w_3}{2}$$


•
$$w_4 = w_5 = w_6 = 10 \ um$$

•
$$w_1 = w_2 = 80 \ um$$

• all l = 4 um

- Ejemplo:
 - Calcular el sigma de Voff del amplificador. Asumiendo:
 - $\sigma_{V_t}^P$ = 25 mV.um, Kn = 120uA/V^2 , Kp = 40uA/V^2, Vt = 0.7V, λ = 0.08 um/V y Ibias = 10uA.

· Solución:



2C-2024

32



Offset:

- Introducción a offset
- Mismatch en resistencias
- Mismatch en bipolares
- Mismatch en mos
- Offset de amplificadores
- Tipos de offset
- · Layout para reducción de offset sistemático




· Tipos de offset de un amplificador: sistemático

•
$$Q_{10} = Q_3 = Q_8; w_7 = \frac{W_3}{2}$$

•
$$Q_4 = Q_5 = Q_6 = Q_9$$

•
$$Q_1 = Q_2$$



- Ejemplo:
 - Encontrar Voff para w7=w3?
- Solución:
 - Para Vin1=Vin2 y sin consideraciones de mismatch, el nodo Vout presenta un desbalance: Id7 = Ibias y Id6=Ibias/2.
 - La tensión diferencial (pequeña señal) para balancear el circuito debe ser tal que id6 = ibias/2, por tanto debe aplicar una tensión en Vg6:
 - $vg_6 = \frac{Ibias}{gm_6 \cdot 2}$ (se puede analizar en small signal)
 - Luego referido a la entrada y considerando el signo:

•
$$V_{off} = \frac{v_{g6}}{gm_{diff} \cdot ro_5 \| ro2} = \frac{Ibias}{2 \cdot gm_6 \cdot gm_{diff} \cdot ro_5 \| ro2}$$

- · ¿Qué otros tipos de offset sistemáticos existen?
 - Gradientes determinísticos de stress o de temperatura como así también parásitos de layout (resistencias o capacitores del ruteo) que hacen que dos componentes tengan mismatch.

34



- Tipos de offset de un amplificador: mismatch
 - · Variaciones aleatorias de los parámetros individuales de los dispositivos
 - Por ejemplo lo ya visto:
 - Sheet resistance
 - Is del transistor bipolar
 - K de los transistores
 - Vt
 - Ancho y largo de los componentes
 - Causas:
 - · Fluctuaciones aleatorias del proceso de fabricación
 - · Variación del etch rate
 - Interacciones entre difusiones
 - Diferencias de stress locales por el encapsulado

2C-2024 35





Offset:


- Introducción a offset
- Fuentes de offset
- Offset en resistencias
- Offset en bipolares
- Offset en mos
- Offset de amplificadores
- Tipos de offset
- · Layout para reducción de offset sistemático



- · Layout para reducción de offset sistemático
 - Uso de "dummies": buscamos que todos los dispositivos "vean lo mismo".








37

Imágenes tomadas del "Introducción al diseño VLSI Fabricación y Layout en CMOS." Leandro Fuentes




- · Layout para reducción de offset sistemático
 - Centroide común (common centroid): Se utiliza esta técnica para compensar gradientes lineales de stress, de temperatura u otros.



Imágenes tomadas del "Introducción al diseño VLSI Fabricación y Layout en CMOS." Leandro Fuentes



- · Layout para reducción de offset sistemático
 - Centroide común (common centroid): Se utiliza esta técnica para compensar gradientes lineales de stress, de temperatura u otros.



Imágenes tomadas del "Introducción al diseño VLSI Fabricación y Layout en CMOS." Leandro Fuentes

2C-2024

39