Diseño de Conversores Analógicos Digitales

Clase 1 - Introducción

FIUBA, Argentina

- Conversor analógico digital
- Teorema del muestro
- Error de cuantización
- No idealidades
 - Error de offset y ganancia
 - Error de DNL e INL
- Métricas de un ADC:
 - Voltaje de entrada
 - Resolución
 - ➤ SNR, SNDR, ENOB y SFDR
 - > Figura de Mérito Walden
- Arquitecturas.
 - ➤ ADC Flash
 - > ADC Pipeline
 - > ADC SAR

- ADC SAR
 - Algoritmo
 - Bloques básicos
 - Diagrama temporal
 - > Fuentes de ruido
- ADC de tiempo entrelazado (TI-ADC)
- Cálculo de FFT


Conversor analógico digital

- Teorema del muestreo
- Error de cuantización
- No idealidades
 - Error de offset y ganancia
 - Error de DNL e INL
- Métricas de un ADC:
 - Voltaje de entrada
 - > Resolución
 - > SNR, SNDR, ENOB y SFDR
 - > Figura de Mérito Walden
- Arquitecturas
 - > ADC Flash
 - > ADC Pipeline
 - > ADC SAR

- ADC SAR
 - Algoritmo
 - Bloques básicos
 - Diagrama temporal
 - > Fuentes de ruido
- ADC de tiempo entrelazado (TI-ADC)
- Cálculo de FFT

Conversor Analógico Digital

- El mundo natural (a escalas humanas) es esencialmente analógico
- Los conversores analógico digitales permiten medir y controlar el mundo analógico que nos rodea.
- Magnitudes tales como luz, peso o el sonido pueden ser digitalizados con un ADC (previa conversión a magnitudes eléctricas por medio de un transductor).
- La información digital puede ser almacenada, transportada y post-procesada.



Aplicaciones

Comunicaciones:

- Celulares.
- Transceptores.
- Modems, Routers.



Computación y control:

- Placas de adquisición de datos.
- Discos rígidos.
- Placas de sonido.



Instrumentación:


- Equipamientos médicos.
- Bancos de laboratorios.
- Instrumentos científicos.






Definición de ADC

- Un ADC está compuesto por:
 - Filtro pasa bajo, para evitar la cuantización ruidos y señales de alta frecuencia.
 - Una etapa de muestreo convierte la señal a tiempo discreto.
 - Una etapa de cuantización, que discretiza la amplitud de la señal.
 - La señal final obtenida se representa digitalmente en forma de bits.




Definición de ADC



- Conversor analógico digital
- Teorema del muestreo
- Error de cuantización
- No idealidades
 - Error de offset y ganancia
 - Error de DNL e INL
- Métricas de un ADC:
 - Voltaje de entrada
 - Resolución
 - > SNR, SNDR, ENOB y SFDR
 - > Figura de Mérito Walden
- Arquitecturas
 - > ADC Flash
 - > ADC Pipeline
 - > ADC SAR

- ADC SAR
 - Algoritmo
 - Bloques básicos
 - Diagrama temporal
 - > Fuentes de ruido
- ADC de tiempo entrelazado (TI-ADC)
- Cálculo de FFT

 El muestreo de una señal consiste en almacenar su valor durante un tiempo determinado para poder ser cuantizado.






Fig. 2.1 Sampling schemes. (a) Ideal; (b) zero-order hold; (c) track and hold.


 La señal x(t) es multiplicado por un tren de impulsos periódicos:


$$y_a(t) = x(t) \cdot \sum_{k=-\infty}^{+\infty} \delta(t - kT_S),$$


 Transformando al dominio de la frecuencia tenemos una convolución:


$$Y_a(f) = X(f) * \sum_{n=-\infty}^{+\infty} \frac{1}{T_S} \delta(f - \frac{n}{T_S})$$
$$= \frac{1}{T_S} \sum_{n=-\infty}^{+\infty} X(f - \frac{n}{T_S}).$$

$$x(t) = \sum \delta(t - nT) \rightarrow X(f) = (1/T) \sum \delta(f - n/T)$$










- La señal muestreada se repite cada 2π/Ts
- Si no hay aliasing, la señal de salida puede recuperarse con un filtro pasabajo
- Si existe aliasing, existe superposición entre las señales desplazadas. Luego la señal original no puede recuperarse


Sin aliasing


Con aliasing


Para evitar aliasing se tiene que cumplir el **criterio de Nyquist**

fs > 2*fin











- Algo sobre muestreo de TI-ADC
- Traer un alias a la frecuencia

- El ADC convierte una señal continua en el tiempo en otra señal discreta tomando muestras regulares.
- Estas muestras representan la señal de entrada en puntos específicos del tiempo.
- La frecuencia de muestreo (fs) indica el número de muestras tomadas por segundo.
- Para cumplir con el criterio de Nyquist se debe cumplir: fs > 2*fin
 - Si fs < 2*fin → Se produce aliasing

Muestreo sin aliasing (fs > 2*fin)



Muestreo con aliasing (fs < 2*fin)





- Conversor analógico digital
- Teorema del muestreo
- Error de cuantización
- No idealidades
 - Error de offset y ganancia
 - Error de DNL e INL
- Métricas de un ADC:
 - Voltaje de entrada
 - > Resolución
 - ➣ SNR, SNDR, ENOB y SFDR
 - > Figura de Mérito Walden
- Arquitecturas
 - > ADC Flash
 - > ADC Pipeline
 - > ADC SAR

- ADC SAR
 - Algoritmo
 - Bloques básicos
 - Diagrama temporal
 - > Fuentes de ruido
- ADC de tiempo entrelazado (TI-ADC)
- Cálculo de FFT

Error de cuantización


- El error de cuantización es la diferencia entre el valor original de entrada y el valor digital de salida.
- El error de cuantización introduce ruido, llamado **ruido** de cuantización σ_{q}^{2} .
- Un modelo de ADC con ruido de cuantización es el siguiente:





Error de cuantización

• Se asume que el error de cuantización $e_q(x)$ tiene distribución uniforme entre $\pm \Delta/2$, donde $\Delta = LSB$.



• El ruido de cuantización σ_q^2 puede obtenerse calculando la varianza del error de cuantización e_q .

$$\sigma_{q}^{2} = \frac{1}{\Delta} \int_{-\Delta/2}^{+\Delta/2} \varepsilon_{q}^{2} d\varepsilon_{q}$$
$$= \frac{\Delta^{2}}{12}.$$


- Asumiendo una señal de entrada sinusoidal pico pico Vin = $2^{B}\Delta$, donde B = número de bits
- Su valor RMS es $V_{RMS} = (2^B \Delta / 2) / \sqrt{2}$
- Podemos obtener la relación señal ruido (SNR) de una señal cuantizada:

$$SQNR = \frac{P_{sig}}{P_{qnoise}} = \frac{\frac{1}{2} \left(\frac{2^{B} \Delta}{2}\right)^{2}}{\frac{\Delta^{2}}{12}} = 1.5 \times 2^{2B} = 6.02B + 1.76 \text{ dB}$$


 Esta ecuación nos indica el desempeño de un ADC con una cuantización de B bits.

Error de cuantización

- ¿Cómo está distribuido el ruido de cuantización en frecuencia?
- Si se aplica un cuantizador a un señal senoidal de entrada, se crean un infinito número de señales armónicas



• Si muestreamos la señal cuantizada, los infinitos armónicos se introducen en la banda de frecuencia desde 0 a fs/2 en forma de aliasing




 Por lo tanto, el ruido de cuantización puede asumirse blanco (constante en todo el espectro de frecuencia)

- Conversor analógico digital
- Teorema del muestreo
- Error de cuantización
- No idealidades
 - Error de offset y ganancia
 - Error de DNL e INL
- Métricas de un ADC:
 - Voltaje de entrada
 - Resolución
 - > SNR, SNDR, ENOB y SFDR
 - > Figura de Mérito Walden
- Arquitecturas
 - > ADC Flash
 - > ADC Pipeline
 - > ADC SAR

- ADC SAR
 - Algoritmo
 - Bloques básicos
 - Diagrama temporal
 - > Fuentes de ruido
- ADC de tiempo entrelazado (TI-ADC)
- Cálculo de FFT

No idealidades: Error de offset y ganancia

- Los errores de offset y ganancia generan una relación de transferencia de entrada/salida distinta a la ideal
- El error de offset afecta a todos los códigos por igual.
 - > Suele ser producido por desapareamientos de los circuitos diferenciales.
- El error de ganancia representa una diferencia en la pendiente de la transferencia con respecto a la ideal.





No idealidades: Error de DNL


- El error de DNL (no linealidad diferencial) se define como la diferencia entre el ancho de paso real (W) y el ideal (1 LSB), computado para cada uno de los códigos.
- La DNL se expresa en términos de LSBs:

$$DNL[LSB] = \frac{W-LSB}{LSB}$$

- Un ADC ideal tiene DNL = 0, es decir que cada paso es igual a 1 LSB.
- Una DNL positiva indica un código más ancho que el LSB, y viceversa.
- La mínima DNL posible es DNL = -1, e indica la pérdida de un código.








No idealidades: Error de INL

- El error INL (no linealidad integral) se describe como la desviación de la función de transferencia real respecto a la función de transferencia ideal.
- La INL se obtiene realizando una acumulación de los valores de DNL.
- Es decir, la INL de cierto código se obtiene sumando cada una de las DNL de los códigos anteriores.



- Conversor analógico digital
- Teorema del muestreo
- Error de cuantización
- No idealidades
 - Error de offset y ganancia
 - Error de DNL e INL

Métricas de un ADC:


- Voltaje de entrada
- Resolución
- ➤ SNR, SNDR, ENOB y SFDR
- > Figura de Mérito Walden
- Arquitecturas
 - > ADC Flash
 - > ADC Pipeline
 - > ADC SAR

- ADC SAR
 - Algoritmo
 - Bloques básicos
 - Diagrama temporal
 - > Fuentes de ruido
- ADC de tiempo entrelazado (TI-ADC)
- Cálculo de FFT

Métricas de un ADC: Voltaje de entrada

- El ADC se diseña para una tensión de entrada máxima (voltaje full scale, VFS).
- Cuando Vin = VFS, la salida digital se compone enteramente por unos ("1").
- Tener un VFS muy alto puede generar problemas de linealidad, mientras que si el VFS es muy bajo la SNR empeora.
- El ADC puede trabajar de manera single-ended (Vin) o diferencial (Vin = Vinp - Vinm).
 - Cuando se trabaja de manera diferencial, es necesario diseñar correctamente el valor de modo común (Vcm) a utilizar.

Ejemplo de señal diferencial



Métricas de un ADC: Resolución

- La resolución del ADC se define como la tensión incremental de entrada más pequeña que provoca cambio en la salida digital.
- Se expresa como la cantidad de bits del ADC.
- El voltaje de entrada más pequeño que el ADC puede reconocer es denominado LSB (Bit menos significativo):

$$LSB = VFS/2^N$$

Donde VFS es el voltaje máximo de entrada (Voltaje Full Scale) y N el número de bits del ADC.

- Ejemplo:
 - Considerar un ADC de 10 bits de resolución y VFS=2V.
 - > El LSB correspondiente a dicho ADC es aproximadamente 2mV.

$$LSB=2/2^{10}pprox 2mV$$

Cambios en la señal de entrada menores a 2mV no provocarán un cambio en la salida digital.

Métricas de un ADC: SNR, SNDR, ENOB y SFDR

SNR: Relación Señal Ruido.

$$SNR = \frac{P_{Sin}}{P_{Noise}}$$

SNDR: Relación Señal Ruido Distorsión.


$$SNDR = \frac{P_{Sin}}{P_{Noise} + P_{HD}}$$

ENOB: Número Efectivo de Bits.

$$ENOB = \frac{SNDR(dB) - 1.76}{6.02}$$

SFDR: Rango Dinámico Libre de Espurios.

$$SFDR = \frac{P_{Sin}}{P_{largest\ spur}}$$



Métricas de un ADC: Figura de Mérito Walden (Walden FoM)

La Walden FoM caracteriza la eficiencia en la conversión de un ADC:

$$FoM = Power/(f_s 2^{ENOB})$$


- La FoM es directamente proporcional al consumo de potencia, e inversamente proporcional a la ENOB y la frecuencia de muestreo.
- Por lo tanto, una <u>FoM menor indica una conversión más eficiente</u>.
- ¿Cómo lograr una mejor FoM?
 - Ejemplo 1: Manteniendo el consumo de potencia y aumentando la velocidad o la resolución (fs o ENOB).
 - Ejemplo 2: Manteniendo fs o ENOB, pero disminuyendo el consumo energético.

- Conversor analógico digital
- Teorema del muestreo
- Error de cuantización
- No idealidades
 - Error de offset y ganancia
 - Error de DNL e INL
- Métricas de un ADC:
 - Voltaje de entrada
 - > Resolución
 - > SNR, SNDR, ENOB y SFDR
 - > Figura de Mérito Walden
- Arquitecturas
 - ➤ ADC Flash
 - > ADC Pipeline
 - > ADC SAR

- ADC SAR
 - Algoritmo
 - Bloques básicos
 - Diagrama temporal
 - > Fuentes de ruido
- ADC de tiempo entrelazado (TI-ADC)
- Cálculo de FFT


Arquitecturas: ADC Flash

- El voltaje de entrada se compara con múltiples voltajes de referencia, obteniendo un código termométrico en un solo ciclo
 - Ventaja: Alta velocidad de conversión
- Los voltajes de referencia se obtienen mediante una escalera de resistores.
- Un decodificador convierte el código termométrico a binario
- Se requieren 2^N-1 comparadores.
 - Desventaja: Imprácticos para altas resoluciones.
- La precisión depende de la linealidad de la escalera de resistores y del offset del comparador




Arquitecturas: ADC Pipeline

- La cuantización se realiza de manera similar a una línea de ensamblaje (existe latencia).
- Se puede alcanzar una alta resolución (10 a 15 bits) con buena eficiencia, área y velocidad.
- Pueden utilizar comparadores de alto ruido y bajo consumo
- La linealidad de la conversión se ve afectada por el offset y el error de ganancia del THA, y el offset del comparador y el DAC.
- Se puede mejorar el desempeño de conversión con corrección digital de errores (DEC).
- La velocidad del ADC está limitada por el tiempo de amplificación entre etapas.



Arquitecturas: ADC SAR

- Utiliza un algoritmo de búsqueda binaria iterativo con 1 solo comparador.
- Es la arquitectura más óptima para bajo consumo y menor área.
- El THA puede fusionarse con el DAC.
- Se puede mejorar la linealidad con bootstrapping en el THA.
- El offset del comparador no afecta a la linealidad del ADC.
- Un SAR ADC de N-bits es N veces más lento que un Flash ADC de N-bits.




Arquitecturas: Resumen de las Arquitecturas

	Flash	Pipeline	SAR
Velocidad (Normalizada)	1	1 (con latencia)	1/N
Área (número de comparadores)	2 ^{N-1}	2N	1
Consumo (número de comparaciones)	2 ^{N-1}	2N	N

Arquitecturas: Clasificación de Arquitecturas

- Revisión del estado del arte de ADCs, ordenados según eficiencia vs resolución.
 - Para bajas resoluciones el ADC más utilizado es de tipo flash.
 - Para resoluciones medias el ADC más utilizado es de tipo SAR.
 - Para resoluciones altas el ADC más utilizado es de tipo pipeline.




- Conversor analógico digital
- Teorema del muestreo
- Error de cuantización
- No idealidades
 - Error de offset y ganancia
 - Error de DNL e INL
- Métricas de un ADC:
 - Voltaje de entrada
 - > Resolución
 - ➣ SNR, SNDR, ENOB y SFDR
 - > Figura de Mérito Walden
- Arquitecturas
 - > ADC Flash
 - > ADC Pipeline
 - > ADC SAR

ADC SAR

- Algoritmo
- Bloques básicos
- Diagrama temporal
- > Fuentes de ruido
- ADC de tiempo entrelazado (TI-ADC)
- Cálculo de FFT

ADC SAR: Algoritmo SAR

- El algoritmo de aproximaciones sucesivas consiste en realizar comparaciones de manera iterativa para encontrar el valor binario final.
- Se puede explicar el algoritmo con una balanza como la que se muestra en la figura.
- Para encontrar el peso de X (45kg), se compara con un bloque que tiene un peso de la mitad del peso total medible (32kg).
 - > ¿Qué bloque es más pesado?
 - La respuesta (1 o 0) nos da el primer bit de conversión.
 - Según la respuesta sea positiva o negativa, la próxima comparación se realizará con un bloque = 32 ± 16kg.
 - Se repite el proceso.



ADC SAR: Bloques básicos

- Los bloques principales de un ADC SAR son:
 - Circuito de muestreo (S/H).
 - Comparador.
 - ➤ DAC.
 - Lógica de control.
- La señal de entrada a cuantizar es muestreada y retenida, y corresponde al voltaje V_{IN}.

- La señal de entrada es comparada con la señal V_{DAC}, generada por el DAC.
- Un comparador es el encargado de decidir cuál señal es más grande (V_{IN} o V_{DAC}).
- La lógica de control se encarga de guardar el valor de la comparación y actualiza el valor del DAC (V_{DAC}) para realizar una nueva comparación.






Diagrama de Tiempo Típico de un ADC SAR

- Un ciclo de conversión de un ADC SAR puede dividirse en:
 - Muestreo.
 - Cuantización.
 - Reinicio y salida de datos.
- El tiempo empleado para cada etapa debe diseñarse de manera adecuada para optimizar la velocidad y el desempeño del conversor.



ADC SAR: Fuentes de ruido

- Las principales fuentes de ruido de un ADC SAR son:
 - El circuito de muestreo ($\sigma_s^2 = kT/C$).
 - El comparador (σ_a^2) .
 - La cuantización (σ_0^2)
- La SNR[dB] de un ADC SAR está dada por las contribuciones, conjunto de todos estos efectos:




Aclaración: V_{IN} es el valor pico de la señal de entrada.

<u>Eiercicio</u>

Calcular el ruido de comparador máximo para lograr una SNR de 44dB (~7bits)) Suponer:

- ADC SAR de 8 bits.
- Señal de entrada de 500mVpp.
- Capacidad del DAC = 100fF.
- T = 300K.
- $k = 1.38065 \times 10^{-23} \text{ J K}^{-1}$



ADC Course

ADC SAR: Fuentes de ruido - Ruido kT/C

Ruido térmico (V²/Hz) de una resistencia:

$$S_v(f) = 4kTR, \quad f \ge 0$$




Transferencia entrada/salida:

$$\frac{V_{out}}{V_R}(s) = \frac{1}{RCs + 1}$$

Ruido térmico (V²/Hz) de salida:

$$S_{out}(f) = S_v(f) \left| \frac{V_{out}}{V_R} (j\omega) \right|^2$$

Ruido térmico (V²) de un circuito RC;



= kT/C

Integrando en todo el espectro:

$$P_{n,out} = \int_0^\infty \frac{4kTR}{4\pi^2 R^2 C^2 f^2 + 1} dj$$

Luego,

$$P_{n,out} = \frac{2kT}{\pi C} \tan^{-1} u \Big|_{u=0}^{u=\infty}$$

$$=\frac{kT}{C}$$

$$tan^{-1}(inf) = \frac{1}{2} \pi$$

 $tan^{-1}(0) = 0$

ADC Course


Índice

- Conversor analógico digital
- Teorema del muestreo
- Error de cuantización
- No idealidades
 - Error de offset y ganancia
 - Error de DNL e INL
- Métricas de un ADC:
 - Voltaje de entrada
 - > Resolución
 - > SNR, SNDR, ENOB y SFDR
 - > Figura de Mérito Walden
- Arquitecturas
 - > ADC Flash
 - > ADC Pipeline
 - > ADC SAR

- ADC SAR
 - Algoritmo
 - Bloques básicos
 - Diagrama temporal
 - > Fuentes de ruido
- ADC de tiempo entrelazado (TI-ADC)
- Cálculo de FFT


ADCs de tiempo entrelazado

- Un ADC de tiempo entrelazado (TI-ADC) es una arquitectura en la que se utilizan varios ADCs en paralelo para aumentar la velocidad de conversión
- En un TI-ADC, cada sub-ADC digitaliza una señal de entrada que se encuentra retrasada en el tiempo con respecto a las señales de entrada de los otros conversores
- El sistema completo actúa como un solo conversor de frecuencia fs = M x f_{ADC}, donde f_{ADC} es la frecuencia de cada conversor y M es la cantidad de conversores paralelizados




ADCs de tiempo entrelazado

- La ventaja de esta arquitectura es que se pueden aumentar las tasas de conversión sin comprometer la precisión de la conversión.
- Sin embargo, el diseño de un TI-ADC requiere una sincronización precisa de las señales de reloj de cada sub-ADC para asegurar una conversión adecuada.
 - Mayor complejidad
- Por otro lado, los desapareamientos entre los sub-ADCs generan una disminución en el desempeño de la conversión.




ADCs de tiempo entrelazado

Time Interleaved ADC



Entrelazado directo




- Todos los conversores paralelizados están conectados al mismo nodo
- Gran capacidad de entrada
- Es una buena opción cuando la cantidad de conversores paralelizados es baja (N<8)

Entrelazado jerarquico

N=number of sub-A/Ds L=number of front-end SHAs, K=number of rank-2 branches,


N=L•K




- Se introduce 2 o más jerarquías de muestreo
- Reduce las capacidades de entrada y la complejidad del sincronismo
- Es una buena opción cuando la cantidad de conversores paralelizados es alta (N>8)

- Errores típicos en TI-ADC: Mismatches de ganancia, offset, tiempo de muestreo, etc
- Los armónicos debidos a desapareamientos de offset aparecen cada fs/M, no son dependientes de la señal de entrada. ¿Por qué?


Notar que fs/M es la frecuencia del sub-ADC




 Los armónicos debidos a mismatches de ganancia y sampling time aparecen cada fs/M +/- fin, es decir, a los "costados" de los armónicos de offset. Son dependientes de la frecuencia de entrada ya que f_{IN} "modula" dichos errores.




Los armónicos debidos a mismatches de ganancia y sampling time aparecen cada fs/M +/- fin, es decir, a los "costados" de los armónicos de offset. Son dependientes de la frecuencia de entrada ya que f_{IN} "modula" dichos errores.



 Pregunta: Cómo me puedo dar cuenta si un determinado armónico es por mismatch de ganancia o tiempo de muestreo?







Índice

- Conversor analógico digital
- Teorema del muestreo
- Error de cuantización
- No idealidades
 - Error de offset y ganancia
 - Error de DNL e INL
- Métricas de un ADC:
 - Voltaje de entrada
 - Resolución
 - ➣ SNR, SNDR, ENOB y SFDR
 - > Figura de Mérito Walden
- Arquitecturas
 - > ADC Flash
 - > ADC Pipeline
 - > ADC SAR


- ADC SAR
 - Algoritmo
 - Bloques básicos
 - Diagrama temporal
 - > Fuentes de ruido
- ADC de tiempo entrelazado (TI-ADC)
- Cálculo de FFT

- La transformada de fourier nos da información sobre la componentes espectrales de un señal
- Una FFT toma un bloque de N muestras y produce un conjur to ge N bins de frecuencias
- El bin k representa a la señal de frecuencia k * fs/N





- La FFT computa la repetición periódica de la señal de entrada
- Una señal de entrada que no tiene un número entero de ciclos, genera una discontinuidad en su repetición periódica
- La discontinuidad es como una componente de señal de alta frecuencia
- La potencia de la señal se esparce a través del espectro, generando <u>spectral leakage</u>



ADC Course 50

0.2

Frequency [f/fs]

0.3


0.4

0.1

- Existen 2 formas de asegurar un correcto cómputo de la FFT:
 - Señal de entrada con un número entero de ciclos
 - Ventaneo de la señal de entrada
- Para el primer caso, se modifica la frecuencia de la señal de entrada
- Ya que existen N bins separados cada fs/N, la frecuencia de entrada debe "caer" totalmente dentro de un bin. Es decir, fin = k * fs/N
 - Donde k es un valor entero entre 0 y N. Luego, si queremos setear la fin en un valor particular, podemos calcular k como: k = round(fin approx * N/fs)


```
N = 100;
cycles = 9;
fs = 1000;
fx = fs*cycles/N;
```

 Usable test frequencies are limited to a multiple of f_s/N



```
fs ----> N
fin_approx ----> k
```


- El spectral leakage se puede atenuar mediante el ventaneo de la señal de entrada
- El ventaneo fuerza a 0 tanto el comienzo como el final de la señal, por lo tanto al repetirse dicha señal, siempre será periódica
- Si bien se pierde un poco de precisión con respecto a la FFT ideal, se elimina la dependencia con la frecuencia de la señal de entrada
- Existen diferentes ventanas: Barlett, Blackman, Flat top, Hanning, Hamming, Kaiser-Bessel, Tukey, etc



• Comparación entre una FFT con spectral leakage sin ventaneo y aplicando una ventana Hanning.

```
N = 100;
fs = 1000;
fx = 101;
A = 1;

x = A*cos(2*pi*fx/fs*[0:N-1]);
s = abs(fft(x));
x1 = x.*hann(N);
s1 = abs(fft(x1));
```



FIN ¿Preguntas?