
Clase 4: Gate Drivers

Gestión de Energia en Cl Matías Bulacio

Universidad de Buenos Aires Facultad de Ingeniería 1er Cuatrimestre 2025




GATE DRIVERS - DIAGRAMA EN BLOQUES







GATE DRIVERS – CONFIGURACIONES DE ETAPA DE POTENCIA



.UBAfiuba


GATE DRIVERS – TRANSISTORES DE POTENCIA







GATE DRIVERS - DISEÑO DE HALF-BRIDGE




- □ Como especificación se tiene RDSON < 250m Ω @VBAT=12V (relacionado principalmente a las pérdidas por conducción).
- ☐ El dispositivo tiene que operar dentro de su zona de operación segura (SOA por sus siglas en inglés).
- ☐ El rango de VBAT es: 6V<VBAT<18V

- Diseñar W/L para cumplir RDSON (en todas las condiciones de operación, PVT).
- El transistor opera en triodo => W/L y VGS determinan la RDSON (usar L=Lmin).
- DM (Design manual) especifica Rsp o RW (@L=Lmin, T=25°C y VGS=VGSref).

$$R_{sp} = R_{DSON}.W.HP \Rightarrow W = \frac{R_{sp}}{R_{DSON}.HP}$$

$$R_W = R_{DSON}.W \Rightarrow W = \frac{R_W}{R_{DSON}}$$





GATE DRIVERS - DISEÑO DE HALF-BRIDGE

DIMENSIONAMIENTO DEL TRANSISTOR DE POTENCIA


En la práctica para cumplir con la especificación de RDSON hay que tener en cuenta la influencia de la resistencia de la metalización y los bond wires. En el ejercicio se desprecia por simplicidad.

Del "Design Manual" (DM) tenemos que RW = 11.8 ohm-mm para el dispositivo seleccionado.

$$\Rightarrow W = \frac{R_W}{R_{DSON}} = \frac{11.8\Omega mm}{250m\Omega} = 47.2mm$$

$$\Rightarrow$$
 AREA = W.HP = 47.2mm * 0.00209mm = 0.0987mm²

En el dimensionamiento hay un compromiso entre RDSON y AREA y capacidad del gate.





GATE DRIVERS — DISEÑO DE HALF-BRIDGE DEPENDENCIA DE RDSON CON T Y VGS

- El DM da Rsp o RW a 25°C y VGS=VGSref.
- Si el DM provee datos de coeficiente de temperatura, se puede recalcular el peor caso como:

$$\Rightarrow R_{sp,w@T} = R_{sp,w@25^{\circ}C} + TC_{1}.(T - 25^{\circ}C) + TC_{2}.(T - 25^{\circ}C)^{2}$$

Para el dispositivo del ejemplo $TC_1 = 0.059 \frac{\Omega}{\circ C}$

$$TC_1 = 0.059 \frac{\Omega}{^{\circ}C}$$

Por lo que si tenemos que cumplir la especificación hasta 175°C.

$$\Rightarrow R_{w@175^{\circ}C} = R_{w@25^{\circ}C} + TC_1. (175^{\circ}C - 25^{\circ}C) = 20.65\Omega mm$$

Si el DM brinda el dato de factor de corrección por VGS (FGS), se puede volver a recalcular el peor caso:

$$\Rightarrow R_{sp,w} = F_{GS}.R_{sp,w-ref}$$

VGS (V)	FGS
1.35	1.62
2.1	1.24
2.85	1.09
3.6	1.00

Suponiendo que el máximo VGS garantizado en PVT es 2.85V.

$$\Rightarrow R_{sp,w} = F_{GS}.R_{sp,w-ref} = 1.09 * 20.65\Omega mm = 22.51\Omega mm$$

$$\Rightarrow W = \frac{R_W}{R_{DSON}} = \frac{22.51\Omega mm}{250m\Omega} = 90mm$$

$$\Rightarrow AREA = W.HP = 90mm * 0.00209mm = 0.188mm^2$$

Casi el doble del área estimada en condición nominal!!!



GATE DRIVERS – CARACTERIZACIÓN DEL TRANSISTOR DE POTENCIA CAPACIDAD Y CARGA DEL GATE

En las hojas de datos de los fabricantes en general se da Ciss, Coss y Crss. Cgs, Cgd y Cds se pueden derivar a partir de:

1.
$$C_{iss} = C_{GS} + C_{GD}$$

2.
$$C_{oss} = C_{GD} + C_{DS}$$

3.
$$C_{rss} = C_{GD}$$





Fig 13a. Basic Gate Charge Waveform



Test bench para caracterizar las capacidades del transistor.




Fig 13b. Gate Charge Test Circuit





Fig 6. Typical Gate Charge Vs. Gate-to-Source Voltage

- Cuando el switch está prendido el transistor se apaga y la corriente ILOAD circula por el diodo.
- Cuando se apaga el switch, la corriente IDRV carga las capacidades del transistor y este comienza a conducir la corriente ILOAD.




GATE DRIVERS - CARACTERIZACIÓN DEL TRANSISTOR DE POTENCIA

CARACTERIZACIÓN POR SIMULACIÓN DE LA CAPACIDAD Y CARGA DEL GATE






GATE DRIVERS — CARACTERIZACIÓN DEL TRANSISTOR DE POTENCIA CARACTERIZACIÓN POR SIMULACIÓN DEL REVERSE RECOVERY CHARGE






GATE DRIVERS – CONMUTACIÓN CARGA INDUCTIVA DIAGRAMA DE TIEMPO



GATE DRIVER: PERDIDAS



Perdidas totales:

$$P_{loss} = P_{sw} + P_{cond} + P_{gate}$$

Perdidas en el gate driver por cargardescargar la capacidad de gate:

$$P_{gate} = f_{sw} * C_{gate} * V_{drv}^2 = f_{sw} * Q_{gate} * V_{drv}$$

Perdidas por conducción:

$$P_{cond} = I_D^2 * R_{DSon} * D$$

Perdidas por conmutación:

$$P_{SW} = 0.5 * V_{DS} * I_D * f_{SW} * t_{SW}$$

Ejemplo: Vdrv=8V, Vth=2V, ID=0.5A, RDSon=0.5ohm, VDS=12V, tsw=100ns, fsw=500kHz, Qgate=30nC, D=0.5

Ploss = Psw + Pcond + Pgate = 150mW + 62.5mW + 120mW = 332.5mW

Luego hay más pérdidas como por ejemplo las perdidas por conducción del diodo del body (parásito en cualquier MOS), por reverse recovery del diodo del body y pérdidas en la capacidades parásitas de salida en el nodo de conmutación.

GATE DRIVER: EJEMPLO PÉRDIDAS HALF BRIDGE

Perdidas totales incluyendo pérdidas adicionales (Ejemplo real Motor Driver):

- VBAT=12V / ILOAD=2A
- VDRV=5V / fsw=33.33kHz / D=0.733
- RDS=75m Ω / Qgate=1.375nC / Qrr=9.65nC

$$P_{loss} = P_{sw} + P_{cond} + P_{gate} + P_{bd} + P_{rr}$$

Perdidas por conducción:

$$P_{condHS} = I_{LOAD}^2 * R_{DSon} * D = 220mW$$

$$P_{condLS} = I_{LOAD}^2 * R_{DSon} * (1 - D) = 80.1 mW$$

Perdidas por conducción del body diode:

$$P_{bd} = I_{LOAD} * V_{fd} * f_{sw} * (t_{deadrise} + t_{deadfall}) = 17mW$$
 Perdidas por reverse recovery:

ILOAD[A]

$$P_{OUT} = V_{BAT} * I_{LOAD} * D = 17.592W$$

$$P_{loss} = P_{condHS} + P_{condLS} + P_{sw} + P_{gate} + P_{rr} + P_{bd} = 341.2mW$$

$$\eta = \frac{P_{OUT}}{P_{OUT} + P_{loss}} = 98.1\%$$




$$P_{gate} = f_{sw} * Q_{gate} * V_{drv} = 0.23mW$$

Perdidas por conmutación:


$$P_{sw} = 0.5 * V_{DS} * I_D * f_{sw} * (t_{sw_rise} + t_{sw_fall}) = 20mW$$

$$P_{rr} = Q_{rr} * V_{BAT} * f_{sw} = 3.85mW$$





GATE DRIVER: CONMUTACIÓN CARGA INDUCTIVA



- Vdrv es la tensión gate-source para el transistor de potencia y se elige para tener cierta Rdson.
- Rdrv es la resistencia de pull-up/pull-down equivalente del gate driver.
- La corriente pico entregada al gate está definida por Vdrv y Rdrv.
- La inductancia parásita en el gate reduce la velocidad y puede producir encendido del MOS por dv/dt.

Entonces se puede seleccionar la corriente de driving (o equivalentemente la resistencia de driving) en función del tiempo de conmutación requerido.


$$I_{drv,plateau} = C_{GD} \frac{\Delta V_{GD}}{t_{sw}} = \frac{\Delta Q_{GD}}{450}$$

Ejemplo: Cgd= 30pF, Vgd=12V, tsw=90ns

$$I_{drv,plateau} = 30pF \frac{12V}{90ns} = 4mA$$



GATE DRIVER: ENCENDIDO DEL TRANSISTOR DE POTENCIA POR DV/DT



Rdrv ≤ 6Ω

En paralelo con el driver se suele conectar una resistencia de pull down entre el gate y el source del transistor de potencia para asegurar que este se mantenga apagado. La contra es mayor consumo DC para el driver.




GATE DRIVER: SELECCIÓN DEL CAPACITOR DE BOOTSTRAP

En cada ciclo de conmutación Cboot provee:

- La carga total Qgate para prender el transistor alto.
- La carga de reverse recovery del diodo de Bootstrap Dboot.
- La corriente de leakage del diodo de Bootstrap Dboot.
- La corriente que consume el driver del transistor alto.
- La corriente de leakage gate-source del transistor alto.

$$\begin{vmatrix} C_{boot} \geq \frac{Q_{gate} + Q_{rr} + \frac{I_{boot}}{f_{sw}}}{\Delta V_{boot}} \end{vmatrix}$$




Ejemplo: Qgate=10nC, Qrr=1nC, Iboot=500uA, deltaVboot=0.1V, fsw=500kHz

Cboot ≥ 120nF



GATE DRIVERS - TIEMPO MUERTO (DEAD TIME)




- Primero se apaga un FET y luego se prende el otro FET con un tiempo muerto entre apagado de uno y encendido del otro.
- La idea es evitar conducción simultánea para minimizar las pérdidas y que en el peor caso puede dañar la etapa de potencia.
- El tiempo muerto óptimo depende del punto de operación (Vin, carga, etc). Existen distintas opciones de implementación:
 - Delay constante (con posibilidad de ajuste, trimming).
 - Delay adaptivo: Sensando el apagado de un FET para luego prender el otro FET.
 - Delay predictivo: Control ciclo a ciclo, complejo de implementar.



GATE DRIVERS - TIEMPO MUERTO (DEAD TIME)

Dos opciones de implementación para tiempo muerto con delay constante.




- Seleccionar tiempo muerto para el peor caso.
- Ajuste (trimming) del delay:
 - Largo de la cadena de inversores.
 - Si el delay se implementa con un capacitor cargado por una fuente de corriente, se puede ajustar la corriente de carga.






EJEMPLO DE DISEÑO DE GATE DRIVER PARA BUCK

- El transistor a usar es el IRFZ44N (modelo disponible en Ltspice).
- Usar librería switching (Power Electronics University of Colorado).
- Tensión nominal de la batería es 12V.
- Diseñar el HS driver para tener 150mV/ns de slew rate en el nodo switching. @1A, fsw=100kHz.
- Diseñar el LS driver para evitar auto-encendido del transistor bajo.
- Seleccionar un dead time adecuado.






GATE DRIVERS - LOW SIDE DRIVER



- El level shifter adapta la señal de control en el dominio de VDD al dominio de VDRV.
- Si el transistor de potencia es relativamente pequeño (baja CGATE) se podría usar una sola etapa para el gate driver.
- Para transistores de potencia más grandes (alta CGATE) se usan varias etapas en cascada.



GATE DRIVERS - HIGH SIDE DRIVER




Tipo 1: Driver flotante

Tipo 2: Driver referenciado a GND.

- Tipo 1: El NMOS necesita suficiente overdrive, Vhigh = Vbat + Vgs
- Tipo 2: Se usa generalmente en diseños de baja tensión.
- Vhigh se genera mediante un charge pump, un boost, Bootstrap, etc.



GATE DRIVERS - HIGH SIDE DRIVER (TIPO 1)




- Driver: Se usan transistores de baja tensión, incluso para altas tensiones de batería.
- Rpu: Compromiso entre velocidad y consumo (Valor típico ronda los $100k\Omega$).
- Los diodos se usan para limitar la tensión de Rpu y el VGS del driver.



GATE DRIVER – DISEÑO DEL DRIVER EN CASCADA PARA OPT **VELOCIDAD**

Optimización de la velocidad: Se usan n etapas que van incrementando la capacidad del driver (W/L) por un factor de α .



Elegir $\alpha = 3...6$ (mayor al numero de Euler e) => Calcular n

Ejemplo: CL = 240fF, CG=6.91fF, tapd=100ps

$$t_{directo} = 3.5 ns$$
, si elijo $\alpha = 3 => n = \frac{\ln \frac{c_L}{c_G}}{\ln \alpha} = 3.23 \approx 3 => t_{cascada} = n\alpha t_{apd} = 900 ps$ si elijo $\alpha = 6 => n = \frac{\ln \frac{c_L}{c_G}}{\ln \alpha} = 1.97 \approx 2 => t_{cascada} = n\alpha t_{apd} = 1.2 ns$

