# Sistema d'Entrades i Sortides

# Els Interfícies d'Entrada/Sortida els podem dividir en dos parts:

- CIRCUIT D'INTERFÍCIE (HARDWARE):
  - Adapten nivells de senyal entre dispositius.
  - Sincronitzen les transferències entre el sistema de busos del computador i les connexions dels perifèrics.
- PROGRAMES D'INTERFÍCIE (SOFTWARE)\*, 2 funcions:
  - Inicialització de la interfície d'E/S. Habitualment consisteix en programar registres de control i llegir registres de status.
  - Controlar les transferències d'informació (comunicació).

<sup>\*</sup>Això és el que normalment anomenem *drivers*.



#### Interfície d'E/S Genèric

#### Qualsevol Interfície d'Entrada/Sortida el podrem descriure com el següent

RDS (Registre de Dades de Sortida)


RDE (Registre de Dades d'Entrada)

**RCD** (Registre de Control de Perifèric)

RSD (Registre de Status de Perifèric)

Zona d'interfície amb el Perifèric, depèn del perifèric al que connectem

# BUS del PROCESSADOR



# Exemple d'un Interfície d'Impressora

#### INTERFICIE HARDWARE

RDE: No hi ha. L'impressora és un dispositiu de sortida.

RDS: Port de 8 bits, on el sistema escriu el codi ASCII del caràcter que vol imprimir.


#### RSD:

- Bit Select: Indica impressora activa.
- •Bit PE: Paper Empty.
- •Bit Busy: Indica impressora ocupada
- Bit Ack: Indica que la impressora ha rebut la informació.

#### RCD:

- Bit Reset: Quan s'activa es inicialitza la impressora.
- Bit Strobe: Informa a la impressora que té una dada per imprimir.

#### **BUS del PROCESSADOR**




#### **IMPRESSORA**

#### Zona d'interfície amb el Perifèric:

- Bus de 8 dades de sortida.
- Línia d'entrada de BUSY.
- Línia d'entrada ACK.
- Línies d'entrada PE i Select.
- Línia de sortida de STROBE.
- Línia de sortida de Reset.





#### Mètodes d'Entrada/Sortida

Es solen distingir 3 tècniques d'entrada/sortida (E/S):

- 1. E/S mitjançant Programa.
- 2. E/S amb Interrupcions.
- 3. E/S mitjançant Accés Directe a Memòria (DMA).

I els criteris que s'han de tenir en compte per triar quina/es és/són més adient/s són:

- Temps Disponible de CPU.
- Urgència amb la que el perifèric s'ha de comunicar.
- Velocitat de Transferència.

# E/S per Programa

- És el programa qui pren la iniciativa de realitzar una transferència d'E/S.
- Es diu que les operacions d'E/S es fan de forma SÍNCRONA amb l'execució del programa.
- Es solen escriure unes funcions que crida el programa de forma seqüencial a l'execució. Habitualment compren 2 parts:
  - 1. Inicialització del interfície (escriptura de registres de control i lectura de registres de *status*).
  - 2. Realització de la transferència de dades. A més de escriure/llegir dades a registres RDS/RDE o *buffers*, molts cops també s'han de gestionar registres de control i *status*).

Avantatges	Inconvenients
Senzill	Pèrdua de temps de la CPU
Econòmic	Lent a l'hora d'atendre una petició de transferència

# E/S per Interrupció

- Es el perifèric qui pren la iniciativa de realitzar una transferència d'E/S.
   Per fer això, el interfície d'E/S del perifèric ha d'activar un senyal de la CPU de petició d'Interrupció (INT).
- Es diu que les operacions d'E/S es fan de forma ASÍNCRONA amb l'execució del programa.
- Igual que abans, hem d'escriure funcions per Inicialitzar i per fer les Transferències. La diferència està en que ara la crida a la funció de transferència la fa el perifèric.

Avantatges	Inconvenients
Ràpid a l'hora d'atendre una petició de transferència.	Necessita hardware addicional.
La CPU no ha de perdre temps explorant perifèrics.	

# E/S per Interrupció

Seqüència típica d'una petició d'interrupció:

El processador habitualment estarà executant programes.

**CPU** 

- INT ← Quan el perifèric necessita ser atès, es a dir fer transferència de dades, el seu interfície d'E/S activa el senyal de petició d'interrupció del processador.
  - Si s'accepta la petició d'interrupció, llavors:
    - 1. Es finalitza el que està fent (instrucció, cicle de bus...).
    - 2. Guarda a la pila la posició del Comptador de Programa (PC) i el registre de status.
    - 3. Executa la rutina d'atenció a la interrupció (IHR\*).
    - 4. Retorna al punt en que havia deixat l'execució del programa (PC i status).

\*IHR: Interrupt Handle Routine. També es diu ISR, Interrupt Service Routine.

#### E/S per Interrupció

#### Exemple d'un interfície per a un Teclat

RDS: Aquí no fa falta, no el posarem.


RDE: S'escriurà aquí el codi de tecla de al tecla que hem pitjat.

RSD: Serà un bit que s'activa quan pitgem una tecla i que servirà per demanar interrupció al processador

RCD: Només un bit, el farem servir per esborrar el de Status de petició d'interrupció.

Quan pitgem una tecla, el seu codi es fica al registre RDE, mitjançant la lògica d'interfície entre el teclat i el interfície d'E/S. A més, s'activa el bit de petició d'interrupció a RSD.

Si la CPU accepta l'interrupció, executarà la ISR associada que llegirà el codi de RDE. També a d'escriure a RCD el bit permet desactiva el bit de petició d'interrupció de RSD.







# Interrupcions Múltiples

Una situació molt habitual serà que a un ordinador tinguem més d'una font d'interrupció. Sens plantegen llavors diversos "problemes":

- Si el número d'entrades de petició d'interrupció del processador és menor que el de dispositius que poden demanar, tenim un problema de hardware. El processador ha de saber quin dispositiu li demana la interrupció per executar la IHR<sub>i</sub> corresponent.
- Quan dos o més dispositius demanin interrupció, s'ha d'establir algun sistema de prioritats.




Interrupcions Múltiples: Reconeixement per Sondeig (Polling)



Mitjançant una porta OR fem que totes les sortides de petició d'interrupció dels diferents interfícies d'E/S dels perifèrics, vagin a l'entrada d'interrupció del processador. Un cop es genera una interrupció per part de qualsevol del interfícies, la ISR inicial ha de detectar quin ha estat el interfície que ha demanat la interrupció.


# Interrupcions Múltiples: Reconeixement per Sondeig (*Polling*)



# Interrupcions Múltiples: Solucions Hardware

Aquestes solucions es basen en que la identificació de la font d'interrupció, i moltes vegades les prioritats i emmascaraments, es fa per hardware.


- Cada dispositiu que pot generar interrupcions té asociat un identificador, anomenat Vector d'Interrupcions, que ha de proporcionar al processador quan li demana una interrupció.
- Cada vector d'interrupció té asociada una posició a una taula on es guarden les adreces de les rutines d'atenció a les interrupcions (IHR<sub>i</sub>).



Interrupcions Múltiples: Solucions Hardware

Es solen dividir en dos tipus:


- 1. Vectoritzades: És la interfície, o un controlador d'interrupcions extern, el que proporciona el vector d'interrupció.
- 2. Autovectoritzades: El processador té incorporat un controlador d'interrupcions que proporciona el vector d'interrupció.



# Controlador d'Interrupcions


Les funcions dels sistemes que tenen Controlador d'Interrupcions són:

- Generar el Vector d'Interrupció per a cada font.
- Gestionar les Prioritats de cada font d'interrupció.
- Gestionar l'habilitació/Inhabilitació (Emmascarament) de cada font d'Interrupció.
- Si és extern al processador, tenen varies entrades d'interrupció i només una sortida que és la que activarà el senyal d'interrupció del processador.




Aquests procecessdors de Intel, només tenen una entrada d'Interrupció (INT#). Necessiten un controlador extern per gestionar les interrupcions


externes.



Peripheral Interrupt Controller (PIC8259) de Intel.




- IRR: Registra les entrades que demanen interrupció.
- 2. Mitjançant el IMR i el "Priority Resolver" es determina si s'accepta la interrupció per ser demanada al processador.
- 3. Si és així es registra al ISR.
- 4. A més, s'activarà el senyal de petició d'interrupció INT de la CPU i començarà el procés entre el PIC i la CPU per gestionar l'atenció de la interrupció.



Les línies CAS, i la SP<sub>n</sub>/EN<sub>n</sub> serveixen per connectar diversos PICs en mode cascada.

Connectant varis PIC en cascada podem ampliar el nombre d'entrades de petició d'interrupció. A l'exemple hem posat 3 PICs, el que ens permet tenir 22 entrades.




- 1. Un o més dispositius demanen interrupció
- 2. S'activen les entrades IRR del PIC mestre a partir dels esclaus (o del dispositiu)
- 3. El PIC mestre activa INT la CPU
- 4. La CPU activa INTA per indicar que accepta la interrupció
- 5. El PIC mestre indica a CAS0-2 el codi de l'esclau al que li reconeix la petició
- 6. La CPU envia el segon INTA
- 7. El PIC esclau/mestre posa al bus de dades el vector d'interrupció
- 8. La CPU llegeix el vector d'interrupció i el converteix a vector d'adreça (x4)
  - 9. La CPU executa la IHR....

El sistema d'Excepcions (Interrupcions) d'aquest processador el podem dividir en 4 grups, en funció de quan "es fa cas" a la petició d'Excepció (interrupció):

- 1. Al final del Cicle de Rellotge:
  - RESET.
  - ADDRESS ERROR.
  - BUS ERROR.
- 2. Al final del Cicle d'Instrucció:
  - Excepció de Traça.
  - Interrupció Externa.
- 3. Al final del Cicle de Bus:
  - Instrucció II-legal.
  - Violació de Privilegi.
- 4. Durant el Cicle d'Instrucció:
  - TRAP #n.
  - TRAPV.
  - CHK.
  - Divisió per 0.



				Ado	Iress	/	Vector	
				(Dec)	(Hex)		Number	
	lress		Vector	60	03C	Uninitialized interrupt vector	15	
Dec)	(Hex) 000	Reset (initial SSP)	number 0	64 95	04C 05F	(Unassigned, reserved)	16 :	
4	004	Reset (initial PC)		96	060	Spurious interrupt	24	
8	008	Bus error	2	001	064	Level 1 interrupt auto-vector	25	
12	00C	Address error	3	104	068	Level 2 interrupt auto-vector	26	Six
16	010	Illegal instruction	4	108	06C	Level 3 interrupt auto-vector	27	external maskable
20	014	Zero divide	5	112	070	Level 4 interrupt auto-vector	28	autovectored
24	018	CHK instruction	6	116	074	Level 5 interrupt auto-vector	29	(VPA)
28	01C	TRAPV instruction	7	120	078	Level 6 interrupt auto-vector	30	External
32	020	Privilege violation	8	124	07C	Level 7 interrupt auto-vector	31	nonmaskable
36	024	Trace	9	128	080	16 TRAP instruction vectors	32	(autovectored)
40	028	Line 1010 emulator	10	:	:	16 TRAP instruction vectors	] :	
44	02C	Line 1111 emulator	11	191	0BF		47	
48 52 56	030 034 038	(Unassigned, reserved)	12 13 14	192 : 255	0C0 : 0FF	(Unassigned, reserved)	48 :	
	5738	16 bits	- atob	256 : 1023	100	192 User interrupt vectors (vectored interrupt jump table)	$ \begin{array}{ccc}  & 64 \\  & \vdots \\  & 255 \end{array} $	External maskable vectored (DTACK#)
						16 bits		(DIACKII)



- 1. El procés es dispara quan es produeix un event Extern o Intern.
- 2. El processador copia internament el registre de status (SR) a un registre temporal.
- 3. El processador passa a l'estat Supervisor (S=1 a SR).
- 4. Si l'excepció és interna el processador genera el # de vector d'interrupció internament i es salta al pas 9.
- Si l'excepció és BERR, s'acaba el cicle de bus i es genera el # de vector d'interrupció 2 i es salta al pas 9.
- 6. Si l'excepció és una interrupció externa:
  - a. A SR es posa el nivell de prioritat de la interrupció.
  - b. Es comença un cicle de BUS denominat INTA (FC0-FC2=111).
  - c. Als pins A1-A2-A3 del bus d'adreces es col·loca la interrupció acceptada.
- 7. Si s'ha activat l'entrada VPA#, el processador genera el # de vector d'interrupció a partir de les entrades IPL0, IPL1, IPL2. I es genera el "Vector Address"=60+4\*IPL<sub>i</sub> (Autovectorització) i es salta al pas 10.
- 8. Si s'ha activat l'entrada DTACK#, el processador llegeix el # de vector d'interrupció del bus de dades (D0-D7).
- 9. Es genera el "Vector Address"=# vector d'interrupció\*4.
- 10. Es guarda el "context" del processador (PC i SR) a la pila del Supervisor.
- 11. Es llegeix el contingut del "Vector Address" i es fica al PC per executar la IHR<sub>i</sub> corresponent. PC=@ Vector Address.
- 12. Quan s'acabi la IHR<sub>i</sub>, amb una instrucció IRET, es torna al punt on s'estava quan es va generar l'excepció.

# DMA (Direct Memory Access): Introducció

Suposem que volem transferir un bloc de dades de Memòria a un perifèric. Per exemple per imprimir un document, desar-les al disc dur... Els processadors acostumen a tenir instruccions que faciliten aquestes tasques. Veiem l'exemple d'un Motorola 68000:

ı	NSTRUCCIÓ	QUE FA	Cicles de rellotge		
MOVE	#N,D0	Nombre de dades a transferir a D0.	Aquestes són d'inicialització, i		
MOVE #Buffer,A0		Adreça d'on es troben les dades a memòria a A0.	només s'executen una vegada.  Per tant, noo és molt		
MOVE	#Port,A1	Adreça del port del perifèric.	important el que triguin		
Bucle:					
MOVE.W	(A0)+,A1	Transfereix una dada al port i apunta a la següent.	8 Tc		
DBF	D0,Bucle	Decrementa D0 i salta a bucle si no és = a 0.	10 Tc		

Si comptem el cicles de rellotge de cada bucle (que transfereix una paraula) tenim que són 18 cicles de rellotge, que haurem de multiplicar per N paraules que volem transferir per calcular el temps total.

Les tècniques d'Accés Directe a Memòria (DMA) permeten transferir una paraula en 2 cicles, o fins i tot en només 1 cicle, de rellotge.

# DMA (Direct Memory Access): Introducció

Per fer transferències DMA es necessita un hardware específic, en concret un Controlador d'Accés Directe a Memòria (CDMA).

- •El CDMA és un dispositiu Mestre (Master) i per tant té capacitat per gestionar els busos del sistema, direccionant tant la memòria principal com els interfícies d'E/S.
- •Abans de qualsevol transferència DMA el processador ha d'inicialitzar el CDMA, de forma semblant a la primera part del programa anterior:
  - ✓ Nombre de dades a transferir.
  - ✓ Origen de les dades (Bloc de Memòria o Perifèric).
  - ✓ Destí de les dades (Zona de Memòria o Perifèric).
- •Un cop inicialitzat el CDMA, aquest pot demanar el començament de les transferències per exemple demanant una interrupció al processador quan el perifèric estigui llest o li demani.
- A partir d'aquí, s'ha de posar d'acord amb el processador per a compartir els busos.

#### Protocols de Gestió de Bus durant les Transferències DMA

Degut a que tant el Processador com el Controlador de DMA han de fer us dels busos, s'han d'establir protocols per gestionar l'ús d'aquests busos entre ells. Hi ha diferents protocols:

- 1. ATURADA DEL PROCESSADOR.
- 2. ROBAMENT DE CICLE.
- 3. BUS COMPARTIT.

De fet, aquest potser un altre paràmetre que ha de programar el processador quan inicialitzar el CDMA per fer les transferències (a més del número de dades, origen i destí).

Protocol DMA: ATURADA DEL PROCESSADOR



Instruc.N

Transferència DMA completa


Instruc.N+1

El mètode d'**Aturada del Processador** és el més senzill i habitual, consisteix en que durant les transferències de DMA el processador para la seva activitat i deixa que el Controlador de DMA gestioni els busos durant tota la transferència.

Avantatge: Les transferències DMA es fan el més ràpid possible.


**Inconvenient**: El processador para la seva activitat.

BARCELONA



Avantatge: Es continua executant el programa i es fan les transferències.

Inconvenient: No fem la transferència del DMA a màxima velocitat, ni tampoc l'execució del programa.



A aquest mètode, el processador no para l'execució del programa. Durant l'execució de cada instrucció poden haver cicles de rellotge en que no es faci servir els busos, aquests cicles són els que fa servir el DMA per fer les transferències.

Avantatge: No es perd temps d'execució de programa.


Inconvenient: No fem les transferències DMA a màxima velocitat.

BARCELONA

#### Transferències DMA en 2 Cicles

Ex.: Transf. bloc de memòria a perifèric.

#### **BUS DE CONTROL**




- •Comencen les transferències quan el perifèric demana al CDMA que li "faci cas" (A), aquest demana al processador el control dels busos (B) i aquest li cedeix (C).
- •Per a cada dada que es transfereix, Cicle (1) el CDMA adreça de la memòria per llegir una dada que es guarda al CDMA; Cicle (2) el CDMA adreça el perifèric i li envia la dada. UNIVERSITATDE

BARCELONA

Transferències DMA en 1 Cicle

Ex.: Transferència bloc de memòria a perifèric.

#### **BUS DE CONTROL**



- •Comencen les transferències quan el perifèric demana al CDMA que li "faci cas" (A), aquest demana al processador el control dels busos (B) i aquest li cedeix (C).
- Per a cada dada que es transfereix, Cicle (1) el CDMA adreça la memòria per llegir una dada que va directament al perifèric a través del seu CANAL de DMA (DMA ACK).
   UNIVERSITATOR

  Estructura de Control d

# Comparació DMA en 1 Cicle i 2 Cicles

Tipus DMA	Avantatges	Inconvenients
1 Cicle	Només triga un cicle de rellotge de bus en fer una transferència.	<ul> <li>Només serveix quan l'origen o destí és un perifèric. No permet transferències entre zones de memòria.</li> <li>Es complica una miqueta més el hardware ja que s'han de gestinar canals de DMA.*</li> </ul>
2 Cicles	Pot fer Transferències de una zona de memòria a un altre zona de memòria.	Necessita 2 cicles de rellotge de bus per fer una transferència.

<sup>\*</sup> Els canals de DMA sorgeixen perquè la transferència de cada dada es fa només en un cicle. Hem de definir un origen i un destí, el bus d'adreces només pot especificar un d'ells, el que fa referència a la posició de memòria. Per activar el interfície d'E/S del perifèric definim uns senyals específics que gestiona el CDMA i que els activa directament. Qualsevol perifèric que pugui treballar amb DMA ha de tenir un canal DMA connectat al CDMA.

#### Sistema DMA dels MSP430F5xxx

Si mirem la Guia d'Usuari d'aquesta família de microcontroladors (*embedded microprocessor*) veurem que tenen les següents característiques:

- Fins a 8 canals de DMA.
- Configuració de les Prioritats dels canals de DMA.
- La transferència de cada dada necessita 2 cicles de rellotge.
- A cada transferència es pot enviar un Byte o una Paraula (configurable).
- Es poden transferir blocs de dades de fins a 65535 Bytes o Paraules.
- Hi ha 4 modes d'adreçament (veure pàgina següent).
- 3 modes de transferència:
  - 1. Single: Cada transferència DMA només envia una dada.
  - 2. Block: Es transfereix un bloc complert de dades i es para la CPU.
  - 3. Burst-Block: Es transfereix un bloc de dades però ara l'activitat de DMA i de la CPU està entrellaçada (protocol de robament de cicles). Cada 4 dades transferides s'executen dos cicles de rellotge de CPU. Es a dir que la CPU està funcionant al 20% de la seva velocitat màxima.

#### Sistema DMA dels MSP430F5xxx

#### 4 Modes d'adreçament:

ENTRADES/SORTIDES




Figure 7-2. DMA Addressing Modes

Les adreces fixes, habitualment són perifèrics.







Figure 68000 auto-vectored and vectored external interrupts [3].



# Controlador Accés Directe a Memòria (CDMA)



#### Exemple de Controlador a Accés Directe a Memòria (CDMA)





Diagrama de Blocs del CDMA d'Intel 8237A



#### Exemple de Controlador a Accés Directe a Memòria (CDMA)



Connexió del CDMA d'Intel 8237A a un sistema amb Processador Intel

