
# Introducció als Ordinadors: Capítol 2: REGISTRES DE LA CPU



# Registres

- Conjunt d'elements biestables governats per el mateix clock.
- •Un registre és una memòria d'alta velocitat i poca capacitat integrada en el processador que permet guardar temporalment i accedir a dades
- Sincronisme:
  - Latch: actiu per nivells (no pot utilitzar-se per operacions del tipus Rj <=f(Rj, Ri)</li>
  - Flip-Flop: actiu per flancs (edge-triggered)




n elements = n bits



### Registres

#### LATCH

- -Quan el senyal de rellotge està habilitat, l'entrada D passa a la sortida Q
- -Es fonamenta en un biestable SR, sincronitzat amb un senyal de rellotge



Clk	D	Q
0	0	Q
0	1	Q
1	0	0
1	1	1




### Registres


### Flip-flop actiu per flanc (edge-triggered)


Només permet els canvis durant el temps de transició del senyal de clk

- -elimina sorolls
- -elimina problemes de transicions en els flip-flops
- El canvi es produeix en la transició 0-1 (rise time) o 1-0 (fall time)



### Latch vs. Flip-Flop





#### Latch

- Actiu per nivells
- Útil per guardar
- No útil per Reg.Desplaçament
- Asincrònic
- No útil per: font i destí alhora


### Flip-Flop

- Actiu per canvis de nivells
- Útil per guardar
- Útil per Reg.Desplaçament
- sincrònic



### Nivell RTL (Register Transfer Level)

Disseny de sistemes digitals **sincrònics** Les operacions són **RTL** 



Indica funció combinacional. El valor és estable quan les 2 variables ho són (retard)



### Senyals sincrons d'habilitació i RESET

Introduïm un senyal d'habilitació (ENABLE) active high Introduïm un senyal de clear (RESET) active low


Hem de generar la funció que ens doni l'entrada D del flip flop en funció de les variables EN, /CLR i DI

La funció és:	EN /	CLR	DI	D	
D = /EN · /CLR·Q + EN·/CLR·DI	0	0	0	0	-
	0	0	1	0	
	0	1	0	Q	
	0	1	1	Q	
	1	0	0	0	
	1	0	1	0	
	1	1	0	0	
	1	1	1	1	




### **Estructura dels Registres**

# Funcionament correcte: governat per senyal d'habilitació



No aconsellable: habilitació actuant sobre el senyal de clk




#### Gated clock


- Retard
- •Pèrdua de sincronisme



### Sincronisme en Registres




Registre governat per senyal d'habilitació (ENA)






L'ESCRIPTURA és SÍNCRONA

La LECTURA és ASÍNCRONA








#### Lectura de REGISTRES


#### Conflictes de BUS



- L'escriptura està controlada per els senyals E<sub>i</sub>.
- Però si es vol llegir de dos registres i passar les dades a BUS es produeix un conflicte de BUS
- Cal controlar l'accés a BUS




### Multiplexat de les sortides dels registres (buffers-tristate)



Una alternativa és un MUX-n. Diferències de cost depenent del nombre de bits







El ensamblador actua sobre els registres. Per exemple...

SUB R1,R1,R1 ADDI R1, 27,R1 ADD R1,R0,R2


En SIMR R0 sempre conté un 0. Aquest registre no es pot modificar

. . .



### **RESET/CLEAR en Registres**

Generalment els flip-flops consten de RESET (CLEAR) asíncron







De la mateixa manera pot haver-hi senyal de PRESET

### Elementos de memoria

#### Entradas asíncronas de los biestables







Alguns cops és aconsellable usar un senyal de CLEAR sincrònic

1A

Reset sinc.

25

Ė

CLK

**ENA** 


/CLR

SORTIDA

25

### Power-On-Reset inicial

POWER-ON-RESET




Molts Microprocessadors porten incorporat el Power-On-Reset



В7


B7

### Registres de desplaçament



S0 i S1 són l'enable actuant al multiplexor

Selecció S1 S0	Operació		Senyals de Sortida Qn-1 Qn-2 Q1 Q0
0 0	Mantenir	HOLD	Qn-1 Qn-2 Q1 Q0
0 1	Despl. Dreta	SHR	DL Qn-1 Q2 Q1
1 0	Despl. Esqueri	ra SHL	Qn-2 Qn-3 Q0 DR
1 1	Càrrega	LOAD	Dn-1 Dn-2 D1 D0





Aplicació directa dels registres de desplaçament en ASM


Instruccions de l'estil:

ASR R1,R2

Aquesta instrucció desplaça 1 bit cap a la dreta en R1 i guarda el resultat en R2




### Funcionament del Registre de Desplaçament






# Conjunt de Registres (Register File)




# Conjunt de Registres de doble port

Dual-Port RF

Operacions  $R_i \leq R_j * R_k$ 




(a) Cel·la bàsica (CBD) doble port de lectura



Límits:

Àrea del CR creix aprox com el #ports<sup>2</sup>

Temps d'accés creix lineal. amb el #ports




Tenim dos tipus de registres:

 Registres de propòsit general:
 GPR (General Purpose Registers). Poden guardar qualsevol tipus de dada o adreça de memòria. Fonamentals en l'arquitectura Von Neumann, poden ser accessibles al programador o no.

Registres de propòsit específic:
 Guarden informació específica de l'estat del sistema. No són accessibles al programador (a nivell d'escriptura, però si a nivell de lectura)



Registres de propòsit general (ja vist)



Bus de sistema


Bus de sistema

- Registres específics
  - PC (Program Counter). Ens indica la posició de memòria on es troba la seguent instrucció a executar. És un punter que ens indica l'adreça de memòria de la instrucció, NO EL CONTINGUT
  - IR (instruccion Register). Registre de propòsit específic on es guarda el CONTINGUT de l'adreça de memòria on apuntava el PC

IR 01010101

PC

00100101





- Registres especifics (II)
  - ACC (Acumulador). És un registre on es guarda el resultat de qualsevol operació que realitza la ALU (Unitat Aritmètic-lògica)
     Pot ser explícit o implícit. En aquest darrer cas es fa servir com ACC un registre de propòsit general
  - STAT (Status Reg.). És el registre on s'indiquen les incidències que es tenen al fer una determinada operació


### Exemple:

El contingut del registre R1 és 010011 El contingut del registre R2 és 100110

Fem R1 + R2 
$$\rightarrow$$
 ACC  $<=$  R1+R2  $\rightarrow$  ACC = 111001 = -7d  $\rightarrow$  STAT  $=>$  N =1, OV = 0, C = 0, Z = 0




- Registres específics
  - SEQ (Sequenciador) S'encarrega de realitzar operacions de control (el veurem més endevant)
  - MAR (Memory Address Register) Registre de adreces de memòria.
    Es fa servir de buffer per anar a una determinada posició de programa. Es el valor que es carrega al bus d'adreces
  - MBR (Memory Buffer Register) Registre buffer de dades. Es un buffer de dades. Accedeix per tant al bus de dades i serveix per intercambiar dades entre memòria i CPU.








- Registres específics
  - SP (Stack Pointer) Registre que ens indica la posició de l'últim valor guardat a la PILA.






# Registres de la CPU: Exemple SiMR





# Registres de la CPU: Exemple Arquitectura ARM



# Registres de la CPU: Arquitectura IA-32



#### PENTIUM® PROCESSOR 75/90/100/120/133/150/166/200

