Tecnología de Computadores - Junio 2017	Grado:	Grupo:
Apellidos:	Nombre:	

1) Para un procesador MIPS monociclo las latencias asociadas a las distintas etapas del ciclo de instrucción son las que se muestran en la siguiente tabla:

IF	ID	EX	MEM	WB
200ps	150ps	125ps	250ps	125ps

- (a) ¿Cuál sería el tiempo de ciclo de reloj de una implementación monociclo del procesador?
- (b) ¿Cuál sería el tiempo de ciclo de reloj si se segmenta el cauce del procesador en esas 5 etapas?

En la implementación segmentada del procesador, <u>no</u> se ha implementado anticipación en el banco de registros (adelantamiento). Además, el HW del procesador se ha modificado de tal manera que la terminación (= carga del PC) tanto del salto condicional como del incondicional se realiza en la etapa ID.

(c) Para el siguiente código, que se ha numerado para vuestra conveniencia, marca las dependencias que dan lugar a riesgos en el cauce segmentado descrito con anterioridad, indicando de qué tipo son y el registro causante.

	Dependencias que dan lugar a riesgos:
1. add \$6, \$0, \$0 2. add \$10, \$0, \$0 3. et: lw \$12, 48(\$10) 4. lw \$13, 20(\$10) 5. sub \$14, \$13, \$12 6. add \$6, \$6, \$14 7. addi \$10, \$10, 4 8. bne \$10, \$15, et 9. sw \$8, 8(\$0)	

(d) Reescribe el código, primero introduciendo el menor número de NOPs para evitar los riesgos. Posteriormente, **si es posible**, reordena el código para reducir al mínimo el número de NOPs y que la ejecución del código siga siendo correcta. Especifica para cada código el tiempo de ejecución suponiendo que se realiza un número N<sub>iter</sub> de iteraciones (el código original se ejecutaría en la implementación monociclo, mientras que los otros dos códigos se ejecutarían en la implementación segmentada).

Código original (monociclo)	Código con NOPs	Código Reordenado
add \$6, \$0, \$0 add \$10, \$0, \$0 et: lw \$12, 48(\$10) lw \$13, 20(\$10) sub \$14, \$13, \$12 add \$6, \$6, \$14 addi \$10, \$10, 4 bne \$10, \$15, et sw \$8, 8(\$0)		
Tiempo monociclo:	Tiempo ej.:	Tiempo ej.:

2) Dado un conjunto de 4 instrucciones para un procesador de tamaño de palabra de 8 bits, dos registros R0 y R1 y una memoria de 64 bytes:

Instrucción	Acción	Formato de instrucción					n		
ADI rd, rs, cte	rs, cte rd ← rs + ExtSig(cte)				rs		C	te	
ADITU, 15, Cle	Tu C 18 - Extolg(cte)	0	1						
ADM rd ro rd ( rd   M(ro[5:0])		Opc	code	rd	rs				
ADM rd, rs	rd ←rd + M(rs[5:0])	1	0			Х	Х	Х	Х
STM rd, rs	M(rs[5:0]) ← rd		code	rd	rs				
STIVITU, IS			1			Х	Х	Х	Х
BBQ dir	If R1 <r0, dir<="" pc="" td="" ←=""><td>Opo</td><td>code</td><td></td><td></td><td>d</td><td>ir</td><td></td><td></td></r0,>	Opo	code			d	ir		
BBQ (III	II KI KU, FU C UII	0 0							

donde cte es un entero representado en complemento a 2.

- a) Diseña una unidad de datos para poder ejecutar esas cuatro instrucciones, en base a los elementos hardware proporcionados. Además puedes utilizar los elementos hardware adicionales que creas oportunos (registros, multiplexores, sumadores, comparadores, etc). Indica claramente los puntos de control necesarios.
- b) Construye la tabla de verdad donde se indique claramente qué señales de control deben activarse (1) y cuales no (0) para cada instrucción.

  Tabla de control:

Tabla ac co	iitioi.										
		Señales de control									
Instrucción											
ADI											
ADM											
STM											
BBQ											


Si inicialmente el contenido de los registros es 0 (incluido el contador de programa, PC):

c) Describir la evolución del contenido de los registros y de la memoria (traza de ejecución) si se ejecutan 6 instrucciones.

Memoria					
Pos	Contenido				
0	52 <sub>hex</sub>				
1	65 <sub>hex</sub>				
2	d0 <sub>hex</sub>				
3	90 <sub>hex</sub>				
4	02 <sub>hex</sub>				
5	59 <sub>hex</sub>				
6					
7					

Traz	a de ejecución		
PC	Instrucción (Ej. ADI R1, R0, 3)	Registro o posición de memoria a escribir	Valor a escribir
0			





## Unidad de Datos