

2. [2.5 ptos] Escribe una **función** en ensamblador MIPS que dado un vector de números enteros devuelva la diferencia entre el valor máximo y el valor mínimo almacenados (máximo - mínimo). La función ha de llamarse **dif**, y aceptará los siguientes parámetros de entrada:

- Dirección del vector de datos enteros – se le pasará por el registro **\$a0**
- Tamaño del vector – se le pasará por el registro **\$a1**

El resultado lo tiene que devolver por el registro **\$v0** (resultado = diferencia entre el valor máximo y valor mínimo almacenados en el vector de números cuya dirección se ha pasado por **\$a0**).

Recuerda que tienes que hacer una **función** y que debes seguir el convenio de llamadas a función.

5. [2.5 ptos] La figura muestra una implementación MIPS monociclo que soporta el repertorio de instrucciones básico visto en las prácticas.

(a) Supóngase que se está ejecutando la instrucción **lw \$7, 8(\$8)** (el funcionamiento y formato de la instrucción aparecen después de la tabla) y que conocemos los valores de las **direcciones** de entrada a la Memoria de Instrucciones (0X0000301C) y a la Memoria de Datos (0X000007AC). Responde y completa la siguiente tabla:

Buses /señales	Valor	Caso que consideres que se desconocen alguno de los valores pedidos por faltar datos, debes indicarlo en la correspondiente casilla de la tabla escribiendo FD (faltan datos).
Señal K3		
Señal K1		
Señal K9		
Valor contenido en registro \$7		
Valor contenido en registro \$8		
Bus SUM2		
Bus entrada a PC		
Flag Zero de la ALU		

lw rt, desp(rs)

$$rt \leftarrow \text{MEM}(rs + \text{ExtSig}(\text{desp}))$$

CdgOp

rs

rt

desp

[illegible]

(b) Modifica el diseño del procesador para que soporte la siguiente instrucción. Dibuja sobre el esquema las modificaciones, elementos hardware y nuevos puntos de control necesarios en la vía de datos. Especifica los valores de todos los puntos de control para la nueva instrucción.

swai rt, desp(rs)

$$\text{MEM}(\text{rs} + \text{ExtSig}(\text{desp})) \leftarrow \text{rt}$$
$$rs \leftarrow rs + 4$$

CdgOp


rs

rt

desp


[illegible]

K6 K7
 0 0 función
 0 1 suma
 1 0 resta



Fault

	K0	K1	K2	K3	K4	K5	K6	K7	K8	K9									
swai																			



⑤ La figura muestra una implementación MIPS monociclo que soporta el repertorio de instrucciones básico visto en las prácticas

a) Supóngase que se está ejecutando la instrucción $lw \$7, 8(\$8)$ (el funcionamiento y formato de la instrucción aparecen después de la tabla) y que conocemos los valores de las direcciones de entrada a la Memoria de Instrucciones ($0x0000301c$) y a la Memoria de Datos ($0x000007ac$). Responde y completa la siguiente tabla

Buses/Señales	Valor
Señal K3	
Señal K1	
Señal K9	
Valor contenido en registro \$7	
Valor contenido en registro \$8	
Bus SUM2	
Bus entrada a PC	
Flag Zero de la ALU	

* Caso que consideres que se desconoce alguno de los valores pedidos por saltar datos, debes indicarlo en la correspondiente casilla de la tabla escribiendo FD (faltan datos). *

$lw rt, desp(rs)$

$rt \leftarrow MEM(rs + ExtSig(desp))$

opcode

rs

rt

desp.

1000111

1

1

3 6. [2 pts] Sea el procesador MIPS16 con un conjunto de instrucciones similar al del procesador MIPS visto en clase. Su camino de datos presenta 4 etapas con las siguientes latencias:

IFD	REX	MEM	WB
200ps	100ps	250ps	125ps

donde:

- **IFD** es la etapa de búsqueda (lectura de la instrucción de memoria) y decodificación de instrucción.
- **REX** es la etapa de búsqueda de operandos (lectura del banco de registros), ejecución de operación o resolución de condiciones de salto y cálculo de dirección para operando destino o salto y actualización del PC (escritura en PC) para instrucciones de salto incondicionales.
- **MEM** es la etapa de acceso a memoria para instrucciones de carga o almacenamiento (lectura/escritura en memoria) y actualización del PC (escritura en PC) para instrucciones de salto condicionales.
- **WB** es la etapa de escritura de resultados en registros (escritura en banco de registros) para instrucciones aritmético/lógicas y de carga.

(a) ¿Cuál sería el tiempo de ciclo de reloj de una implementación monociclo del procesador?

(b) ¿Cuál sería el tiempo de ciclo de reloj de una implementación segmentada del procesador?

a) ¿Cuál sería el tiempo de ciclo de reloj de una implementación monociclo del procesador?

$$TC_{mon} = (200ps + 100ps + 250ps + 125ps) = 675ps$$

b) ¿Cuál sería el tiempo de ciclo de reloj de una implementación segmentada del procesador?

$$TC_{seg} = MAX(200ps, 100ps, 250ps, 125ps) = 250ps$$

4

En una implementación segmentada del procesador, se ha implementado anticipación en el banco de registros (adelantamiento), de forma que se puede escribir un determinado registro en un ciclo y en el mismo ciclo leer el valor almacenado.

Reescribe el siguiente código, primero introduciendo el menor número de NOPs para evitar los riesgos. Posteriormente, **si es posible**, reordena el código para reducir al mínimo el número de NOPs y que el código siga siendo correcto. Especifica para cada código el tiempo de ejecución suponiendo que el valor cargado en \$t1 en el segundo lw es 2 (El código original se ejecutaría en la implementación monociclo, mientras que los otros dos códigos se ejecutarían en la implementación segmentada).

Código original (monociclo)	Código con NOPs	Código Reordenado
<pre> lw \$t0, datos(\$0) lw \$t1, tam(\$0) bu: beq \$t1, \$0, fi lw \$t2, 0(\$t0) add \$t3, \$t3, \$t2 addi \$t0, \$t0, 4 addi \$t1, \$t1, -1 j bu fi: sw \$t3, res(\$0) </pre>		
Tiempo monociclo:	Tiempo ej.:	Tiempo ej.:

Código Original (waverido)	Código con NOP's	Código Reordenado
lw \$t0, datos(\$0) 1	lw \$t0, datos(\$0)	lw \$t1, tam(\$0)
lw \$t1, tam(\$0) 2	lw \$t1, tam(\$0)	lw \$t0, datos(\$0)
bu: beq \$t1, \$0, \$i 3	nop	bu: beq \$t1, \$0, \$i
lw \$t2, 0(\$t0) 4	bu: beq \$t1, \$0, \$i	nop
add \$t3, \$t3, \$t2 5	nop	nop
addi \$t0, \$t0, 4 6	lw \$t2, 0(\$t0)	lw \$t2, 0(\$t0)
addi \$t1, \$t1, -1 7	nop	addi \$t0, \$t0, 4
j bu 8	add \$t3, \$t3, \$t2	add \$t3, \$t3, \$t2
gi: sw \$t3, res(\$0) 9	addi \$t0, \$t0, 4	addi \$t1, \$t1, -1
	addi \$t1, \$t1, -1	j bu
	nop	nop
	j bu	gi: sw \$t3, res(\$0)
	nop	
	gi: sw \$t3, res(\$0)	
Tiempo ejecución $(2 + 6N + 1) \times 675 =$ $= 2025 + 4050N$	Tiempo ejecución $(3 + 11N + 1 + 3) \times 250 =$ $= 1750 + 2750N$	Tiempo ejecución $(2 + 9N + 1 + 3) \times 250 =$ $= 1500 + 2250N$

IFD	REX	MEM	WB
IFD	REX	MEM	WB
IFD	REX	MEM	WB
IFD	REX	MEM	WB

5

1.- Escribe una **función** en ensamblador MIPS que dado un vector **A** de números enteros y un número entero **x**, devuelva el número de elementos del vector que son mayores que **x**.

La función ha de llamarse **gtx**, y aceptará los siguientes parámetros de entrada:

- Dirección del vector de datos enteros **A** – se le pasará por el registro **\$a0**
- Tamaño del vector **A** – se le pasará por el registro **\$a1**
- Número entero **x** – se le pasará por el registro **\$a2**

El resultado lo tiene que devolver por el registro **\$v0** (resultado = número de elementos del vector que son mayores que **x**).

Recuerda que tienes que hacer una **función** y que debes seguir el convenio de llamadas a función.

6

3.- Sea el procesador MIPS64 con un conjunto de instrucciones similar al del procesador MIPS visto en clase. Su camino de datos presenta una segmentación en 4 etapas. Esto hace que las instrucciones se ejecuten según se muestra a continuación:

Instrucción	1	2	3	4	5	6	7
Instr. 1	IFD	REX	MEM	WB			
Instr. 2		IFD	REX	MEM	WB		
Instr. 3			IFD	REX	MEM	WB	

donde:

- **IFD** es la etapa de búsqueda (**lectura de la instrucción de memoria**) y decodificación de instrucción.
- **REX** es la etapa de búsqueda de operandos (**lectura del banco de registros**), ejecución de operación aritmético/lógica ó resolución de condiciones de salto y cálculo de dirección para operando destino ó salto y actualización del PC (**escritura en PC**) para instrucciones de salto incondicionales.
- **MEM** es la etapa de acceso a memoria para instrucciones de carga o almacenamiento (**lectura/escritura en memoria**) y actualización del PC (**escritura en PC**) para instrucciones de salto condicionales.
- **WB** es la etapa de escritura de resultados en registros (**escritura en banco de registros**) para instrucciones aritmético/lógicas y de carga.

✓ No hay anticipación (adelantamiento) en el banco de registros, de forma que no se puede escribir un determinado registro en un ciclo y en el mismo ciclo leer el valor almacenado.

Reescribe el siguiente código, primero introduciendo el menor número de NOPs para evitar los riesgos (a). Posteriormente, si es posible, reordena el código para reducir el número de NOPs y que el código siga siendo correcto (b).


Código original	(a) Código con NOPs	(b) Código Reordenado
<pre> add \$4, \$3, \$2 sub \$6, \$3, \$2 loop: beq \$5, \$6, fin lw \$6, 10(\$5) lw \$7, 10(\$3) addi \$5, \$5, 2 sub \$10, \$7, \$6 sw \$10, 10(\$6) addi \$6, \$6, 2 j loop fin: sw \$7, 10(\$6) subi \$5, \$7, 2 </pre>		

Código Original	a) Código con NOP's	b) Código Reordenado
<pre> add \$4, \$3, \$2 sub \$6, \$3, \$2 loop: beq \$5, \$6, fin lw \$6, 10(\$5) lw \$7, 10(\$3) addi \$5, \$5, 2 sub \$10, \$7, \$6 sw \$10, 10(\$6) addi \$6, \$6, 2 j loop fin: sw \$7, 10(\$6) subi \$5, \$7, 2 </pre>	<pre> add \$4, \$3, \$3 sub \$6, \$3, \$2 nop nop beq: \$5, \$6, fin ← loop nop nop lw \$6, 10(\$5) lw \$7, 10(\$3) nop addi \$5, \$5, 2 sub \$10, \$7, \$6 nop nop sw \$10, 10(\$6) addi \$6, \$6, 2 j loop nop subi \$5, \$7, 2 </pre>	<pre> sub \$6, \$3, \$2 add \$4, \$3, \$2 nop beq \$5, \$6, fin ← loop nop nop lw \$7, 10(\$3) lw \$6, 10(\$5) addi \$5, \$5, 2 nop sub \$10, \$7, \$6 addi \$6, \$6, 2 nop j loop sw \$10, 10(\$6) sw \$7, 10(\$6) ← fin subi \$5, \$7, 2 </pre>

7.- La figura muestra una implementación MIPS monociclo que soporta el repertorio de instrucciones visto en las prácticas.


SET161 rs, rt, inm

If (MEM(rs) != 0) then PC \leftarrow rt
else PC \leftarrow PC+4+(inm' << 2)





SET162 rt, inm

```
rt <- rt + inm'
```

[illegible]

K6 K7
 0 0 funcion
 0 1 suma
 1 0 resta





1. (H.P. 4.12) Supongamos que las etapas del camino de datos del procesador visto en clase tienen las siguientes latencias:

IF	ID	EX	MEM	WB
200ps	150ps	120ps	190ps	140ps

Se pide:

- ¿Cuál es el ciclo de reloj si el procesador se decide implementar en una versión monociclo? ¿Y si fuera segmentado?
- ¿Cuál es la latencia de una instrucción `lw` en un procesador segmentado y en uno monociclo?
- Si se divide una etapa del camino de datos segmentado en dos nuevas etapas, cada una con una latencia mitad de la etapa original, ¿qué etapa se debería dividir y cuál sería el nuevo ciclo de reloj del procesador?

2. (H.P. 4.13) Sean las siguientes secuencias de instrucciones:

<p>a. <code>lw \$1, 40(\$6)</code> <code>add \$6, \$2, \$2</code> <code>sw \$6, 50(\$1)</code></p>	<p>b. <code>lw \$5, -16(\$5)</code> <code>sw \$5, -16(\$5)</code> <code>add \$5, \$5, \$5</code></p>
---	---

- Indica las dependencias y su tipo.
- Indica los riesgos y añade instrucciones `nop` para resolverlos.

3. (H.P. 4.15) Sean las nuevas instrucciones:

<code>bezi (rt), desp</code>	<code>opec r0 rt desp</code>	<code>If Mem[rt]=0 then PC ← PC+4+desp</code>
<code>swi rd, rs(rt)</code>	<code>opec rs rt rd xxxx</code>	<code>Mem[rs+rt] ← rd</code>

- ¿Qué cambios hay que hacer en el camino de datos para añadir estas instrucciones a la ISA del MIPS?
- ¿Qué nuevas señales de control deben añadirse al diseño?
- ¿Qué tipo de riesgos se pueden producir con estas instrucciones?

4. (H.P. 4.16) Para cada una de las siguientes instrucciones:

<p>a. <code>lw \$1, 40(\$6)</code> <code>add \$5, \$5, \$5</code></p>

W I

- Identifica qué se almacena en cada uno de los registros situados entre dos etapas del pipeline.
- ¿Qué registros necesitan leerse y cuáles se leen realmente?
- ¿Qué hace la instrucción en las etapas EX y MEM?

5. Sea el programa **suma1** dado por el siguiente código MIPS:

```
        sub   $5, $0, $0
suma:   lw    $10, 1000($20)
        add   $5, $5, $10
        addi  $20, $20, -4
        bne   $20, $0, suma
```

Se pide:

- a) Describir brevemente la tarea realizada por **suma1**.
- b) Detectar las dependencias que afectan a **suma1** en el MIPS segmentado en 5 etapas y clasificarlas en dependencias de datos y dependencias de control.
- c) Gestión de dependencias por parte del compilador:
 - c.1 Suponer un MIPS segmentado sin ningún tipo de soporte hardware para solventar los problemas derivados de los riesgos de datos que conlleva la segmentación. Reescribir el código reordenándolo e insertando el el mínimo número de códigos de no-operación (nop) para producir una nueva versión, **suma2**, que pueda ejecutarse correctamente en este MIPS.
 - c.2 Evaluar la mejora obtenida hasta ahora con respecto al punto de partida. Para ello, comparar el tiempo de ejecución que ofrece **suma2** al ejecutarse sobre el MIPS anterior con respecto al de **suma1** sobre el MIPS sin segmentar de la implementación monociclo. Suponer un número N de iteraciones en ambos programas y que las latencias de las etapas del camino de datos del procesador son las vistas en clase:

IF	ID	EX	MEM	WB
40ps	20ps	40ps	40ps	20ps

6. Sea una arquitectura RISC con un conjunto de instrucciones similar al del procesador MIPS visto en clase. Su camino de datos presenta una segmentación en 3 etapas y una única memoria, común para instrucciones y datos. Esto hace que las instrucciones se ejecuten según se muestra a continuación:

INST	1	2	3	4	5
Inst1	IFD	REX	MEW		
Inst2		IFD	REX	MEW	
Inst3			IFD	REX	MEW

donde:

- IFD es la etapa de búsqueda y decodificación de instrucción.
- REX es la etapa de búsqueda de operandos (lectura del banco de registros), ejecución de operación ó resolución de condiciones de salto y cálculo de dirección para operando destino ó salto.
- MEW es la etapa de acceso a memoria para instrucciones de carga/almacenamiento, escritura de resultados en registros para instrucciones aritmético/lógicas y de carga y actualización del PC para instrucciones de salto.

Además no podrá leerse en un mismo ciclo un registro que va a ser escrito en dicho ciclo (es decir, no hay anticipación en el banco de registros).

Bajo estas condiciones, responder a las siguientes cuestiones:

- ¿Qué tipo de riesgos pueden darse? Poner ejemplos.
- ¿Qué ocurriría con las instrucciones de salto?
- Representar en un diagrama de ciclos la evolución del cauce para el siguiente trozo de código e identifica los riesgos que puedan darse.

```

sw $5, 3000($7)
or $5, $4, $5
sub $8, $4, $7
lw $4, 3000($8)
bne $7, $0, etiq
add $8, $8, $5
etiq: sw $5, 3000($8)

```

7. Sea el siguiente código MIPS, que a partir de ahora referenciaremos como `mi_prog`:

```

    ori    $2, $0, 1000h
loop: lw    $1, 2800h($2)
    sub    $4, $1, $0
    jal    rotar
    sw     $7, 7800h($2)
    sw     $1, C800h($2)
    subi   $2, $2, 4
    bne    $2, $0, loop

    rotar: add    $10, $4, $4
            muli   $7, $10, 2
            jr     $31

```

Señalar las instrucciones que pueden producir riesgos en `mi_prog` para un MIPS segmentado con anticipación en el banco de registros. Responder en las siguientes tablas:

[illegible]

Rel T3

29/5/19

1) a) $TC_{minimo} = \sum steps = 800 ps.$

$TC_{segment} = \max(steps) = 200 ps.$

b) Latencia minoc (LW) = 800 (Lcc)

" seg (LW) = $5 \times \frac{200}{cc} = 1000 ps.$

IF1	IF2	EX	MEM	WB
100	100	120	190	190

$\Rightarrow new CC = \max(steps) = 190 ps$

- 2) a) 1. lw \$1, 40(\$6)
 2. add \$6, \$2, \$2
 3. sw \$6, 50(\$1)

primer loop

dependencias

Dep. verdadera \rightarrow lw-sw(\$1), add-sw(\$6)

Antidep \rightarrow lw-add(\$6)

Dep. solida \rightarrow

Dep. control \rightarrow X (p.e. no hay solida)

lw	IF	ID	EX	MEM	WB
add		IF	ID	EX	MEM
sw			IF	ID	EX
nop			IF	ID	EX
nop			IF	ID	EX
sw			IF	ID	EX

no hay dependencias
 que no se resuelva

Esto seria correcto si luego anticiparon de registros, pero
 luego habria que poner 3 nops en lugar de 2.

b) 1. lw \$5, -16(\$5)

2. sw \$5, -16(\$5)

3. add \$5, \$5, \$5

Dep. { Dep. verdadera \rightarrow lw-sw(\$5), lw-add(\$5)
 Antidep \rightarrow lw-add(\$5), lw-sw(por memoria), sw-add(\$5)
 Dep. solida \rightarrow lw-add(\$5).
 Dep. control \rightarrow X

	C1	C2	C3	C4	C5	C6	C7
lw	IF	ID	EX	MEM	WB		
nop		IF	ID	EX	MEM	WB	
nop			IF	ID	EX	MEM	WB
sw				IF	ID	EX	MEM
add					IF	ID	EX

suponiendo que tengo anticipacion de registro.

5) sub \$5, \$0, \$0
 suma: lw \$10, 1000(\$20)
 add \$5, \$5, \$10
 addi \$20, \$20, -4
 bne \$20, \$0, suma.

a) Sumando el de un vector que está en la pos 1000(\$20), adelante.

b) Dep verdaderas: sub - add (\$5), lw - add(\$10), add - add(\$5)
 Dep. control: bne - lw, addi - bne(\$20), addi - addi(\$20), \$5
 addi - lw(\$20)

	C1	C2	C3	C4	C5	C6	C7	C8	C9	C10
sub	ID	ID	EX	MEM	WB					
lw		IF	ID	EX	MEM	WB				
nop			ID	EX	MEM	WB				
nop				ID	EX	MEM	WB			
nop					ID	EX	MEM	WB		
add					IF	ID	EX	MEM	WB	
addi										
nop										
nop										
nop										
bne										
nop										
nop										

2 pc y
 en memoria


Reordenando

sub
 lw
 addi
 nop
 nop
 add
 bne
 nop
 nop
 nop

debe estar
 en el
 mismo
 lugar

c) a) Riesgos de control → Muy, instrucciones de salto, así que pueden existir.
 Riesgos de datos → pr. ej C3 se puede leer y escribir en el mismo reg.

Riesgos estructurales



b) Pues que me van a generar riesgo, entonces habra que

introducir 2 nops

c) SW IFD REX MEW

OR IFD REX MEW


sub IFD REX MEW

lw IFD REX MEW

bne IFD REX MEW

add IFD REX MEW

sw IFD REX MEW



no hay riesgo
 que se leer y escribir
 el mismo registro en \$8

Riesgo control

Riesgo (\$8)

7) Riesgos control (salts)
jal water
jr \$81
bne \$2, \$0, loop

Riesgos de datos


on	IF	ID	EX	MEM	WB					
lw		IF	ID	EX	MEM	WB				
sub			ID	EX	MEM	WB				
jal			ID	EX	MEM	WB				
add			ID	EX	MEM	WB				
multi			ID	EX	MEM	WB				
jr			ID	EX	MEM	WB				
sw			ID	EX	MEM	WB				
subi			ID	EX	MEM	WB				
lne			ID	EX	MEM	WB				

Riesgo de

ori - lw (\$2)
lw - sub (\$1)
add - sub (\$4) (jal)
add - mul (\$10)
sw - mul (\$7)
bne - sub (\$2)
lw - sub (\$2)


Ejercicio 3

A y B) Para la instrucción bezi tendríamos que diseñar la UC (nos dará una salida llamada "bezi"), luego añadir un comparador que compare una constante '0' con Mem[rt] y tras el comparador, utilizar una puerta lógica AND con la salida del comparador (salida '=' y con la salida "bezi" de la UC. Debemos tener en cuenta que el multiplexor cuya entrada tiene FPC0 tendrá que ser cambiada por una puerta OR. Por último, hay que recordar que hay que activar ALUSrc desde la UC



Nota: Los circuitos que aparecen solo sirven como esquema ya que en ellos no se encuentran los registros que hay entre cada etapa del pipeline

Para la instrucción swi habría que añadir una entrada de lectura más (Read reg 3 y Read Data 3) para rd y un multiplexor que controlará correctamente la entrada de rd a la memoria. Finalmente habría que activar tanto ALUSrc como MemWrite. Hay que recordar que hay que incluir dicha instrucción en la UC.



- c) -Se puede producir riesgo de datos ya que swi escribirá dentro de una memoria
 -Se puede producir riesgo de control ya que con bezi, la condición de salto se conocerá en la etapa WB

Ejercicio 5

- a) Básicamente lo que realiza el programa es sumar los datos que se encuentran desde la posición de memoria $M[1000(\$20)]$ hasta $M[1000]$ (cuando $\$20=0$). Para ello guarda un valor temporal en el $\$10$ de $M[1000(\$20)]$ y luego realiza la suma con el $\$5$ (que es el registro donde estará el resultado de las sumas anteriores) y lo guarda en el $\$5$. Finalmente, se le resta 4 al $\$20$ (la dirección del vector) y se compara $\$20$ con el valor 0. Este proceso se repetirá mientras que $\$20$ sea distinto de 0.

9

b)

```
sub $5, $0, $0
suma: lw $10, 1000($20)
      add $5, $5, $10
      addi $20, $20, -4
      bne $20, $0, suma
```

Dependencia de datos

- Dependencia verdadera: la instrucción **sub** produce un resultado que es usado por **add**
- Dependencia de verdadera: la instrucción **lw** produce un resultado que es usado por **add**
- Dependencia de verdadera: la instrucción **addi** produce un resultado que es usado por **bne**
- Dependencia de verdadera: la instrucción **addi** produce un resultado que es usado por **lw**
- Antidependencia: En **lw** lee el operando ($\$20$) y en **addi** lo escribe
- Dependencia de salida: En **sub** y **add** escribimos en el mismo operando ($\$5$)

Dependencia de control

- bne: Salto condicional

c)
 C1.

```

sub $5, $0, $0
suma: lw $10, 1000($20)
      addi $20, $20, -4
      nop
      nop
      add $5, $5, $10
      bne $20, $0, suma
      nop
      nop
      nop

```

NOTA (para programar): Si debajo del bne se encuentran más instrucciones que no forman parte del programa es necesario poner nop's. En caso contrario no es necesario introducir nop's ya que en las siguientes posiciones (de la Memoria de instrucciones) después de la instrucción bne se encontrará el valor hexadecimal 00000000 (por defecto) que equivale a nop

C2.

```

sub $5, $0, $0
suma: lw $10, 1000($20)
      add $5, $5, $10
      addi $20, $20, -4
      bne $20, $0, suma

```

MIPS monociclo:

Latencia de una instrucción=40ps+20ps+40ps+40ps+20ps=160ps

$$\begin{aligned}
 &1 \text{ instrucción} \\
 &+ \\
 &4 \text{ instrucciones} + 4 \text{ instrucciones} * N \text{ interacciones del bucle} \\
 &\hline
 &(5 \text{ instrucciones} + 4 \text{ instrucciones} * N \text{ interacciones del bucle}) * 160 \text{ps} \\
 &\text{Resultado: } 800 \text{ps} + 640 \text{ps} * N \text{ interacciones del bucle}
 \end{aligned}$$

```

sub $5, $0, $0
suma: lw $10, 1000($20)
      addi $20, $20, -4
      nop
      nop
      add $5, $5, $10
      bne $20, $0, suma
      nop
      nop
      nop

```

MIPS segmentado:

Latencia de una instrucción=40ps*5ciclos=200ps

$$\begin{aligned}
 &1 \text{ instrucción} * 200 \text{ps} \\
 &+ \\
 &(9 \text{ instrucciones} + 9 \text{ instrucciones} * N \text{ interacciones del bucle}) * 40 \text{ps} \\
 &\hline
 &200 \text{ps} + 340 \text{ps} + 360 \text{ps} * N \text{ interacciones del bucle} \\
 &\text{Resultado: } 560 \text{ps} + 360 \text{ps} * N \text{ interacciones del bucle}
 \end{aligned}$$

Ejercicio 6

- 10 a) Pueden darse **Riesgo de datos**, **Riesgo de control** y **Riesgo estructural**:
En el caso de **Riesgo de estructural y de datos** puede darse de la siguiente manera:

Sub \$8, \$4, \$5
Add \$9, \$8, \$8

INST	1	2	3
Sub	IFD	REX	MEW
Add		IFD	REX

Como se puede observar, en la instrucción sub escribe en el \$8 mientras que en la 1ª instrucción add lee el registro \$8, generando un riesgo estructural (Acceso simultaneo a un registro) y de datos (RAW). Como no hay anticipación en el banco de registros, su solución será utilizar una instrucción nop entre sub y add.

En el caso de **Riesgo Estructural** puede darse de la siguiente manera:

sw \$5,3000(\$7)
Or \$5, \$4, \$5
Sub \$8, \$4, \$7


INST	1	2	3
sw	IFD	REX	MEW
or		IFD	REX
sub			IFD

Como se puede observar, en la instrucción sw se intenta guardar $M[3000(\$7)] \leftarrow \5 mientras que a la vez se está leyendo una instrucción, provocando un riesgo estructural de acceso simultaneo en la memoria.

- A y B) En el caso de **Riesgo de control**, puede darse de la siguiente manera:

Loop: Sub \$8, \$4, \$5
J loop
Add \$9, \$8, \$8
nop
Add \$9, \$8, \$8

Según el enunciado, las condiciones de salto se cargan y se actualizan en la etapa MEW, por lo que las siguientes 2 instrucciones después de un salto se ejecutarán. Su solución es utilizar 2 nop's (tanto para el **jump** como para el **beq**) después de una condición de salto.



Ejercicio 7

```

ori $2, $0, 1000h
loop: lw $1, 2800h($2)
      sub $4, $1, $0
      jal rotar
      sw $7, 7800h($2)
      sw $1, C800h($2)
      subi $2, $2, 4
      bne $2, $0, loop

rotar: add $10, $4, $4
      muli $7, $10, 2
      jr $31

```

Instrucción(es) (dar mnemotécnicos)	Registro(s) involucrado(s)
Ori-lw	\$2
Lw-sub	\$1
Sub-add	\$4
Add-muli	\$10
Muli-sw	\$7
Subi-bne	\$2
Subi-lw	\$2

Instrucción(es) (dar mnemotécnicos)
jal
jr
bne

Ejercicio 1

IF	ID	EX	MEM	WB
200ps	150ps	120ps	190ps	140ps

a) Para la versión del monociclo, el ciclo del reloj será la suma de cada etapa:

$$T=200\text{ps}+150\text{ps}+120\text{ps}+190\text{ps}+140\text{ps}=800\text{ps}$$

Para el segmentado será el mayor de todos ellos:

$$T=200\text{ps}$$

b) Para el monociclo, la latencia será la suma de cada etapa:

$$\text{Latencia}=200\text{ps}+150\text{ps}+120\text{ps}+190\text{ps}+140\text{ps}=800\text{ps}$$

Para el segmentado, al ser 5 ciclos y el ciclo de reloj 200ps:

$$\text{Latencia}=5 \text{ ciclos} \times 200\text{ps}=1000\text{ps}$$

c) Se debería dividir la etapa cuya latencia es la mayor de todas. En este caso, IF tiene la mayor latencia con 200ps. Si dividimos IF en dos etapas, "IF1" y "IF2" tendrían 100ps cada una y ahora la mayor latencia sería MEM con 190ps, por lo que el nuevo ciclo de reloj sería de 190ps

Ejercicio 2

a) a.

lw	\$1, 40(\$6)
add	\$6, \$2, \$2
sw	\$6, 50(\$1)

Dependencia de datos

- Dependencia verdadera: la instrucción lw produce un resultado que es usado por sw
- Dependencia de verdadera: la instrucción add produce un resultado que es usado por sw
- Antidependencia: En lw lee el operando (\$6) y en add lo escribe

b.

lw	\$5, -16(\$5)
sw	\$5, -16(\$5)
add	\$5, \$5, \$5

Dependencia de datos

- Dependencia verdadera: la instrucción lw produce un resultado que es usado por sw
- Dependencia verdadera: la instrucción lw produce un resultado que es usado por add
- Antidependencia: En lw lee el operando (\$5) y en add lo escribe
- Antidependencia: En sw lee el operando (\$5) y en add lo escribe
- Dependencia de salida: En lw y add escribimos en el mismo operando (\$5)

b) **a.**

-Hay riesgo de datos (RAW) entre lw y sw

-Hay riesgo de datos (RAW) entre add y sw

-Hay riesgos estructurales si usamos 2 nop (Acceso simultaneo al mismo registro). La solución será realizar la escritura en la primera mitad del ciclo y la lectura en la segunda mitad del ciclo.

```
lw  $1, 40($6)
add $6, $2, $2
nop
nop
sw  $6, 50($1)
```

b.

-Hay riesgo de datos (RAW) entre lw y sw

-Hay riesgo de datos (RAW) entre lw y add

-Hay riesgos estructurales si usamos 2 nop (Acceso simultaneo al mismo registro). La solución será realizar la escritura en la primera mitad del ciclo y la lectura en la segunda mitad del ciclo.

```
lw  $5, -16($5)
nop
nop
sw  $5, -16($5)
add $5, $5, $5
```

Ejercicio 4

a) **a.**

IF/ID: Obtenemos la instrucción de lw

ID/EX: Tenemos el valor del contenido de \$6 y de \$1(que no será usado). Además tenemos ExSig(40)

EX/MEM: Tenemos la suma del contenido de \$6 y ExSig(40)

MEM/WB: Tenemos el contenido de la memoria de \$6+ExSig(40)

b.

IF/ID: Obtenemos la instrucción de add

ID/EX: Tenemos dos veces el contenido de \$5.

EX/MEM: Tenemos la suma del contenido de \$5 + \$5

MEM/WB: Seguimos teniendo la suma del contenido de \$5+\$5

b)

a. Se lee \$1 y \$6. Realmente solo necesita \$6

b. Se leen los dos \$5. Se necesitan ambos \$5

c)

a.

-En EX lo que hacemos es sumar \$6 con 40 ($R[rs] + \text{ExSig}(\text{desp})$) para obtener la dirección de memoria que necesitamos leer

-En MEM leemos la posición de memoria cuya dirección la hemos calculado antes en EX

($M(R[rs] + \text{ExSig}(\text{desp}))$)

b.

-En EX sumamos el contenido de los dos registros (\$5+\$5)

-En MEM no hacemos nada, el valor pasa directamente a la siguiente etapa (WB)

Segundo Parcial 2017

① Para un procesador MIPS monociclo las latencias asociadas a las distintas etapas del ciclo de instrucción son las que se muestran en la siguiente tabla:

IF	ID	EX	MEM	WB
200ps	150ps	125ps	250ps	125ps

a) ¿Cuál sería el tiempo de ciclo de reloj en una implementación monociclo del procesador?

$$TC_{mon} = (200ps + 150ps + 125ps + 250ps + 125ps) = 850ps.$$

b) ¿Cuál sería el tiempo de ciclo de reloj si se siguiera el cauce del procesador en esas 5 etapas?

$$TC_{seg} = \text{Máx}(200ps, 150ps, 125ps, 250ps, 125ps) = 250ps.$$

En la implementación segmentada del procesador, no se ha implementado anticipación en el banco de registros (adelantamiento). Además, el HW del procesador se ha modificado de tal manera que la terminación (= carga del PC) tanto del salto condicional como del incondicional se realiza en la etapa ID.

c) Para el siguiente código, que se ha numerado para vuestra conveniencia, marca las dependencias que dan lugar a riesgos en el cauce secuenciado descrito con anterioridad, indicando de qué tipo son y el registro causante.

```

1      add $6, $0, $0
2      add $10, $0, $0
3      et : lw $12, 48($10)
4      lw $13, 20($10)
5      sub $14, $13, $12
6      add $6, $6, $14
7      addi $10, $10, 4
8      bne $10, $15, et
9      sw $8, 8($10)

```

Dependencias que dan lugar a riesgos:

2-3	7-3
2-4	7-4
3-5	7-8
4-5	bne
5-6	

WUOL

d) Reescribe el código, primero introduciendo el mayor número de NOP's para evitar los riegos. Posteriormente, si es posible, reordena el código para reducir al mínimo el número de NOP's y que la ejecución del código siga siendo correcta. Especifica para cada código el tiempo de ejecución suponiendo que se realiza un número N iter de iteraciones. (el código original se ejecutaría en la implementación monociclo, mientras que los otros dos códigos se ejecutarían en la implementación secuenciada).

Código Original	Código con NOP's	Código Reordenado
add \$6, \$0, \$0 add \$10, \$0, \$0 et: lw \$12, 40(\$10) lw \$13, 20(\$10) sub \$14, \$13, \$12 add \$6, \$6, \$14 addi \$10, \$10, 4 bne \$10, \$15, et sw \$8, 8(\$0)	add \$6, \$0, \$0 add \$10, \$0, \$0 nop nop nop et: lw \$12, 48(\$10) lw \$13, 20(\$10) nop nop nop sub \$14, \$13, \$12 nop nop nop add \$6, \$6, \$14 addi \$10, \$10, 4 nop nop nop bne \$10, \$15, et nop sw \$8, 8(\$0)	add \$10, \$0, \$0 add \$6, \$0, \$0 sw \$8, 8(\$0) nop et: lw \$12, 48(\$10) lw \$13, 20(\$10) addi \$10, \$10, 4 nop nop sub \$14, \$13, \$12 nop nop bne \$10, \$15, et add \$6, \$6, \$14
2-3 4-5 5-6 7-8-bue 8-bue 8-bue-3	se Nau	
Tiempo Monociclo $(2 + 6N + 1) \times 850 =$ $= 2550 + 5100N$	Tiempo ejecución $(5 + 16N + 1 + 4) \times 250 =$ $= 2500 + 4000N$	Tiempo ejecución $(4 + 9N + 1 + 4) \times 250 =$ $= 2250 + 2250N$

- ② Dado un número de 4 instrucciones para un procesador de tamaño de palabra de 8 bits, dos registros R0 y R1 y una memoria de 64 bytes

Instrucción	Acción	Formato de Instrucción			
		opcode	rd	rs	cte
ADI rd, rs, cte	$rd \leftarrow rs + \text{ExtSig}(cte)$	0 1	rd	rs	
ADM rd, rs	$rd \leftarrow rd + M(rs[5:0])$	0 0	rd	rs	X X X X
STM rd, rs	$M(rs[5:0]) \leftarrow rd$	1 1	rd	rs	X X X X
BBQ dir	$1 \} R1 \leftarrow R0, PC \leftarrow dir$	0 0			dir

donde cte es un entero representado en complemento a 2

- a) Diseña una unidad de datos para poder ejecutar esas cuatro instrucciones, en base a los elementos hardware proporcionados. Además puedes utilizar elementos hardware adicionales que creas oportunos (registros, multiplexores, sumadores, comparadores, etc...)
- Indica claramente los pines de control necesarios
- En la página 5

- b) Construye la tabla de verdad donde se indique claramente qué señales de control deben activarse (1) y cuáles no (0) para cada instrucción.

Tabla de control:

Instrucción	Señales de control								
	FPC	FB	FA	WBL	ALU B	ALU A	MDR	MDW	
ADI	1	0	0	1	0	0	0	0	
ADM	1	0	0	1	1	1	1	0	
STM	1	0	1	0	1	0	0	1	
BBQ	$\overline{MDR[5:2]}$	1	1	0	X	X	0	0	

Si inicialmente el contenido de los registros es 0 (incluido el contador de programa, PC).

c) Describir la evolución del contenido de los registros y de la memoria (traza de ejecución) si se ejecutan 6 instrucciones

Memoria		Trazo de ejecución			
Pos	Contenido	PC	Instrucción (ej: ADI R1, R0, 5)	Registros o posición de memoria a escribir	Valor a escribir
0	52 _{hex}	0	ADI R0, R1, 2	R0	2
1	65 _{hex}	4	ADI R1, R0, 5	R1	7
2	d0 _{hex}	8	STM R0, R1	MEM(7)	2
3	90 _{hex}	12	ADH R0, R1	R0	4
4	02 _{hex}	16	BBO 2	PC	7
5	59 _{hex}	20	ADI R0, R1, -7	R0	0
6	--				
7	--				
--	--				

• 52_{hex} \Rightarrow 0101 0010

ADI R0, R1, 2
 $ADI\ R0 \leftarrow R0 + 2$
 $ADI\ R0 \leftarrow 2$

• 65_{hex} \Rightarrow 0110 0101

ADI R1, R0, 5
 $ADI\ R1 \leftarrow R0 + 5$
 $ADI\ R1 \leftarrow 2 + 5$
 $ADI\ R1 \leftarrow 7$

• d0_{hex} \Rightarrow 1101 0000

STM R0, R1
 $MEM(R1) \leftarrow R0$
 $MEM(7) \leftarrow R0$
 $MEM(7) \leftarrow 2$

• 90_{hex} \Rightarrow 1001 0000

ADH R0, R1
 $ADH\ R0 \leftarrow R0 + MEM(R1)$
 $ADH\ R0 \leftarrow 2 + 2$
 $ADH\ R0 \leftarrow 4$

• 02_{hex} \Rightarrow 0000 0010


BBO 2
 $13\ R1 < R0, PC \leftarrow dir$
 $7 \neq 4$

• 59_{hex} \Rightarrow 0101 1001

ADI R0, R1, -7
 $ADI\ R0 \leftarrow 7 - 7$
 $ADI\ R0 \leftarrow 0$

$$\begin{array}{r} 1001 \\ \downarrow \\ 0110 \\ + 1 \\ \hline 0111 \rightarrow -7 \end{array}$$

OPC (01) **ADI** rd, rs, cte \rightarrow $rd \leftarrow rs + \text{ExtSig}(cte)$ \rightarrow OPC rd rs cte [3:0]
 OPC (10) **ADH** rd, rs \rightarrow $rd \leftarrow rd + M(rs[5:0])$ \rightarrow OPC rd rs xx xx [3:0]
 OPC (11) **STM** rd, rs \rightarrow $M(rs[5:0]) \leftarrow rd$ \rightarrow OPC rd rs xx xx [3:0]
 OPC (00) **BBB** dir \rightarrow $18_0 \leftarrow 00, PC \leftarrow dir$ \rightarrow OPC rd rs dir [3:0]



MEMOR { = 1 si A < B
 = 0 si A > B

EJERCICIOS COMPUTADORES

1. Instr. ALU: $OpAlu\ nd,rs,rt: R[rd] \leftarrow R[rs] (funcion) R[rt]$

31	26,25	rs	rt	rd	xxxxx	funcion
000000	1,20	16,15	4,40	6,5		
ADD	→	100000				CR → 100101
SUB	→	100010				SLT → 101010
AND	→	100100				

Dada la siguiente instrucción MIPS: Add \$4, \$8, \$16

codifica en binario → 000000 01000 10000 00100 00000 100000

codifica en hexadecimal → 01102020

2. Instr. J: J $dir: PC \leftarrow (PC+4)[31:28], dir, 00$

31	26,25	dir
000010		0

Codifica en hexadecimal la siguiente instrucción MIPS: J bode
(sabemos que la instrucción J está en la dirección de memoria 2C, y que el valor asociado a la etiqueta bode es 14. (la dirección efectiva de salto)

$PC = 0000002C \rightarrow 0000\ 0000\ 0000\ 0000\ 0000\ 0000\ 0010\ 1100$

$PC \leftarrow 0000\ dir\ 00 = 14 \rightarrow 00000014 = 0000 \times 6\ 0001\ 0100 \leftarrow$

$\leftarrow dir = 0000 \times 5\ 0001\ 01$

Instrucción en binario → 0000 10 0000 0000 0000 0000 0000 0001 01

Instrucción en hexadecimal → 08000005

3. Instr. BEQ: $BEQ\ rs, rt, \text{dst} : if (R[rs] = R[rt]) PC \leftarrow (PC+4) + (ExSig(01h) \ll 2)$

↓
mole dos 0's
y se canga los 2
más significativos

000100 1 rs 1 rt 1 dst
31 26 25 21 20 16 15 0

Codifica en hexadecimal la siguiente instrucción Mips: BEQ \$8, \$0, exit
(sabemos que la instrucción beq esta en la dirección de memoria 14, y que la etiqueta exit se corresponde con la dirección destino de salto 30.

PC = 14h

PC destino = 30h

$PC \leftarrow (PC+4) + (Dir \ll 2) = (PC+4) + (Dir \times 4)$

$30h \leftarrow (14h+4h) + Dir \times 4 \rightarrow Dir = (30h-18h)/4h = 18h/4h = 6h$

Instrucción en binario \rightarrow 000100 000000 000000 0000 0000 0000 0000 0110

Instrucción en hexadecimal \rightarrow 11000006

4. Supongamos que los etapas del camino de datos del procesador visto en clase tienen las siguientes latencias:

IF	ID	EX	MEM	WB
200 ps	150 ps	120 ps	190 ps	140 ps

Se pide:

a) ¿Cuál es el ciclo de reloj si el procesador se decide implementar en una versión monociclo? ¿Y si fuera segmentado?

V. monociclo $\rightarrow 200+150+120+190+140 = 800\text{ ps}$

V. segmentado $\rightarrow 200\text{ ps}$

b) ¿Cuál es la latencia de una instrucción lw en un procesador segmentado y en uno monociclo?

P. segmentado $\rightarrow 200 \times 5 = 1000\text{ ps}$

P. monociclo $\rightarrow 800\text{ ps}$

c) Si se divide una etapa del camino de datos segmentado en dos nuevas etapas, cada una con una latencia mitad de la etapa original, ¿qué etapa se debería dividir y cuál sería el nuevo ciclo de reloj del procesador?

Se debería dividir la etapa IF en dos de 100 y el nuevo ciclo de reloj sería 190 ps.

Sean las siguientes secuencias de instrucciones:

a) lw \$t, 40(\$6)
add \$6, \$2, \$2
sw \$6, 50(\$1)

b) lw \$5, -16(\$5)
sw \$5, -16(\$5)
add \$5, \$5, \$5

a) Indica las dependencias y su tipo.

a \rightarrow { dependencias verdaderas: lw \rightarrow sw, add \rightarrow sw (escribo y leo)
Antidependencias: lw \rightarrow add (leo y escribo)
dependencias de salida: \emptyset (escribo y escribo)

b \rightarrow { dependencias verdaderas: lw \rightarrow sw, lw \rightarrow add
Antidependencias: lw \rightarrow add, sw \rightarrow add
dependencias de salida: lw \rightarrow add

b) Indica los riesgos y añade instrucciones nop para resolverlos.

a \Rightarrow {

cc1	cc2	cc3	cc4	cc5	cc6	cc7
IF	ID(R6)	EX	MEM	WB(W6)		
	IF	ID(R2)	EX	MEM	WB(W6)	
		IF	ID(R6, R1)	EX	MEM	WB

} \Rightarrow

\Rightarrow Hay un riesgo en ID(R6, R1) ya que \$1 y \$6 se escriben más tarde, para solucionarlo añadimos dos "nops" después de add (ya que hay adelantamiento en el banco de registros, es decir, la escritura se realiza a la primera mitad del cc6).
e
e
e
primera mitad del cc6...

b \Rightarrow {

cc1	cc2	cc3	cc4	cc5	cc6	cc7
IF	ID(R5)	EX	MEM	WB(W5)		
	IF	ID(R5)	EX	MEM	WB	
		IF	ID(R5)	EX	MEM	WB(R5)

} \Rightarrow

\Rightarrow Hay un riesgo en ID(R5)(cc3), para solucionarlo añadimos dos nops

6. Sea el programa suma1 dado por el siguiente código MIPS:

```
sub $5, $0, $0
suma: lw $10, 1000($20)
      add $5, $5, $10
      addi $20, $20, 4
      bne $20, $0, suma.
```

b) Detectar las dependencias que afectan a suma1 en el MIPS segmentado en 5 etapas y clasificarlas en dependencias de datos y dependencias de control.

Dependencias de datos: Dependencias verdaderas: sub → add, lw → add, addi → bne, addi → lw
Antidependencias: lw → addi, add → lw, bne → addi
Salida: sub → add

Dependencias de control: bne → suma1

c) Suponen un MIPS segmentado sin ningún tipo de soporte hardware para solucionar los problemas derivados de los riesgos de datos que conlleva la segmentación. Reescriben el código reordenándolo e insertando el mínimo número de códigos de no-operación (nop) para producir una nueva versión, suma2, que pueda ejecutarse correctamente en este MIPS. NO HAY ADELANTAMIENTO DE REGISTRO.

	cc1	cc2	cc3	cc4	cc5	cc6	cc7	cc8	cc9
sub →	IF	ID (R0)	EX ID (R20)	MEM EX ID (R5, R10)	WB (W5) MEM EX ID (R20)	WB (W10) MEM EX ID (R20, R0)	WB (W5) MEM EX opc. exclusión PC por 5	WB (W20) MEM (W10) opc. exclusión PC por 5	
lw →		IF	IF	IF	IF				
add →									
addi →									
bne →									
Inst. cualquiera →						IF (RPC)	ID	EX	MEM

CORRECCIÓN INICIAL: sub, lw, nop, nop, nop, add, addi, nop, nop, nop, bne, nop, nop, nop, Inst

CORRECCIÓN DEFINITIVA: sub, lw, addi, nop, nop, add, bne, nop, nop, nop, Inst
abandonada hasta ahora con respecto al punto de partida. Para ello, se continuará sobre el MIPS.

CORRECCIÓN INICIAL: SUB / LW / NOP / ...

CORRECCIÓN DEFINITIVA: sub, lw, addi, nop, nop, add, lwr, nop, nop, nop, lwr

b) Evaluar la mejora obtenida hasta ahora con respecto al punto de partida. Para ello, comparar el tiempo de ejecución que ofrece suma2 al ejecutarse sobre el MIPS anterior con respecto al de suma1 sobre el MIPS sin segmentar de la implementación monociclo. Suponen un número N de iteraciones en ambos programas y que las latencias de las etapas del camino de datos del procesador son las vistas en clase:

IF (40 ps), ID (20 ps), EX (40 ps), MEM (40 ps), WB (20 ps).

Tiempo de ciclo para un monociclo $\rightarrow 160 \text{ ps} = \text{latencia monociclo}$.

Tiempo de ciclo segmentado $\rightarrow 40 \text{ ps}$ latencia segmentado $= 40 \cdot 5 = 200 \text{ ps}$

Tiempo ejecución monociclo $\rightarrow (1 + 4 \cdot N) \cdot 160 \text{ ps}$

" " segmentado $\rightarrow (4 \text{ ciclos} + 1 \text{ inst} + 9 \text{ inst} \cdot N) \cdot 40 = (5 + 9 \cdot N) \cdot 40$

una arquitectura RISC con un conjunto de instrucciones similar al del procesador MIPS visto en clase. Su camino de datos presenta una segmentación en 3 etapas y una única memoria, común para instrucciones y datos. Esto hace que las instrucciones se ejecuten según se muestra a continuación:

INST	1	2	3	4	5
Inst 1	IFD	REX	MEW		
Inst 2		IFD	REX	MEW	
Inst 3			IFD	REX	MEW

donde:

- IFD es la etapa de búsqueda y decodificación de instrucción
- REX es la etapa de búsqueda de operandos (lectura del banco de registros), ejecución de operación o resolución de condiciones de salto y cálculo de dirección para operando destino o salto.
- MEW es la etapa de acceso a memoria para instrucciones de carga/almacenamiento, escritura de resultados en registros para instrucciones aritméticas/lógicas y de carga y actualización del PC para instrucciones de salto.

Además no podrá leerse en un mismo ciclo un registro que a ser escrito en dicho ciclo (es decir, no hay anticipación en el banco de registros).

Bajo estas condiciones, responden a las siguientes cuestiones:

a) ¿Qué tipo de riesgos pueden darse? Poner ejemplos.

c) Representar en un diagrama de ciclos la evolución del cauce para el siguiente trozo de código e identifica los riesgos que pueden darse.

sw \$5, 3000(\$7)	IFD	REX(R5, R7)	MEM(WH)						
or \$5, \$4, \$5		IFD	REX(R4, R5)	MEM(W5)					
sub \$8, \$4, \$7			IFD	REX(R4, R7)	MEM(W8)				
lw \$4, 3000(\$8)				IFD	REX(R8)	MEM(R4)			
bne \$7, \$0, elig					IFD	REX(R7)	MEM(PC)		
add \$8, \$8, \$5						IFD	REX(R8, R5)	MEM(W8)	
elig: sw \$5, 3000(\$8)							IFD	REX(R7, R8)	MEM
			RIESGO INSTRUCTIVO		RIESGO DATOS	RIESGO CONTROL	RIESGO C CONTROL	RIESGO DATOS	

7. Sea el siguiente código MIPS, que a partir de ahora referenciamos como mi-prog:

ori \$2, \$0, 1000h

loop: lw \$1, 2800h(\$2)

sub \$4, \$1, \$0

jal rotan

sw \$7, 7800h(\$2)

sw \$1, 0800h(\$2)

subi \$2, \$2, 4

bne \$2, \$0, loop

rotan: add \$10, \$4, \$4
mul \$7, \$10, 2
jr \$31

Señalar las instrucciones que pueden producir riesgos en mi-prog para un MIPS segmentado con anticipación en el banco de registros. Responder en las siguientes tablas:

Riesgos de datos	Instrucción(es)	Registros involucrados
	ORI → LW	R2
	LW → SUB	R1
	SUBI → BNE	R2
	ADD → MUL	R10
	MUL → SW	R7
	SUB → ADD	R4
	SUBI → LW	R2

Riesgos de control	Instrucción(es)
	JAL → SW, SW
	BNE → I4, I7, I3 (viene detrás del BNE pero no los sabemos)
	JR → I4, I5