1	devuelva la diferencia entre el valor La función ha de llamarse dif, y ace Dirección del vector de datos Tamaño del vector – se le pa El resultado lo tiene que devolver p valor mínimo almacenados en el vec Recuerda que tienes que hacer una	eptará los sigui s enteros – se asará por el re por el registro actor de númer	entes parametro le pasará por el gistro \$a1 \$v0 (resultado = os cuya direcció	registro \$a0 diferencia entre el valor má n se ha pasado por \$a0).	áximo y

- 5. [2.5 ptos] La figura muestra una implementación MIPS monociclo que soporta el repertorio de instrucciones básico visto en las prácticas.
 - (a) Supóngase que se está ejecutando la instrucción lw \$7, 8(\$8) (el funcionamiento y formato de la instrucción aparecen después de la tabla) y que conocemos los valores de las direcciones de entrada a la Memoria de Instrucciones (0X0000301C) y a la Memoria de Datos (0X000007AC). Responde y completa la siguiente tabla:

Buses /señales	Valor	
Señal K3		Caso que consideres que se
Señal K1		desconocen alguno de los
Señal K9		valores pedidos por faltar
Valor contenido en registro \$7		datos, debes indicarlo en la
Valor contenido en registro \$8		correspondiente casilla de la
Bus SUM2		tabla escribiendo FD (faltan datos).
Bus entrada a PC	The same of the sa	datos).
Flag Zero de la ALU		

 Iw rt, desp(rs)
 rt ← MEM(rs + ExtSig(desp))

 CdgOp
 rs
 rt
 desp


 1 0 0 0 1 1
 desp


(b) Modifica el diseño del procesador para que soporte la siguiente instrucción. Dibuja sobre el esquema las modificaciones, elementos hardware y nuevos puntos de control necesarios en la vía de datos. Especifica los valores de todos los puntos de control para la nueva instrucción.

 Swai rt, desp(rs)
 MEM(rs + ExtSig(desp)) ← rt rs ← rs + 4

 CdgOp
 rs
 rt
 desp

 0 1 1 1 0 0
 0
 0
 0





5) La gigura muestra una implementación MIPS monociclo que soporta el repertorio de instrucciones básico visto en las prácticas a) Supongase que se está ejecutando la instrucción lu \$7,8(\$8) (el funcionamiento y formato de la instrucción aparecen despues de la tabla) y que conocemos los valores de las direcciones de entrada a la Memoria de lustrucciones (0x00003010) y a la Memoria de Datos (0x00000 7AC). Responde y completa la siguiente tabla Valor De Caso que consideres que Buses/Sevales se descouoceu algoro de Secral K3 Secial K1 los valores pedidos por Secial K9 Jaltar datos, debes iudicarlo Valor contenido en registro \$7 Valor contenido en registro \$8 eu la correspondiente casilla de la tabla escribiendo FD BUS SOMZ (laltou datos) @ Bus entrada a PC

opcode rs

Flag Zero de la ALU

rt CHEM (rs + Extsig (desp))

desp.

6. [2 ptos] Sea el procesador MIPS16 con un conjunto de instrucciones similar al del procesador MIPS visto en clase. Su camino de datos presenta 4 etapas con las siguientes latencias:

IFD	REX	MEM	WB
200ps	100ps	250ps	125ps

donde:

- IFD es la etapa de búsqueda (lectura de la instrucción de memoria) y decodificación de instrucción.
- REX es la etapa de búsqueda de operandos (lectura del banco de registros), ejecución de operación o resolución de condiciones de salto y cálculo de dirección para operando destino o salto y actualización del PC (escritura en PC) para instrucciones de salto incondicionales.
- MEM es la etapa de acceso a memoria para instrucciones de carga o almacenamiento (lectura/escritura en memoria) y actualización del PC (escritura en PC) para instrucciones de salto condicionales.
- WB es la etapa de escritura de resultados en registros (escritura en banco de registros) para instrucciones aritmético/lógicas y de carga.
- (a) ¿Cuál sería el tiempo de ciclo de reloj de una implementación monociclo del procesador?
- (b) ¿Cuál sería el tiempo de ciclo de reloj de una implementación segmentada del procesador?

En una implementación segmentada del procesador, se ha implementado anticipación en el banco de registros (adelantamiento), de forma que se puede escribir un determinado registro en un ciclo y en el mismo ciclo leer el valor almacenado.

Reescribe el siguiente código, primero introduciendo el menor número de NOPs para evitar los riesgos. Posteriormente, si es posible, reordena el código para reducir al mínimo el número de NOPs y que el código siga siendo correcto. Especifica para cada código el tiempo de ejecución suponiendo que el valor cargado en \$\pmu1\$ en el segundo 1w es 2 (El código original se ejecutaría en la implementación monociclo, mientras que los otros dos códigos se ejecutarían en la implementación segmentada).

Código original (monociclo)	Código con NOPs	Código Reordenado
<pre>lw \$t0, datos(\$0) lw \$t1, tam(\$0) bu: beq \$t1, \$0, fi lw \$t2, 0(\$t0) add \$t3, \$t3, \$t2 addi \$t0, \$t0, 4 addi \$t1, \$t1, -1 j bu fi: sw \$t3, res(\$0)</pre>		
	,	
Tiempo monociclo:	Tiempo ej.:	Tiempo ej.:

Código Original (wousido) w \$to, datos (\$0) / w \$t1, tam (\$0) & bu beq \$t1, \$0, \$i 3 w \$t2, 0 (\$t0) 4 add \$t3, \$t3, \$t2 5 addi \$t0, \$t0, 4 6 addi \$t1, \$t1, -1 7 j bu 8	Codigo con 100% Iw \$t0,000 (50) Iw \$t1, tom (\$0) nop bu beq \$t1,\$0,\$i nop Iw \$t2,0(\$t0) nop add \$t3,\$t3,\$t2 addi \$t0,\$t0,4 nop	Gidigo Reordenado Iw \$11, tam (\$0) Iw \$10, datos (\$0) bu: beq \$11, \$0, \$1 nop nop Iw \$12, 0(\$10) addi \$10, \$10, 4 add \$13, \$13, \$12 addi \$11, \$11, -1
	100 100 1500 \$ +3, res (\$0)	j bu mp 8: sw \$+3, res(\$0)
Tiempo ejecución (2 + 610 + 1) x 675 = = 2025 + 4050 N	Trempo ejecución (3+11N+1+3)*250= =1750+2750 N	Trempo ejecución (2+9N+1+3) x250 = 1500+2250N

IFD	REX	MEM	WB			
	150	REX	HEM	WB.		
	88.	IFD	REX	HEH	WB	
			IFD	REX	HEH	WB
			100	KC A	HEH	MR

- 5
- 1.- Escribe una función en ensamblador MIPS que dado un vector A de números enteros y un número entero x, devuelva el número de elementos del vector que son mayores que x.

La función ha de llamarse gtx, y aceptará los siguientes parámetros de entrada:

- Dirección del vector de datos enteros A se le pasará por el registro \$a0
- Tamaño del vector A se le pasará por el registro \$a1

Número entero x – se le pasará por el registro \$a2

El resultado lo tiene que devolver por el registro \$v0 (resultado = número de elementos del vector que son mayores que x).

Recuerda que tienes que hacer una función y que debes seguir el convenio de llamadas a función.

3.- Sea el procesador MIPS64 con un conjunto de instrucciones similar al del procesador MIPS visto en clase. Su camino de datos presenta una segmentación en 4 etapas. Esto hace que las instrucciones se ejecuten según se muestra a continuación:

Instrucción	1	2	3	4	5	6	7
Instr. 1	IFD	REX	MEM	WB			
Instr. 2		IFD	REX	MEM	WB		
Instr. 3			IFD	REX	MEM	WB	

donde:

6

- IFD es la etapa de búsqueda (lectura de la instrucción de memoria) y decodificación de instrucción.
- REX es la etapa de búsqueda de operandos (lectura del banco de registros), ejecución de operación aritmético/lógica ó resolución de condiciones de salto y cálculo de dirección para operando destino ó salto y actualización del PC (escritura en PC) para instrucciones de salto incondicionales.
- MEM es la etapa de acceso a memoria para instrucciones de carga o almacenamiento (lectura/escritura en memoria) y actualización del PC (escritura en PC) para instrucciones de salto condicionales.
- WB es la etapa de escritura de resultados en registros (escritura en banco de registros)
 para instrucciones aritmético/lógicas y de carga.

No hay anticipación (adelantamiento) en el banco de registros, de forma que no se puede escribir un determinado registro en un ciclo y en el mismo ciclo leer el valor almacenado.

Reescribe el siguiente código, primero introduciendo el menor número de NOPs para evitar los riesgos (a). Posteriormente, si es posible, reordena el código para reducir el número de NOPs y que el código siga siendo correcto (b).

Código original	(a) Código con NOPs	(b) CódigoReordenado
add \$4, \$3, \$2		
sub \$6, \$3, \$2		
loop: beq \$5, \$6, fin		
lw \$6, 10(\$5)		
lw \$7, 10(\$3)		
addi \$5, \$5, 2		
sub \$10, \$7, \$6		
sw \$10, 10(\$6)		- 1570 I
addi \$6, \$6, 2		
j loop		Desired of the late of the late of the late of
fin: sw \$7, 10(\$6)		The Reservation of the Street
subi \$5, \$7, 2		


9-0-7		
. Sdigo Original	a) Códas con NOP's	b) Codigo Reordenado
add \$4,\$3,\$2	add \$4,\$3,\$3	500 \$6, \$3, \$2
505 \$6,\$3,\$2	506 \$6, \$3, \$2	add \$4,\$3,\$2
loop beg \$5, \$6, 814	nop	nop
lw \$6,10(\$5)	nop	beg \$5,\$6, 814 6/00p
lw \$7,10(\$3)	beq: \$5, \$6, 814 4 100p	nop
addi \$5,\$5,2	nop	nop
sub \$10,\$7,\$6	nop	lu \$7, 10 (\$3)
Sw \$10,10(\$6)	lw \$6,10(\$5)	addi \$5, \$5, 2
	lu \$7,10(\$3)	nop
addi \$6,\$6,2	nop	sub \$10, \$7, \$6
j 100p	addi \$5,\$5,2	addi \$6,\$6,2
Siu: Sw \$7, 10 (\$6)	nop	nop
subi \$5,\$7,2	nop	j 100p
2-3 (\$6)	Sw \$10,10(\$6)	sw \$10, 10 (\$6)
3-> beq 5-7 (\$7)	addi \$6, \$6, 2	sw \$7, 10(\$6) + gu
	j 100p	
7-8 (\$6)	nop	subi \$5, \$7,2
10->]	Sw \$7,10(\$6) + 810	
	subi \$5,\$7,2	


8 7.- La figura muestra una implementación MIPS monociclo que soporta el repertorio de instrucciones


visto en las prácticas.

Modificad el diseño del procesador para que soporte las siguientes nuevas instrucciones. Dibujad

Modificad el diseño del procesador para que soporte las siguientes nuevas instrucciones. Dibujad sobre el esquema las modificaciones, elementos hardware y nuevos puntos de control, necesarios en la vía de datos. Especificad los valores de todos los puntos de control para cada instrucción. (inm'= extensión de signo del campo inm)







1. (H.P. 4.12) Supongamos que las etapas del camino de datos del procesador visto en clase tienen las siguientes latencias:

IF	ID	EX	MEM	WB
$200 \mathrm{ps}$	150 ps	$120 \mathrm{ps}$	$190 \mathrm{ps}$	$140 \mathrm{ps}$

Se pide:

- a) ¿Cuál es el ciclo de reloj si el procesador se decide implementar en una versión monociclo? ¿Y si fuera segmentado?
- b) ¿Cuál es la latencia de una instrucción lw en un procesador segmentado y en uno monociclo?
- c) Si se divide una etapa del camino de datos segmentado en dos nuevas etapas, cada una con una latencia mitad de la etapa original, ¿qué etapa se debería dividir y cuál sería el nuevo ciclo de reloj del procesador?
- 2. (H.P. 4.13) Sean las siguientes secuencias de instrucciones:

- a) Indica las dependencias y su tipo.
- b) Indica los riesgos y añade instrucciones nop para resoverlos.
- 3. (H.P. 4.15) Sean las nuevas instrucciones:

bezi (rt), desp	opec $ r0 rt desp$	If $Mem[rt]=0$ then $PC \leftarrow PC+4+desp$
swi rd, rs(rt)	opec $ rs rt rd xxxx$	$\text{Mem}[\text{rs+rt}] \leftarrow \text{rd}$

- a) ¿Qué cambios hay que hacer en el camino de datos para añadir estas instrucciones a la ISA del MIPS?
- b) ¿Qué nuevas señales de control deben añadirse al diseño?
- c) ¿Qué tipo de riesgos se pueden producir con estas instrucciones?
- 4. (H.P. 4.16) Para cada una de las siguientes instrucciones:

- a) Identifica qué se almacena en cada uno de los registros situados entre dos etapas del pipeline.
- b) ¿Qué registros necesitan leerse y cuáles se leen realmente?
- c) ¿Qué hace la instrucción en las etapas EX y MEM?

5. Sea el programa suma1 dado por el siguiente código MIPS:

sub \$5, \$0, \$0 suma: lw \$10, 1000(\$20) add \$5, \$5, \$10 addi \$20, \$20, -4 bne \$20, \$0, suma

Se pide:

- a) Describir brevemente la tarea realizada por suma1.
- b) Detectar las dependencias que afectan a suma1 en el MIPS segmentado en 5 etapas y clasificarlas en dependencias de datos y dependencias de control.
- c) Gestión de dependencias por parte del compilador:
 - c.1 Suponer un MIPS segmentado sin ningún tipo de soporte hardware para solventar los problemas derivados de los riesgos de datos que conlleva la segmentación. Reescribir el código reordenándolo e insertando el el mínimo número de códigos de no-operación (nop) para producir una nueva versión, suma2, que pueda ejecutarse correctamente en este MIPS.
 - c.2 Evaluar la mejora obtenida hasta ahora con respecto al punto de partida. Para ello, comparar el tiempo de ejecución que ofrece suma2 al ejecutarse sobre el MIPS anterior con respecto al de suma1 sobre el MIPS sin segmentar de la implementación monociclo. Suponer un número N de iteraciones en ambos programas y que las latencias de las etapas del camino de datos del procesador son las vistas en clase:

IF	ID	EX	MEM	WB
40ps	20ps	40 ps	40 ps	20 ps

6. Sea una arquitectura RISC con un conjunto de instrucciones similar al del procesador MIPS visto en clase. Su camino de datos presenta una segmentación en 3 etapas y una única memoria, común para instrucciones y datos. Esto hace que las instrucciones se ejecuten según se muestra a continuación:

INST	1	2	3	4	5
Inst1	IFD	REX	MEW		
Inst2		IFD	REX	MEW	
Inst3			IFD	REX	MEW

donde:

- IFD es la etapa de búsqueda y decodificación de instrucción.
- REX es la etapa de búsqueda de operandos (lectura del banco de registros), ejecución de operación ó resolución de condiciones de salto y cálculo de dirección para operando destino ó salto.
- MEW es la etapa de acceso a memoria para instrucciones de carga/almacenamiento, escritura de resultados en registros para instrucciones aritmético/lógicas y de carga y actualización del PC para instrucciones de salto.

Además no podrá leerse en un mismo ciclo un registro que va a ser escrito en dicho ciclo (es decir, no hay anticipación en el banco de registros).

Bajo estas condiciones, responder a las siguientes cuestiones:

- a) ¿Qué tipo de riesgos pueden darse? Poner ejemplos.
- b) ¿Qué ocurriría con las instrucciones de salto?
- c) Representar en un diagrama de ciclos la evolución del cauce para el siguiente trozo de código e identifica los riesgos que puedan darse.

```
sw $5, 3000($7)
or $5, $4, $5
sub $8, $4, $7
lw $4, 3000($8)
bne $7, $0, etiq
add $8, $8, $5
etiq: sw $5, 3000($8)
```

7. Sea el siguiente código MIPS, que a partir de ahora referenciaremos como mi_prog:


Señalar las instrucciones que **pueden producir riesgos** en mi_prog para un MIPS segmentado con anticipación en el banco de registros. Responder en las siguientes tablas:

Riesgos de datos


1000000 000	
Instrucción(es)	Registro(s)
(dar mnemotécnicos)	involucrado(s)

Riesgos de control

Instrucción(es)
(dar mnemotécnicos)




lw			Ci is ID	1	N. I	n/ w	5 1 CC	1 63 1	
nop		IF (TF.	1				1	1
Nop				TI.				uen we	1
s w					LE	TEST)	X MEGA	ur T
add				111		/ r		D EX	ith by
									6
S	npnierdo	que	tengo	antic	puesas	de reg	ב שלנוח		(6)
5)	rub \$5	, 30	\$0						
Suma:	lw dio,	1000	(\$20)						6
0	dd \$5,	\$5,	\$10						6
a	dd 1 \$20	120,	-4						5
ul Suu	ne \$20,	\$0,	suma						6
adeley	to el	de en	i recto	or qu	e ceté	en la	ps	100 0\$2 0) (\$10), add	1 00
61 Den	end la								5
Dep.	control	as -	8nb -	add	(\$5)	, Lu	-add	(\$10), ad	d-addissi
	0	. one	- w.	ad	di-bne	(\$20)	, add	(\$10) addicts	0) 95
hadai-	lu (\$2	, tee .	orkenile m	יסונים.		cibe m	James Linds	12 - L	
cl c1	1 /3		c 5 1		(,)	Kelling.	with		
sub II	1-1-1				100	C-7	CA	cq1 110	1 -11 @
lew -		EX		tels.	n d			1	
mp	IF	In			WB				
	1	LP	ED	EX	MEM	wis			
hop			IP.	Lo	Ex	мем	wis		
add	1 . 4	4		IF	ID	Ex	men,	WB .	•
addi									
	1111								
lvo p.									
nop									
or A lush									•
2 hora love									1
ford Josep						*			
nop									
111111111111111111111111111111111111111									




	r f	ster 31	0								6
		2, 90,									0
Pier	jes de	date	2								
on Lw	I.F	01	EX 51 10	MEM St, so	WB MEM	*** WB WEIM	9 5 WB				6
jul				IF	DD DF	8X 14 5D	MEM	WB MEM	\$10 W13		6
muli						2F		EX/	MEM	lus	(wB)
ir							IF.	ID	Ex	ひそれ	
sw								i d			
subi											
the 1											
Riesc	o del	es .									
	- lw										Ш
lw	-sub	(\$1)								
add	-sub	(\$4)	(jal)								
add	-mul	1/ 10) 0								
		i (\$7	1				1 1	1 1			

A y B) Para la instrucción <u>bezi</u> tendríamos que diseñar la UC (nos dará una salida llamada "bezi"), luego añadir un comparador que compare una constante '0' con Mem[rt] y tras el comparador, utilizar una puerta lógica AND con la salida del comparador (salida '=') y con la salida "bezi" de la UC. Debemos tener en cuenta que el multiplexor cuya entrada tiene FPC0 tendrá que ser cambiada por una puerta OR. Por último, hay que recordar que hay que activar ALUSrc desde la UC



Nota: Los circuitos que aparecen solo sirven como esquema ya que en ellos no se encuentran los registros que hay entre cada etapa del pipeline

Para la instrucción <u>swi</u> habría que añadir una entrada de lectura más (Read reg 3 y Read Data 3) para rd y un multiplexor que controlará correctamente la entrada de rd a la memoria. Finalmente habría que activar tanto ALUSrc como MemWrite. Hay que recordar que hay que incluir dicha instrucción en la UC.



 c) -Se puede producir riesgo de datos ya que swi escribirá dentro de una memoria
 -Se puede producir riesgo de control ya con bezi, la condición de salto se conocerá en la etapa WB

Ejercicio 5

a) Básicamente lo que realiza el programa es sumar los datos que se encuentran desde la posición de memoria M[1000(\$20)] hasta M[1000] (cuando \$20=0). Para ello guarda un valor temporal en el \$10 de M[1000(\$20)] y luego realiza la suma con el \$5(que es el registro donde estará el resultado de las sumas anteriores) y lo guarda en el \$5. Finalmente, se le resta 4 al \$20(la dirección del vector) y se compara \$20 con el valor 0. Este proceso se repetirá mientas que \$20 sea distinto de 0.

9 b)

sub \$5, \$0, \$0

suma: lw \$10, 1000(\$20)

add \$5, \$5, \$10

addi \$20, \$20, -4

bne \$20, \$0, suma

Dependencia de datos

- -Dependencia verdadera: la instrucción sub produce un resultado que es usado por add
- -Dependencia de verdadera: la instrucción lw produce un resultado que es usado por add
- -Dependencia de verdadera: la instrucción addi produce un resultado que es usado por bne
- -Dependencia de verdadera: la instrucción addi produce un resultado que es usado por lw
- -Antidependencia: En lw lee el operando (\$20) y en addi lo escribe
- -Dependencia de salida: En sub y add escribimos en el mismo operando (\$5)

Dependencia de control

-bne: Salto condicional

NOTA (para programar): Si debajo del bne se encuentran más instrucciones que no forman parte del programa es necesario poner nop's. En caso contrario no es necesario introducir nop's ya que en las siguientes posiciones (de la Memoria de instrucciones) después de la instrucción bne se encontrará el valor hexadecimal 00000000 (por defecto) que equivale a nop

C2.

sub \$5, \$0, \$0 suma: lw \$10, 1000(\$20) add \$5, \$5, \$10

> addi \$20, \$20, -4 bne \$20, \$0, suma

MIPS monociclo:

Latencia de una instrucción=40ps+20ps+40ps+40ps+20ps=160ps

1 instrucción

4instrucciones + 4instrucciones*N interacciones del bucle

(5 instrucciones + 4instrucciones*N interacciones del bucle)) * 160ps

Resultado: 800ps+640ps*N interacciones del bucle

sub \$5, \$0, \$0

suma: lw \$10, 1000(\$20)

addi \$20, \$20, -4

nop

nop

add \$5, \$5, \$10

bne \$20, \$0, suma

nop

nop

nop

MIPS segmentado:

Latencia de una instrucción=40ps*5ciclos=200ps

1 instrucción*200ps

(9instrucciones + 9instrucciones*N interacciones del bucle) * 40ps

200ps+340ps+360ps*N interacciones del bucle

Resultado: 560ps+360ps*N interacciones del bucle

Pueden darse Riesgo de datos, Riesgo de control y Riesgo estructural:
 En el caso de Riesgo de estructural y de datos puede darse de la siguiente manera:

Sub \$8, \$4, \$5 Add \$9, \$8, \$8

INST	1	2	3
Sub	IFD	REX	MEW
Add		IFD	

Como se puede observar, en la instrucción sub escribe en el \$8 mientras que en la 1º instrucción add lee el registro \$8, generando un riesgo estructural (Acceso simultaneo a un registro) y de datos (RAW). Como no hay anticipación en el banco de registros, su solución será utilizar una instrucción nop entre sub y add.

En el caso de Riego Estructural puede darse de la siguiente manera:


			0	
sw \$5,3000(\$7)	INST	1	2	3
sw \$5,3000(\$7) Or \$5, \$4, \$5 Sub \$8, \$4, \$7	sw	IFD	REX	₹MEW\$
	or		IFD	REX
	sub			E IFD X

Como se puede observar, en la instrucción sw se intenta guardar M[3000(\$7)]<-\$5 mientras que a la vez se está leyendo una instrucción, provocando un riesgo estructural de acceso simultaneo en la memoria.

AyB) En el caso de Riesgo de control, puede darse de la siguiente manera:

Loop:	Sub \$8, \$4, \$5
	J loop
	Add \$9, \$8, \$8
	nop
	Add \$9, \$8, \$8

Según el enunciado, las condiciones de salto se cargan y se actualizan en la etapa MEW, por lo que las siguientes 2 instrucciones después de un salto se ejecutarán. Su solución es utilizar 2 nop's(tanto para el jump como para el beq) después de una condición de salto.



Instrucción(es)	Registro(s)
(dar	involucrado(s)
mnemotécnicos)	
Ori-lw	\$2
Lw-sub	\$1
Sub-add	\$4
Add-muli	\$10
Muli-sw	\$7
Subi-bne	\$2
Subi-lw	\$2

Instrucción(es)
(dar
mnemotécnicos)
jal
jr
bne

	IF	IF ID		MEM	WB
I	200ps	150ps	120ps	190ps	140ps

a) Para la versión del monociclo, el ciclo del reloj será la suma de cada etapa:

T=200ps+150ps+120ps+190ps+140ps=800ps

Para el segmentado será el mayor de todos ellos:

T=200ps

b) Para el monociclo, la latencia será la suma de cada etapa:

Latencia=200ps+150ps+120ps+190ps+140ps=800ps

Para el segmentado, al ser 5 ciclos y el ciclo de reloj 200ps:

Latencia=5 ciclos*200ps=1000ps

c) Se debería dividir la etapa cuya latencia es la mayor de todas. En este caso, IF tiene la mayor latencia con 200ps. Si dividimos IF en dos etapas, "IF1" y "IF2" tendrían 100ps cada una y ahora la mayor latencia seria MEM con 190ps, por lo que el nuevo ciclo de reloj sería de 190ps

Ejercicio 2

a) a. lw \$1,40(\$6) add \$6,\$2,\$2 sw \$6,50(\$1)

Dependencia de datos

- -Dependencia verdadera: la instrucción lw produce un resultado que es usado por sw
- -Dependencia de verdadera: la instrucción add produce un resultado que es usado por sw
- -Antidependencia: En lw lee el operando (\$6) y en add lo escribe

b. | Iw \$5,-16(\$5) sw \$5,-16(\$5) add \$5,\$5,\$5

Dependencia de datos

- -Dependencia verdadera: la instrucción lw produce un resultado que es usado por sw
- -Dependencia verdadera: la instrucción lw produce un resultado que es usado por add
- -Antidependencia: En lw lee el operando (\$5) y en add lo escribe
- -Antidependencia: En sw lee el operando (\$5) y en add lo escribe
- -Dependencia de salida: En lw y add escribimos en el mismo operando (\$5)

b) a.

- -Hay riesgo de datos (RAW) entre lw y sw
- -Hay riesgo de datos (RAW) entre add y sw
- -Hay riesgos estructurales si usamos 2 nop(Acceso simultaneo al mismo registro). La solución será realizar la escritura en la primera mitad del ciclo y la lectura en la segunda mitad del ciclo.

```
lw $1, 40($6)
add $6, $2, $2
nop
nop
sw $6, 50($1)
```

b.

- -Hay riesgo de datos (RAW) entre lw y sw
- -Hay riesgo de datos (RAW) entre lw y add
- -Hay riesgos estructurales si usamos 2 nop (Acceso simultaneo al mismo registro). La solución será realizar la escritura en la primera mitad del ciclo y la lectura en la segunda mitad del ciclo.

```
lw $5, -16($5)
nop
nop
sw $5, -16($5)
add $5, $5, $5
```

Ejercicio 4

a) a.

IF/ID: Obtenemos la instrucción de lw

ID/EX: Tenemos el valor del contenido de \$6 y de \$1(que no será usado). Además tenemos ExSig(40)

EX/MEM: Tenemos la suma del contenido de \$6 y ExSig(40)

MEM/WB: Tenemos el contenido de la memoria de \$6+ExSig(40)

b.

IF/ID: Obtenemos la instrucción de add

ID/EX: Tenemos dos veces el contenido de \$5.

EX/MEM: Tenemos la suma del contenido de \$5 + \$5

MEM/WB: Seguimos teniendo la suma del contenido de \$5+\$5

b)

- a. Se lee \$1 y \$6. Realmente solo necesita \$6
- b. Se leen los dos \$5. Se necesitan ambos \$5

c)

a.

- -En EX lo que hacemos es sumar \$6 con 40 (R[rs]+ExSig(desp)) para obtener la dirección de memoria que necesitamos leer
- -En MEM leemos la posición de memoria cuya dirección la hemos calculado antes en EX (M(R[rs]+ExSig(desp)))

b.

- -En EX sumamos el contenido de los dos registros (\$5+\$5)
- -En MEM no hacemos nada, el valor pasa directamente a la siguiente etapa (WB)

Segundo Parcial 2017

a las distintas etapas del ciclo de instrucción sou las que se muestrau en la siguiente tabla:

1F 1D EX MEN WB 200ps 150ps 125ps 250ps 125ps

a) ¿ Cual sería el traupo de ciclo de reloj en una implementación mouociclo del procesador?

TCmon = (200ps + 150ps + 125ps + 250ps + 125ps) = 850ps.

b) ¿ Cual sería el tiempo de ciclo de reloj si se seguienta el cauce del procesador en esas 5 etapas?

TCseg = Máx (200ps, 150ps, 125ps, 250ps, 125ps) = 250ps.

En la implementación seguientada del procesador, no se ha implementado anticipación en el banco de registros (adelantamiento). Además, el HW del procesador se ha modificado de tal monera que la terminación (= carga del PC) tanto del sallo condicional como del incondicional se realiza an la etapa ID.

c) Para el siguiente código, que se ha nomerado para voestra conveniencia, marca los dependencias que dan lugar a riesgos en el cauce segurartado descrito con anterioridad, indicando de qué tipo son y el registro causante. Dependencias que dan add \$6,\$0,\$0 lugar a riesgos: 000 \$10, \$0, \$0 2-3 7-3 2-4 et : 1w \$12, 48(\$10) Iw \$13, 20 (\$10) 3-5 7-8 4-5 bne 505 \$14, \$13, \$12 add \$6, \$6, \$14 5-6 addi \$10, \$10, 4 8 - bne \$10, \$18, et - SW \$8, 8(\$0)

d) Reescribe d código, primero introduciendo d manor número de NOP's para evitar los riegos. Posteriormente, si es posible, reordena el código para reclucir al unimimo el número de NOP's y que la ejecución del código siga siando correcta Especifica para cada código el trempo de ejecución suponiendo que se realiza un número Niter de iteraciones lel código original se ejecutaría en la implementación monociclo, mentras que los otros dos códigos se ejecutarian en la implementación seguientada).

	<i>J</i>	0 1 1
Código Original	Código con NOP's	Códy Reordenado
add \$6, \$0, \$0	add \$6,50,50	add \$10, \$0, \$0
add \$10, \$0,\$0	add \$10,\$0,\$0	ada \$6, \$0, \$0
et: 1 w \$12, 40 (\$10)	nop	sw \$8,8(\$0)
1 w \$ 13, 26 (\$10)	nop	nop
506 \$14, \$13, \$12	nop	et: 1w \$12, 48 (\$10)
add \$6, \$6, \$14	et: 1w \$12, 48 (\$10)	lu \$13,20(\$10)
	/w \$13, 20 (\$10)	add: \$10,\$10,4
addi \$10,\$10,4	note	nop
bne \$10, \$15, et	nop	hop
Sw \$8, 8(\$0)	nop	Sub \$14, \$13, \$12
	506 \$14, \$13, \$12	nop
2-3	nop	nop
	nop nop	
4 - 5	add \$6,\$6,\$14	bne \$10,\$15,et
5-6	add: \$10, \$10, 4	add \$6, \$6, \$14
4-8-bue		
	nop se	(
3 - bue	nop Nau	
8-bue-3	bne \$10,\$15,et	F = 1
	ПОР	
	Sw \$8,8(\$0)	
Tiempo Houaciclo	Tiempo ejacución	Tiempo ejecución
(2+61)+11*850=	(5+1615+1+4)x250=	(4+9N+1+4)+250 =
= 2550 + 5100 N	= 2500 + 4000N	= 2250 + 2250N

Dado un número de 4 instrucciones para un procesador de tamaño de palabra de 8 bits, das registros Ro y RI y una mecuoria de 64 bytes

Instrucción	Acción	Formato .	de	Tu	J.	cc 16	_
ADI rd, rs, cte	nd - rs + ExtSig (cte)	A TANK THE PARTY OF THE PARTY O	rs		C+	e.	
ADM rd, rs	rd + rd + H (rs[s:0])	opcode rd r	5	X	X	×	×
STH rd, rs	M(rs[5:0]) 4 rd	OPCODE TO T	S	X	×	×	×
BBQ dir	13 RICRO, PCGdir	ofcode o o		dir			~

donde cte es un entero representado en complemento a 2

a) Disena una unidad de datos para poder ejecutar esas cuatro lustrocciones, en base a los elementos hardware proporcionados. Además puedes utilizar elementos hardware adicionales que creas oportanos (registros, multiplexores, sumadores, comparadores, etc.)

Indica claramente los pontos de autrol necesarios

En la pagina 5

b) Construye la tabla de verdad doude se indique cloramente que senales de control deben activarse (1) y cuales no (0) para cada instrucción.

Table de control:

		Señales de control										
lustrucción	FPG	FB	FA	WBR	ALL) B	MULA	HOR	HOW				1
IGA	1	0	0	1	0	0	0	0				
ADM	1	0	0	1	1	1	1	0			T	1
STM	1	0	1	0	1	0	0	1		1	T	
880	H6102	1	1	0	X	X	0	0				

Si inicialmente el contemido de los registros es O (incluido el contador de programa, PC).

c) Describir la evolución del contenido de los registros y de la manoria (traza de ejecución) si se ejecutan 6 instrucciones

Men	noria	Trai	la de ejecuci	ón	
Pas	Conteuido	PC	(=; AOI RI, RO, 3)	de ammora a exist	Vabra escribir
0	52 hex		ADI RO, RI, 2	RO	2
1	65 he.	4	ADI RI, RO, S	QJ	7
2 3	do nes	8	STH RO, RI	MEH (7)	2
	90 mex	100	ADM RO,RI	20,	4
4	02 nev		880 2	PC	A
5	59 hex		ADI RO, RI-7	20	0
6	1/2,21	250-00		7 74	
7	500				
	222				

- *5246x = 0101 0010

 ADI RO CO + 2

 ADI RO C 2
- . 65 HEX => 019 0101

ADI RI . RO . S

ADI RI 62+5

ADIRIG F

. dOyex => 1101 0000 STH RO, RI MGH(RI) ← RO

MEH (T) + RO


MEH (7142

- . 90HEX => 1951 0000

 ADM RO RO + MEH(RI)

 ADM RO 2 + 2

 ADM RO 4
- 880 2
 18 RICRO PC 6 dir
 7 4 4
- ADI RO CO 1001



```
1. Int. ALU: Ophlu noins, nt: RED = R[ns] (función) R[nt]
        000000 | 75 | 77 | 70 | 1 m) | xxxxx | Junción
                                   OR - 100101
                Abb - lococo
                                   SLT - 101010
                SUB - 100010
```

AND - 10010C Dada le signiente instrucción Mips: ADD 84,\$8,\$16

codifica en Sinario - 000000 01000 10000 cidificale on hexadecimal - 01102020

2. Instr. J. J dia: PC - (AC+4)[31.28]. dia, 00

000010 1 2in 0

Codifice en hexadecimal le signiente instrucción Miss: I bude (sabemos que la instrucción 3 está en la dinección de menoria 20,1 y que el valor asociado a la etiopeta bude es 14. (La disección efectiva de solla) PC= C000c02C -> 0000 c000 0000 0000 0000 0000 0010 1100

PC < 0000 de 00 = 14 -> 00000014 = 0000 × 6 0001 0100 2=>

(-> dr= 0000×5 0001 01

Instrucción en binorio -> 0000 to 0000 0000 0000 0000 0000 0001 01, Instrucción en hexadecimal -> 08000005

3. Instr. BEQ: BEQ MINTING: if [REN] = RENT] PC - (PCINIA (Exsig(OIN) KZZ)

000200 1 ms 1 mt1 2627 2120 1015 31

y se carga los o mos cignifications

Codifica en hexadecimal la signiente instrucción Hirs: BEQ \$8, \$0, exit (sabanos que la instrucción bez esta en la dirección de menoria 141 y que la elignale exit se conserpoide con le disección destino de solto 30. PC = 14h

PC destina = 30 h

PC - (PC-4) - | Die (22) = (PC+4) 1 (Die x4)

30h - (44h-44) . Diz . 4 - DiR = (30n-18h) /4/= 18h/4h = 6h

Instrucción en binario - 000100 ocreci coapa, popo oqua oqua o210 Intrucción a hexadecimal -> 11000006

4. Spongamos que los etapos del camino de datos del procesador visto en excese. tionen les signiantes letencias:

EX HEM WB 200 be 150 be 150 be 150 be 140 be

a) ¿Cuzi es el ciclo de reloj si el procesador se decide implementar en una vexión marccide? dy si fuera segmentado?

V. manocido - 200+150+120+190+140 = 800 ps

b) ¿ Cual es la latencia de una instrucción la en un processadan segmentado y en uno manacido?

P. segmentado -> 200.5: 1000 ps

C) Si se divide una étapa del cumino de datos regmentado en dos nuevas etapas, cada una con una latencia mitad de la etapa oniginal, depé etapa se debenta Se debenia dividir le etapa IF en dos de 100 y la nuevo cido de religio seria 190 ps.

sean les signientes secuencias de instrucciones: lu \$5, -16(\$5) a) lw \$1,40186) 6) su \$5, -16(\$5) add \$6, \$2,\$2 add \$5, \$5, \$5 SW \$6, 50(\$1) a = { dependencias vardadoras: lu - su / add - su (escribo y lea)

Antidependencias: lu - add (lea y escribo) a) India los aprevencies y su tipo. bepardencies de solida: \$ (escriba y oscriba) (dependencias vendadenas: hw-sw, hw-add b => Antidepartencias: lw-addisu-add departencias de salida: lw-add b) Indica las riesgos y añade instrucciones nop para nesalversos. Hay in nicesgo en IDIREIRI) ja que \$1 y \$6 se escriber más tarte, para solucionanda añadimos dos nops después de add lya que hoy addantamiento e el barco de registros, ex decir, la escribro se recliza e la namena mitad del cida). primera mitad de ce. UB (WS) ·b => { | ccl | cc2 | TD (R5) | IF MEM ID (RS) ID (R5) => Hey un niesgo en Ib(RJ)(CC3), pona solvamanto attadimne dos rops

6. Sen el programa sumat dado par el siguiente cadigo HIPS:

sub \$5, \$0, \$0

Sima: Pai \$10, 1000 (\$20)

295 45, 45, 410 add \$20, \$20, 4

b) Detector les depondencias que efector a simal en el Maps significado en 5 etepas y obsificantes en dependencias de decles y dependencias de control.

Depositional Depositions verdadoras: sub-sadd, lu-sadd, addi-bre, addi-bu

Antitepardencias: lu-addi. add-tu, bne-addi

Salpa: 505-add

- · Dependencios de contrad: bre-somas
- C) Suponer on Mirs segmentatos sin mingrá lipo de sepante handurante para solventan los problemas derivados de los riesgos de dalas que conlleva la sogmentación. Reesoribin el cedigo recordentindolo e insertando el minimo número de cedigos de no-operación (nop) para producin una nueva versión, surraz, que preda ejecularse consectamente en este MIPS. NO HAY A DELANTA HIENTO DE REGISTRO.

covie	clamente en	erte	4	VLC5 .	\ ec6	(c)	822	49
SUD ->	IP to)	EX TO [R20]	IP (F21870) EX HEW	EX	HEH		KS (WZO	al me
John ->				1.	TE (RPC)	D	EX THE	HEH

sub, lw, nop, nop, nop, and, and, nop, nop, nop, bne, repropries. Int Tub sub, lw, adder nop. nop, add, bre, nop, nop, nop, Inst CORRECCIÓN INICIAL: abilitada hasta ahona con respecto al purto de partida. Para ello, CORRECCION DEFINITIVA:

sub, lu, addi, nop. nop, add, bre, nop, nop, nop, uni CORRECCIÓN INICIAL:

di Evaluer la mejora obtenida hasta ahora con respecto al purto de partida. Para ello, companar el tiempo de ejecución que ofrece simaz al ejecutarse sobre el MIPS CORRECCION DEFINITIVA: anteriai con respecto al de simal sobre el MIPS son segmentar de la implementación monocido. Suponen un número N de idenaciones en ambos programos y que las letencias de las etapos del camino de autos del procesador son las vistas en dese: IF (40 ps), ID (20ps), EX (40ps), MEN (40ps), WB (20 ps).

Tiempo de cido pere in monocido -> 160 ps = latencia monocido.

Tiempo de cido segmentado -> 40ps. latencia segmentado = 40.5 = 200 ps Tiempo ejecución monocido -> (1+4.N). 160 ps segmentade -> (4 cidos - Linst + 9 inst . N) - 40 = (5, 9.N).40

una arquitectura KISC con un conjunto de instrucciones similar al del processador TIPS visto en dese. Si camino de datos presenta una segmentación en 3 etapas y una Tita memoria, como posa instrucciones y datos. Esto hace que las instrucciones se ejecuten según se mustria a continuación;

INST	1	2	3	4	2
Inst 1	JFD	REX	HEW		
Inst 2		IFO		HEW	
712			JFD.	REX	HEW

donde:

· IFO es la etapa de bisqueda y decadificación de instrucción

· REX a la etapa de bisqueda de operantos (l'ectura del banco de registros), ejecución de operación a nesolución de ambiciones de salto y colleulo de dirección para

· MEN es la etapa de acceso a monanter para instrucciones de carga /almaceramiento, escritura de resultados en registros para instruerdones aritmético (legices y de carga

y actualización del PC para instrucciones de subto. Adorrás na poèmic leerse en un misma ciclo un registro que a sen escrito en dicha cido les decis, no hay anticipación en el banca da registros).

Bajo estas condiciones, nespoides a las siguientes avestiones:

a) d'Oné tipo de niesgos pueden donse? Pones ejemples.

c) Representar en un diagnama de cidos la evolución del couce para el signiente troza de cédigo e Edentifica los niesges que pueden danse. IFD | REX(PS, R2) | HEW (WH) Su \$5, 3000(\$7) REX (RYIRS) HEW (WS) 35, \$4, \$5 TFD MEW (WB) REX (RY, RT) IFU sub \$8.\$4,\$7 HEW (124) REX(R8) TFD HEW (PC) REX (R7) \$4,3000(\$8) IFD MEW(W8) REX (RE, PS) TFD \$7, \$0, eliq -REX (Rt, R8 IFD \$8, \$8, \$5 660 RIESGO PLESCO RJESGO C elig: >w \$5,3000 (48) RIESGO DATOS CONTROL CONTACL PIESGO DATIOS ESTRUCTUAL 7. Sea el seguinte cooligo MIPS, que a portir de ahora referencionancis como mi-prog: one \$2,40,1000 h - notion: and \$10, \$4, \$4 loop: lw \$1,28004(\$2) muli \$7, 510, 2 SUB \$4,\$1,\$0 Jn. \$31 jal ratou Sw \$7, 7800h (\$2) sw \$1, 0800h (\$2) Seralon les instrucciones que preder producis neergos en mi-prog para un HIPS Segmentado con anticipación en el banco de registras. Respontar en los siguientes tablos: Registrated (19) Instrucción (es) Resops de R2 OKI-> LW RL (w.-, SUB 30% CS R2 SUBT → BNE R10 ADD - MULI 27 , MULI - SW RY 50B -> Abb R2 SUBI- LUS Instrucción les) BNG -> IL, Iz, I3 (viene, delvis del BNE pare No la sabonar) Risgos de. JAL - SW, SW control

JR - I. Is