

Transferencia de Pequeña Señal y Análisis DC del Par Diferencial BJT

IMT-221 Circuitos Electrónicos III — Semana 7, Sesión 2

M.Sc. Ing. Bernardo Quiroga Turdera

Universidad Católica Boliviana “San Pablo” — Sede Tarija

Semana 7

Objetivos de la Sesión

Transición Conceptual


El salto conceptual principal de hoy es pasar de **una sola rama BJT** (aislada) a **dos ramas BJT acopladas por una restricción de corriente común**[cite: 16].

Hoja de Ruta:

- 1 Consolidación del Método Incremental (CE, CC, CB)[cite: 16].
- 2 Estructura Física del Par Diferencial[cite: 16].
- 3 Derivación Matemática Paso a Paso del Estado DC Balanceado[cite: 16].
- 4 Direccionamiento de Corriente (Current Steering)[cite: 16].
- 5 Puente Analítico hacia el Hito 2[cite: 16].

Revisión: Un Método, Tres Topologías


No existen tres sets de fórmulas desconectadas. Existe **un solo método incremental** invariable[cite: 16]:



Lo que cambia es puramente topológico:

- **CE:** Entrada Base, Salida Colector, **Emisor Común (Tierra AC)**. Ecuación:
$$v_o = -g_m v_i R_C.$$
- **CC:** Entrada Base, Salida Emisor, **Colector Común (Tierra AC)**. Ecuación: $v_o = i_e R_E.$
- **CB:** Entrada Emisor, Salida Colector, **Base Común (Tierra AC)**. Ecuación:
$$v_o = -(-g_m v_i) R_C.$$

Estructura del Par Diferencial Canónico



Anatomía de la etapa acoplada[cite: 16]:

- **Dos ramas** (Q_1 y Q_2) idealmente idénticas (*matched*).
- Dos nodos de entrada independientes (v_1, v_2).
- Resistores de colector simétricos (R_C).
- **Restricción de Acoplamiento:** Los emisores están unidos y alimentados por una sola fuente de cola (I_T)[cite: 16].

La Ecuación Maestra DC

Por Ley de Corrientes de Kirchhoff en el Nodo E:

$$I_{E1} + I_{E2} = I_T \quad [\text{cite: 16}]$$

Análisis DC Paso a Paso: Corrientes de Emisor

Derivación explícita cuando las entradas son iguales ($v_1 = v_2 = V_{CM}$) y los transistores son idénticos[cite: 16]:

1. Simetría de Corrientes de Emisor: La tensión base-emisor en ambas ramas es:

$$v_{BE1} = v_1 - v_E$$

$$v_{BE2} = v_2 - v_E$$

Como $v_1 = v_2$, entonces $v_{BE1} = v_{BE2}$. En transistores idénticos, mismos v_{BE} generan mismas corrientes: $I_{E1} = I_{E2}$ [cite: 16].

Aplicando KCL en el nodo común:

$$I_{E1} + I_{E2} = I_T \implies 2I_{E1} = I_T \implies I_{E1} = I_{E2} = \frac{I_T}{2} \quad [\text{cite: 16}]$$

2. Corrientes de Colector (Punto Q)[cite: 16]: Sabiendo que $I_C = \alpha I_E$, donde $\alpha = \frac{\beta}{\beta+1}$ [cite: 16]:

$$I_{C1} = I_{C2} = \alpha \frac{I_T}{2} \approx \frac{I_T}{2} \quad (\text{Aproximación para } \beta \text{ grande}) \quad [\text{cite: 16}]$$

3. Tensiones de Colector (Salida DC)[cite: 16]: Aplicamos KVL desde la fuente V_{CC} descendiendo por el resistor R_C :

$$v_{C1} = V_{CC} - I_{C1}R_C$$

$$v_{C2} = V_{CC} - I_{C2}R_C$$

Como $I_{C1} = I_{C2}$, entonces $v_{C1} = v_{C2}$ [cite: 16]. La salida diferencial quiescente es $V_{OD,Q} = v_{C2} - v_{C1} = 0 \text{ V}$ [cite: 16].

4. Voltaje de Emisor y V_{CE} [cite: 16]: Asumiendo $V_{BE} \approx 0.7 \text{ V}$ en conducción:

$$v_E = v_1 - V_{BE} = V_{CM} - 0.7 \text{ V} \quad [\text{cite: 16}]$$

El voltaje Colector-Emisor en el punto Q para ambas ramas es:

$$V_{CE} = v_C - v_E \quad [\text{cite: 16}]$$

5. Verificación de Región Activa Directa [cite: 16]: Debe verificarse rigurosamente que las uniones Base-Colector estén polarizadas en inversa:

$$V_{BC} = v_B - v_C < 0 \quad [\text{cite: 16}]$$

Solo así se garantiza que los transistores no han entrado en saturación [cite: 16].

Ejemplo Numérico: Corrientes de Equilibrio

Datos (Ejemplo Pedagógico): $V_{CC} = 5\text{ V}$, $I_T = 1.0\text{ mA}$, $R_C = 3.3\text{ k}\Omega$, $v_1 = v_2 = 0\text{ V}$, $\beta = 100$, $V_{BE} \approx 0.7\text{ V}$ [cite: 16].

Paso 1 - Corrientes de Emisor:

$$I_{E1} = I_{E2} = \frac{I_T}{2} = \frac{1.0\text{ mA}}{2} = \mathbf{0.500\text{ mA}} \quad [\text{cite: 16}]$$

Paso 2 - Factor α y Corrientes de Colector:

$$\alpha = \frac{\beta}{\beta + 1} = \frac{100}{101} \approx \mathbf{0.9901} \quad [\text{cite: 16}]$$

$$I_{C1} = I_{C2} = \alpha I_E = (0.9901)(0.500\text{ mA}) \approx \mathbf{0.495\text{ mA}} \quad [\text{cite: 16}]$$

Ejemplo Numérico: Tensiones de Colector y Emisor

Continuando con el circuito ($I_C \approx 0.495 \text{ mA}$, $V_{CC} = 5 \text{ V}$, $R_C = 3.3 \text{ k}\Omega$, $v_1 = 0 \text{ V}$, $V_{BE} \approx 0.7 \text{ V}$)[cite: 16]:

Paso 3 - Tensiones de Colector:

$$v_C = V_{CC} - I_C R_C = 5 \text{ V} - (0.495 \text{ mA})(3.3 \text{ k}\Omega) = 5 - 1.6335 = \mathbf{3.366 \text{ V}} \quad [\text{cite: 16}]$$

Paso 4 - Tensión de Emisor y V_{CE} :

$$v_E = v_1 - V_{BE} = 0 \text{ V} - 0.7 \text{ V} = \mathbf{-0.700 \text{ V}} \quad [\text{cite: 16}]$$

$$V_{CE} = v_C - v_E = 3.366 \text{ V} - (-0.700 \text{ V}) = \mathbf{4.066 \text{ V}} \quad [\text{cite: 16}]$$

Ejemplo Numérico: Verificación de Región y Punto Q

Paso 5 - Verificación Final (Región de Operación): Evaluamos la unión Base-Colector para asegurar que no existe saturación:

$$V_{BC} = v_B - v_C = 0\text{ V} - 3.366\text{ V} = -\mathbf{3.366\text{ V}} \quad [\text{cite: 16}]$$

Conclusión Matemática

Como $V_{BC} < 0$, se confirma que las uniones están polarizadas en inversa y los transistores operan correctamente en **Activa Directa** [cite: 16].

El Punto de Operación estático para cada rama es:

$$\mathbf{Q_1 = Q_2 \approx (0.495\text{ mA}, 4.066\text{ V})} \quad [\text{cite: 16}]$$

Direccionamiento de Corriente (Current Steering)

Definimos el voltaje diferencial como: $v_d = v_1 - v_2$ [cite: 16]. ¿Qué pasa cualitativamente si $v_d \neq 0$? [cite: 16]

Condición	I_{C1}	I_{C2}	v_{C1}	v_{C2}
$v_1 = v_2$ ($v_d = 0$)	Iguales	Iguales	Iguales	Iguales
$v_1 > v_2$ ($v_d > 0$)	Sube ($\uparrow$)	Baja ($\downarrow$)	Cae ($\downarrow$)	Sube ($\uparrow$)
$v_1 < v_2$ ($v_d < 0$)	Baja ($\downarrow$)	Sube ($\uparrow$)	Sube ($\uparrow$)	Cae ($\downarrow$)

La Clave de la Interacción: KVL y KCL

La corriente total I_T impone que lo que gana Q_1 , lo pierde Q_2 ($I_{C1} \uparrow \implies I_{C2} \downarrow$) [cite: 16]. Por KVL ($v_C = V_{CC} - I_C R_C$), el voltaje del colector se mueve en **dirección opuesta** a la corriente del colector [cite: 16].

El Diseño Real: Sensibilidad, "Mismatch" y el Hito 2

En hardware real, incluso con $v_1 = v_2$, casi nunca observamos $v_{C1} = v_{C2}$ perfectos. ¿Por qué?[cite: 16]

- **Mismatch de transistores:** V_{BE} y β difieren ligeramente por fabricación[cite: 16].
- **Mismatch de Resistores:** Las tolerancias de R_{C1} y R_{C2} causan caídas distintas[cite: 16].
- Todo esto genera un **Voltaje de Offset** en la salida[cite: 16].

Preparación para el Laboratorio Hito 2 (Semana 8, Sesión 2)[cite: 16]:

- El proyecto requerirá medir corrientes con una resistencia Shunt ($V_{sh} = I_{sense} \cdot R_{sh}$)[cite: 17].
- La cadena de señal será: $I_{load} \rightarrow R_{sh} \rightarrow v_d \rightarrow \text{Par Diferencial} \rightarrow v_{od}$ [cite: 17].
- **NO armar ni comprar** sin revisar la "Guía Previa" oficial; utilizaremos un **Espejo de Corriente** en la cola para mejorar el CMRR[cite: 17].