

Registro de Mediciones Estáticas (DC) — Par Diferencial

Complete esta tabla con sus predicciones analíticas, la simulación de LTspice y las mediciones físicas en placa antes de proceder al análisis de señal diferencial[cite: 18].

1. Valores de Componentes y Rieles

Componente / Riel	Valor Nominal[cite: 18]	Valor Real Medido
Resistor R_{C1}	4.7 k Ω	
Resistor R_{C2}	4.7 k Ω	
Resistor de Referencia R_{REF}	8.2 k Ω	
Resistor Limitador R_{LIM}	1.8 k Ω	
Resistor Shunt R_{sh}	1 Ω	
Voltaje Positivo V_{CC} (vs 0 V)	+9.0 V	
Voltaje Negativo V_{EE} (vs 0 V)	−9.0 V	

2. Subsistema: Espejo de Corriente (Cola)

Variable DC	Predicho Analíticamente	Simulado (LTspice)	Medido en Hardware
V_{REF} (Voltaje Base Q3/Q4)	≈ -8.3 V[cite: 18]		
I_{REF} (Corriente en R_{REF})	≈ 1.01 mA[cite: 18]		
I_T (Corriente de Cola)	≈ 1 mA[cite: 18]		

Nota: No conecte Q1 ni Q2 hasta validar que la corriente de cola I_T está en el orden de 1 mA[cite: 18].

3. Subsistema: Par Diferencial (Estado Balanceado, $v_1 = v_2 = 0\text{ V}$)

Variable DC	Predicho Analíticamente[cite: 18]	Simulado (LTspice)	Medido en Hardware
Voltaje de Emisor (v_E)	$\approx -0.7\text{ V}$		
Voltaje Colector 1 (v_{C1})	$\approx 6.65\text{ V}$		
Voltaje Colector 2 (v_{C2})	$\approx 6.65\text{ V}$		
Corriente Colector 1 (I_{C1})	$\approx 0.5\text{ mA}$		
Corriente Colector 2 (I_{C2})	$\approx 0.5\text{ mA}$		
Voltaje Unión V_{CE1}	$\approx 7.35\text{ V}$		
Voltaje Unión V_{CE2}	$\approx 7.35\text{ V}$		
Voltaje de Offset ($V_{OD,0}$)	0 V (Ideal)		

Notas de Troubleshooting (Desviaciones observadas, Offset térmico, problemas de Mismatch y correcciones aplicadas)[cite: 18]: