

Registro de Evidencia: Hito 2 (Sesión 1)

Llene esta hoja progresivamente. **Track A** completará las mediciones hoy; **Track B** llenará las columnas Analíticas y Simuladas y dejará Medición en "Pendiente"[cite: 19].

1. Rieles y Subsistema Espejo

Variable	Predicho / Nominal	Simulado (LTspice)	Medido	Status
$V(+9, 0)$ (Riel +)	+9.0 V			
$V(0, -9)$ (Riel -)	+9.0 V			
V_{REF}	≈ -8.3 V[cite: 19]			
I_{REF}	≈ 1.01 mA[cite: 19]			
I_T (Cola)	≈ 1.0 mA[cite: 19]			

2. Punto Q y Balance del Par Diferencial ($v_1 = v_2 = 0$)

Variable	Predicho	Simulado (LTspice)	Medido	Interpretación
v_E (Volt. Emisores)	≈ -0.7 V[cite: 19]			Activo?
v_{C1}	≈ 6.65 V[cite: 19]			
v_{C2}	≈ 6.65 V[cite: 19]			
I_{C1}	≈ 0.5 mA[cite: 19]			
I_{C2}	≈ 0.5 mA[cite: 19]			
V_{CE1}	≈ 7.35 V[cite: 19]			
V_{CE2}	≈ 7.35 V[cite: 19]			
$V_{OD,0}$ (Offset)	0 V[cite: 19]			Tolerable?

3. Pequeña Señal y Ganancia Diferencial

Variable	Predicho (Teoría)	Simulado (LTspice)	Medido	Status
g_m (Basado en I_C)	$\approx 19.34\text{ mS}$ [cite: 19]			
$A_{d,de}$ (Ganancia)	$\approx 90.9\text{ V/V}$ [cite: 19]			
A_c y CMRR	Diferido a Ses. 2[cite: 19]	Diferido	Diferido	Pendiente[cite: 19]

Registro de Debugging / Fallas (Troubleshooting):
(Anote aquí variaciones térmicas, reemplazo de transistores por mismatch, o reajustes).