

Plantilla de Curso con Organización Estilo IEEE - Hito 1

TÍTULO DEL PROYECTO / HITO 1

Autores: [Nombres de los estudiantes]

Carrera: [Nombre de la carrera]

Asignatura: IMT-221 — Circuitos Electrónicos III

Grupo: [Número/Nombre del Grupo] **Fecha:** [Fecha de entrega]

Resumen

[Un solo párrafo. Resuma el problema de ingeniería (protección ADC y supresión inductiva), el método (modelado, simulación, hardware), la evidencia principal validada (ej. error RMSE, voltaje de clamp medido) y la conclusión final. Manténgalo autocontenido y por debajo de 250 palabras.]

Palabras clave— Diodo Zener, Flyback, Protección Analógica, RMSE, LTspice, Python.

1. Introducción y Problema de Ingeniería

Incluya: qué componente se está protegiendo (ADC), por qué existen sobretensiones o transitorios inductivos destructivos, el objetivo general del Hito 1 y los límites o rangos de voltaje relevantes. No coloque resultados finales aquí.

2. Requisitos de Diseño y Supuestos

Defina la topología empleada (Mecatrónica, Biomédica, contingencias de 3.3V), rango de entrada, y componentes.

Cuadro 1: Requisitos y Parámetros del Circuito

Parámetro	Condición	Justificación
V_{in}	$[-12, +24]$ V	Guía Hito 1
V_{ADC} perm.	$[0, +5.1]$ V	Req. seguridad
V_{ZT} Zener	5.1 V	Datasheet
r_z (dinámica)	15 Ω	Modelo PWL
R_s (serie)	[] Ω	Cálculo + BOM
R_{shunt}	0,1 Ω	Anexo Hito 1

3. Modelo Analítico y Cálculos

Muestre la deducción paso a paso. Plantee el modelo PWL del Zener:

$$V_Z = V_{Z0} + r_z I_Z \quad (1)$$

$$V_{Z0} = V_{ZT} - I_{ZT} r_z \quad (2)$$

Incluya el cálculo de los límites de R_s , indicando el peor caso térmico ($V_{in,max} = 24$ V, $I_L = 0$) y justificando la potencia disipada P_Z . Si existe discrepancia entre la guía, la BOM y su cálculo analítico, documéntela aquí y explique su decisión de ingeniería.

4. Modelo Computacional en Python

Describa el script utilizado para evaluar la respuesta teórica. Incluya las ecuaciones programadas, el barrido (*sweep*), y cómo evaluó las regiones de operación del diodo.

[Insertar Fig. 1: Transferencia analítica V_{out} vs V_{in}]

[Insertar Fig. 2: Potencia del Zener P_Z vs V_{in}]

Explique en el texto qué demuestra cada figura generada por Python.

5. Simulación en LTspice

Documente el esquemático simulado. Indique los modelos de diodos utilizados, configuración de la simulación (.dc, .tran) y el impacto del diodo Flyback en la simulación de la carga inductiva.

[Insertar Fig. 3: Captura de resultados LTspice]

Explique las diferencias encontradas respecto al modelo analítico simplificado.

6. Implementación Física y Procedimiento Experimental

Detalle el montaje en el laboratorio, los canales del osciloscopio, referencia de tierra común, y orientaciones físicas de los diodos (Zener, limitadores, y el diodo Flyback en paralelo a la carga).

[Insertar Fig. 4: Foto o esquemático del banco de pruebas]

7. Resultados

Presente los datos extraídos objetivamente.

Cuadro 2: Comparación de Umbrales Críticos

Magnitud	Teoría	LTspice	Físico	Ud.
Clamp sup.	[]	[]	[]	V
Clamp inf.	[]	[]	[]	V

8. Comparación Cuantitativa y Validación

Valide que las señales comparadas correspondan al mismo nodo, unidades y referencia. Reporte el error calculando el Root Mean Square Error (RMSE) tras una alineación

temporal justificable:

$$\text{RMSE} = \sqrt{\frac{1}{N} \sum_{k=1}^N (y_k - \hat{y}_k)^2} \quad (3)$$

[Insertar Fig. 5: Superposición gráfica de CSV: Teoría vs LTspice vs Osciloscopio]

Declare cualquier técnica de interpolación empleada.

9. Discusión

Interprete las discrepancias observadas en la Fig. 5. Analice el efecto de la resistencia dinámica r_z , tolerancias de los componentes, caídas directas no ideales, instrumentación, y limitaciones del modelo PWL de Python frente al hardware real.

10. Conclusiones

Responda concretamente si se logró la protección del ADC, basándose en la evidencia. Mencione qué limitación persiste en el diseño actual y qué aprendizaje analítico o práctico se lleva hacia el Hito 2 (sensado diferencial BJT).

Referencias

- [1] Guía del Hito 1 y Anexos, IMT-221, UCB Tarija.
- [2] Datasheet BZX55C5V1, [Fabricante].
- [3] Jaeger, Blalock & Blalock, *Microelectronic Circuit Design*, 6th ed.

Apéndice A - Auditoría de Uso de IA

(Requisito obligatorio de la asignatura). Describa: 1) Herramientas utilizadas. 2) Prompt o interacción relevante para el desarrollo. 3) Identificación de al menos un error, simplificación o "alucinación" del modelo detectada por el equipo, y cómo fue corregida.