

Implementazione Algoritmo DES su FPGA

Stefano Zenaro

Marzo 2022

Indice

1	Introduzione	2
2	Algoritmo DES	2
2.1	Datapath dell'Algoritmo DES	2
2.2	FSM dell'Algoritmo DES	8
3	Simulazione e test dei moduli Verilog	10
4	Programmare la scheda Xilinx PYNQ-Z1	10
5	Controllare FPGA da Python	13
6	Scelte progettuali	14
6.1	Input suddiviso in due stati differenti	14
6.2	Moduli K_n	15
6.3	Generazione moduli da utility	15
6.4	Implementazione interfaccia AXI	16

1 Introduzione

Questo documento descrive come implementare l'algoritmo DES nel linguaggio di descrizione dell'hardware Verilog, come simulare i moduli principali e infine come programmare la Programmable Logic (FPGA) di Xilinx PYNQ-Z1 (xc7z020clg400-1) e come comandarla tramite il linguaggio di programmazione Python.

A fine documento saranno elencate le scelte progettuali.



Per brevità il seguente documento utilizzerà in modo intercambiabile il percorso dei file sorgente Verilog e il nome dei moduli definiti al loro interno: il nome dei moduli corrisponde al nome del file (senza estensione).

2 Algoritmo DES

L'algoritmo DES è un algoritmo che, data una chiave da 64 bit (in questo caso implementata in hardware), si occupa di cifrare una sequenza di 64 bit restituendo in output altri 64 bit da cui risulta molto difficile risalire alla sequenza originale.

Per sviluppare l'algoritmo DES in Verilog si è deciso di implementare l'algoritmo vero e proprio in un datapath e poi di gestire gli input e gli output mediante macchina a stati finiti (FSM).

2.1 Datapath dell'Algoritmo DES

Il datapath, implementato nel file *src/DES.v*, si occupa di:

- Fare una permutazione iniziale (gestita dal modulo *src/IP.v*) dell'input. Con la permutazione si ottiene una nuova sequenza di 64 bit formata dagli stessi bit del messaggio da cifrare ma in un ordine diverso.
- Eseguire 16 round in cui si prende l'output del round precedente (o della permutazione iniziale) e si suddivide in due parti uguali da 32 bit (L_{n-1} e R_{n-1}).



n è il numero del round attuale, $n - 1$ è il numero del round precedente (se $n - 1 = 0$ significa che l'input proviene dal risultato ottenuto dalla permutazione iniziale)

Anche l'output di ogni round è formato da due parti da 32 bit:


- La parte di sinistra è uguale alla parte di destra del round precedente:

$$L_n = R_{n-1}$$

- La parte di destra e' formata eseguendo la funzione logica XOR tra la parte di sinistra del round precedente e il risultato di un calcolo effettuato in funzione della chiave e della parte di destra del round precedente.

$$R_n = L_{n-1} \oplus f(R_{n-1}, K_n)$$

- Fare una permutazione finale (gestita dal modulo *src/inverse_IP.v*) dell'output del round 16. L'output della permutazione finale e' il messaggio cifrato.



I round sono stati implementati nel file *src/DES.v* mentre ogni funzione $f(R_{n-1}, K_n)$ (per $n = 1..16$) e' descritta nei relativi file *src/f_kn.v* (per ogni $n = 1..16$).



E' possibile trovare la funzione $f(R_0, K_1)$ nel file *src/f_k1.v*, la funzione $f(R_1, K_2)$ nel file *src/f_k2.v*, ...

Tutti i file *src/f_kn.v* utilizzano istanze di due moduli differenti:

- *src/f.v* che, presi in ingresso R_{n-1} e K_n , restituisce il risultato di $f(R_{n-1}, K_n)$
- *src/kn.v* (dove n e' il numero del round corrente) che restituisce K_n , valore che dipende da una computazione effettuata sulla chiave.



Siccome, in questo progetto, la chiave viene memorizzata in hardware e la sua computazione restituisce sempre gli stessi K_n il compito di computare i K_n e di creare i moduli Verilog *src/kn.v* viene lasciato ad uno script scritto in Python (*utility/keys/gen_kn.py*)

Il modulo "f" (ovvero il modulo che implementa la funzione generica $f(R_{n-1}, K_n)$) definito nel file *src/f.v* si comporta in questo modo:

- Prende i 32 bit in ingresso di R_{n-1} e li estende duplicando alcuni bit e permutandoli attraverso il modulo *src/E.v*:

$$R_E = E(R_{n-1})$$
- L'output del modulo "E" viene messo in XOR con K_n :

$$R_E_XOR_k = R_E \oplus K_n = E(R_{n-1}) \oplus K_n$$
- I 48 bit ottenuti dallo XOR vengono suddivisi in 8 blocchi da 6 bit. Ogni blocco da 6 bit entra in un modulo S_x (per $x = 1..8$).

$$B_1 B_2 B_3 B_4 B_5 B_6 B_7 B_8 = E(R_{n-1}) \oplus K_n$$



Queste funzioni S_x vengono nominate "S-Boxes". Ogni S Box viene definita nel suo modulo *src/Sx.v* (per $x = 1..8$)



Il primo blocco di 6 bit entra in S_1 , il secondo blocco entra in S_2 , ...

L'output di ogni blocco e' da 4 bit, quindi l'output complessivo degli otto blocchi e' da 32 bit.


$$Sboxes(E(R_{n-1}) \oplus K_n) = S_1(B_1)S_2(B_2)S_3(B_3)S_4(B_4)S_5(B_5)S_6(B_6)S_7(B_7)S_8(B_8)$$

- I 32 bit in output delle S-Boxes vengono permutati dal modulo *src/P.v.*
L'output del modulo "P" e' l'output della funzione $f(R_{n-1}, K_n)$

In termini matematici:

$$f(R_{n-1}, K_n) = P(Sboxes(E(R_{n-1}) \oplus K_n))$$

Dove la funzione $Sboxes()$ e' una astrazione di cio' che avviene in ogni modulo S_x (per $x = 1..8$).



I Moduli K_n , le S-Boxes, i moduli che si occupano di permutare segnali ($IP, inverse_IP, E, P$) e le funzioni f_{kn} sono stati generati mediante script Python, che risiedono nella cartella *utility*, per rimuovere la possibilità' di errore umano durante la realizzazione di quei moduli.

2.2 FSM dell'Algoritmo DES

A causa delle limitazioni di bit di input/output della FPGA la macchina a stati e' stata realizzata per ricevere in ingresso il messaggio da cifrare in due stati differenti (vengono letti 32 bit alla volta).

Questo permette di impiegare 32 bit di messaggio e 2 di controllo anziche' utilizzare 64 bit di messaggio.

La macchina a stati, implementata nel file *src/FSMD.v* (poiche' implementa FSM + Datapath), esegue queste operazioni:

- Resetta i registri interni quando entra in ingresso il segnale di reset *rst* impostato a 0.




I registri resettati servono per memorizzare il messaggio da cifrare e l'output del datapath e per indicare lo stato delle operazioni (memorizzazione effettuata della prima parte del messaggio, fine)

- Attende che in ingresso sia presente la prima parte del messaggio da cifrare. La FSM riconosce che il messaggio e' pronto quando *ready_part1* e' posto a 1.
- La FSM manda in uscita il segnale *read_part1* indicando che la prima parte del messaggio da cifrare e' stata memorizzata.
Dopo aver fatto questo attende che in ingresso sia presente la seconda parte del messaggio da cifrare. La FSM riconosce che il messaggio e' pronto quando *ready_part2* e' posto a 1.
- Dopo aver lasciato al datapath il compito di fare la cifratura del messaggio in input, la FSM manda in uscita il messaggio cifrato sul segnale *enc_msg* e imposta il segnale *done* a 1 per indicare che l'operazione e' conclusa.



Il segnale *read_part1* verra' resettato per poter riconoscere quando avverra' la memorizzazione della prossima prima parte del messaggio.

- A questo punto la FSM torna in attesa che in ingresso sia presente la prima parte del messaggio.



3 Simulazione e test dei moduli Verilog

Per simulare i moduli Verilog si e' deciso di optare per il simulatore Icarus Verilog e per visualizzare le forme d'onda esportate in formato VCD GTKwave.

Per i test e' stato utilizzato il framework cocotb per il linguaggio di programmazione Python. Per lanciare i test con cocotb occorre eseguire il *Makefile* nella cartella *tests* con il comando *make*.


Se si desidera visualizzare le forme d'onda create dai test e' necessario eseguire singolarmente o il test del datapath (con il comando *make test_DES*) o della FSM (con il comando *make test_FSM*) e poi aprire il file VCD con GTKwave con il comando "*gtkwave <nomefile> .vcd*"

Inoltre nella cartella *tests* sono presenti delle semplici test bench in formato Verilog.

Per eseguirle occorre compilare i moduli e poi eseguire la simulazione:

```
iverilog -c DES_modules.txt # oppure FSM_modules.txt
vvp a.out
```

A questo punto e' possibile visualizzare le forme d'onda aprendo il file VCD appena creato con GTKwave.



File VCD generato dal test del modulo FSM.v

4 Programmare la scheda Xilinx PYNQ-Z1

Per programmare la scheda e' necessario utilizzare il software Xilinx Vivado per:

- Creare una Intellectual Property (IP) di tipo periferica AXI (Lite) e istanziarci all'interno il modulo FSM.



Per controllare input e output della FSM sono richiesti 7 registri

- Creare il Block Design per interfacciare la IP con la APU della scheda.



Vivado permette di collegare automaticamente le IP cliccando su "Run Block Automation" e "Run Connection Automation"

- Creare un wrapper HDL: questo wrapper al suo interno gestirà APU, IP (con all'interno la FSM) e il modulo che si occupa di resettare la board.
- Generare il Bitstream (*system.bit*)
- Esportare il Bitstream e il Block Design (*system.tcl*)

Attraverso uno script Python è possibile utilizzare il Bitstream e il Block Design per programmare e controllare la FPGA.

I registri che verranno utilizzati dall'interfaccia AXI sono i seguenti:

Indirizzo	Nome registro	Nome segnale
0x00	slv_reg0	msg
0x04	slv_reg1	ready_part1
0x08	slv_reg2	ready_part2
0x0C	slv_reg3	read_part1
0x10	slv_reg4	done
0x14	slv_reg5	enc_msg_part1
0x18	slv_reg6	enc_msg_part2

La interfaccia della periferica AXI generata da Vivado deve essere modificata nei seguenti punti:

- Dopo la definizione dell'interfaccia del modulo bisogna dichiarare i wire per gestire gli output della FSM.

```

wire read_part1;
wire done;
wire [31:0] enc_msg_part1;
wire [31:0] enc_msg_part2;

```

- Nel processo principale (*always @(posedge S_AXI_CLK)*) bisogna far propagare i segnali di output.

Modificare le seguenti righe:

```

else begin
if (slv_reg_wren)

```

E aggiungere la propagazione:

```

else begin
    slv_reg3 <= 32'b0000_0000 + read_part1;
    slv_reg4 <= 32'b0000_0000 + done;
    slv_reg5 <= enc_msg_part1;
    slv_reg6 <= enc_msg_part2;
    if (slv_reg_wren)

```

- Sempre nel processo principale nel ramo default bisogna commentare la propagazione degli output:

```

slv_reg0 <= slv_reg0;
slv_reg1 <= slv_reg1;
slv_reg2 <= slv_reg2;
// slv_reg3 <= slv_reg3; <--- Comment these lines.
// slv_reg4 <= slv_reg4; <--- Comment these lines.
// slv_reg5 <= slv_reg5; <--- Comment these lines.
// slv_reg6 <= slv_reg6; <--- Comment these lines.

```

- Istanziare la FSMMD nell'interfaccia dopo il commento "add user logic here":

```

FSMD fsmd(
    .clk(S_AXI_ACLK),
    .rst(S_AXI_ARESETN),

    .msg(slv_reg0),
    .ready_part1(slv_reg1[0]),
    .ready_part2(slv_reg2[0]),

    .read_part1(read_part1),
    .done(done),
    .enc_msg({enc_msg_part1, enc_msg_part2})
);

```

Il Block Design ottenuto integrando la nuova IP (con la FSMMD) con la APU dovrebbe essere il seguente:

- Ogni blocco viene predisposto per essere adatto all'interfaccia del modulo FSMD.v e viene mandato in input alla FPGA.

Dopo aver ricevuto il blocco cifrato dalla FPGA questi vengono memorizzati in una lista finché la FPGA non ha terminato di cifrare tutti i blocchi.

- A fine cifratura i blocchi cifrati vengono mostrati a video all'utente sia in formato binario sia in formato esadecimale.

Per utilizzare lo script occorre:

- Copiare con il comando scp i file sulla board:

```
scp system.* <indirizzoIP_board>:~/
scp des.py <indirizzoIP_board>:~/
```

- Entrare in SSH sulla board (potrebbe essere necessario inserire la password di login):

```
ssh <indirizzoIP_board>
```

- Eseguire lo script Python passando come argomento il messaggio da cifrare:

```
sudo python3.6 des.py '<messaggio>'
```



E' necessario eseguire lo script Python con sudo per poter aver l'accesso alla programmazione e al controllo dell'hardware della FPGA.



Se si utilizzano le virgolette (") anziché gli apici (') occorre fare attenzione a caratteri interpretabili dalla shell (come ad esempio il dollaro) e eventualmente farne l'escape con la slash \

6 Scelte progettuali

6.1 Input suddiviso in due stati differenti

A causa delle limitazioni di bit di input/output della FPGA la macchina a stati e' stata realizzata per ricevere in ingresso il messaggio da cifrare in due stati differenti (vengono letti 32 bit alla volta).

Questo permette di impiegare 32 bit di messaggio e 2 di controllo anziché utilizzare 64 bit di messaggio.

6.2 Moduli K_n

I segnali K vengono restituiti da moduli differenti per permettere facilmente la modifica della chiave memorizzata in hardware generando con lo script python *utility/keys/gen_kn.py* i file sorgente dei moduli Verilog.

Dopo aver passato una chiave allo script tramite parametro questo genererà i moduli Verilog.

Dopo averli generati è sufficiente sovrascrivere i file sorgente presenti nella cartella *src* e riprogrammare l'FPGA per attuare la modifica della chiave.

6.3 Generazione moduli da *utility*

Come per i Moduli K_n , le S-Boxes, i moduli che si occupano di permutare segnali ($IP, inverse_IP, E, P$) e le funzioni f_kn sono stati generati mediante script Python che risiedono nella cartella *utility* per rimuovere la possibilità di errore umano durante la realizzazione di quei moduli.

Tutte le permutazioni vengono descritte nelle documentazioni dell'algoritmo DES come matrici che devono essere lette da sinistra verso destra, dall'alto verso il basso: il primo bit in output corrisponde al bit numero x presente nella prima posizione della matrice, il secondo bit in output sarà il bit in posizione 2, ...

Esempio con la permutazione iniziale:

58	50	42	34	26	18	10	2
60	52	44	36	28	20	12	4
62	54	46	38	30	22	14	6
64	56	48	40	32	24	16	8
57	49	41	33	25	17	9	1
59	51	43	35	27	19	11	3
61	53	45	37	29	21	13	5
63	55	47	39	31	23	15	7

Il primo bit in output sarà il bit in posizione 58 in input, il secondo bit in output sarà il bit in posizione 50, ...



Gli indici degli input e degli output delle permutazioni partono da uno.



È possibile trovare i file delle matrici delle permutazioni (memorizzate come una lista di valori), usati dallo script Python *utility/permutations/gen_permutations.py* per generare i moduli, nella cartella *utility/permutations*

Anche le S-Boxes vengono descritte come matrici ma in quel caso bisogna prendere la sequenza di 6 bit in input e leggere il primo e l'ultimo bit come l'indice della riga e i bit centrali come indice della colonna. L'elemento selezionato sarà l'output della S-Box.



Gli indici delle righe e delle colonne delle S-Boxes partono da zero.

Esempio con la prima S-Box:

14	4	13	1	2	15	11	8	3	10	6	12	5	9	0	7
0	15	7	4	14	2	13	1	10	6	12	11	9	5	3	8
4	1	14	8	13	6	2	11	15	12	9	7	3	10	5	0
15	12	8	2	4	9	1	7	5	11	3	14	10	0	6	13

Se l'input fosse 0 = 000000, l'output si trova in posizione 00 = 0 come riga e 0000 = 0 come colonna: l'output sara' 14.

Se l'input fosse 2 = 000010, l'output si trova in posizione 00 = 0 come riga e 0001 = 1 come colonna: l'output sara' 4.

Se l'input fosse 38 = 100110, l'output si trova in posizione 10 = 2 come riga e 0011 = 3 come colonna: l'output sara' 8.



E' possibile trovare i file con le matrici delle S-Boxes, usati dallo script Python *utility/sboxes/gen_sboxes.py* per generare i moduli, nella cartella *utility/sboxes*

6.4 Implementazione interfaccia AXI

Per comunicare la APU e la Programmable Logic (FPGA) impiegano un bus standard basato sul protocollo AXI.

Nel protocollo AXI il dispositivo master (la APU) per leggere o scrivere dati verso il dispositivo slave (l'interfaccia AXI contenente la FSM) utilizza il metodo input/output chiamato "Memory Mapped Input Output" che mappa i registri della periferica a zone di memoria: per leggere e scrivere su un registro il master deve conoscere l'indirizzo corrispondente al registro da controllare.

Per il progetto l'interfaccia AXI deve contenere 7 registri:

Indirizzo	Nome registro	Nome segnale
0x00	slv_reg0	msg
0x04	slv_reg1	ready_part1
0x08	slv_reg2	ready_part2
0x0C	slv_reg3	read_part1
0x10	slv_reg4	done
0x14	slv_reg5	enc_msg_part1
0x18	slv_reg6	enc_msg_part2

Ogni registro dell'interfaccia AXI e' da 32 bit.

- msg contiene la prima o la seconda parte del messaggio da cifrare ed essendo da 32 bit necessita di un solo registro

- `ready_part1`, indica che `msg` contiene la prima parte del messaggio, richiederebbe un solo bit ma il bus che si interfaccia con i registri e' da 32 bit, quindi e' necessario un registro da 32 bit
- `ready_part2`, indica che `msg` contiene la seconda parte del messaggio, richiederebbe un solo bit ma il bus che si interfaccia con i registri e' da 32 bit, quindi e' necessario un registro da 32 bit
- `read_part1`, indica che la FSM ha memorizzato la prima parte del messaggio, richiederebbe un solo bit ma il bus che si interfaccia con i registri e' da 32 bit, quindi e' necessario un registro da 32 bit
- `done`, indica che il messaggio intero e' stato cifrato, richiederebbe un solo bit ma il bus che si interfaccia con i registri e' da 32 bit, quindi e' necessario un registro da 32 bit
- `enc_msg` e' il messaggio cifrato ed essendo da 64 bit deve essere memorizzato in due registri da 32 bit: `enc_msg_part1` e `enc_msg_part2`