# Tarea 1 Circuitos Digitales 2

Mario Enrique Brenes Arroyo Universidad de Costa Rica Fecha: 5 de septiembre de 2024 Carnet: C11194

Grupo: 1

Curso: Circuitos Digitales 2 Profesor(a): Enrique Coen

## Índice

1.	Resumen								
2.	Descripción Arquitectónica	2							
3.	Plan de Pruebas   3.1. Prueba1	8 8 8 8 9							
4.	Instrucciones de utilización de la simulación	9							
<b>5</b> .	Conclusiones y Recomendaciones								
6.	Referencias	10							

#### 1. Resumen

diseño e implementación de un controlador automatizado de acceso vehicular para un estacionamiento, utilizando un enfoque de descripción conductual en Verilog. El sistema detecta la llegada de un vehículo, solicita la entrada de una clave de acceso de 16 bits (4 dígitos en BCD) y controla el movimiento de la compuerta en función de si la clave es correcta o incorrecta.

El controlador sigue una secuencia de estados basada en un diagrama ASM. Si el vehículo ingresa la clave correcta (1194 en BCD), se abre la compuerta. Si la clave es incorrecta, el sistema permite hasta tres intentos fallidos antes de activar una alarma y bloquear el acceso. El sistema también tiene un mecanismo de desbloqueo mediante un botón de reinicio. El diseño incluye señales para abrir y cerrar la compuerta, así como alarmas en caso de errores.

Dentro de las pruebas, se pudieron notar algunos errores como la alarma de pin incorrecto que o no se activaba en el estado que tenia que ser o, no se activaba del todo en el sistema. Se tuvieron que hacer cambios en el modelo de diagrama ASM y el codigo para que la alarma no dependa de un estado, si no que depende de que si el numero de intentos a sido el máximo.

Todo el pryecto lo puede der en github en Github

### 2. Descripción Arquitectónica

Acontinuación se les dara un diseño de nuestro diagrama de ASM.

Para la lógica de este diagrama tenemos 4 estados, 4 entradas y 4 salidas. Como primer estado tenemos a .<sup>Es</sup>perando Vehículo.<sup>el</sup> cual tendrá como entrada si llega un vehículo o no, si la condición es sí, entonces nos dirigimos al estado B.

Como segundo estado tenemos al intento de clave, si la clave es correcta, abre la compuerta y se dirige al estado C, de lo contrario si la contraseña es incorrecta y ha pasado el tercer intento, este se irá al estado D, un estado de bloqueo.

Para el estado C tenemos a verificando si pasó el vehiculo, ahí habrá un

sensor que diga si el carro pasó o no, si el carro ah pasado pero no ha llegado un vehiculo nuevo, este cerrará la compuerta y volverá al estado de partida, de lo contrario si se activa el sensor que llegó pero ademas se activa el sensor de que llegó un vehiculo nuevo, este sistema se irá al un estado de bloqueo.

Estando en el estado de bloque D este activará una alarma de bloqueo, este que será activada si el botón de reset es activado, si fuera el caso de que está en el estado de bloqueo y ademas a pasado el tercer intento, este activará ademas de la alarma de bloqueo, una alarma de pin incorrecto.

Despues de activar el botón de reset, este volverá al estado de partida.




Figura 1: Digrama ASM 4

Para Nuestro diagrama de bloques tenemos:




Figura 2: Diagrama de bloques

Con este diagrama de bloques y el diagrama ASM esta sería nuestra tabla de verdad:

Estado Actual	E1	E2	E3	E4	Estado Siguiente	S1	S2	<b>S</b> 3	S4
A	0	X	X	X	A	0	0	0	0
Α	1	X	Х	X	В	0	0	0	0
В	X	1	Х	X	С	1	0	0	0
В	X	0	0	X	В	0	0	0	0
В	X	0	1	X	D	0	0	0	0
С	X	X	Х	0	A	0	1	0	0
С	X	X	X	1	D	0	0	0	0
D	Х	Х	Х	Х	D	0	0	1	0
D	X	X	1	X	D	0	0	1	1

Figura 3: Tabla de verdad

Para las definiciones de nuestra tabla de verdad, tenemos este conjunto de características:

#### Estados

- A: Esperando Vehículo
- B: Intento de Clave
- C: Verificando Paso del Vehículo

• D: Bloqueo

#### Entradas

- E1: Llega Vehículo
- E2: Clave Correcta
- E3: Tercer Intento Fallido
- E4: Vehículo Pasó

#### Salidas

- S1: Abre Compuerta
- S2: Cierra Compuerta
- S3: Alarma de Bloqueo
- S4: Alarma de PIN Incorrecto

Para nuestro plan de pruebas se diseñaron 4 pruebas:




Figura 4: Prueba 1 entrada con exito




Figura 5: Prueba 2, 3er intento existoso




Figura 6: Prueba $3_intentos_fallidos$ 




Figura 7: Prueba $4_a mbos_s ensores_a ctivos$ 

## 3. Plan de Pruebas

#### 3.1. Prueba1

como se puede ver en la figura 4, tenemos lo siquiente:

Esta prueba evalúa el funcionamiento básico del sistema cuando se ingresa la clave correcta. Se simula la llegada de un vehículo, la apertura de la compuerta, y su posterior cierre después de que el vehículo ha pasado.

#### 3.2. Prueba2

De la figura 5 tenemos:

Esta prueba simula la entrada de claves incorrectas dos veces, seguida por la entrada de la clave correcta, asegurando que el sistema no se bloquee y funcione correctamente.

#### 3.3. Prueba 3

Esta prueba verifica el comportamiento del sistema cuando se ingresan tres claves incorrectas consecutivas, lo que activa la alarma de pin incorrecto y bloquea el sistema. Después, se ingresa la clave correcta para desbloquearlo. Se puede ver el diagrama en la figua 6.

#### 3.4. Prueba 4

Esta prueba simula una condición en la que ambos sensores (de llegada y paso del vehículo) se activan simultáneamente, lo que activa una alarma de bloqueo. El sistema permanece bloqueado hasta que se ingresa la clave correcta y se desbloquea. Esta se puede ver en la figura 7.

## 4. Instrucciones de utilización de la simulación

para la simulación los requisitos a tener son

- \*\*Icarus Verilog\*\* ('iverilog'): Compilador de Verilog.
- - \*\*VVP\*\*: Simulador de Verilog.
- - \*\*GTKWave\*\*: Visualizador de formas de onda.

Esto se puede ver con mas detalle en el archivo README.md del proyecto.

Para poder compilar toddos los proyectos es necesario cuando estemos dentro del archivo del trabajo ejecutar un:

make run

Esto correra y compilará los 3 archivos .v y ademas inicializará por si solo el gtkwave. Es importante mencionar que el makefile se diseño para un sistema windows esto por efectos del otro make que es:

make clean

Este limpiará los archivos innecesarios pero que revisan la compilación del programa.

### 5. Conclusiones y Recomendaciones

Para este proyecto creo que hay que añadir al diagrama que cuando despues del error de ambos sensores activados de que ya pasó un vehiculo y que ademas llega otro a colarse. Si es posible añadir al estado inicial que si esos sensores siguen activos, no importa que, el sistema seguira sin recibir ningún vehículo.

Para efectos del trabajo fue dificil asignar los tiempos de las pruebas ya que en algunos casos, las salidas eran muy cortas, o se pasaban y no daban las pruebas que eran , es necesario revisar todos los detalles.

### 6. Referencias