# Instituto Tecnológico de Costa Rica

Escuela de Ingeniería Electrónica



# Ambiente de verificación funcional empleando los estándares UVM y PSS

Documentación

Estudiante:

Mario A. Montero Marenco 2019197658

Cartago, Costa Rica 27 de octubre de 2024

# Índice

| 1. | Introducción                             | 2  |
|----|--|----|
| 2. | Plan de pruebas                          | 3  |
| 3. | Diseño del ambiente UVM                  | 6  |
|    | 3.1. Estructura del ambiente             | 6  |
|    | 3.2. Interfaz de comunicación            | 6  |
|    | 3.3. Objeto de secuencia o sequence item | 7  |
|    | 3.4. Secuencia                           | 8  |
|    | 3.5. Driver                              | 9  |
|    | 3.6. Monitor                             | 11 |
|    | 3.7. Scoreboard                          | 15 |
|    | 3.8. Coverage                            | 18 |
|    | 3.9. Test                                | 20 |
|    | 3.10. Otros componentes                  | 23 |
| 4. | Diseño del modelo PSS                    | 23 |
|    | 4.1. Paquete con definiciones base       | 23 |
|    | 4.2. Componente bus_c                    | 26 |
|    | 4.2.1. Extensión del componente bus_c    | 28 |
|    | 4.3. Componente top o pss_top            | 30 |
| 5. | Indicaciones para generar las pruebas    | 32 |
| 6. | Indicaciones para ejecutar las pruebas   | 33 |
| 7. | Resultados                               | 34 |
| 8. | Ruta al directorio del proyecto          | 41 |

#### 1. Introducción

En este documento se presentan los resultados más importantes de la implementación del ambiente de verificación funcional con UVM (Universal Verification Methodology) y PSS (Portable Test and Stimulus Standard). El DUT (Device Under Test) se trata del bloque del bus digital del microcontrolador Siwa, el cual cuenta con tres terminales: MBC, SPI y UART, por lo que se pueden enviar y recibir paquetes de información de 65 bits. Para ello, cada paquete tiene una estructura definida, que incluye campos de destino, fuente y carga útil. Adicionalmente, el bus es capaz de realizar operaciones de tipo difusión (broadcast), las cuales se tratan de paquetes que han sido enviados por un terminal y que deben ser recibidas en los otros dos terminales restantes.

UVM permite simplificar el proceso de diseño y construcción del banco de pruebas del bus, puesto que muchas de las clases base ya han sido definidas en una biblioteca. Por otro lado, PSS busca simplificar la generación de estímulos de prueba en todos los niveles de abstracción de un circuito integrado (i.e. desde bloque hasta sistema o SoC). En el caso actual, el modelo PSS genera estímulos que se asocian con secuencias UVM.

## 2. Plan de pruebas

A continuación se muestran los escenarios que conforman el plan de pruebas del bus digital del microcontrolador Siwa. Para ello, se tomaron en cuenta escenarios generales, así como condiciones de esquina, mostrando el objetivo, los recursos y el nombre de la acción raíz utilizada para generar las pruebas PSS. Sin embargo, el plan puede ser extendido para así obtener un porcentaje de cobertura estructural del  $100\,\%$  en todos los módulos principales que conforman al bus.

#### 1. Prueba: Envío de múltiples transacciones aleatorias válidas

**Objetivo:** Comprobar el funcionamiento del bus ante el ingreso de altos volúmenes de paquetes de información.

**Descripción:** Este escenario debe generar una cantidad aleatoria de transacciones, de manera que se envíen paquetes desde varias o todas las terminales del bus digital.

Restricciones: El modelo de estímulos debe ser capaz de aleatorizar:

- Número de transacciones/secuencias entre 10 y 30.
- Destino [2:0].
- Fuente [1:0].
- Carga útil [59:0].
- Retardo entre secuencias de 0 a 10 ciclos del reloj.

Criterio de cumplimiento: Cada una de las transacciones generadas de manera aleatoria llegan al destino asignado aleatoriamente. Para esto, el *scoreboard* debe contar con un banco de datos (ya sean colas o arreglos asociativos) para verificar en tiempo de corrida que lo que se introdujo por un terminal es exactamente igual a lo que salió desde el terminal de destino.

Nombre de la acción raíz: random\_xfers\_a Número de variaciones de la acción raíz: 3

# 2. Prueba: Envío de múltiples transacciones desde un dispositivo a todos los demás

**Objetivo:** Comprobar que se pueden enviar paquetes desde un solo dispositivo a todos los demás. Además, se busca generar un *overflow* en las FIFOs de entrada del dispositivo seleccionado.

**Descripción:** Este escenario debe generar una cantidad aleatoria de transacciones, de manera que se envíen paquetes desde una terminal seleccionada a todos los demás dispositivos.

Restricciones: El modelo de estímulos debe ser capaz de aleatorizar:

- Número de transacciones/secuencias entre 10 y 30.
- Destino [2:0].
- Carga útil [59:0].
- Retardo entre secuencias de 0 a 10 ciclos del reloj.

Criterio de cumplimiento: Cada una de las transacciones generadas de manera aleatoria llegan al destino asignado aleatoriamente. Para esto, el *scoreboard* debe verificar en tiempo de corrida que lo que se introdujo por un terminal fuente es exactamente igual a lo que salió desde el terminal de destino.

Nombres de las acciones raíz: mbc\_snd\_a, spi\_snd\_a y uart\_snd\_a Número de variaciones de cada acción raíz: 3

#### 3. Prueba: Envío de múltiples transacciones de tipo broadcast

**Objetivo:** Comprobar que se pueden enviar paquetes de tipo *broadcast* desde cada uno de los dispositivos.

**Descripción:** Este escenario debe generar una cantidad aleatoria de transacciones, de manera que se envíen paquetes de tipo *broadcast* desde cada una de las terminales del bus digital.

#### **Restricciones:**

- Número de transacciones/secuencias entre 10 y 30.
- Destino fijado a 0x7, según la descripción del diseñador.
- Fuente [1:0].
- Carga útil [59:0].
- Retardo entre secuencias de 0 a 10 ciclos del reloj.

Criterio de cumplimiento: Cada una de las transacciones de tipo broadcast es recibida en todos los terminales, con excepción del terminal que la generó. Por lo que el scoreboard debe ser capaz de discernir entre una transacción normal y una de tipo difusión para realizar la comparación de paquetes correctamente.

Nombres de la acción raíz: solo\_brcst\_a Número de variaciones de la acción raíz: 3

# 4. Prueba: Envío de múltiples transacciones aleatorias a un solo dispositivo

**Objetivo:** Llenar la FIFO de salida del dispositivo que se encarga de recibir los paquetes desde las otras terminales.

**Descripción:** En este escenario se crea un conjunto aleatorio de transacciones desde dos de los terminales con el fin de llenar y desbordar la FIFO de salida del otro dispositivo dispositivo disposible.

#### **Restricciones:**

- Número de transacciones/secuencias entre 10 y 30.
- Destino fijado a un valor predeterminado.
- Fuente [1:0].
- Carga útil [59:0].
- Retardo entre secuencias de 0 a 10 ciclos del reloj.

Criterio de cumplimiento: Cada una de las transacciones generadas de manera aleatoria llegan al destino seleccionado. En caso de existir *overflow*, el *scoreboard* debe reportar en qué terminal se originó el desborde.

Nombres de las acciones raíz: solo\_a\_mbc\_a, solo\_a\_spi\_a y solo\_a\_uart\_a Número de variaciones de cada acción raíz: 3

5. Prueba: Todos los dispositivos envían paquetes en orden de terminal Objetivo: Comprobar que se pueden enviar paquetes en orden de terminal al destino correcto.

**Descripción:** En esta prueba se crean 9 transacciones. En las que se toman en cuenta todas las combinaciones válidas de fuente y destino (incluyendo *broadcast*). Se empieza desde el terminal de MBC, luego el de SPI y por último UART.

#### **Restricciones:**

- Destino fijado a un valor predeterminado.
- Fuente fijada a un valor predeterminado.
- Carga útil [59:0].
- Retardo entre secuencias de 0 a 10 ciclos del reloj.

Criterio de cumplimiento: Cada una de las transacciones generadas llegan al destino asignado. El *scoreboard* se encarga de realizar la comprobación mediante el banco de datos.

Nombre de la acción raíz: todas\_a\_todas\_a Número de variaciones de la acción raíz: 1

## 3. Diseño del ambiente UVM

#### 3.1. Estructura del ambiente

En la Figura 1 se muestran las clases que componen el ambiente de verificación funcional. Se muestran las conexiones entre ellos, mas no así el nombre de los puertos de análisis.




Figura 1: Diagrama del ambiente de verificación. Los componentes contienen los mismos nombres que fueron usados al codificar.

#### 3.2. Interfaz de comunicación

La interfaz del bus digital se define de la forma mostrada en la Figura 2. Al solo tener una interfaz, se creó un solo driver y un solo monitor para manejar todo el protocolo y, así simplificar la creación del ambiente.

```
interface bus_if(
     input bit clk,
    input bit reset
  );
4
  // Datos de entrada al DUT
    logic [64:0] D_push_mbc;
    logic [64:0] D_push_spi;
    logic [64:0] D_push_uart;
  // Señales que indican si las FIFOs de salida no están vacías
    logic pndng_mbc;
10
    logic pndng_spi;
11
    logic pndng_uart;
12
  // Señales utilizadas para introducir datos en el DUT
13
    logic push_mbc;
    logic push_spi;
15
    logic push_uart;
16
  // Señales utilizadas para extraer datos del DUT
17
    logic pop_mbc;
18
    logic pop_spi;
19
    logic pop_uart;
20
  // Datos de salida del DUT
21
    logic [64:0] D_pop_mbc;
22
    logic [64:0] D_pop_spi;
23
    logic [64:0] D_pop_uart;
24
```

Figura 2: Definición de la interfaz del bus digital.

## 3.3. Objeto de secuencia o sequence item

El paquete que utiliza el driver para conducir la información en el bus tiene el formato de la Figura 3. Después, se verá que este formato es el mismo que utiliza el modelo PSS para generar las secuencias.

```
class bus_seq_item extends uvm_sequence_item;
  bit [64:0] rcv_pkt;
                            // paquete recibido
  bit [64:0] snt_pkt;
                            // paquete enviado
                            // destino
  rand bit [2:0] target;
                            // fuente
  rand bit [1:0] source;
  rand bit [59:0] pkt;
                            // payload
                            // tipo de operación
  rand trans_code op_type;
  rand bit [3:0]
                  delay;
                            // retardo entre transacciones
. . .
```

Figura 3: Definición del sequence item.

#### 3.4. Secuencia

La secuencia se definió de una manera distinta debido a que los datos que esta contiene (sequence items) son generados por el modelo PSS. Por ende, se tuvo que crear un task para que la secuencia fuera activada por sí misma y, además, los datos o variables le sean otorgados desde donde se genera la instancia de la secuencia. La Figura 4 muestra el método utilizado para activar la secuencia, nótese que también se debe pasar una instancia de un secuenciador para poder correr la secuencia en el driver.

```
task bus_seq::write(
                                // destino
    input bit [2:0]
                       target,
   input bit [1:0]
                                // fuente
                       src,
   input bit [59:0]
                                // carga útil
                       pkt,
4
                       op_type, // tipo de transacción
   input trans_code
5
   input bit [3:0]
                       delay,
                                // retardo
6
                                // secuenciador
   input bus_sqr
                       seqr,
7
   input uvm_sequence_base parent = null); // secuencia padre
   // asignación de parámetros
   this.target
                 = target;
10
   this.src
                 = src;
11
   this.pkt
                 = pkt;
12
   this.op_type = op_type;
13
                 = delay;
   this.delay
   this.start(seqr, parent); // se inicia la secuencia
15
  endtask : write
16
```

Figura 4: Ejecución de la secuencia bus\_seq a través del task write().

#### 3.5. Driver

El driver puede considerarse un componente clave, puesto que él se encarga de hacer tanto push como pop al DUT. Por ende, si sucede algún error en la comunicación, el driver es lo primero que se debe realizar. En la Figura 5 se muestra el método que se utiliza para hacer push a cada paquete, nótese la importancia del código de operación en la codificación del driver, ya que este es el que restringe/delimita el valor de fuente y destino. Asimismo, se puede intuir que este driver no es capaz de hacer dos o tres push al mismo tiempo, lo cual no presenta ningún inconveniente, ya que el DUT no envía todos los paquetes de una sola vez, él va muestreando las FIFOs una por una para verificar si no están vacías.

El driver cuenta con otro proceso o thread para realizar el pop de los paquetes de las FIFOs de salida, como se puede ver en la Figura 6.

```
virtual task drive_item(bus_seq_item trans);
    @(posedge vif.clk);
    repeat(trans.delay) begin
       @(posedge vif.clk);
4
     end
5
     case (trans.source)
6
       2'b00: begin // FUENTE 0 == HACER PUSH EN MBC
           'DRIV_IF.D_push_mbc <= trans.snt_pkt;
           'DRIV_IF.push_mbc <= 1'b1;
           @(posedge vif.clk);
10
           'DRIV_IF.push_mbc <= 1'b0;
11
           'DRIV_IF.D_push_mbc <= 65'b0;
12
         end
13
         2'b01: begin // FUENTE 1 == HACER PUSH EN SPI
           'DRIV_IF.D_push_spi <= trans.snt_pkt;
15
           'DRIV_IF.push_spi <= 1'b1;
16
           @(posedge vif.clk);
17
           'DRIV_IF.push_spi <= 1'b0;
18
           'DRIV_IF.D_push_spi <= 65'b0;
19
         end
20
         2'b10: begin // FUENTE 2 == HACER PUSH EN UART
21
           'DRIV_IF.D_push_uart <= trans.snt_pkt;
22
           'DRIV_IF.push_uart <= 1'b1;
23
           @(posedge vif.clk);
24
           'DRIV_IF.push_uart <= 1'b0;
           'DRIV_IF.D_push_uart <= 65'b0;
         end
27
         default: begin // SI ES DISTINTO A LOS CASOS ANTERIORES =>
28
      // REPORTAR ERROR DE FUENTE
29
           'uvm_fatal("DRV",$sformatf("Fuente_Inválida,_valor_de_source_=_%h",
30
       trans.source))
31
         end
32
       endcase
33
       trans.print();
34
     endtask : drive_item
35
```

Figura 5: Forma en la que se hace push a los paquetes que genera la secuencia. Este case se puede expandir para permitir enviar transacciones con error en el campo de fuente.

```
virtual task capture_item();
     forever begin
       repeat(5) begin
            @(posedge vif.clk);
4
5
       @(posedge vif.clk);
6
       if ('DRIV_IF.pndng_mbc) begin
           'DRIV_IF.pop_mbc <= 1; //Le hace pop al dato del mbc
           @(posedge vif.clk);
           'DRIV_IF.pop_mbc <= 0; //pone pop en bajo despues de un ciclo
10
       end
11
          ('DRIV_IF.pndng_spi) begin
12
         'DRIV_IF.pop_spi <= 1; //Le hace pop al dato del spi
13
           @(posedge vif.clk);
14
           'DRIV_IF.pop_spi <= 0;
15
       end
16
       if ('DRIV_IF.pndng_uart) begin
17
         'DRIV_IF.pop_uart <= 1; //Le hace pop al dato del uart
18
           @(posedge vif.clk);
19
           'DRIV_IF.pop_uart <= 0;
20
       end
21
     end
22
  endtask : capture_item
23
```

Figura 6: Forma en la que se hace pop a los paquetes desde las FIFOs de salida del DUT. Las líneas 3-5 emulan el comportamiento con retardo para hacer pop a un dato, de esta manera se da cabida a generar escenarios de overflow o desborde.

#### 3.6. Monitor

Al igual que el driver, el monitor tiene dos procesos para capturar todos los paquetes que entran y salen del DUT. Posteriormente, toma estos paquetes y los envía al scoreboard por sus dos puertos de análisis. En las Figuras 7 y 8 se puede observar la forma en la que se ejecuta cada proceso. La variable entera num\_xfers de la Figura 7 se encarga de almacenar la cantidad de transacciones que se han introducido al bus, de esta forma se tiene un control extra del proceso de extracción de paquetes (i.e. no se deben recibir paquetes que no han sido enviados).

Como los paquetes tardan algo de tiempo en ser recibidos, además de que no necesariamente se reciben en el orden en el que se introducen, se tuvo que investigar una manera en la que pueda otorgar cierto tiempo extra a la fase de corrida de UVM para dar chance a que el driver los pueda procesar y extraer. Si bien una opción era poner

tiempo en la fase de corrida del test, se queria poner una solución más "elegante". Por ende, se encontró la solución en [1], la cual se utilizó en la Figura 9, la forma en la que funciona es la siguiente: si el monitor aún tiene elementos en la variable num\_xfers cuando la secuencia de la prueba finaliza, puede plantear una objeción para retrasar el fin de la simulación. Una vez que la variable sea cero, puede retirar la objeción y permitir que la prueba termine.

Si al final de la simulación, la variable num\_xfers sigue siendo mayor que cero, en la fase de reporte se indica al usuario que algunas de las transacciones no fueron recibidas (i.e. no se les hizo pop) debido a algún overflow. La tarea de emular el overflow en todas las seis FIFOs no fue implementada en este trabajo debido a que implicaba entrar a las señales internas del DUT, algo que se salía del propósito del proyecto.

```
virtual task in_monitor();
  // captura los datos que se enviaron al DUT (REQUEST == IN)
      bus_seq_item request;
       forever begin
      @(posedge vif.clk);
5
       if(vif.push_mbc) begin // hubo push en fifo del MBC
6
         'uvm_info("MON", $sformatf("PUSH_EN_MBC"), UVM_DEBUG)
         request = bus_seq_item::type_id::create("request");
         request.snt_pkt = vif.D_push_mbc;
         request.target = vif.D_push_mbc[64:62];
10
         request.source = vif.D_push_mbc[61:60];
11
         in_port.write(request); // se envia al scoreboard
12
         num_xfers = num_xfers + 1;
13
         if (request.target == 3'b111)
     sumar dos veces porque en broadcast
15
     el paquete se recibe dos veces (i.e. una vez en cada terminal)
16
               num_xfers = num_xfers + 1;
17
         end
18
19
       if(vif.push_uart) begin // hubo push en fifo del UART
20
         'uvm_info("MON", $sformatf("PUSH_EN_UART"), UVM_DEBUG)
21
             request = bus_seq_item::type_id::create("request");
22
         request.snt_pkt = vif.D_push_uart;
23
         request.target = vif.D_push_uart[64:62];
24
         request.source = vif.D_push_uart[61:60];
         in_port.write(request);
         num_xfers = num_xfers + 1;
27
         if (request.target == 3'b111)
28
           num_xfers = num_xfers + 1;
29
         end
30
       end
  endtask : in_monitor
```

Figura 7: Tarea encargada de capturar los paquetes que se envían o introducen en las FIFOs de entrada del bus. Se nota, en las líneas 27-28, que cuando hay un broadcast se suma dos veces el contador de transacciones introducidas al bus. De esta forma, cuando se haga pop dos veces al mismo dato, no se generen errores en la otra tarea de captura (ver Figura 8).

```
virtual task out_monitor();
  // captura los datos que salen del DUT (LEGACY == OUT)
  bus_seq_item legacy; // paquete que sale
  bus_seq_item aux; // paquete auxiliar
  forever begin : forever_block
    @(negedge vif.clk);
6
       if ((num_xfers == 0) &&
    (vif.pop_mbc || vif.pop_spi || vif.pop_uart)) begin
  // checks if transaction's queue is empty and
  // if any pop signal has been triggered
       'uvm_error("MON", $psprintf("Seurealizóupopuconu%Odutransacciones
11
  uuporuprocesar", num_xfers))
12
      end else begin
13
         if (vif.pop_mbc && (vif.D_pop_mbc[64:60] != 5'b00000)) begin
14
     // pop en MBC
15
           'uvm_info("MON", $sformatf("POP_EN_MBC"), UVM_DEBUG)
16
           legacy = bus_seq_item::type_id::create("legacy");
17
           num_xfers = num_xfers - 1;
18
           legacy.target = 3'b000;
19
           legacy.source = vif.D_pop_mbc[64:62];
20
           legacy.rcv_pkt = vif.D_pop_mbc;
21
           out_port.write(legacy);
22
         end
23
24
    end
  @(posedge vif.clk);
26
  end
27
  endtask : out_monitor
28
```

Figura 8: Tarea encargada de capturar los paquetes a los que el driver hace pop.

```
virtual function void phase_ready_to_end(uvm_phase phase);
       if (phase.get_name != "run")
         return;
       if (num_xfers != 0) begin
  // no se termina la prueba hasta que se reciban
     todos los paquetes generados
6
         phase.raise_objection(this);
         fork
           delay_phase_end(phase);
         join_none
10
       end
11
     endfunction
12
13
     virtual task delay_phase_end(uvm_phase phase);
       fork
15
  // se termina la prueba hasta que la cola trans_q este vacía
16
  // o bien hayan pasado 100 tiempos de simulación x transacción
17
         begin
18
           wait (num_xfers == 0);
19
         end
20
         begin
21
           #100;
22
         end
23
       join_any
24
       phase.drop_objection(this);
  endtask : delay_phase_end
```

Figura 9: Tarea encargada de retardar la fase de corrida del monitor, lo que permite que el driver siga haciendo pop a los paquetes. Puede consultar en [1] para más información acerca de este método

#### 3.7. Scoreboard

La Figura 10 muestra las funciones que utiliza el scoreboard para guardar los paquetes o transacciones provenientes de los dos puertos de análisis del monitor. Por otro lado, en la Figura 11 se observa la fase de corrida de este componente. Lo que se hace basicamente es: esperar a que las colas tengan transacciones, luego se verifica que las transacciones estén en el arreglo asociativo, en caso contrario, se genera un error debido a que hay una inconsistencia en el paquete recibido.

El scoreboard es capaz de discernir cuales de las transacciones enviadas no fueron recibidas, para ello hace uso del arreglo asociativo exp\_trans\_array como se ve en la

#### Figura 11.

```
function void write_out(bus_seq_item trans);
    'uvm_info("SCB", "Received_transaction_from_FIFO_OUT", UVM_DEBUG)
2
    trans.print();
    act_trans_q.push_back(trans);
    act_trans_array[trans.rcv_pkt] = trans;
   endfunction : write_out
6
  function void write_in(bus_seq_item trans);
    'uvm_info("SCB", "Received_transaction_from_FIFO_IN", UVM_DEBUG)
    trans.print();
10
    exp_trans_q.push_back(trans);
    exp_trans_array[trans.snt_pkt] = trans;
12
  endfunction : write_in
13
```

Figura 10: Métodos encargados de guardar los paquetes en los bancos de datos (i.e. arreglos asociativos y colas) del scoreboard.

```
task compare_bus_trans();
      bus_seq_item act_trans; // actual
      bus_seq_item exp_trans; // expected
      bus_seq_item aux;
                            // auxiliar
4
      bit [64:0] idx;
                             // index
5
      bus_seq_item aux_asoc_array [bit[64:0]];
6
      forever begin
        wait((exp_trans_q.size() > 0) && (act_trans_q.size() > 0));
        aux = bus_seq_item::type_id::create("aux");
        aux = act_trans_q.pop_front();
10
        idx = aux.rcv_pkt;
11
        if(exp_trans_array.exists(idx)) begin
12
  // si el indice de paquete recibido existe
13
  // en el arreglo de paquetes transmitidos, PASS
          exp_trans = bus_seq_item::type_id::create("exp_trans");
15
  'uvm_info("SCB", $sformatf("------")::\DATA\Match::\u-------"),
16
  UVM_LOW)
17
  'uvm_info("SCB", $sformatf("Expected_Data: Wh", exp_trans.snt_pkt),
18
  UVM_LOW)
19
  'uvm_info("SCB", $sformatf("Actual_Data_U: \"0h", aux.rcv_pkt),
20
 UVM_LOW)
21
                           'uvm_info("SCB",
22
  UVM_LOW)
23
24
        end else begin
  // si los datos no coinciden,
26
  // se advierte al usuario,
27
  // dado que se generó un error
28
  'uvm_error("SCB", "-----"):: _DATA_Mismatch:: _-----")
29
  'uvm_info("SCB","Expected_Data:_????", UVM_LOW)
30
  'uvm_info("SCB", $sformatf("Actual_Data_U: \%Oh", idx), UVM_LOW)
  'uvm_info("SCB", "Actualudatauisn'tuinuExpecteduassocuarray", UVM_LOW)
32
  'uvm_info("SCB", "-----", UVM_LOW)
33
        end
34
      end
35
    endtask
```

Figura 11: Métodos encargados de validar el funcionamiento del DUT. Puede ser visto como un pequeño modelo de referencia.

#### 3.8. Coverage

La cobertura funcional se mide de dos formas: la primera se realiza a nivel de señal en la interfaz del bus, para verificar que las señales de pop, push y pending se activan al menos una vez durante las pruebas, la segunda se mide a nivel de transacción por medio de un subscriptor de UVM. En las Figuras 12 y 13 se muestran los grupos que conforman cada una de ellas.

```
covergroup cg_bus_sig @(posedge clk);
     PUSH SIGNALS
       cp_bus_push_mbc : coverpoint push_mbc {
         bins high = {1};
         bins low = \{0\};
5
6
       cp_bus_push_spi : coverpoint push_spi {
         bins high = {1};
         bins low = \{0\};
10
       cp_bus_push_uart : coverpoint push_uart {
11
         bins high = \{1\};
12
         bins low = \{0\};
13
       }
      POP SIGNALS
15
       cp_bus_pop_mbc : coverpoint pop_mbc {
16
         bins high = {1};
17
         bins low = \{0\};
18
       cp_bus_pop_spi : coverpoint pop_spi {
20
         bins high = \{1\};
21
         bins low = \{0\};
22
23
       cp_bus_pop_uart : coverpoint pop_uart {
24
         bins high = \{1\};
         bins low
                    = \{0\};
26
       }
27
   // PENDING SIGNALS
28
     cp_bus_pending_mbc : coverpoint pndng_mbc {
29
         bins high = \{1\};
30
         bins low
                   = \{0\};
32
       cp_bus_pending_spi : coverpoint pndng_spi {
33
         bins high = \{1\};
34
         bins low = \{0\};
35
36
       cp_bus_pending_uart : coverpoint pndng_uart {
37
         bins high = {1};
         bins low = \{0\};
39
40
     endgroup : cg_bus_sig
41
```

Figura 12: Grupo de cobertura funcional encargado de asegurar que las señales de push, pop y pending se activan al menos una vez. Este grupo fue declarado dentro de la interfaz del bus digital.

```
covergroup cg_bus_xfer;
       cp_bus_target: coverpoint trans.rcv_pkt[64:62] { // TARGET
         bins tg_mbc
                        = {3,0000};
         bins tg_spi
                        = {3'b001};
                        = \{3, b010\};
         bins tg_uart
5
         bins tg_brcst = {3'b111};
6
      }
       cp_bus_src: coverpoint trans.rcv_pkt[61:60] { // SOURCE
         bins src_mbc
                        = \{2, 000\};
                        = \{2, b01\};
         bins src_spi
10
         bins src_uart = {2'b10};
11
       }
12
       cc_bus_xfer: cross cp_bus_target, cp_bus_src {
13
       // CRUCE ENTRE TARGET Y SOURCE CON EXCEPCIÓN DE TARGET == SOURCE
14
         ignore_bins cc_1 = cc_bus_xfer with
15
         (cp_bus_target == {3'b000} && cp_bus_src == {2'b00});
16
         ignore_bins cc_2 = cc_bus_xfer with
17
         (cp_bus_target == {3'b001} && cp_bus_src == {2'b01});
18
         ignore_bins cc_3 = cc_bus_xfer with
19
         (cp_bus_target == {3'b010} && cp_bus_src == {2'b10});
20
       }
21
  endgroup : cg_bus_xfer
22
```

Figura 13: Grupo de cobertura funcional encargado de asegurar que se producen todas las combinaciones de destino y fuente en los paquetes enviados al bus digital. Este grupo fue declarado dentro de la clase bus\_coverage.

#### 3.9. Test

Todos los métodos de la clase bus\_pss\_test mantienen una estructura similar a la de un banco de pruebas generado únicamente con UVM, con exclusión de la fase de corrida, como se ve en la Figura 14. Ya que aquí se llama al planificador de VCPS desde la fase de corrida, por medio de la función pss\_run\_solution(). Esto permite que el código de SystemVerilog, generado por el proceso de mapeo de los escenarios, pueda ser utilizado posteriormente por VCS (Verilog Compiler Simulator) a la hora de simular.

```
task bus_pss_test::run_phase (uvm_phase phase);
super.run_phase(phase);
phase.raise_objection(this);
pss__pkg::pss_run_solution();
phase.drop_objection(this);
endtask : run_phase
```

Figura 14: Llamado de la función pss\_run\_solution() del paquete pss\_\_pkg desde la fase de ejecución de una prueba UVM. Se recomienda consultar la guía de usuario de VC PS en [2] para obtener más detalles de la razón de esta implementación.

Adicionalmente, con el fin de ver que prueba falló o no, se creó una fase de reporte en el test. En la Figura 15 se muestra lo que se imprimirá en consola y en un archivo de texto llamado results.txt en caso de que la prueba falle o no.

```
function void report_phase(uvm_phase phase);
    svr = uvm_report_server::get_server();
    if(svr.get_severity_count(UVM_FATAL)+svr.get_severity_count(UVM_ERROR)>0)
4
   begin
5
    'uvm_info(get_type_name(), "-----", UVM_]
6
    'uvm_info(get_type_name(), "----", UVM_1
    'uvm_info(get_type_name(), "-----", UVM_1
    file = $fopen ("results.txt", "a");
    $fdisplay(file, "Testuname:u%s",pss_test);
10
      $fdisplay(file, "FAIL");
11
      $fdisplay(file, "-----");
12
      $fdisplay(file, "");
13
      $fclose(file);
    end
15
    else begin
16
17
    . . .
    end
18
  endfunction
19
20
  function string obtener_pss_test_name();
21
  // esta funcion se encarga de obtener el nombre de la prueba PSS
22
    string argumentos[$];
23
  // cola con todos los argumentos pasados en la linea de comandos
24
  // con ./simv
      uvm_cmdline_processor clp; // clase de tipo definido por UVM
26
      clp = uvm_cmdline_processor::get_inst();
27
  // obtengo la instancia de la linea de comandos
28
      clp.get_args(argumentos);
29
  // se retorna una cola con la linea de comandos y
30
  // se guarda en argumentos
    foreach (argumentos[i]) begin
32
   // recorro todas las posiciones de la cola
33
        if (argumentos[i] == "-pss_test") begin
34
  // si encuentro el switch -pss_test
35
         return argumentos[i+1];
36
  // retorno el valor del siguiente argumento
37
        end
38
  // dado que corresponde SI o SI con el nombre del test
39
40
  endfunction : obtener_pss_test_name
```

Figura 15: Función para reportar que la prueba pasó o falló.

#### 3.10. Otros componentes

Los componentes secuenciador, agente y ambiente siguen un esquema genérico, por lo que no se incluye código de ninguno de ellos. Asimismo, tampoco se incluye nada del testbench porque su construcción es muy genérica y no se considera necesario explicar nada de ello en este reporte.

#### 4. Diseño del modelo PSS

Con el ambiente y la estructura de la secuencia definida, se creó el modelo PSS. Este tiene como finalidad generar el contenido o los estímulos que son transportados por la secuencia UVM.

Como al principio no se tenía idea de cómo utilizar la herramienta VC PS, se tuvo que acudir tanto al manual como a un ejemplo que otorga Synopsys. Sin embargo, el ejemplo de Synopsys corresponde a un SoC, que integra múltiples módulos y es verificado mediante una combinación de C y SystemVerilog. Por lo que nunca se logró hacer funcionar la simulación porque se carece de esos conocimientos. Por ende, el modelo PSS desarrollado en este TFG solo corresponde a una pequeña muestra de lo que se puede lograr con el estándar y esta nueva herramienta.

## 4.1. Paquete con definiciones base

Para crear un diseño modular y más ordenado, PSS define paquetes como en System-Verilog. En la Figura 16 se muestra la definición del paquete que contiene definiciones base para poder generar los escenarios de prueba. Notese como se debe importar las bibliotecas base definidas por el equipo de Synopsys, así como unos métodos estándar para declarar ejecutores y, también, se define el enum con los tipos de operación del bus digital.

Por otra parte, en este paquete se definen también el struct del mensaje o transacción con sus respectivas restricciones, así como el buffer como objeto de flujo para conectar las acciones y dos acciones abstractas que otras hereden de ellas, todo esto se puede observar en la Figura 17.

```
package user_executor_pkg {
     import executor_pkg::*; // importa el paquete con las funciones base
        definidas por Synopsys
3
     struct bus_executor_trait : executor_trait_s {
4
   // este struct hereda de otro struct definido por Accellera/Synopsys
5
       rand int id; // ID para identificar el ejecutor <=> sequencer
6
     };
7
     resource bus_executor_r : executor_claim_s < bus_executor_trait > {
9
   // esto es estándar, es para asignar un número de instancia al executor
10
       constraint trait.id == instance_id;
11
12
13
     enum op_type_e {
14
     // enum con los tipos de operación, esto es utilizado por
15
     // el UVM driver para saber a cual FIFO de entrada del bus
16
     // le debe hacer push
17
       MBC2SPI
                 = 0,
18
       MBC2UART = 1,
19
       SPI2MBC
                 = 2,
20
       SPI2UART
21
       UART2MBC
22
       UART2SPI
                 = 5,
23
       MBCBRCST
24
       SPIBRCST = 7,
25
       UARTBRCST = 8
26
     };
27
     . . .
```

Figura 16: Paquete con definiciones base para generar los escenarios.

```
1
   struct message_s { // estructura de la transaccion, emula al sequence
       rand bit [59:0] pkt; // paquete aka payload
3
       rand op_type_e op_type; // tipo de transacción
4
       {
m rand\ bit\ [2:0]\ tgt}\;;\;//{
m destino\ aka\ target}
5
       rand bit [1:0] src; // fuente aka source
6
       rand bit [3:0] delay; // retardo aka delay
       constraint delay in [0..10]; // retardo entre transacciones de entre
          0 y 10 ciclos del reloj
       constraint { // valores de source y target en función del tipo de
9
          operación
                                      tgt = 1; src = 0; ;
         if (op_type = MBC2SPI)
10
            (op_type = MBC2UART)
                                      tgt = 2; src = 0;
11
         if (op_type = SPI2MBC)
                                      tgt = 0; src = 1;
12
         if (op_type = SPI2UART)
                                      tgt = 2; src = 1;
13
         if (op_type = UART2MBC)
                                      tgt = 0; src = 2;
         if (op_type = UART2SPI)
                                      tgt = 1; src = 2;
15
         if (op_type = MBCBRCST)
                                      tgt == 7; src == 0;
16
                                      tgt == 7; src == 1;
         if (op_type = SPIBRCST)
17
         if (op\_type = UARTBRCST) \{ tgt = 7; src = 2; \}
18
       }
19
     };
20
21
     buffer xfer_b { // declaración de un buffer (flow object) para conectar
22
         las acciones
       rand message_s msg; // tipo de datos que puede manejar el buffer
23
24
   // ACCIONES ABSTRACTAS: SOLO SIRVEN PARA HEREDAR, NO PUEDEN SER
25
   // INSTANCIADAS POR SI SOLAS, COMO LAS CLASES VIRTUALES EN SYSTEMVERILOG
26
     abstract action bus_prod_xfer_a {
27
                              // esta acción genera el mensaje y lo
       output xfer_b dat_o;
28
          transmite a través del buffer
     }
29
30
     abstract action bus_copy_xfer_a { //
31
       input xfer_b dat_i; // esta acción permite mapear el mensaje aka
32
          struct en una secuencia, recibe un mensaje a traves de un buffer
          predefinido
33
  }
34
```

Figura 17: Definición de estructuras, objetos de flujo y acciones abstractas dentro del paquete user\_executor\_pkg.

#### 4.2. Componente bus\_c

Para crear las acciones que proveen los estímulos del bus digital, se creó un componente por aparte llamado bus\_c. En él se importan las bibliotecas base de Synopsys, así como los llamados pool. Lo cual permite que todas las acciones puedan acceder al contenido del buffer. Posteriormente, se definen todas las acciones básicas con los tipos de transacción, como se observa en la Figura 18.

```
action mbc2spi_a: bus_prod_xfer_a { // MBC TO SPI ACTION
3
       constraint {
         dat_o.msg.op_type == MBC2SPI;
4
       };
5
     }
6
7
     action spi2uart_a: bus_prod_xfer_a { // SPI TO UART ACTION
8
9
       constraint {
10
         dat_o.msg.op_type = SPI2UART;
11
     }
12
13
     action uart2mbc_a: bus_prod_xfer_a { // UART TO MBC ACTION
       constraint {
15
         dat_o.msg.op_type = UART2MBC;
16
17
18
19
     action uartbrcst_a: bus_prod_xfer_a { // UART BROADCAST ACTION
20
       constraint {
^{21}
22
         dat_o.msg.op_type == UARTBRCST;
23
     }
24
25
     action rand_xfer_a: bus_prod_xfer_a { // RANDOM TRANSFER ACTION
26
       //output xfer_b dat_o;
27
28
29
```

Figura 18: Definición de acciones base para modelar estímulos. Esto equivale a tener varios tipos de secuencias de UVM.

En la Figura 19 muestra la plantilla utilizada por la acción atómica bus\_copy\_a para el mapeo de la transacción. Se puede observar el uso de expresiones *Mustache* (envueltas con dobles llaves {}) para que la herramienta VCPS se encargue de reemplazarlas dinámicamente por los valores reales de las rutas y los datos generados para cada

prueba.

```
extend action bus_copy_a { // acción atómica
     exec body SV = """
2
     string path;
3
     bus_seq seq;
     bus_sqr sqcr;
5
     $sformat(path, "%s", "{{pss_top.ex_sv.get_path()}}");
6
     if (!$cast(sqcr, uvm_top.find(path)))
       'uvm_fatal("ENV_SV", $sformatf("PATH does not exist:%s",path));
     seq = bus_seq::type_id::create("seq");
     seq.write({{dat_i.msg.tgt}}, {{dat_i.msg.src}}, {{dat_i.msg.pkt}}, {{
10
       dat_i.msg.op_type}}, {{dat_i.msg.delay}}, sqcr);
11
12
```

Figura 19: Definición de la acción atómica bus\_copy\_a con plantilla para mapear código en secuencias UVM en SystemVerilog.

Por otro lado, note que la acción de la Figura 19 utilizará un handler del secuenciador y la secuencia. Por ende, se debe tener otra acción que defina o importe las definiciones de estos componentes para que, a la hora de compilar el banco de pruebas con VCS, no se generen errores debido a que no encuentran las definiciones de estos elementos. Esto se realizó mediante la acción initialize\_a, como se puede ver en la Figura 20.

```
action initialize_a { // ATOMIC ACTION 2 (HEADER), esta solo quiero que
    se "imprima" una vez para que no hayan errores a la hora de compilar
    en VCS, por ende la pongo en una acción aparte
        (* instance *)
        exec declaration SV = """
        import bus_env_pkg::*;
        import bus_seq_pkg::*;
        """;
}
```

Figura 20: Definición de la acción atómica initialize\_a para importar los paquetes que definen a la secuencia y al secuenciador. La palabra instance se utiliza para que el código se imprima una sola vez cada vez que sea instanciada la acción atómica (veáse [2]).

#### 4.2.1. Extensión del componente bus\_c

Otra de las ventajas que otorga el estándar PSS es la extensión de componentes y acciones. Esto permite que el código del componente bus\_c sea trabajado en otro archivo, y posteriormente, el compilador tome esa extensión y la interprete junto a la definición base del componente. Cabe recalcar que, a diferencia de SystemVerilog, extender no es lo mismo que heredar en PSS. Extender solo permite añadir definiciones extra que complementan a las básicas.

En la Figura 21 se muestran las acciones compuestas que fueron añadidas al extender el componente bus\_c. Se les dice acciones compuestas debido a que tienen un bloque de actividad dentro de ellas. Cabe resaltar que las acciones dentro del bloque activity se ejecutan de manera secuencial por defecto, uno puede hacer también que se ejecuten de forma parallela mediante el bloque parallel.

```
extend component bus_c { // extiendo del componente base
   // definición de acciones compuestas, los bloques activity
   // se ejecutan de manera secuencial por defecto
     action mbc2spi_xfers_a {
4
       activity {
         do mbc2spi_a;
6
          do bus_copy_a;
7
8
     } // action
9
10
     action spi2mbc_xfers_a {
11
       activity {
12
          do spi2mbc_a;
13
          do bus_copy_a;
14
15
16
^{17}
     action uart2mbc_xfers_a {
18
       activity {
19
          do uart2mbc_a;
20
21
          do bus_copy_a;
22
23
24
     action spibrcst_xfers_a {
25
       activity {
26
          do spibrcst_a;
27
          do bus_copy_a;
28
29
30
31
     action rand_xfers_a {
32
       activity {
33
         do rand_xfer_a;
34
          do bus_copy_a;
35
36
37
   } // component
38
```

Figura 21: Definición de las acciones compuestas para generar los estímulos de prueba. Todas siguen una estructura similar, puesto que el driver solo necesita diferenciar el valor del tipo de operación declarado en el enum de la Figura 17.

## 4.3. Componente top o pss\_top

En el componente de mayor jerarquía, llamado pss\_top en el código fuente, se deben definir las acciones raíz (root actions) para que la herramienta sepa a partir de cuáles debe empezar a generar los estímulos o secuencias. En la Figura 22 se muestran algunas de esas acciones, las cuales son llamadas a la hora de resolver (solve) con VC PS.

```
// modulo top del modelo PSS
   component pss_top {
3
       action mbc_snd_a {
4
       rand int in [10..30] num_of_xfers; // defino un número aleatorio de
           secuencias, lo que se traduce en transacciones, ya que van en
           regla 1 a 1.
       activity {
6
         do bus_c::initialize_a; // initialize
7
         repeat (i:num_of_xfers) {
            select { // selección aleatoria
9
              do bus_c::mbc2spi_xfers_a;
10
              do bus_c:: mbc2uart_xfers_a;
              do bus_c::mbcbrcst_xfers_a;
12
13
14
         // activity
15
      // action
16
17
     action todas_a_todas_a {
18
19
       activity {
         sequence {
20
           do bus_c::initialize_a; // initialize
21
            // MBC TRANSFERS
22
           do bus_c::mbc2spi_xfers_a;
23
           do bus_c::mbc2uart_xfers_a;
24
           do bus_c::mbcbrcst_xfers_a;
25
            // SPI TRANSFERS
26
           do bus_c::spi2mbc_xfers_a;
27
           do bus_c::spi2uart_xfers_a;
28
           do bus_c::spibrcst_xfers_a;
29
            // UART TRANSFERS
30
           do bus_c::uart2mbc_xfers_a;
31
           do bus_c::uart2spi_xfers_a;
32
           do bus_c::uartbrcst_xfers_a;
33
         } // sequence
34
         // action
     } // action
36
37
   } // component
```

Figura 22: Definición de las acciones raíz o escenarios de prueba.

# 5. Indicaciones para generar las pruebas

Como se ha mencionado varias veces, las pruebas son generadas con VC PS de Synopsys, por lo que se recomienda que consulte los comandos y switches que son utilizados para compilar, resolver y mapear. A modo de ejemplo, se mencionan a continuación los comandos utilizados para generar las 25 pruebas PSS.

Para correr la prueba primero debe cargar los punteros a las herramientas de Synopsys, por lo tanto, en el directorio trabajo-final-graduación debe ejecutar:

```
source setup.sh
```

Posteriormente, debe moverse hasta la carpeta donde está el código fuente del modelo PSS, entonces:

```
cd ./src/tb/pss
```

Dentro de ese directorio, se creó un Makefile para facilitar todo el proceso. Por lo tanto, para compilar haga lo siguiente

```
gmake compile_pss
```

Para resolver, debe indicar cuál acción raíz quiere resolver, entre las opciones están: mbc\_snd\_a, spi\_snd\_a, uart\_snd\_a, solo\_brcst\_a, random\_xfers\_a, todas\_a\_todas\_a, solo\_a\_mbc\_a, solo\_a\_spi\_a, solo\_a\_uart\_a. Por ende, ejecute lo siguiente

```
gmake solve_pss ROOT_ACTION=<nombre de la acción raíz>
```

Adicionalmente, usted puede cambiar tanto la semilla que utiliza VC PS para resolver como la cantidad de variaciones por escenario. Esto se realiza en el Makefile, antes de resolver, bajo las variables SEED y NUM\_CASES, respectivamente.

Para mapear, tiene que especificar el nombre del test, aquí tiene dos opciones: la primera es especificar el nombre específico del test, el cual tiene la forma ROOT\_ACTION\_NAME\_#; la otra opción es poner "\*" (con las comillas) para mapear todas las pruebas que hayan sido resueltas. Entonces debe ejecutar el siguiente comando

```
gmake map_pss TEST_NAME=<nombre de la prueba>
```

Todo el proceso mencionado en esta sección le creará un directorio, por defecto nombrado snps\_vcps\_dir, en el cual se encuentran todas las pruebas generadas a partir del modelo PSS descrito en la sección anterior. Para comprender la estructura de ese directorio, consulte el manual [2].

De manera adicional, debe compilar un pequeño código en lenguaje C. Por alguna razón que hasta el momento se desconoce (puede ser un bug de la herramienta, ya que

se encuentra todavía en desarrollo), este código es necesario a la hora de simular con VCS, ya que el planificador de VCPS debe imprimir unos mensajes mientras se ejecutan las acciones, o al menos así se define en [2]. Por ende, debe ejecutar lo siguiente:

gmake compile\_target\_functions

# 6. Indicaciones para ejecutar las pruebas

Una vez haya generado todas las pruebas, debe moverse al directorio principal/raíz conocido como trabajo-final-graduacion. Aquí tendrá dos opciones, si quiere ejecutar una prueba en específico puede moverse al directorio vcps, si quiere correr la "regresión" dirijase a sim. A continuación se mencionan los dos posibles caminos:

#### • Para una prueba en específico:

Primero debe compilar todo el banco de pruebas, por lo que ejecute:

```
gmake vcs_compile
```

Para simular, ejecute el comando

```
gmake simulate_pss_sol PSS_TEST=<nombre de la prueba>
```

En donde PSS\_TEST tiene el mismo nombre que los utilizados nombres usados para las acciones raíz al crear las pruebas; es decir, ROOT\_ACTION\_NAME\_#. También es posible cambiar la verbosidad de la prueba mediante la variable VERBOSIDAD (por defecto está en UVM\_DEBUG).

Lo anterior, además de generarle la salida de la prueba, le crea también una base de datos de cobertura, la cual puede visualizar en Verdi a través del comando

```
gmake verdi
```

Cabe resaltar que se pueden correr todas las pruebas a través del mismo ejecutable debido a que, en el banco de pruebas o módulo bus\_tb, no se especificó cuál prueba compilar (i.e. se dejó la tarea run\_test() vacía). Además, todas las pruebas PSS son importadas en un paquete que se llama en la fase de ejecución de la prueba bus\_pss\_test, por lo que ya todas deben estar compiladas.

#### Para la regresión:

Una vez en el directorio sim, ejecute el script mediante el comando

```
source cmd.sh
```

En caso de que no se haya clonado como ejecutable, ejecute los siguientes comandos

chmod +x cmd.sh source cmd.sh

Como alternativa a source, puede utilizar

```
./\mathrm{cmd.sh}
```

Este script tiene como finalidad generar tres bases de datos que se pueden importar en Verdi: COV\_DB, FS\_DB y la última se genera en el directorio

```
trabajo-final-graduacion/src/tb/pss/snps_vcps_dir/debug_dir
```

COV\_DB contiene la base de datos de cobertura de cada prueba, por lo que si quiere visualizar los resultados de una prueba específica en Verdi ejecute

```
verdi -cov -covdir COV_DB/cov_dir_<nombre de la prueba>.vdb &
```

Si quiere visualizar el porcentaje de cobertura global (merge de todas las pruebas) ejecute

```
verdi -cov -covdir COV_DB/* &
```

Las bases de datos incluidas en los directorios FS\_DB y debug\_dir se pueden utilizar para visualizar en Verdi las formas de onda y la duración de las acciones principales que conforman cada prueba. Para ello puede utilizar el comando

```
verdi —lca —ssf <nombre de la prueba>.fsdb
```

Adicionalmente, el script también le genera un URG report para cada prueba, dentro del directorio sim/REPORTES.

# 7. Resultados

En la presente sección se muestran los resultados más relevantes de todo el proceso.

La Figura 23 muestra la forma en la que se comunica el driver con el DUT.




Figura 23: Forma de onda del protocolo de envío y recepción de los paquetes de una prueba en específico.

Cuando el scoreboard decide que la transacción fue enviada y recibida correctamente, se muestra una salida en la consola como la de la Figura 24. En caso contrario, saltará una advertencia como en las Figuras 25 y 26.




Figura 24: Salida mostrada cuando el paquete se recibe correctamente.

Figura 25: Salida mostrada cuando se detecta que se genera un overflow.

```
JVM_INFO /mmt/vol_NFS_n003/estudiantes/mario montero/trabajo-final-graduacion/src/tb/uvm_tb/bus_scoreboard.sv(105) @ 2423: uvm_test_top.e0.s00 [SCB]
JVM_NMPNIMS /mmt/vol_NFS_n003/estudiantes/mario montero/trabajo-final-graduacion/src/tb/uvm_tb/bus_scoreboard.sv(106) @ 2423: uvm_test_top.e0.s00 [SCB] Transfers in Expected assoc array hasn't completed 3
JVM_INFO /mmt/vol_NFS_n003/estudiantes/mario montero/trabajo-final-graduacion/src/tb/uvm_tb/bus_scoreboard.sv(107) @ 2423: uvm_test_top.e0.s00 [SCB] Transfers in Expected assoc array:
JVM_INFO /mmt/vol_NFS_n003/estudiantes/mario montero/trabajo-final-graduacion/src/tb/uvm_tb/bus_scoreboard.sv(106) @ 2423: uvm_test_top.e0.s00 [SCB] Transfer: @2b1390148091db1
JVM_INFO /mmt/vol_NFS_n003/estudiantes/mario montero/trabajo-final-graduacion/src/tb/uvm_tb/bus_scoreboard.sv(110) @ 2423: uvm_test_top.e0.s00 [SCB] Transfer: @2b1390148091db1
JVM_INFO /mmt/vol_NFS_n003/estudiantes/mario montero/trabajo-final-graduacion/src/tb/uvm_tb/bus_scoreboard.sv(110) @ 2423: uvm_test_top.e0.s00 [SCB] Transfer: @2b1390148091db1
JVM_INFO /mmt/vol_NFS_n003/estudiantes/mario montero/trabajo-final-graduacion/src/tb/uvm_tb/bus_scoreboard.sv(110) @ 2423: uvm_test_top.e0.s00 [SCB] Transfer: @5bcdaadee991fa3b
JVM_INFO /mmt/vol_NFS_n003/estudiantes/mario montero/trabajo-final-graduacion/src/tb/uvm_tb/bus_scoreboard.sv(110) @ 2423: uvm_test_top.e0.s00 [SCB] Transfer: @5bcdaadee991fa3b
JVM_INFO /mmt/vol_NFS_n003/estudiantes/mario montero/trabajo-final-graduacion/src/tb/uvm_tb/bus_scoreboard.sv(110) @ 2423: uvm_test_top.e0.s00 [SCB] Transfer: @5bcdaadee991fa3b
JVM_INFO /mmt/vol_NFS_n003/estudiantes/mario montero/trabajo-final-graduacion/src/tb/uvm_tb/bus_scoreboard.sv(110) @ 2423: uvm_test_top.e0.s00 [SCB] Transfer: @5bcdaadee991fa3b
JVM_INFO /mmt/vol_NFS_n003/estudiantes/mario montero/trabajo-final-graduacion/src/tb/uvm_tb/bus_scoreboard.sv(110) @2423: uvm_test_top_e0.s00 [SCB] Transfer: @5bcdaadee991fa3b
JVM_INFO /mmt/vol_NFS_n003/estudiantes/mario montero/trabajo-final-graduacion/src/tb/uvm_tb/bus_
```

Figura 26: Salida mostrada cuando no se reciben paquetes debido a overflow.

Por otro lado, cuando se ejecuta una prueba, se puede visualizar también la duración y el nombre de las acciones que se ejecutan en cada prueba, como se ve en la Figura 27.




Figura 27: Salida del analizador de acciones.

Con respecto a la cobertura, se muestra en las Figuras 28 y 29 los porcentajes de la de tipo funcional y estructural, respectivamente.




Figura 28: Porcentaje de cobertura funcional luego de aplicar la regresión.




Figura 29: Porcentaje de cobertura estructural luego de aplicar la regresión.

En la Figura 30 se muestra una tabla de cobertura generada a partir del URG report.

```
Dashboard
      Date: Wed Sep 25 10:37:42 2024
      User: Montero_Marenco_I_2024_vlsi
      Version: U-2023.03-SP2
      Command line: urg -full64 -dir simv.vdb -format text
      Number of tests: 1
      Total Coverage Summary
      SCORE LINE COND TOGGLE BRANCH GROUP
       52.47 46.80 48.40 35.54 43.20 88.43
      Hierarchical coverage data for top-level instances
      SCORE LINE COND TOGGLE BRANCH NAME
20
       21.45 70.59 15.22 0.00 0.00 Arbiter
       33.31 42.93 45.79 0.00 44.52 bs_ntrfs
       32.04 41.40 43.73 0.00 43.04 bs_ntrfs_n_rbtr
       96.25 99.46 97.92 88.51 99.10 bus_tb
       0.00 0.00 0.00 0.00 fifo_flops
       20.34 48.95 0.00 0.00 32.41 fifo_ltch
       1.50 3.00 0.00 0.00 3.00 fifo_ltch_no_rst
       27.04 50.00 11.11 0.00 47.06 mem_latch
       2.94 4.53 5.28 0.00 1.95 ntrpt_cam_fifo
       1.24 2.95 2.00 0.00 0.00 prll_bs_ntrfs
        0.00 0.00 --
                          0.00 0.00 prll_rgstr
      Total Module Definition Coverage Summary
      SCORE LINE COND TOGGLE BRANCH
       34.24 33.97 21.47 55.89 25.65
      Total Groups Coverage Summary
      SCORE WEIGHT
       88.43 1
```

Figura 30: Tabla de cobertura de la prueba random\_xfers\_a\_2.

Por último, en el siguiente listing se muestran los resultados de ejecutar las 25 pruebas. Se puede ver que el ambiente reporta tanto el nombre de la prueba PSS, si la prueba falló o no y el porcentaje de cobertura funcional para los dos grupos antes definidos.

```
Test name: mbc_snd_a_1
  PASS
   Total coverage 62.50
   Test name: mbc_snd_a_2
   PASS
   Total coverage 62.50
10
   Test name: mbc_snd_a_3
   PASS
12
   Total coverage 62.50
13
   Test name: spi_snd_a_1
16
   PASS
17
   Total coverage 62.50
20
   Test name: spi_snd_a_2
21
   PASS
22
   Total coverage 62.50
23
24
25
   Test name: spi_snd_a_3
26
   PASS
   Total coverage 62.50
28
29
   Test name: uart_snd_a_1
31
32
   Total coverage 62.50
33
34
35
   Test name: uart_snd_a_2
36
   PASS
37
   Total coverage 62.50
39
40
   Test name: uart_snd_a_3
41
   PASS
42
   Total coverage 62.50
43
44
45
   Test name: solo_brcst_a_1
   PASS
```

```
Total coverage 76.39
49
50
   Test name: solo_brcst_a_2
51
   PASS
   Total coverage 76.39
53
54
55
   Test name: solo_brcst_a_3
56
   PASS
57
   Total coverage 76.39
58
60
   Test name: random_xfers_a_1
61
   PASS
62
   Total coverage 98.15
63
64
65
   Test name: random_xfers_a_2
66
   PASS
67
   Total coverage 88.43
68
69
70
   Test name: random_xfers_a_3
71
   PASS
72
   Total coverage 94.44
73
74
75
   Test name: solo_a_mbc_a_1
76
   PASS
77
   Total coverage 66.67
78
80
   Test name: solo_a_mbc_a_2
81
   PASS
82
   Total coverage 74.07
84
85
   Test name: solo_a_mbc_a_3
86
   PASS
   Total coverage 74.07
88
89
90
   Test name: solo_a_spi_a_1
91
   PASS
92
   Total coverage 66.67
93
94
95
   Test name: solo_a_spi_a_2
96
```

```
PASS
   Total coverage 74.07
98
100
   Test name: solo_a_spi_a_3
   PASS
102
   Total coverage 74.07
103
   Test name: solo_a_uart_a_1
106
   PASS
107
   Total coverage 66.67
109
110
   Test name: solo_a_uart_a_2
111
112
   Total coverage 74.07
114
115
   Test name: solo_a_uart_a_3
   PASS
   Total coverage 74.07
118
   Test name: todas_a_todas_a_1
121
122
   Total coverage 100.00
```

# 8. Ruta al directorio del proyecto

/mnt/vol\_NFS\_rh003/estudiantes/mario\_montero/trabajo-final-graduacion

# Referencias

- [1] T. Timi. (s.f.) An overview of uvm end-of-test mechanisms. Accedido: 27-Sept-2024. [Online]. Available: https://blog.verificationgentleman.com/2016/03/25/an-overview-of-uvm-end-of-test-mechanisms.html
- [2] Verification Continuum Portable Stimulus (VC PS) User Guide, Synopsys, Jun. 2023.