

ESTRUCTURA DE COMPUTADORES (2016-2017)  
SUBGRUPO C3  
GRADO EN INGENIERÍA INFORMÁTICA  
UNIVERSIDAD DE GRANADA

---

## Práctica 5: Caché

---

Mario Rodríguez Ruiz

17 de enero de 2017

## Índice

1	Procesador de las pruebas	3
2	Tamaño de linea	5
3	Tamaño de caché	7

## Índice de figuras

1.1.	Primer indicio para averiguar la contraseña . . . . .	3
1.2.	Primer indicio para averiguar la contraseña . . . . .	3
1.3.	Primer indicio para averiguar la contraseña . . . . .	4
1.4.	Primer indicio para averiguar la contraseña . . . . .	4
2.1.	Resultado del tamaño de linea del procesador . . . . .	6
3.1.	Resultado del tamaño de caché del procesador . . . . .	9

## 1. Procesador de las pruebas

Se trata del procesador **Intel Pentium CPU 2020M** de **2.40GHz**.

En la página de **Cpu-World** aparece muy bien detalladas sus características ([http://www.cpu-world.com/CPUs/Pentium\\_Dual-Core/Intel-Pentium%20Mobile%202020M.html](http://www.cpu-world.com/CPUs/Pentium_Dual-Core/Intel-Pentium%20Mobile%202020M.html)).

La Figura 1.1 muestra la información básica de éste.

General information	
Type	<a href="#">CPU / Microprocessor</a>
Market segment	Mobile
Family	<a href="#">Intel Pentium Dual-Core Mobile</a>
Model number	<a href="#">2020M</a>
CPU part numbers	AW8063801033501 is an OEM/tray microprocessor AW8063801211202 is an OEM/tray microprocessor AW8063801539300 is an OEM/tray microprocessor
Frequency	2400 MHz
Bus speed	5 GT/s DMI
Clock multiplier	24
Package	988-pin micro-FCPGA10 (rPGA988B)
Socket	<a href="#">Socket G2 / rPGA988B</a>
Size	1.48" x 1.48" / 3.75cm x 3.75cm
Introduction date	<a href="#">September 30, 2012</a>
End-of-Life date	Last order date for tray processors is December 5, 2014 Last shipment date for tray processors is June 5, 2015

Figura 1.1: Primer indicio para averiguar la contraseña

Es ya en la Figura 1.2 donde aparece la información que interesa en este estudio. En ella puede los valores para los distintos niveles de caché, así como sus características.

Architecture / Microarchitecture	
Microarchitecture	Ivy Bridge
Processor core	<a href="#">Ivy Bridge</a>
Core steppings	E1 (SR184) L1 (QCH7, SR0U1) P0 (SR0VN)
CPUID	306A9 (SR0VN)
Manufacturing process	0.022 micron
Data width	64 bit
The number of CPU cores	2
The number of threads	2
Floating Point Unit	Integrated
Level 1 cache size	2 x 32 KB 8-way set associative instruction caches 2 x 32 KB 8-way set associative data caches
Level 2 cache size	2 x 256 KB 8-way set associative caches
Level 3 cache size	2 MB 8-way set associative shared cache
Physical memory	32 GB

Figura 1.2: Primer indicio para averiguar la contraseña

Otra forma de ver las características del cpu, pero esta vez desde la propia máquina, es mediante el comando **lscpu**. La ejecución de éste en este estudio puede verse en la Figura 1.3.

```
MRR EC mar ene 17> lscpu
Arquitectura:          x86_64
modo(s) de operación de las CPUs:32-bit, 64-bit
Orden de los bytes:    Little Endian
CPU(s):                2
Lista de la(s) CPU(s) en línea:0,1
Hilo(s) de procesamiento por núcleo:1
Núcleo(s) por «socket»:2
«Socket(s)»           1
Modo(s) NUMA:          1
ID de fabricante:      GenuineIntel
Familia de CPU:        6
Modelo:                58
Nombre del modelo:     Intel(R) Pentium(R) CPU 2020M @ 2.40GHz
Revisión:              9
CPU MHz:               1274.812
CPU MHz máx.:          2400,0000
CPU MHz mín.:          1200,0000
BogoMIPS:              4789.39
Virtualización:        VT-x
Caché L1d:             32K
Caché L1i:             32K
Caché L2:              256K
Caché L3:              2048K
CPU(s) del nodo NUMA 0:0,1
```

Figura 1.3: Primer indicio para averiguar la contraseña

Una manera adicional de obtener las características de la caché desde la propia máquina es la que se ha proporcionado en el **Makefile** de esta misma práctica. Su ejecución se muestra en la Figura 1.4

```
MRR EC mar ene 17> make info
line size = 64B
cache size = 32K/32K/256K/2048K/
cache level = 1/1/2/3/
cache type = Data/Instruction/Unified/Unified/
MRR EC mar ene 17> █
```

Figura 1.4: Primer indicio para averiguar la contraseña

## 2. Tamaño de línea

La parte del código `line.cc` que se ha modificado ha sido la siguiente:

```
1 for(unsigned long long j = 0; j < line; j++)
2     for (unsigned i = 0; i < bytes.size(); i += line)
3         bytes[i]++;
```

Puede verse ésta en el código completo de a continuación:

```
1 // Mario Rodríguez Ruiz
2 #include <algorithm>      // nth_element
3 #include <array>          // array
4 #include <chrono>         // high_resolution_clock
5 #include <iomanip>        // setw
6 #include <iostream>       // cout
7 #include <vector>         // vector
8 using namespace std::chrono;
9 const unsigned MAXLINE = 1024; // maximun line size to test
10 const unsigned GAP = 12;      // gap for cout columns
11 const unsigned REP = 100;     // number of repetitions of
    every test
12
13 int main()
14 {
15     std::cout << "#"
16               << std::setw(GAP - 1) << "line (B)"
17               << std::setw(GAP) << "time (ps)"
18               << std::endl;
19
20     for (unsigned line = 1; line <= MAXLINE; line <= 1) //
        line in bytes
21     {
22         std::vector<duration<double, std::micro>> score(REP);
23
24         for (auto &s: score)
25         {
26             std::vector<char> bytes(1 << 24); // 16MB
27             auto start = high_resolution_clock::now();
28
29             for(unsigned long long j = 0; j < line; j++)
30                 for (unsigned i = 0; i < bytes.size(); i +=
                    line)
31                     bytes[i]++;
```

```

32
33     auto stop = high_resolution_clock::now();
34     s = stop - start ;
35 }
36
37 std::nth_element(score.begin(),
38                 score.begin() + score.size() / 2,
39                 score.end());
40
41 std::cout << std::setw(GAP) << line
42           << std::setw(GAP) << std::fixed << std::
43           setprecision(1)
44           << std::setw(GAP) << score[score.size() / 2].
45           count()
46           << std::endl;
47 }
48 }

```

../v1/line.cc

Después de la ejecución del programa **line** se ha obtenido, a través de **gnuplot**, la gráfica de la Figura 2.1.




Figura 2.1: Resultado del tamaño de línea del procesador

En la gráfica puede verse el **incremento** de tiempo que hay desde **1B hasta 64B**, esto se produce porque se obtienen muchos fallos de caché ya que se acceden a datos que no se encuentran en ella. Es por ello por lo que se tiene que tener en cuenta solo el bloque que los contiene de memoria principal.

Justo después, los resultados se estabilizan cuando tenemos bastantes aciertos en caché. El pico donde se empieza a estabilizar es lo que se conoce como el **tamaño de línea de caché**, que en este caso es de **64B**.

### 3. Tamaño de caché

La parte del código **size.cc** que se ha modificado ha sido la siguiente:

```
1 auto start = high_resolution_clock::now();
2
3 for (unsigned i = 0; i < STEPS; ++i)
4     bytes[(i*64)&(size-1)]++;
5
6 auto stop = high_resolution_clock::now();
7
8 s = stop - start;
```

Puede verse ésta en el código completo de a continuación:

```
1 // Mario Rodríguez Ruiz
2 #include <algorithm>      // nth_element
3 #include <array>          // array
4 #include <chrono>         // high_resolution_clock
5 #include <iomanip>        // setw
6 #include <iostream>       // cout
7 #include <vector>         // vector
8
9 using namespace std::chrono;
10
11 const unsigned MINSIZE = 1 << 10; // minimun line size to
    test: 1KB
12 const unsigned MAXSIZE = 1 << 26; // maximun line size to
    test: 32MB
13 const unsigned GAP = 12;          // gap for cout columns
14 const unsigned REP = 100;         // number of repetitions of
    every test
15 const unsigned STEPS = 1e6;       // steps
16
```

```

17 int main()
18 {
19     std::cout << "#"
20               << std::setw(GAP - 1) << "line (B)"
21               << std::setw(GAP) << "time (ps)"
22               << std::endl;
23
24     for (unsigned size = MINSIZE; size <= MAXSIZE; size *= 2)
25     {
26         std::vector<duration<double, std::micro>> score(REP);
27
28         for (auto &s: score)
29         {
30             std::vector<char> bytes(size);
31
32             auto start = high_resolution_clock::now();
33
34             for (unsigned i = 0; i < STEPS; ++i)
35                 bytes[(i*64)&(size-1)]++;
36
37             auto stop = high_resolution_clock::now();
38
39             s = stop - start;
40         }
41
42         std::nth_element(score.begin(),
43                         score.begin() + score.size() / 2,
44                         score.end());
45
46         std::cout << std::setw(GAP) << size
47                   << std::setw(GAP) << std::fixed << std::
48                     setprecision(1)
49                   << std::setw(GAP) << score[score.size() / 2].
50                     count()
51                   << std::endl;
52     }
53 }

```

../v1/size.cc

Después de la ejecución del programa **size** se ha obtenido, a través de **gnuplot**, la gráfica de la Figura 3.1.






Figura 3.1: Resultado del tamaño de caché del procesador

En la gráfica anterior puede observarse cómo se mantiene **estable** el tiempo **desde 1K hasta 32K**. Justo después se tiene un incremento de tiempo significativo, producido porque se ha ocupado todo el espacio de la **caché L1** y ya se está accediendo a la **L2**. Ese incremento en el tiempo (produciendo un pico) indica que el **tamaño de la caché L1 es de 32KB**.

El tiempo desde **64K hasta 256K es estable**, pero justo a continuación se obtiene un incremento de tiempo importante que indica que la **L2** se ha ocupado por completo y se empezará a usar la **L3**. El pico de subida creado por este incremento muestra que el **tamaño de la caché L2 es de 256K**.

Posteriormente, **desde 512k hasta poco antes de 2M** se obtienen resultados estables de nuevo. La conclusión de esta estabilidad indica que la **cache L3** se ha ocupado por completo y, a partir de este momento, los accesos se realizarán sobre memoria principal. Es por ello por lo que se puede afirmar que la **caché L3 es de 2M**.

La presentación de estos datos puede ayudar a entender la importancia que tienen tamaños de caches que, cuanto más lejos del procesador más tiempo existe de acceso a datos. Es por ello por lo que la **L1** es la más rápida y la memoria principal la más lenta.