# Transmissão de dados em série

#### **INESC-TEC**

12 de Julho de 2017 v1.0

Data	Autor	Edição	Alterações
12 julho 2017	Marisa Oliveira	1.0	Lançamento Inicial

# 1 Introdução

Este manual apresenta os aspetos relevantes sobre a arquitetura implementada em FPGA que permite a transmissão de dados em série de uma barra de cores gerada na FPGA e também da imagem proveniente da fonte HDMI.

# 2 Objetivo

Esta arquitetura tem como principal objetivo a transmissão em série de uma barra de cores em *FULL HD* com uma taxa de atualização vertical de 60 Hz e também da imagem proveniente da fonte HDMI para o dispositivo final. São abordadas duas arquiteturas desenvolvidas: a arquitetura D (transmissão apenas da barra de cores) e arquitetura E (transmissão da barra de cores e dados de imagem proveniente da fonte HDMI).

É necessário ter que em conta que nestas implementações optou-se por abordar de uma maneira direta a transmissão dos dados em série, sem o recurso à definição de todas a tramas de um pacote. Tal decisão foi tomada, ciente da importância das tramas num protocolo de comunicação, pois o módulo GTX disponibilizado pela Xilinx é muito complexo.

Para além disso é necessário também ter em conta os diferentes dominíos de relógio que se encontrarão nestas implementações ilustrados na Fig. 1.

# 3 Material Utilizado

Para a implementação destas arquitetursa são utilizados vários equipamentos, entre os quais os seguintes:




Figura 1: Dominios de relógio nestas implementações

#### 3.1 FPGA VC7203

É uma FPGA (Field-programmable gate array) que se caracteriza pelo seu elevado número de recursos e também pelas entradas em saídas de alta velocidade que possui, tal como indica (1). É utilizada para implementação do código desenvolvido em Verilog para estas arquiteturas, para conexão à placa HDMI pelos conectores FMC (FPGA Mezzanine Card) e ainda para a transmissão de dados em série através entradas e saída de alta velocidade disponíveis (GTX - Gigabit Transceiver).

#### 3.2 TB-FMCH-HDMI2-TX e TB-FMCH-HDMI2-RX

Estas placsa HDMI caracterizam-se pela capacidade de transmissão e receção de dados HDMI. Para esta implementação, a placa deve estar configurada por omissão cujos detalhes se encontram em (2).

# 4 Arquitetura

#### 4.1 Geração do módulo GTX

Quando se gera o módulo GTX através da interface disponibilizada pelo software VIVADO existem algumas decisões que necessitam de ser tomadas para além das que já foram mencionados. Essas passam de seguida a ser detalhadas:

Do lado do transmissor tomaram-se as seguintes principais decisões:

a. **Tamanho interno dos dados:** Esta escolha envolve o número de caminhos de dados (*datapath*) que são utilizados e ainda o valor da frequência de TXUSRCLK. Escolheu-se 40 bits para tal, o que implica o uso de apenas um *datapath*, obtendo-se as frequências idênticas de TXUSRCLK e TXUSRCLK2.

- b. Tipo de codificação: Neste caso não se escolheu codificação porque não é possível (a interface com a FPGA é de 40 bits) e também numa fase inicial optou-se por simplificar o projeto.
- c. Escolha ente *Buffer* ou Bloco de Alinhamento de Fase: Foi escolhido a utilização do *buffer* uma vez que é de mais fácil utilização não requerendo o uso de lógica extra (comparativamente ao bloco de alinhamento de fase) e ainda assim é robusto.

Do lado do recetor as principais decisões tomadas foram as seguintes:

- a. Tipo de equalização: Apesar de este ser um projeto simples em que não se pretende inserir o sinal em canais ruidosos, optou-se por utilizar um equalizador DFE uma vez que traz mais vantagens do que a utilização do equalizador LPM.
- b. Alinhamento de palavras: Como palavra de alinhamento escolheuse o símbolo K28.3 (mais informação pode ser encontrada em (3)). Contudo, é necessário ter em conta que não se está a utilizar codificação e, como tal, para efetuar o alinhamento da palavra o recetor não alinha pelo símbolo K28.3 codificado, mas sim, não codificado. Ou seja, na realidade quando encontrar a palavra "7C" assume que é a palavra de alinhamento e a trama passa a estar alinhada para esse limite. Para além disso, optou-se por ativar a porta "RXSLIDE" que ativa o alinhamento manual dos bits, pois é de esperar que seja necessário ativar o alinhamento manual para ligações cuja taxa de débito seja superior a 5 Gbit/s.
- c. **Tipo de descodificação:** Não foi utilizada nenhuma descodificação, pois do lado do transmissor também não há codificação.
- d. Escolha ente *Buffer* ou Bloco de Alinhamento de Fase: Optouse pela escolha do *buffer*, porque no caso do recetor para além não requerer lógica extra e ter uma inicialização mais rápida (comparativamente ao bloco de alinhamento de fase), também não exige que a correção do sinal de relógio seja realizada fora do transcetor, tal como indicado em (4).

Na tabela 1 é apresentada uma tabela sumário do módulo gerado. Esta tabela foi adaptada da interface que gera o módulo.

#### 4.2 Arquitetura D

Na figura 2 visualiza-se o diagrama de blocos desenvolvido para esta arquitetura com os seus diversos sub-módulos.

Tabela 1: Sumário do módulo GTX gerado para a transmissão em série de uma barra de cores gerada na FPGA (adaptada do software)

Característica	$\mathbf{GT}$
TX Line Rate (Gbit/s)	5,94
TX Reference Clock (MHz)	148,5
Enconding	None
TX Internal Data Width	40
TX External Data Width	40
TXUSRCLK (MHz)	148,5
TXUSRCLK2 (MHz)	148,5
TX Buffer Enabled	TRUE
RX Line Rate (Gbit/s)	5,94
RX Reference Clock (MHz)	148,5
Decoding	None
RX Internal Data Width	40
RX External Data Width	40
RXUSRCLK (MHz)	148,5
RXUSRCLK2 (MHz)	148,5
RX Buffer Enabled	TRUE




Figura 2: Diagrama de blocos da arquitetura D

# Bloco gerador de uma Barra de Cores

Este bloco gerador de barra de cores tem a seguinte funcionalidade: gera uma barra de cores em  $FULL\ HD$  com uma frequência de 148,5 MHz. Nas suas

entradas encontram-se as portas vindas diretamente do exterior, tal como nas outras arquiteturas que utilizam este bloco. Estas são os botões definidos pelo utilizador (reset e start) e também um sinal de relógio diferencial de 200 MHz. Nas suas saídas encontram-se os sinais referentes à imagem gerada que são posteriormente enviados para um bloco sincronizador dos dados HDMI.

#### Bloco Sincronizador dos dados HDMI

O recurso a este bloco sincronizador dos dados HDMI deve-se aos diferentes domínios de relógio que existem no sistema: por um lado existe um bloco que gera uma barra de cores a uma determinada cadência, e por outro existe um bloco que gera as tramas a serem enviadas para o transcetor a outra cadência. Estes dois sinais de relógio podem ser iguais, no entanto podem não estar em fase o que é suficiente para haver problemas de meta-estabilidade.

Por este motivo, este bloco de sincronização é apenas constituído por dois registos de deslocamento (*shift-registers*) para que problemas de sincronização que possam eventualmente existir sejam resolvidos. O diagrama de blocos deste módulo é apresentado na figura 3.




Figura 3: Bloco de sincronização de dados

Tal como se visualiza na figura, para além de nas suas entradas se encontrar os dados provenientes da fonte HDMI há também dois sinais : rst e sys\_rst. O primeiro sinal refere-se ao sinal de reset controlado pelo utilizador e o segundo corresponde a um sinal de reset ativado automaticamente pelo módulo GTX.

O sinal de relógio a que opera este bloco trata-se do sinal de relógio proveniente do módulo GTX, tal como se visualiza na figura 2.

#### Gerador de Tramas

Este bloco é responsável pela criação das tramas a serem enviadas para o módulo GTX. Relembra-se que nesta abordagem inicial do projeto não se teve em conta a criação de tramas bem definidas para todos os momentos de transmissão.

Definiu-se a trama correspondente ao início da transmissão para que seja possível manter o alinhamento do lado do recetor e iniciar o processo. Esta é designada por SOP ( $Start\ of\ Packet$ ) e é enviada em momentos de transmissão nulos, ou seja, quando os sinais de controlo da imagem se encontram inativos ( $vsync=0,\ hsync=0$  e enable=0), sendo constituída por 40 bits que em hexadecimal corresponde a: 000605047c. Este padrão sugerido pelo exemplo disponibilizado no  $software\ da\ Xilinx$  possui as seguintes particularidades:

- a. No final da mesma encontra-se a palavra de alinhamento (conjunto dos primeiros bits a ser transmitido) que permite ao transcetor alinhar a trama internamente.
- b. Nunca será confundida como trama de informação (apresentada na figura 4) devido à composição dos últimos 7 bits de ambas. A trama SOP termina em 1111100, e a trama de informação termina em 1010101.

Quando algum sinal de controlo referente à imagem está ativo é transmitida uma trama de informação com o formato que se visualiza na figura 4




Figura 4: Estrutura das tramas de informação

Assim sendo, consoante os dados que recebe nas suas entradas (pixel, vsync, hsync e enable), este bloco ou envia SOP ou envia tramas de informação. A figura 5 exemplifica os diversos momentos de transmissão das diferentes tramas numa imagem. A cinza correspondem os momentos da imagem em que os sinais de controlo da mesma estão inativos, e por isso são transmitidas tramas SOP. A castanho correspondem os momentos de transmissão em que algum dos sinais de controlo de imagem está ativo e por isso são enviadas tramas de informação. Sempre que o sinal rst ou sys\_rst estiver ativo os dados são repostos e as tramas enviadas são SOP.




Figura 5: Momentos de transmissão de diferentes tramas

É de esperar que a transmissão demore algum tempo a alinhar do lado do recetor, sendo necessário que as tramas SOP sejam enviadas durante algum tempo. Por este motivo escolheram-se os momentos de transição de dados de controlo nulos, pois são suficientemente longos para que a transmissão possa ser alinhada. Assim, no pior dos casos, perde-se a primeira imagem completa que é transmitida, pois não são recebidos os primeiros dados de controlo (vsync e hsync) mas garante-se que todas as outras estão alinhadas e os dados serão corretamente recebidos do lado do transmissor.

#### Verificador de Tramas

Este bloco é responsável pela re-organização das tramas recebidas que são recebidas à cadência RXUSRCLK2. Apesar de poder parecer que com o alinhamento interno as tramas chegariam ao recetor tal como são enviadas do transmissor, isso raramente se verifica. As tramas são alinhadas para um determinado limite assim que o recetor encontra a palavra de alinhamento.

Segundo (5) e (4), quando a palavra de alinhamento é detetada no recetor, este assume que os dados a partir daí são válidos e alinha-os para um determinado limite. Este limite pode ser selecionado aquando a criação

do módulo GTX, tendo-se optado por alinhar os dados para o byte mais próximo. Apesar de não se estar a lidar com codificação e devido ao tamanho do datapath ser 40 bits, o bloco de alinhamento das palavras considera que 1 byte são 10 bits (a codificação 8B/10B codifica 8 bits em 10 bits). Assim, quando é detetada a palavra de alinhamento as tramas recebidas no recetor podem chegar de quatro maneiras diferentes ilustradas na figura 6.




Figura 6: Alinhamento das tramas no transcetor

Daí a importância da trama de SOP: quando é detetada em algum dos limites assinalados a cinzento dá-se início à transmissão dos restantes dados. Para se proceder à organização dos dados recebidos é necessário recorrer a uma máquina de estados. Esta foi adaptada da que a ferramenta de *software* cria por omissão quando é gerado um exemplo deste módulo GTX.

A máquina de estados principal é dividida em três por questões de simplificação e de melhor entendimento da mesma. Cada uma destas divisões passa a ser detalhada, sem nunca esquecer que funcionam como um todo.

### a. Máquina de estados geral da receção de dados:

Esta máquina é composta por três estados que definem o estado geral da receção de dados. Estes estados são:

 Begin: Estado inicial que aguarda a receção de dados válidos do recetor. Quando a trama de SOP é detetada pela primeira vez, então a máquina transita para um estado em que recebe dados válidos.

- *Track\_data*: Neste estado já foi detetato o início da transmissão (SOP) e por isso todos os dados que estão a ser recebidos são considerados válidos. Quando é detetado algum erro (com a ajuda de uma máquina de estados detetora de erros) transita de estado.
- Data\_error\_detected: Estado de deteção de erro que transita imediatamente para o estado inicial para aguardar a chegada de dados válidos novamente.

Sempre que for necessário fazer *reset* ao sistema, quer pela ativação do utilizador ou então pelo transcetor, volta-se ao estado inicial "begin".




Figura 7: Máquina de estados de transmissão

A figura 7 representa a máquina de estados detalhada anteriormente. De notar que na imagem estão representadas algumas flags de decisão de transição de estados. A flag "SOP\_detected" indica que se a trama de início de pacote foi encontrada nos dados recebidos e "error\_detected" indica que foi detetado um erro nos dados recebidos. Ambas são definidas por máquinas de estados que serão explicadas mais adiante.

#### b. Máquina de leitura de dados

Esta máquina de estados é responsável pela constante procura de dados recebidos pelo recetor. Destes apenas são guardadas as últimas duas tramas porque da sua combinação resulta a indicação de início de transmissão, iniciando o funcionamento desta máquina de estados.

A figura 8 ilustra a máquina de estados aqui referida, contudo antes de se detalhar os diferentes estados da mesma, faz-se uma breve descrição das *flags* de transição de estados presentes na figura:




Figura 8: Máquina de estados leitura de dados

- all\_incoming\_data: Esta flag indica se todos os bits presentes nas duas últimas tramas recebidas no recetor são 0 ou não. Se sim, então a flag é igual zero, senão é um.
- data\_valid\_detected: Esta flag indica se foi encontrado nos dados recebidos (nas duas últimas tramas) a trama SOP em alguma das situações assinaladas a cinza presentes na figura 6.
- reset: indica se foi ativado o sinal para repôr os dados originais da máquina de estados.

Estas são as principais *flags* de transição de estados da máquina. De seguida serão detalhados todos os estados da mesma:

- Waiting: Este estado indica que o recetor ainda não está a receber dados, isto porque a flag all\_incoming\_data está inativa. Por defeito, quando não há transmissão de dados do lado do transmissor, o recetor recebe apenas dados iguais a zero. Assim que esta flag se ativa então passa-se para o estado searching.
- Searching: Neste estado, a máquina procura a trama que dá inicio à transmissão de dados (SOP). Uma vez que ela pode vir alinhada em diferentes bytes nas tramas do recetor, então a máquina

procura a SOP nas quatro situações apresentadas na figura 6. Assim que encontra SOP, memoriza os limites das tramas em que esta foi encontrada para que se possa retirar todos os outros dados de transmissão e transita de estado.

- **Data\_valid:** Este estado serve essencialmente para guardar os dados devidamente alinhados segundo os limites da trama SOP. Ativa-se a flag bit\_align para que o sistema reconheça que os dados se encontram alinhados. Se os dados que estão a ser guardados em data\_align corresponderem à trama SOP então transita-se de estado para indicar que esta trama foi detetada.
- SOP\_detected: Quando este estado está ativo, então os dados alinhados correspondem à trama SOP, e por isso deve-se ativar a flag "SOP\_detected". Este estado mantém-se ativo enquanto os dados alinhados corresponderem à trama SOP e transita para o estado "data\_valid" assim que tal deixar de ser verdade.

Sempre que a transmissão for interrompida (*all\_incoming\_data* se iguala a zero) ou o sinal de *reset* for ativo (quer por opção do utilizador ou pelo módulo GTX), então a máquina retorna ao estado inicial e repõe os dados originais do sistema.

Inicialmente o estado ativo é "waiting", e todas as flags de decisão de mudança de estado (all\_incoming\_data e data\_valid\_detected) estão igualadas a zero.

#### c. Máquina de estados de verificação do alinhamento dos dados

Tal como já foi mencionado anteriormente, para taxas de transmissão superiores a 5 Gbit/s , o transcetor pode alinhar falsamente os dados. Por esse motivo, as tramas recebidas podem não vir dentro dos limites apresentados na figura 6, sendo assim necessário o recurso a uma máquina de estados que valide o correto alinhamento.

A máquina de estados apresentada na figura 9 é responsável pela deteção do devido alinhamento das tramas recebidas de acordo com a figura 6. Caso tal não se verifique procede ao alinhamento manual das tramas.

Antes de se passar à descrição de cada estado, é de notar que existem algumas *flags* de decisão de transição de estados:

- bit\_align: Esta flag indica se a palavra se encontra devidamente alinhada, tal como ilustrada na figura 6.
- all\_incoming\_data: Esta flag já foi mencionada e detalhada na máquina de estado que faz a leitura de dados.
- count\_slip\_complete: Esta é uma flag que fica ativa quando um contador termina (será explicado mais à frente).




Figura 9: Máquina de estados de verificação do alinhamento dos dados

• reset: Indica a reposição dos dados originais da máquina de estados quando ativa.

Esta máquina é composta por três estados, sendo estes:

- *Idle\_slip*: Este estado aguarda pela receção de dados e também pela deteção do desalinhamento da palavra. Há transição de estado quando se verifica que as tramas que chegam ao recetor não estão alinhadas de acordo com os limites que deveriam estar.
- Slip\_assert: Este estado está ativo quando há deteção de falso alinhamento de palavras, e por isso a saída que se conecta ao GTX é ativada: RXSLIDE. A ativação deste sinal vai permitir que as tramas sejam deslocadas em 1 bit. Este estado transita imediatamente para o estado de Wait\_state.
- Wait\_state: Neste estado o sinal de saída RXSLIDE volta a estar inativo e aguarda-se que a operação de deslocamento de 1 bit se verifique. Como estamos perante um datapath de 40 bits, segundo (4) aguarda-se 64 ciclos de relógio. Após esta espera, a flag count\_slip\_complete fica ativa e há transição de estado.

De notar que sempre que houver falha de transmissão ou o sinal de reset for ativo, os sinais são repostos para os originais e volta-se ao estado Idle\_slip.

Inicialmente o estado ativo é o *Idle\_slip* e as *flags* de sinalização de transição de estado são igualadas a 0.

Para além destas máquinas de estados apresentadas existe a possibilidade de implementação de uma outra que verifique os erros das tramas recebidas. Esta máquina torna-se útil quando há implementação de códigos detetores de erros nas tramas, ativando a flag "error\_detected", sempre que o checksum recebido na trama não corresponder à mensagem. Contudo, nesta abordagem inicial tal não é realizado e por isso essa flag é globalmente igualada a zero.

Quando os dados estão alinhados procede-se à extração da informação contida na trama recebida, enviando-a para o bloco responsável pela sua transmissão para a placa HDMI, sendo necessário que o estado  $track\_data$  esteja ativo. A informação retirada depende do tipo de trama recebida: caso a trama seja SOP, os dados são todos igualados a 0; caso contrário, então extrai-se os dados de acordo com o formato da trama de informação apresentado na figura 4.

#### Bloco de envio de dados para a placa HDMI

Este bloco é responsável pela receção dos dados alinhados provenientes do bloco verificador de tramas e do seu posterior envio para a placa HDMI transmissora. A figura 10 é apresentado o diagrama de blocos deste módulo.




Figura 10: Diagrama de blocos de envio de dados para a placa HDMI transmissora

Os dados recebidos neste bloco são lidos para um registo ao flanco positivo do sinal de relógio que alimenta este módulo (RXUSRCLK2). Posteriormente, todos os dados presentes nos registos são enviados para a placa HDMI transmissora incluindo o sinal de relógio RXUSRCLK2.

### Localizações das portas de saída do módulo de topo

Verifica-se que este bloco tem diversas entradas e saídas, e por isso para além de todo o código desenvolvido em Verilog para estes sub-módulo é necessário definir as localizações físicas da FPGA para cada porta de entrada e saída, estando as mesmas detalhadas na tabela 2.

Tabela 2: Localizações físicas das portas de entrada e saída da arquitetura desenvolvida

desenvolvida				
	Sinal	LOC na FPGA	Banco na FPGA	
Entrada	clk_p	E19	38	
$\mathbf{Entrada}$	clk_n	E18	38	
${f Entrada}$	reset	N41	19	
${f Entrada}$	start	E42	19	
$\mathbf{Entrada}$	REF_CLK_P	AF8	114	
$\mathbf{Entrada}$	REF_CLK_N	AF7	114	
$\mathbf{Entrada}$	RXP_IN	AG6	114	
${f Entrada}$	RXN_IN	AG5	114	
Saída	$TXN_OUT$	AK3	114	
Saída	TXP_OUT	AK4	114	
Saída	clk_px	E34	35	
Saída	enable	K35	34	
Saída	hsync	M32	34	
Saída	vsync	L31	34	
Saída	pixel[0] a pixel [29]	Ver (3)	34 e 35	

#### 4.3 Arquitetura E

A figura 11 representa o digrama de blocos da arquitetura E. Através da visualização deste diagrama é possível concluir que o único sub-módulo adicionado é o bloco recetor de dados HDMI. Todos os outros sub-módulos são exatamente iguais ao da arquitetura anterior, estando detalhados na subsecção 4.2. Assim sendo, apenas será apresentado nesta subsecção esse mesmo bloco.

## Bloco Recetor de dados HDMI

O bloco recetor de dados HDMI recebe os dados provenientes da placa recetora e guarda-os em registos síncronos com o flanco positivo do sinal de




Figura 11: Diagrama de blocos da arquitetura E

relógio proveniente da mesma. O diagrama de blocos deste módulo visualizase na figura 12.




Figura 12: Bloco Recetor de dados HDMI

É de relembrar que existem dois domínios de relógio principais quando se faz a transmissão de dados entre a placa HDMI recetora para o transcetor GTX: o sinal de relógio proveniente da placa HDMI e o sinal de relógio

proveniente do transcetor. Apesar de já existir um bloco responsável pela sincronização de dados do domínio do sinal de relógio TXUSRCLK2, o autor de (6) recomenda que também haja sincronização do lado do domínio que envia os dados. Apesar de as saídas da placa HDMI serem amostradas a uma determinada cadência, segundo os manuais das mesmas ((2), (7) e (8)), pode existir algum desfasamento de dados que possa vir a provocar meta-estabilidade. Assim sendo, optou-se por criar este bloco.

### Localizações das portas de saída do módulo de topo

As localizações físicas das portas de entrada e saída do bloco encontram-se detalhadas na tabela 3. Como se pode observar, existem algumas portas que não estão representadas na figura para simplificá-la. Essas portas são provenientes do módulo verificador de tramas e a sua principal função é manter o utilizador a par dos estados da transmissão do lado do recetor. As mesmas são referidas na tabela com os nomes de "begin\_state", "SOP\_detected", "track\_data", "data\_error\_detected", "idle\_slip", "wait\_state" e "align" e correspondem aos diferentes estados da máquina apresentada na secção 4.2 na página 7.

A seleção dos dados no multiplexador que se visualiza na figura 11 é feita de acordo com o interruptor *start* controlado pelo utilizador.

# 5 Configuração do setup

### 5.1 FPGA VC7203

A placa FPGA Virtex-7 deve ser programada com o bitstream gerado pósimplementação da arquitetura no software VIVADO, e deve ainda ser programado o módulo que gera o sinal de relógio de referência do GTX com o nome "SuperClock2". É necessário ter em conta que a programação do módulo "SuperClock2" deve ser realizada em primeiro lugar.

### 5.1.1 Programação do módulo gerador do sinal de relógio de referência

- A FPGA deve estar devidamente conectada ao computador através da porta USB;
- Após inicializado, deve ser escolhida a opção "Open Hardware Manaqer" no VIVADO;
- De seguida deve ser escolhida a opção "Open New Target" dentro de "Open Target";
- Na nova janela aberta deve-se seleccionar a FPGA XC7VX485T-3 e terminar até a janela fechar;

Tabela 3: Localizações físicas das portas de entrada e saída da arquitetura

Sinal LOC na FPGA Banco na Fl			Banco na FPGA
Entrada	clk_p	E19	38
Entrada	clk_n	E18	38
Entrada	reset	N41	19
$\mathbf{Entrada}$	start	E42	19
$\mathbf{Entrada}$	REF_CLK_P	AF8	114
$\mathbf{Entrada}$	REF_CLK_N	AF7	114
$\mathbf{Entrada}$	RXP_IN	AG6	114
$\mathbf{Entrada}$	RXN_IN	AG5	114
${f Entrada}$	clk_px_in	AJ32	14
Entrada	enable_in	AN38	15
Entrada	hsync_in	AU39	15
Entrada	vsync_in	AU38	15
Entrada	pixel_in [0] a pixel_in [29]	Ver (3)	14 e 15
Saída	TXN_OUT	AK3	114
Saída	TXP_OUT	AK4	114
Saída	begin_state	M38	19
Saída	$SOP\_detected$	R42	19
Saída	${ m track\_data}$	P42	19
Saída	$data\_error\_detected$	N38	19
Saída	idle_slip	M39	19
Saída	wait_state	R40	19
Saída	align	P40	19
Saída	clk_px	E34	35
Saída	enable	K35	34
Saída	hsync	M32	34
Saída	vsync	L31	34
Saída	pixel[0] a pixel [29]	Ver (3)	34 e 35

- De seguida, selecciona-se com o botão do lado direito do rato o componente **XC7VX485T-3**, escolhendo-se a opção "*Program Device*";
- Nessa janela é seleccionado o bitstream que tem o nome "top\_scm2.bit" na pasta 'finalFolder/SuperClock2\_Programming";
- Por fim, em "Options" deve ser selecionada a opção "Run Tcl Script", escolhendo-se o ficheiro com o nome "setup\_scm2\_148\_4.tcl" na pasta 'finalFolder/SuperClock2\_Programming/CRIAR\_relogio";

# 5.1.2 Programação da FPGA com o respetivo bitstream

 A FPGA deve estar devidamente conectada ao computador através da porta USB;

- Após inicializado, deve ser escolhida a opção "Open Hardware Manager" no VIVADO;
- De seguida deve ser escolhida a opção "Open New Target" dentro de "Open Target";
- Na nova janela aberta deve-se seleccionar a FPGA **XC7VX485T-3** e terminar até a janela fechar;
- De seguida, selecciona-se com o botão do lado direito do rato o componente XC7VX485T-3, escolhendo-se a opção "Program Device";
- Nessa janela é seleccionado o *bitstream* correspondente para cada arquitetura.

Mais informações sobre o software VIVADO pode ser encontrado em (9).

#### 5.2 TB-FMCH-HDMI TX e TB-FMCH-HDMI RX

Estas placas devem estar configuradas por omissão para ambas as configurações. Para tal deve-se recorrer ao  $software\ iMPACT$  e ainda ao programador JTAG (tal como indicado em (10)). Para cada uma das placas deve ser realizado o seguinte procedimento caso estas estejam programadas com outra configuração:

- O programador deve estar devidamente conectado à placa HDMI e ao computador;
- O software iMPACT deve ser inicializado;
- Com o botão do lado direito do rato deve ser escolhida a opção "Inicializar cadeia";
- A PROM (*Programmable read-only memory*) cujos detalhes podem ser encontrados em (11) da placa transmissora deve ser programada com o ficheiro com o nome "tx\_fpga\_top.mcs" ou "rx\_fpga\_top.mcs" que se encontram na pasta "finalFolder/HDMI\_programming/default".

### 5.3 Arquitetura D

Na figura 13 está representado o setup de teste para a arquitetura D. O bits-tream correspondente a esta configuração tem o nome de " $gtwizard\_0\_exdes.bit$ " e encontra-se na pasta "finalFolder/planD".

## 5.4 Arquitetura E

Na figura 14 está representado o setup de teste para a arquitetura E. O bitstream correspondente a esta configuração tem o nome de "gtwizard\_0\_exdes.bit" e encontra-se na pasta "finalFolder/planE".




Figura 13: Setup de teste da arquitetura D




Figura 14: Setup de teste da arquitetura E

# 6 Utilização dos recursos da FPGA

Na Tabela 4 são apresentados os valores dos recursos utilizados pela FPGA nestas arquiteturas.

Tabela 4: Recursos utilizados pelas arquiteturas desenvolvidas de transmissão em <u>série</u>

Recurso	Arquitetura D		Arquitetura E	
	Utilização	%	Utilização	%
FF	566	0,09	710	0,12
${f LUT}$	486	$0,\!16$	590	$0,\!19$
I/O	44	$6,\!29$	78	11,14
$\mathbf{GT}$	1	$2,\!86$	1	$2,\!86$

Os valores percentuais ocupados pelas arquiteturas são muito baixos, possibilitando a expansão das mesmas caso necessário.

# 7 Resultados

# 7.1 Arquitetura D

Os resultados obtidos foram os esperados: a transmissão em série foi bem sucedida e visualizou-se uma barra de cores no monitor, tal como se visualiza na figura 15. Para além disto, quando se desconectam os conectores SMA, a ligação perde-se e quando se voltam a conectar, a mesma é recuperada, o que vem validar a máquina de estados desenvolvida.




Figura 15: Resultados obtidos da transmissão em série de uma barra de cores gerada na FPGA

# 7.2 Arquitetura E

Obteve-se uma transmissão em série como pretendido entre ambos os dispositivos, mas surgiu um problema. Apesar de nas diversas simulações realizadas (funcional, pós-síntese e pós-implementação) a arquitetura ter sido validada, quando se implementa a mesma na FPGA ocorre um problema de visualização da imagem no dispositivo de destino: são apresentadas umas ligeiras riscas pretas horizontais. O resultado está apresentado na figura 16.

O problema foi diagnosticado recorrendo-se à utilização de um *IP* da Xilinx, designado por ILA (*Integrated Logic Analyzer*), que permite monitorizar os sinais internos da FPGA através das suas diversas características tendo como base de tempo o sinal de relógio de referência do mesmo. O problema não se deve à transmissão em série, mas sim a uma falha sincronização entre registos antes de se realizar a mesma.



Figura 16: Resultado obtido da arquitetura de transmissão em série entre dispositivos  $\operatorname{HDMI}$ 




Figura 17: Gráfico da análise do comportamento dos sinais internos da  ${\rm FPGA}$ 

Na figura 17 é possível visualizar um gráfico retirado da análise dos sinais internos da FPGA. De notar que a base de tempo é o sinal de relógio de referência, que para este caso foi TXUSRCLK2 (proveniente do GTX), e por isso uma unidade na figura representa um ciclo de relógio do mesmo. Neste gráfico estão a ser analisadas as transições dos dados do sub-módulo do sistema "Bloco Recetor de dados HDMI" para o "Bloco Sincronizador dos dados HDMI". Os sinais "hsync\_r2" e "hsync\_r3" no gráfico correspondem aos dois registos de sincronização do bloco "Sincronizador dos dados HDMI" ilustrado na figura 3.

O que está a causar o problema, através da análise feita, é a falha num ciclo de relógio de uma linha inteira. Ou seja, na primeira transição que se vê no sinal  $hsync_r2$  o seu comportamento é como esperado: tem um tempo de duração de 44 ciclos de relógio e encontra-se no início da transmissão de uma linha completa. No entanto, na segunda transição do mesmo o seu comportamento não é o esperado: tem um tempo de duração de 45 ciclos de relógio e fica ativo um ciclo de relógio antes do início da linha. Relembrando que uma linha completa tem 2200 ciclos de relógio, a diferença entre a primeira transição de 0 para 1 do sinal em questão para a segunda é de 2199 ciclos de relógio.

Este problema acaba por acontecer em várias linhas causando uma falha na sincronização horizontal da imagem, o que provoca as ligeiras riscas pretas que se visualizam na imagem recebida.

Assim, conclui-se que apesar da transmissão em série estar a operar como esperado, o processo de transmissão de dados não é robusto. Os sinais são transmitidos diretamente e apesar de ter havido precauções quanto ao sincronismo entre os domínios de relógio, existiu uma falha de sincronismo.

# Referências

- [1] Xilinx and Inc, VC7203 Virtex-7 FPGA GTX Transceiver Characterization Board User Guide, 1.3 ed., outubro 2014.
- [2] Inrevium, Manual do Utilizador de TB-FMCH-HDMI2 Hardware, 1.04 ed., agosto 2014.
- [3] M. Oliveira, "Implementação em FPGA de um conversor HDMI para transmissão em série de alta velocidade," Master's thesis, Faculdade de Engenharia da Universidade do Porto, 2017.
- [4] Xilinx and Inc, 7 Series FPGAs GTX/GTH Transceivers User Guide, 1.12 ed., dezembro 2016.
- [5] Xilinx, 7 series FPGAs Transceivers Wizard, 3.4 ed., outubro 2014.
- [6] C. E. Cummings, "Clock Domain Crossing (CDC) Design & Verification Techniques Using SystemVerilog," Snug-2008, 2008.

- [7] Inrevium, TB-FMCH-HDMI2 Hardware User Manual 1 IN / OUT + Audio support, 1.05 ed., agosto 2014.
- [8] Inrevium, TB-FMCH-HDMI2 Hardware User Manual 2 Ch IN / OUT support, 1.04 ed., fevereiro 2015.
- [9] Xilinx, Vivado Design Suite Tutorial, 2015.1 ed., maio 2015.
- [10] Xilinx, Xilinx Platform Cable USB II.
- [11] Xilinx, Platform Flash In-System Programmable Configuration PROMs, 2.19 ed., junho 2016.