# DISEÑO E IMPLEMENTACION DE DEMODULADORES DIGITALES

Trabajo de grado presentado como requisito para optar al título de Ingeniero en Electrónica y Telecomunicaciones.

## FREDY GENARO LEGARDA HOYOS JULIAN DAVID CARDONA FERNANDEZ

**Director: Ing. FELIPE CADENA GUEVARA** 

UNIVERSIDAD DEL CAUCA
FACULTAD DE INGENIERIA ELECTRONICA Y TELECOMUNICACIONES
DEPARTAMENTO DE TELECOMUNICACIONES
POPAYAN
2004

Dedico con mucho cariño y amor este trabajo de grado a mi familia en especial a mi papá, que con cariño y esfuerzo me dio la posibilidad de llegar lejos y ser lo que soy hoy.

Expreso mi profundo agradecimiento a Dios, los Santos y en especial a la señora Nelly Velasco que con su cariño y apoyo incondicional han hecho posible alcanzar mis metas.

También deseo agradecer a mis profesores, compañeros y amigos que inculcaron en mí el deseo de superación y así alcanzar el éxito.

Gracias, muchas gracias.

Fredy G. Legarda

Para mis padres Luis Alberto Cardona y Roselia Fernández.

Julián David Cardona

# TABLA DE CONTENIDO

INTR	RODUC	CION	6
1.0	MARC	CO CONCEPTUAL	7
1.	1 TRA	ANSMISIÓN POR DESPLAZAMIENTO DE FASE "BPSK"	7
1.3	2 TRA	ANSMISIÓN POR DESPLAZAMIENTO DE FASE	
	CU	ATERNARIA "QPSK"	10
1.3	3 PSF	X DE OCHO FASES	13
1.4	4 QA	M DE OCHO FASES	16
1.:	5 QA	M DE DIECISÉIS FASES	17
1.0	6 EFI	CIENCIA DE ANCHO DE BANDA	20
2.0	DESCI	RIPCION DEL SISTEMA	22
2.	1 DE	MODULADOR BPSK	22
2.2	2 DE	MODULARDOR QPSK	23
2.3	3 DE	MODULADOR 8PSK	24
2.4	4 DE	MODULADOR 8QAM	26
2.:	5 DE	MODULADOR 16QAM	28
2.0	6 DE	SCRIPCION DEL M-PSK (Modulation Phase Simulation Kit)	30
3.0	DISEÑ	O DETALLADO DEL SISTEMA	33
3.	1 DIS	EÑO A NIVEL DE BLOQUES	32
	3.1.1	DERIVADOR DE POTENCIA	33
	3.1.2	MODULO RECUPERADOR DE PORTADORA	34
	3.1.3	DETECTOR DE PRODUCTO	34
	3.1.4	MODULO FILTRO - RECTIFICADOR	35
	3.1.4	MODULO CONVERSOR 4/2 NIVELES	36
	3.1.6	MODULO DESFASADOR -90 GRADOS	36
	3.1.7	RECEPTOR DIGITAL	37
3.	2 DIS	EÑO DETALLADO DE CADA BLOQUE	38
4.0	RESUI	LTADOS OBTENIDOS Y RECOMENDACIONES	45
4.	1 RES	SULTADOS OBTENIDOS	45
4.2	2 REC	COMENDACIONES	48

5.0 CONCLUSIONES 49

# LISTADO DE FIGURAS

FIGURA 1	a) ONDA BPSK	8
FIGURA 1	b) ANCHO DE BANDA	9
FIGURA 2	DIAGRAMA DE CONSTELACIONES QPSK	11
FIGURA 3	ESPECTRO Y ANCHO DE BANDA PARA QPSK	12
FIGURA 4	DIAGRAMA DE CONSTELACIONES 8PSK	14
FIGURA 5	ESPECTRO Y ANCHO DE BANDA PARA 8PSK	15
FIGURA 6	DIAGRAMA DE CONSTELACIONES 8QAM	16
FIGURA 7	DIAGRAMA DE CONSTELACIONES PARA 16QAM	18
FIGURA 8	ESPECTRO Y ANCHO DE BANDA PARA 16QAM	19
FIGURA 9	DEMODULADOR BPSK	22
FIGURA 10	DEMODULADOR QPSK	23
FIGURA 11	DEMODULADOR 8PSK	25
FIGURA 12	DEMODULADOR 8QAM	26
FIGURA 13	DEMODULADOR 16-QAM	28
FIGURA 14	CONEXIONES NECESARIAS PARA BPSK, QPSK y 8PSK	31
FIGURA 15	CONEXIONES NECESARIAS PARA 8-QAM y 16-QAM	32
FIGURA 16	DIAGRAMA DEL BLOQUE DERIVADOR DE POTENCIA	33
FIGURA 17	DIAGRAMA DEL BLOQUE RECUPERADOR PORTADORA	34
FIGURA 18	DIAGRAMA DEL BLOQUE DETECTOR DE PRODUCTO	35
FIGURA 19	DIAGRAMA DEL BLOQUE FILTRO – RECTIFICADOR	35
FIGURA 20	DIAGRAMA DEL BLOQUE CONVERSOR 4/2 NIVELES	36
FIGURA 21	DIAGRAMA DEL BLOQUE DESFASADOR -90 GRADOS	37
FIGURA 22	DIAGRAMA DEL BLOQUE RECEPTOR DIGITAL	37
FIGURA 23	a) DIAGRAMA CIRCUITAL DETECTOR DE PRODUCTO	38
FIGURA 23	b) DIAGRAMA CIRCUITAL CIRCUITO DE BALANCE	39
FIGURA 24	DIAGRAMA EN BLOQUES CONVERSOR DE 4/2 NIVELES	40
FIGURA 25	DIAGRAMA CIRCUITAL CONVERSOR 4/2 NIVELES	41
FIGURA 26	DIAGRAMA CIRCUITAL FILTRO RECTIFICADOR	42
FIGURA 27	DIAGRAMA CIRCUITAL DESFASADOR -90 GRADOS	43

# LISTADO DE TABLAS

TABLA 1	SALIDA MODULADOR QPSK	10
TABLA 2	FASES DE SALIDAS PARA 8PSK	13
TABLA 3	VOLTAJE Y FASES DE SALIDA PARA 8QAM	16
TABLA 4	SALIDA DE AMPLITUD Y FASE PARA 16QAM	18
TABLA 5	COMPARACION ANCHO DE BANDA PARA DIFERENTES	
	MODULACIONES	20
TABLA 6	EFICIENCIA PARA CADA TIPO DE DEMODULACION	20
TABLA 7	RESUMEN DE LOS TIPOS DE MODULACIONES	21
TABLA 8	SALIDA DAC PARA 8PSK	25
TABLA 9	SALIDA DAC PARA 8QAM	27
TABLA 10	SALIDAS CONVERSOR 16-QAM	29
TABLA 11	BLOQUES UTILIZADOS POR LOS RECEPTORES	30
TABLA 12	DISEÑO DEL CONVERSOR 4/2 NIVELES	41
TABLA 13	SALIDA DAC DE 4/2 NIVELES	42

## INTRODUCCIÓN

En los siguientes capítulos se presenta el desarrollo del trabajo de grado **Diseño e** implementación de **Demoduladores Digitales**, denominado "M-PSK" (Modulation Phase Simulation Kit). En ellos se muestra la metodología realizada por este grupo de trabajo. Inicialmente, en el primer capítulo, se expone un marco conceptual, en el cual se explica la base teórica de los diferentes tipos de modulaciones, su tratamiento matemático y las ventajas que presentan unas respecto a las otras.

En el segundo capítulo se hace una descripción a nivel modular de cada una de los transmisores-receptores y se analizan sus funciones básicas para obtener el diagrama en bloques del "M-PSK".

Partiendo de este diagrama en bloques, en el tercer capítulo se presenta un diseño detallado de cada uno de estos bloques funcionales, y la forma en que interactúan entre si para obtener los diferentes tipos de demodulaciones.

El capítulo cuarto, trata de las recomendaciones y resultados obtenidos durante la etapa de pruebas de validación; también se presentan las conclusiones y justificaciones de los resultados obtenidos durante todo el proyecto.

En el manual de usuario, se explica como utilizar el Equipo, además sirve de ayuda en el montaje de las distintas modulaciones, y el Documento Guías de Laboratorio, ambos escritos son Anexos a este Documento.

Es importante resaltar, que este proyecto es complementario al trabajo de grado "DISEÑO E IMPLEMENTACIÓN DE MODULADORES DIGITALES", desarrollado por los estudiantes Yhonny William Reyes y Paulo Galindo en el año 1996.

#### 1. MARCO CONCEPTUAL

En este capítulo se dan las bases teóricas de cada una de las cinco modulaciones que realiza el sistema M-PSK (Modulation Phase Simulation Kit) y cómo se caracteriza cada una de ellas.

### 1.1 TRANSMISIÓN POR DESPLAZAMIENTO DE FASE BINARIA "BPSK".

Con BPSK (Binary Phase Shift Keying), son posibles dos fases de salida para una sola frecuencia portadora. Una fase representa un uno lógico y la otra un cero lógico. Con el cambio de estado de una señal digital de entrada, la fase de la portadora de salida cambia entre dos ángulos que difieren 180 grados de fase. Otros nombres para BPSK son PRK (Phase Reversal Keying) y modulación bifase. BPSK en una forma de transmisión con portadora suprimida, donde una onda rectangular (discreta) modula una señal de onda continua (CW).

## Consideraciones de ancho de banda para BPSK.

Para BPSK, la señal de salida es el producto de dos señales de entrada. La señal portadora de entrada es multiplicada por el dato binario. Así, para +1 voltio se asigna el "1" lógico y para el -1 voltio se asigna el "0" lógico y la portadora de entrada (SenWct) es multiplicada luego por más o menos 1 voltio.

Consecuentemente, la señal de salida es +1 SenWct ó -1 SenWct; la primera presenta una señal que esta en fase con el oscilador de referencia, y la otra una señal que esta desfasada 180 grados con respecto al oscilador.

Cada vez que cambia la condición lógica de entrada, la salida cambia de fase. Por lo tanto, para BPSK la tasa de cambio en la salida (en Baudios) es igual a la tasa de cambio en la entrada (bps), y el máximo ancho de banda de la salida ocurre cuando la entrada binaria es una secuencia de unos y ceros alternadamente.

La frecuencia fundamental (fa) es una secuencia alternativa de bits 1/0 es igual a la mitad de la razón de bit (fb/2). Matemáticamente, la salida de fase de un modulador BPSK es:

SALIDA: (SenWat) \* (SenWct)

#### Donde

fa: Frecuencia fundamental de la señal de modulación binaria.

fc: Portadora no modulada.

También la salida puede ser representada por

SALIDA: 
$$\frac{1}{2}\cos 2\Pi (fc - fa)t - \frac{1}{2}\cos 2\Pi (fc + fa)t$$

Por consiguiente el mínimo ancho de banda de Nyquist es:

$$fc + fa - (fc - fa) = 2fa$$

También puede ser representado por.

$$-(fc - fa) - fc + fa = 2fa$$

Y como la fa = (fb/2) donde fb = Tasa de bits.

Entonces:

$$Bw = 2(fb/2) = fb$$

$$Bw = fb$$




FIGURA 1 a) ONDA BPSK.




FIGURA 1 b) ANCHO DE BANDA BPSK.

También puede verse el espectro de salida para un modulador BPSK como una señal de doble banda con portadora suprimida donde las bandas laterales superior e inferior están separadas de la frecuencia portadora por un valor igual a ½ de la tasa de bits (fb). Por consiguiente, el mínimo ancho de banda (Bm) requerido para pasar la señal BPSK en el peor de los casos es igual a la tasa de bits de entrada.

# 1.2. TRANSMISIÓN POR DESPLAZAMIENTO DE FASE CUATERNARIA "QPSK"

QPSK (Quaternary Phase Shift Keying), es llamada algunas veces PSK en cuadratura, es otra forma de modulación angular, es una modulación digital con envolvente de amplitud constante.

QPSK es una técnica de codificación M-aria con M = 4 (De allí el nombre "cuaternaria"). Con QPSK hay cuatro fases de salidas posibles para una sola frecuencia de portadora. Debido a que hay cuatro fases de salida, deben existir cuatro condiciones de entrada diferentes. Como la entrada digital para un modulador BPSK, en una señal binaria (base 2), para producir cuatro condiciones de entrada diferentes, éste toma más de un bit. Con dos bits, existen 4 posibles condiciones 00, 01, 10, 11. Por tanto, con QPSK la entrada binaria es la combinación de grupos de 2 bits llamados dibits. Cada dibit genera una de las cuatro posibles fases de salida. Por cada dos bits almacenados en el modulador, ocurre un solo cambio en la salida. Por tanto, la tasa de cambio de la salida es ½ de la tasa de bits de entrada.

En la tabla 1 se indican las entradas binarias y sus correspondientes salidas de fase.

ENTRADA	FASE DE	
	SALIDA	
0	0	-135
0	1	-45
1	0	+135
1	1	+45

TABLA 1. SALIDA MODULADOR QPSK

La figura 2 presenta el diagrama de constelaciones correspondientes al modulador QPSK.




FIGURA 2 DIAGRAMA DE CONSTELACIONES QPSK

### Consideraciones de ancho de banda para QPSK

Con QPSK, los datos de entrada son divididos en dos canales, la tasa de bits de cada canal, es igual a  $\frac{1}{2}$  de la tasa de los datos de entrada (fb/2). Por consiguiente, la frecuencia fundamental más alta presente en el dato de entrada de cada modulador balanceado es igual a  $\frac{1}{4}$  de la tasa de entrada de datos ( $\frac{1}{2}$  (fb/2) = fb/4). Como resultado, la salida de los moduladores I, Q requieren un mínimo ancho de banda de Nyquist igual a  $\frac{1}{2}$  de la tasa de bits de llegada (fn = 2, (fn/4) = (fb/2)). Así, con QPSK se produce una compresión en el ancho de banda (el mínimo ancho de banda es menor que la tasa de bits de llegada).

La señal QPSK de salida no cambia de fase hasta que dos bits (datos) han sido almacenados en el buffer, la tasa de cambio de salida más rápida es igual a ½ de la tasa de bits de entrada.

En la figura 3 se puede observar la condición de entrada en el peor de los casos, la cual ocurre cuando el patrón de entrada 11-00 se repite. Por consiguiente, la frecuencia más alta y la tasa de entrada más rápida da un cambio en la salida de los moduladores que es igual a ¼ de la tasa de bits de entrada.

La salida de los moduladores, puede ser expresada matemáticamente como:

Salida = sen Wat \* sen Wct

Donde: 
$$Wat = 2\Pi * fb/4 * t$$
  $Wct = 2\Pi * fc * t$ 

Siendo Wat = La fase Modulada y Wct = Fase de la portadora.

Así:

Salida = 
$$sen (2\Pi *fb/4*t) * sen (2\Pi fct)$$
  
=  $\frac{1}{2} cos 2\Pi (fc - fb/4)t - \frac{1}{2} cos 2\Pi (fc + fb/4)t$ 

El espectro de la frecuencia de salida se extiende desde fc+fb/4 hasta fc-fb/4 y el mínimo ancho de banda (fn) es:

$$(fc + fb/4) - (fc - fb/4) = 2 fb/4 = fb/2$$

Concluimos que fn = fb/2




FIGURA 3 ESPECTRO Y ANCHO DE BANDA PARA QPSK

## 1.3 PSK DE OCHO FASES

8PSK es una técnica de codificación M-aria donde M=8. Con un modulador 8PSK, hay ocho posibles fases de salida, para codificar 8 diferentes fases, los bits de entrada son tomados en grupos de 3, llamados "Tribits". En la tabla 2 se indican las condiciones de entrada binaria y sus correspondientes salidas de fase.

ENTI	RADA BIN	SALIDA DE FASE PARA 8PSK	
0	0	0	-112.5
0	0	1	-157.5
0	1	0	-67.5
0	1	1	-22.5
1	0	0	112.5
1	0	1	157.5
1	1	0	67.5
1	1	1	22.5

TABLA 2. FASES DE SALIDAS PARA 8PSK

En la figura 4, se presenta el diagrama de constelaciones correspondientes para 8PSK. Como se puede observar en ésta figura, la separación angular entre dos fasores adyacentes es de 45 grados, la mitad que en QPSK, por tanto en 8PSK durante la transmisión de la señal pueden haber cambios hasta de +- 22.5 grados y aún mantenerse la integridad.




FIGURA 4 DIAGRAMA DE CONSTELACIONES 8PSK

Cada fasor tiene igual magnitud, la condición de los Tribits es contenida solamente en la fase de la señal. Se puede notar también que los cambios entre dos fases adyacentes corresponden a un solo bit. Este tipo de código es llamado CODIGO GRAY, o en algunas veces, código de máxima distancia. Este código es usado para disminuir el número de errores en la transmisión. Si una señal en la transmisión se sobrepasara en fase, ésta señal sería tomada como el fasor adyacente. Usando el código GRAY resultaría en un único bit de error recibido.

## Consideraciones del ancho de banda en 8PSK

Con 8PSK, los datos son divididos en 3 canales, la tasa de bit de cada canal es igual a  $\frac{1}{3}$  de la tasa de bits de entrada (fb/3).

Con un modulador 8PSK la fase de salida no cambia hasta que entren tres bits de datos, por consiguiente, la velocidad de baudios para 8PSK es igual a fb/3, lo mismo que el mínimo ancho de banda.

La salida de los moduladores balanceados son el producto de la portadora y de la señal PAM. Matemáticamente, la salida del modulador balanceado es:

$$\theta = X * sen Wat * sen Wct$$

Donde:

Wat: 
$$2\Pi *fb/6*t$$
 Wct:  $2\Pi *fc*t$ 

$$X = +-1.307$$
 ó  $X = +-0.541$ 

Así:

$$\Theta = X * sen(2\Pi*fb/6t) * sen(2\Pi*fct)$$

$$= X * \frac{1}{2} cos 2\Pi(fc - fb/6)t - X * \frac{1}{2} cos 2\Pi(fc + fb/6)t$$

El espectro de la frecuencia de salida se extiende desde fc - fb/6 hasta fc + fb/6 y el mínimo ancho de banda (fn) es:

$$(fc + fb/6) - (fc - fb/6) = 2 fb/6 = fb/3$$
  
 $fn = fb/3$ 

En la figura 5, se observa que para la misma tasa de bits de entrada el ancho de banda requerido para el modulador 8PSK, es igual a ½ que el de un modulador QPSK y menor que el requerido para un modulador BPSK en las mismas proporciones.




FIGURA 5 ESPECTRO Y ANCHO DE BANDA PARA 8PSK

# 1.4 QAM DE OCHO NIVELES

8QAM es una técnica de codificación M-aria donde M=8, difiere de 8PSK en que para el modulador 8QAM la amplitud de la señal de salida no es constante.

La tabla 3 indica la entrada binaria y su correspondiente salida en amplitud y fase.

EN'	ΓRADA BINA	SALIDA PARA	DE FASE 8QAM	
D2	D1	<b>D</b> 0	Voltaje	Fase
0	0	0	0.765	-135
0	0	1	1.848	-135
0	1	0	0.765	-45
0	1	1	1.848	-45
1	0	0	0.765	+135
1	0	1	1.848	+135
1	1	0	0.765	+45
1	1	1	1.848	+45

TABLA 3 VOLTAJE Y FASES DE SALIDA PARA 8QAM

La figura 6 se representa el diagrama de constelaciones correspondientes al modulador 8QAM.




FIGURA 6 DIAGRAMA DE CONSTELACIONES 8QAM

## Consideraciones de ancho de banda para 8QAM

En 8QAM la tasa de bit es de 1/3 de la tasa de bit de entrada de datos igual que en 8PSK, como resultado la frecuencia moduladora fundamental más alta la tasa de cambios en 8QAM es igual que en 8PSK, por lo tanto el mínimo ancho de banda requerido es fb/3.

# 1.5 QAM DE DIECISÉIS NIVELES

16QAM, es una técnica de codificación M-aria con M= 16.


Un modulador 16QAM tiene una entrada de datos en grupos de 4 bits llamados QUADRI-BITS. La salida de fase no cambia hasta que 4 bits llegan al modulador. Así como 8QAM la fase y la amplitud de la portadora son variados.

La diferencia de fase entre fasores adyacentes es de 30 grados.

En la tabla 4 se indican las entradas digitales y sus correspondientes salidas en amplitud y fase.

D3	<b>D2</b>	D1	<b>D</b> 0	AMPLITUD	FASE
0	0	0	0	0.311	-135
0	0	0	1	0.850	-175
0	0	1	0	0.311	-45
0	0	1	1	0.850	-15
0	1	0	0	0.850	-105
0	1	0	1	1.161	-135
0	1	1	0	0.850	-75
0	1	1	1	1.161	-45
1	0	0	0	0.311	135
1	0	0	1	0.850	175
1	0	1	0	0.311	45
1	0	1	1	0.850	15
1	1	0	0	0.850	105
1	1	0	1	1.161	135
1	1	1	0	0.850	75
1	1	1	1	1.161	45

TABLA 4. SALIDA DE AMPLITUD Y FASE PARA 16QAM



La figura 7 muestra el diagrama de constelaciones para 16QAM.

FIGURA 7 DIAGRAMA DE CONSTELACIONES PARA 16QAM.

## Consideraciones de ancho de banda para 16QAM.

En 16QAM, la señal de entrada es dividida en 4 canales, la tasa de bits de los canales es igual a ¼ de la tasa de bits de entrada (fb/4). Con 16QAM, hay un cambio en la señal de salida (que puede ser en amplitud o fase ó en ambos) para cada 4 bits de entrada. Por consiguiente, la velocidad en baudios es igual a fb/4. Al igual que el mínimo ancho de banda. Matemáticamente:

 $\theta = X * sen Wat * sen Wct$ 

Donde:

Wat:  $2\Pi *fb/8*t$  Wct:  $2\Pi *fc*t$ 

$$X = +-0.22$$
  $\acute{o}$   $X = +-0.821$ 

Así:

$$\Theta = X * sen (2 \Pi * fb/6 * t) * sen (2 \Pi * fc * t)$$
  
=  $X * \frac{1}{2} cos 2 \Pi (fc - fb/8)t - X * \frac{1}{2} cos 2 \Pi (fc + fb/8)t$ 

El espectro de la frecuencia de salida se extiende desde fc - fb/8 hasta fc + fb/8 y el mínimo ancho de banda (fn) es:

$$(fc + fb/8) - (fc - fb/8) = 2 fb/8 = fb/4$$

Por lo tanto: fn = fb/4

En la figura 8 se puede observar que el mínimo ancho de banda para 16QAM es igual a ¼ del utilizado por BPSK, ½ del QAM y el 25% menos que el de 8PSK.




FIGURA 8 ESPECTRO Y ANCHO DE BANDA PARA 16QAM

## 1.6 EFICIENCIA DE ANCHO DE BANDA

Con el mínimo de apreciar la eficiencia del ancho de banda de las modulaciones anteriores descritas se presenta un ejemplo donde se supone una transmisión de 10Mbps y se tiene un ancho de banda mínimo para cada modulación como se muestra en la tabla 5.

TIPO DE MODULACION	MINIMO ANCHO DE BANDA (Mhz)
BPSK	10
QPSK	5
8PSK	3.33
8QAM	3.33
16QAM	2.5

TABLA 5. COMPARACION ANCHO DE BANDA PARA DIFERENTES MODULACIONES

Partiendo de:

Se tiene:

TIPO DE MODULACIONES	EFICIENCIA ANCHO DE BANDA BITS / CICLO
BSPK	1
QPSK	2
8PSK	3
8QAM	3
16QAM	4

TABLA 6. EFICIENCIA PARA CADA TIPO DE DEMODULACION

La tabla 7 resume los tipos de modulaciones digitales, así como su técnica de codificación, el ancho de banda utilizado, los baudios y la eficiencia de BW; donde se puede observar que 16QAM representa las mejores características en general.

MODULACIÓN	CODIFICACIÓN	BW (HZ)	EFICIENCIA DE BW (bps / hz)
BPSK	BIT	fb	1
QPSK	DIBIT	fb/2	2
8-PSK	TRIBIT	fb/3	3
8-QAM	TRIBIT	fb/3	3
16QAM	QUADBIT	fb/4	4

TABLA 7. RESUMEN DE LOS TIPOS DE MODULACIONES

#### 2. DESCRIPCION DEL SISTEMA

En este capitulo se explica la forma de obtener cada una de las demodulaciones digitales, además de su diagrama en bloques y su funcionamiento. Al final del capítulo se indican las formas para obtener todas las demodulaciones con el M-PSK.

A continuación se describe cada demodulación y cómo están constituidos los receptores a nivel de bloques.

#### 2.1 DEMODULADOR BPSK.

En la figura 9 se presenta el diagrama en bloques del demodulador BPSK, la señal de entrada al detector de producto puede ser +SenWct ó –SenWct, dependiendo de la condición lógica del modulador. El circuito de Recuperación de portadora genera una señal Analógica coherente tanto en frecuencia como en fase, con la portadora del transmisor original.




FIGURA 9 DEMODULADOR BPSK

Como se puede apreciar, el demodulador BPSK consiste básicamente en un detector de producto, la salida es el producto de dos entradas, la señal BPSK y la portadora.

Dependiendo de su entrada +SenWct ó -SenWct entrega una salida de 5Voltios con un pequeño rizado ó cero (0) Voltios. Es de notar que en este caso, la salida binaria de datos tendrá un voltaje de 0V para un (0) lógico y 5V para un (1) lógico. Por esto cuando se presenta niveles lógicos TTL o CMOS a la salida se debe utilizar un bloque "Filtro rectificador", el cual quita el rizado presentado en los cinco voltios.

## 2.2 DEMODULADOR QPSK

La figura 10 muestra el diagrama en bloques del demodulador QPSK. Mediante un Derivador de potencia, separamos la señal en tres rutas, una para el circuito de Recuperación de Portadora, otro para el Canal I, y otro para el canal Q

El Canal I demodula la portadora que esta en fase con el oscilador de referencia (de allí su nombre "I" por In fase) y Canal Q demodula a la portadora que esta desfasada 90 grados o en cuadratura con la portadora de referencia (de allí el nombre "Q" por "Cuadrature"), estos generan los bits de datos originales.




FIGURA 10 DEMODULADOR OPSK

La operación es igual que en el modulador BPSK. Esencialmente, un demodulador QPSK consta de dos demoduladores BPSK combinados en paralelo, las dos fases posibles de entrada para el demodulador balanceado I son (+SenWct y -SenWct) y las dos fases posibles de entrada por el demodulador balanceado Q son (+CosWct y -CosWct). En la entrada llegan dos señales en cuadratura, las cuales pueden ser:

+SenWct + CosWct, -SenWct + CosWct y +SenWct - CosWct, -SenWct - CosWct.

Dependiendo el tipo de señal así será la salida entregada a los Filtros Rectificadores, los cuales entregan un voltaje Lógico (0V, 5V), cada uno, lo cual produce una palabra Digital de 2 Bits, con la cual se Generan cuatro diferentes combinaciones, 00, 01, 10, 11.

#### 2.3 DEMODULADOR 8PSK

La figura 11 representa el diagrama en bloques para el demodulador 8PSK. Los datos son convertidos a paralelo. Hay tres canales de salida, los cuales son: el canal I o en fase, el canal Q o en cuadratura y el canal C o canal de control. Los bits del canal I y C son tomados del conversor 4/2 niveles del canal I y los bits Q y C son extraídos del conversor 4/2 niveles del canal Q.

Esencialmente, el conversor de 4/2 niveles, tiene una entrada PAM de nivel de Voltaje DC y una salida paralela digital unipolar. Con 4 niveles de voltaje de entrada son posibles dos bits de salida. El bit I o Q determina la polaridad de la señal de salida dependiendo los niveles de voltaje de entrada, mientras el bit C o C determina la magnitud. En consecuencia con dos magnitudes y dos posibles polaridades, hay 2 posibles salidas de cada conversor de 4/2 niveles (DACs).




FIGURA 11 DEMODULADOR 8PSK

En la tabla 8 se representa los valores correspondientes a la salida de DAC de 4/2 niveles. Para ambos canales debido a que el bit C y Ċ nunca tienen el mismo valor lógico, las salidas de los conversores Q y C nunca tendrán igual magnitud, aunque pueden tener igual polaridad. Las entrada del conversor de 4/2 niveles es M-aria, señal PAM con M= 4.

## **CONVERSOR ANALOGICO-DIGITAL**

NIVELES	I	C	NIVELES	Q	C
(VOLTAJE)			(VOLTAJE)		
2.2	0	0	2.8	0	0
2.4	0	1	2.5	0	1
1.9	1	0	1.5	1	0
1.7	1	1	1.8	1	1
IN	OUT		IN	0	UT

TABLA 8 SALIDA DAC PARA 8PSK

Con la tabla anterior se representa la señal PAM de 4 niveles que se obtiene a la salida del detector de producto de la señal 8PSK. Con estos datos se diseña el conversor Analógico - Digital utilizando comparadores.

## 2.4 DEMODULADOR 8QAM

El diagrama en bloques del modulador 8QAM que se presenta en la figura 12, muestra que la única diferencia entre el receptor 8QAM y el 8PSK es la omisión del inversor en el canal C del demodulador Q. De igual forma que en 8PSK, los bits I y Q determinan la polaridad de la señal de salida PAM del DAC de 4/2 niveles y el bit C determina la magnitud. Ya que el bit C no ha sido invertido, las magnitudes de salida del DAC pueden ser iguales. Su polaridad depende de la condición de los bits I y Q, por consiguiente pueden ser diferentes.




FIGURA 12 DEMODULADOR 8QAM

En la tabla 9 se representa los valores respectivos a la salida de DAC de 4/2 niveles. **CONVERSOR ANALOGICO-DIGITAL** 

NIVELES	I	С	NIVELES	Q	C
(VOLTAJE)			(VOLTAJE)		
2.3	0	0	2.4	0	0
2.5	0	1	2.7	0	1
1.9	1	0	1.8	1	0
1.6	1	1	1.4	1	1
IN OUT		IN	0	UT	

TABLA 9 SALIDA DAC PARA 8QAM

## 2.5 DEMODULADOR 16QAM

Observando la figura 13 se puede apreciar el diagrama en bloques para el receptor 16QAM, la entrada de la señal analógica se deriva en tres señales, una de ellas es la recuperación de portadora y las otras dos son las de los canales I y Q. Las señales de los canales I y Q son inyectadas a los detectores de producto I y Q respectivamente, junto con la portadora recuperada para así obtener una señal PAM de 4 niveles la cual es decodificada con el conversor de 4/2 niveles para luego obtener una palabra digital de dos bits y cuatro estados, de la cual el bit de menor peso corresponde al bit I y el mayor peso al I'. En el canal Q se realiza el mismo proceso con el fin de obtener los bits Q y Q'. Al final son desplegados en los cuatro leds ubicados en el receptor.




FIGURA 13 DEMODULADOR 16-QAM

En la tabla 10 se indican las salidas de los detectores de producto de la señal 16QAM.

NIVELES (VOLTAJE)	Q	Q'	I	I'	
2.2	0	0	0	0	
2.4	0	0	0	1	
1.9	0	0	1	0	
1.7	0	0	1	1	
2.2	0	1	0	0	
2.4	0	1	0	1	
1.9	0	1	1	0	
1.7	0	1	1	1	
2.2	1	0	0	0	
2.4	1	0	0	1	
1.9	1	0	1	0	
1.7	1	0	1	1	
2.2	1	1	0	0	
2.4	1	1	0	1	
1.9	1	1	1	0	
1.7	1	1	1	1	
IN	OUT				

TABLA 10 SALIDAS CONVERSOR 16-QAM.

## 2.6 DESCRIPCION DEL M-PSK (Modulation Phase Simulation Kit)

Utilizando el diagrama en bloques de cada una de las modulaciones antes descritas, se llega a la conclusión de que existen bloques funcionales comunes para todos los receptores.

TIPO DE MODULACIÓN	DAC 4/2	DAC 2/1	DETECTOR DE PRODUCTO	DESFASADOR
BPSK	0	1	1	0
QPSK	0	2	2	1
8PSK	2	0	2	1
8QAM	2	0	2	1
16QAM	2	0	2	1

TABLA 11 BLOQUES UTILIZADOS POR LOS RECEPTORES

Como se puede observar en la tabla 11, existen bloques que pueden ser reutilizados para generar diferentes demodulaciones.

Partiendo de esto, se diseño el sistema M-PSK de tal forma que variando algunas conexiones y utilizando o no algunos bloques funcionales, se realizan los cinco tipos de demodulaciones digitales.

En la figura 14 y 15 se muestra el diagrama completo de los bloques que constituyen el M-PSK y las conexiones pertinentes para realizar cada una de las demodulaciones.




FIGURA 14 CONEXIONES NECESARIAS PARA BPSK, QPSK y 8PSK




FIGURA15 CONEXIONES NECESARIAS PARA 8-QAM y 16-QAM

## 3. DISEÑO DETALLADO DEL SISTEMA

El sistema M-PSK fue diseñado de tal forma que al partir de los bloques funcionales: Modulador Balanceado (2), sumador lineal (1), conversor 4/2 niveles (2), conversor ½ niveles (2), desfasador -90 grados (1) y generador de entrada digital (1), se logre la obtención de cada una de las cinco (5) demodulaciones con sólo realizar las conexiones permitentes como se puede observar en las figuras 14 y 15.

# 3.1 DISEÑO A NIVEL DE BLOQUES


A continuación se describe cada uno de los módulos funcionales, considerando sus entradas y salidas, pasando luego a su diseño detallado.

#### 3.1.1 DERIVADOR DE POTENCIA

**3.1.1.1 Entrada:** Señal Modulada.

**3.1.1.2 Salida:** Señal Modulada trifurcada, tres Ramas, Una rama Para El Canal de Recuperación I. otra para el Canal de Recuperación Q y otra para La recuperación de Portadora

## 3.1.1.3 Diagrama de Bloques General




## 3.1.2 Recuperador de Portadora

Este Bloque es el encargado de Regenerar la Señal Portadora, a partir de La Señal Modulada de Entrada

**3.1.2.1 Entrada:** Señal Modulada.

**3.1.2.2 Salida:** Señal Portadora Coherente.

## 3.1.2.3 Diagrama de Bloques General




### 3.1.3 Detector de Producto

Este Bloque, Multiplica las señales de entrada, proceso del cual se obtiene una señal Demodulada Compleja del tipo Sen<sup>2</sup>wct.

- **3.1.3.1 Entrada:** Posee dos Señales de Entrada, Una de ellas es La señal BPSK y La otra es La Señal Portadora Recuperad**a**
- **3.1.3.2 Salida:** Señal Demodulada compleja.

# 3.1.3.3 Diagrama de Bloques General




## 3.1.4 Filtro Rectificador de Señal

Este bloque filtra La señal Compleja, bloqueando El Segundo Armónico de la Portadora permitiendo el Paso a una Señal unipolar, con un pequeño rizado, el cual es eliminado en la etapa de Rectificación.

**3.1.4.1** Entrada: Señal Modulada Compleja

**3.1.4.2 Salida:** Señal de Datos Digital

## 3.1.4.3 Diagrama de Bloques General




# 3.1.5 CONVERSOR ANALÓGICO DIGITAL 4/2

Conformado por un comparador de voltaje y compuertas digitales, este Bloque entrega los Bits de la palabra digital, decodificando la Señal PAM de 4 Niveles

**3.1.5.1 Entrada:** Señal PAM de 4 Niveles

**3.1.5.2 Salida:** Palabra digital de dos Bits

3.1.5.3 Diagrama de Bloques General




## 3.1.6 DESFASADOR -90°

Este bloque es utilizado para Generar una señal Coseno, a partir de la entrada Sinusoidal, es decir genera un desfase de 90° a la señal de entrada, para generar la señal Analógica utilizada en el Canal Q.

**3.1.6.1 Entrada:** La única señal de entrada es La Portadora Sinusoidal.

**3.1.6.2 Salida:** Señal Analógica En cuadratura con la Portadora.

# 3.1.6.3 Diagrama de Bloques General




# 3.1.7 Receptor Digital

Se utiliza este módulo, el cuál simula las salidas del buffer y hace más fácil el entendimiento y manejo de la palabra digital de salida.

- **3.1.7.1 Entrada:** La señal precedente de los conversores es la única entrada de este módulo.
- **3.1.7.2 Salida:** Tiene dos salidas, consiste en 4 leds que permiten monitorear el dato (código) generado; Los leds se van incrementado cada vez que se presiona el push botón del transmisor.

## 3.1.7.3 Diagrama de Bloques General



# 3.1. DISEÑO DETALLADO DE CADA BLOQUE

A continuación se describe la forma en que está implementado cada bloque funcional del M-PSK, además se da información de los elementos que lo constituyen así como sus restricciones de funcionamiento.

### 3.2.1. DETECTOR DE PRODUCTO

La figura 23 presenta el diseño detallado del detector de producto, el cual esta construido con el IC 1496. Este básicamente multiplica la portadora por la señal modulada (modulador) y lo entrega a la salida una señal unipolar de voltaje DC.

La portadora entra por el pin 8 pasando por la resistencia de  $51\Omega$ . La salida se obtiene en el pin 12 el cual esta conectado a Vcc a través de una resistencia de 3.9 K $\Omega$  y un condensador de  $0.005\mu F$  tal como lo sugiere el manual de la National Semiconductor.




FIGURA 23 a) DIAGRAMA CIRCUITAL DETECTOR DE PRODUCTO

La resistencia de 1 K $\Omega$  conectada entre los pines 2 y 3 fija la ganancia de salida.

El circuito de balance que aparece en la Figura 21 b. se utiliza para generar la misma amplitud que ha de tener la salida modulada para entradas de igual magnitud pero con diferente polaridad.




FIGURA 23 b) DIAGRAMA CIRCUITAL circuito de balance

El integrado LM1496 presenta un funcionamiento óptimo para una señal de portadora de 200 mV de amplitud y una señal moduladora (Nivel DC) de 300 mV a 400 mV; fuera de este rango la salida solamente se modula en fase, respondiendo a cambios de polaridad.

Por este motivo fue necesario trabajar con magnitudes dentro de este rango y que mantuvieran la relación de proporcionalidad en los voltajes de entrada al modulador balanceado como se indica a continuación:

Para 8QAM se necesitan voltajes +- 1.307V y +- 0.54V. La relación entre estos dos valores es de 1.307 / 0.54 = 2.41

Así trabajando dentro del rango de funcionamiento del LM 1496 se utilizaron valores de +-100 mV y +- 241 mV los cuales mantienen la relación.

Para 16QAM se necesitan voltajes de +- 0.821 y +- 0.22, la relación entre estos valores es 0.821 / 0.22 = 3.73

En este diseño se utilizó +- 100 mV y +- 373 mV.

Manteniendo así la relación.

La alimentación del IC1496 es necesariamente dual debido a que las señales que manejan son duales.

# Pruebas de validación para el detector de producto.

- ➤ Con una entrada de portadora de 200 mV de amplitud y una frecuencia moduladora de 30 a 380 mV DC, se obtiene una respuesta lineal en este rango. Por encima de 400 mV, la salida del detector de producto no responde a variaciones de amplitud de la señal moduladora, aunque si a variaciones de fase (polaridad).
- ➤ Para calibrar este módulo se utilizó una portadora de 10 Khz y 200 mV con carga y una señal moduladora de ± 100 mV DC obteniendo en la salida de ± 50 SenWct.

### 3.2.2. CONVERSOR DE 4/2 NIVELES

El conversor de 4/2 niveles, se implementó mediante el uso de un comparador, LM 339, el cual posee cuatro comparadores de voltaje, los cuales según el nivel DC presente en la entrada, entrega un cero si el nivel DC es menor que el voltaje de referencia y 5V si es mayor o igual al voltaje de referencia (ver figura 24), con estos niveles se obtiene una combinación de 3 bits ( ver tabla 12), los cuales son procesados mediante compuertas digitales, para obtener una palabra digital de 2 bits, los cuales corresponden a los bits transmitidos. Con todos estos valores se diseña el conversor de 4/2 niveles como se muestra en la figura numero 25.




FIGURA 24 a) COMPARADOR DE VOLTAJE b) VOLTAJE DE SALIDA DEL COMPARADOR

Voltajes	Señal PAI	Bits de Salida			
A (2.4)	B (2.2)	C (1.9)	D (1.7)	I	С
0	0	0	1	1	1
0	0	1	1	1	0
0	1	1	1	0	0
1	1	1	1	0	1

TABLA 12 DISEÑO DEL CONVERSOR 4/2 NIVELES

Mediante Lógica Boleana, de la tabla 12 se obtiene que:

$$C = A'B'C' + ABC = (A+B)'$$

$$I = A'B'C' + A'B'C = B'$$




FIGURA 25 DIAGRAMA CIRCUITAL CONVERSOR 4/2 NIVELES

### Pruebas de validación conversor de 4/2 niveles

Los valores de salida fueron calibrados utilizando los potenciómetros pertinentes. Se comprobó que la lógica de control permite el orden de la palabra digital así:

NIVELES	I	C	NIVELES	Q	C
(VOLTAJE)			(VOLTAJE)		
2.2	0	0	2.8	0	0
2.4	0	1	2.5	0	1
1.9	1	0	1.5	1	0
1.7	1	1	1.8	1	1
IN	OUT		IN	OUT	

TABLA 13 SALIDA DAC DE 4/2 NIVELES

## 3.2.3. Filtro - Rectificador

Se puede apreciar en la figura 26, el Filtro - Rectificador consiste en un transistor Q1. Cuando en la entrada hay un "0" lógico ( 0 Voltios) Q1 se corta llevando a la salida un voltaje de +0 voltios.

Al presentarse un "1" lógico en la entrada Q1 transfiere a la salida un voltaje +Vcc (5 V).

Este conversor es necesario ya que corrige el rizado presentado en la señal que viene del detector de producto.




FIGURA 26 DIAGRAMA CIRCUITAL FILTRO - RECTIFICADOR

# Pruebas de validación para el Filtro - rectificador.

Se pudo verificar que el filtro elimina los voltajes negativos y el rizado de la señal, por lo cual podemos afirmar que cumple con los requerimientos del diseño.

#### 3.2.4. DESFASADOR DE -90 GRADOS

El diagrama circuital de este módulo aparece en la figura 27. El amplificador operacional de entrada está en configuración de integrador, presentando a la salida una señal —Cos wt. Este integrador esta diseñado para 10Khz.




FIGURA 27 DIAGRAMA CIRCUITAL DESFASADOR -90 GRADOS

El potenciómetro en el lazo de realimentación ajusta la ganancia para obtener una salida adecuada de aproximadamente 200mV con una entrada de 200mV ( Senwt ).

## Pruebas de validación pare el desfasador de -90 grados.

Con una entrada senoidal de 10Khz y 200mV de amplitud, se obtuvo una señal cosenoidal a la cual fue necesario ajustar con el potenciómetro de ganancia de éste módulo hasta tener 200mV en la salida.

También se verificó su funcionamiento introduciendo una señal cuadrada en la entrada y verificando que en la salida se producía una señal triangular.

# 3.2.5. MÓDULO DE POTENCIA

La fuente que se utiliza es una fuente Switching prefabricada que se obtiene en el mercado. Esta fuente nos permite obtener los voltajes (+5, -5, +12, -12, GND) necesarios para polarizar los integrados y los circuitos impresos recomendados por el manual de la Nacional Semiconductors. Del mismo modo esta fuente trae incluida una protección anti-corto, y protección de sobre-voltaje.

#### 4. RESULTADOS OBTENIDOS Y RECOMENDACIONES

Al finalizar este proyecto se obtuvo un sistema muy compacto, que utiliza sus diferentes bloques funcionales para realizar el montaje de los siguientes moduladores:

- > BPSK
- > QPSK
- > 8PSK
- ➤ 8OAM
- ➤ 16QAM

#### 4.1. RESULTADOS OBTENIDOS

#### 4.1.1. DEMODULADOR BPSK.

Se fijan las condiciones de montaje tal como se indica en el manual de usuario. El led indicador de potencia está encendido, verificando que este bloque, esté funcionando correctamente.

Se fijo una frecuencia de portadora de 10Khz y 200mV de amplitud a la entrada del modulador balanceado, como condiciones de inicio.

- a) En la salida del Conversor, se debe producir una señal Bipolar, equivalente a el bit D0 de entrada.
- b) En la Salida del Modulador, se espera una Señal Sinusoidal, cuya fase varia según los cambios del bit D0, en la entrada. Refiérase al método para medir desfasajes al final de este Capitulo.
- c) En la salida del detector de producto, se debe medir una señal unipolar, con un pequeño rizado en los espacios de marca.
- d) En la Salida del Filtro, se espera una Señal unipolar, sin rizado, visible mediante el LED indicador, el bit recibido debe ser exactamente igual al transmitido.

Los valores anteriores se obtuvieron para ambos demoduladores balanceados: ("I" y "Q"). Un análisis completo de señal en tiempo y frecuencia para esta modulación se encuentra en el documento anexo titulado "Guías de laboratorio para simulación de modulaciones de alto nivel con el equipo M-PSK".

# 4.1.2. DEMODULADOR QPSK

Una vez realizadas las conexiones indicadas en el manual de usuario, para ésta modulación se obtuvieron los siguientes valores, tal como lo muestra la tabla 15.

- a) En la salida del Conversor, se debe producir una señal Bipolar, equivalente a el bit D0 de entrada.
- b) En la Salida del Modulador, se espera una Señal Sinusoidal, cuya fase varía según los cambios del bit D0, en la entrada.
- c) En la salida del Sumador, se espera una señal Sinusoidal con fases y amplitudes Variables.
- d) En la salida del detector de producto, se debe medir una señal unipolar, con un pequeño rizado en los intervalos de marca.
- e) En la Salida del Filtro, se espera una Señal unipolar, sin rizado, visible mediante el LED indicador, los bits recibidos deben ser exactamente iguales a los transmitidos.

Un análisis completo de señal en tiempo y frecuencia para esta modulación se encuentra en el documento anexo titulado "Guías de laboratorio para simulación de modulaciones de alto nivel con el equipo M-PSK".

### 4.1.3. DEMODULADOR 8PSK

Realizando las conexiones pertinentes tal como se indica en el manual de usuario, se obtuvieron los siguientes resultados:

- a) En la salida del Conversor, se debe producir una señal con cuatro diferentes Valores DC, equivalentes a la combinación de los bits de entrada.
- b) En la Salida del Modulador, se espera una Señal Sinusoidal, cuya fase varia según los cambios de los bits, en la entrada.
- c) En la salida del Sumador, se espera una señal Sinusoidal con fases y amplitudes Variables.
- d) En la salida del detector de producto, se debe medir una señal PAM de 4 niveles DC
- e) En la Salida del Conversor A/D de Cuatro a dos niveles, se espera detectar los bits transmitidos, equivalentes en cada canal.

Un análisis completo de señal en tiempo y frecuencia para esta modulación se encuentra en el documento anexo titulado "Guías de laboratorio para simulación de modulaciones de alto nivel con el equipo M-PSK".

# 4.1.4. DEMODULADOR 8QAM

Una vez realizadas las conexiones pertinentes según el manual de usuario, se obtuvo:

- a) En la salida del Conversor, se debe producir una señal con cuatro diferentes Valores DC, equivalentes a la combinación de los bits de entrada.
- b) En la Salida del Modulador, se espera una Señal Sinusoidal, cuya fase varia según los cambios de los bits, en la entrada.
- c) En la salida del Sumador, se espera una señal Sinusoidal con fases y amplitudes Variables.
- d) En la salida del detector de producto, se debe medir una señal PAM de 4 niveles DC
- e) En la Salida del Conversor A/D de Cuatro a dos niveles, se espera detectar los bits transmitidos, equivalentes en cada canal.

Un análisis completo de señal en tiempo y frecuencia para esta modulación se encuentra en el documento anexo titulado "Guías de laboratorio para simulación de modulaciones de alto nivel con el equipo M-PSK".

# 4.1.5. DEMODULADOR 16QAM

Una vez realizadas las conexiones pertinentes, se obtuvo:

- a) En la salida del Conversor, se debe producir una señal con cuatro diferentes Valores DC, equivalentes a la combinación de los bits de entrada.
- b) En la Salida del Modulador, se espera una Señal Sinusoidal, cuya fase varía según los cambios de los bits, en la entrada.
- c) En la salida del Sumador, se espera una señal Sinusoidal con fases y amplitudes
- d) En la salida del detector de producto, se debe medir una señal PAM de 4 niveles DC
- e) En la Salida del Conversor A/D de Cuatro a dos niveles, se espera detectar los bits transmitidos, equivalentes en cada canal.

Un análisis completo de señal en tiempo y frecuencia para esta modulación se encuentra en el documento anexo titulado "Guías de laboratorio para simulación de modulaciones de alto nivel con el equipo M-PSK".

#### 4.2 RECOMENDACIONES

Para el uso correcto del M-PSK se debe tener en cuenta que el nivel de entrada, para la portadora es de 300mV de amplitud con una frecuencia de 10Khz y de forma de onda senoidal.

Con niveles mayores de 350mV para portadora (con carga) el detector de producto tiende a saturarse, por lo tanto su funcionamiento no es correcto. Al aumentar o disminuir la frecuencia de portadora fuera de 7 Khz – 12.5 Khz, pueden presentarse problemas en el módulo desfasador (- 90 grados), ya que este módulo, es esencialmente un integrador. La frecuencia de trabajo debe estar dentro de este rango, de lo contrario puede que se modifique el desfasaje entre la señal senoidal y la señal que sale después del desfasador.

Otra recomendación, es referente a la forma en que se va a medir el desfasaje entre la salida modulada y la portadora, para esto se aconseja el siguiente procedimiento:

- 1. En un canal de osciloscopio se tiene la portada y en el otro, la señal modulada.
- 2. Se mide la distancia en centímetros entre picos de la portadora, esto equivale a 360 grados. Por ejemplo: Entre picos de la portadora hay 4.9 cuadros, cada cuadro equivale a 360 grados/ 4.9 cm. = 73.46 grados / cm.
- 3. Conociendo la equivalente para cada cuadro se mide la diferencia entre el pico de la portadora y la señal modulada, a esta distancia se le llama d.
- 4. Así el desfasaje será igual a d\*73.46, por ejemplo: Si entre el pico de la portadora y la señal modulada hay 1.85 cms, entonces el desfasaje será de 1.85\*73.46 = 35.9 grados el signo se puede observar directamente en el osciloscopio, si la señal modulada está adelantada, el desfasaje será positivo, en caso contrario será negativo.

### 5. CONCLUSIONES

- ➤ En este trabajo de grado, se aporta a los laboratorios de la Facultad de Ingeniería Electrónica y Telecomunicaciones, un equipo que permite el montaje de prácticas sobre demodulaciones digitales, lo que contribuye a que los estudiantes tengan una mayor comprensión de cómo, estas demodulaciones se producen y cuáles son sus características principales.
- ➤ Se obtuvo un entendimiento completo de las demodulaciones implementadas, así como de la metodología para diseñar e implementar un Hardware de este tipo.
- ➤ El sistema M-PSK presenta un margen de error aceptable, teniendo en cuenta que se trabajó con elementos electrónicos del mercado local, los que son de buena calidad.
- ➤ El mantenimiento que debe hacerse el sistema M-PSK se facilita, debido al diseño e implementación modularizada, esto permite encontrar y corregir fallas rápidamente.
- ➤ Para realizar las prácticas de laboratorio en el sistema M-PSK, solamente se requiere de un generador de funciones (Generador de portadora) y un osciloscopio para hacer las mediciones.
- Las demodulaciones digitales aquí implementadas tienen una finalidad exclusivamente didáctica.