

Limbaje de descriere hardware curs 4.

30.10.2024

LIBRĂRII...

ENTITATE...

ARCHITECTURE...

- zonă declarativă

BEGIN


- zonă instrucțiunii concurente

END

Atribuirea directă a semnalelor.

Se face prin operatorul " \leftarrow "

ex/ Să se descrie un modul digital care realizeze 10 operații de atribuire concurente pt mai multe tipuri de semnale.



'0', '1', '2', 'H', 'L'

```
LIBRARY IEEE;  
USE IEEE.std_logic_1164.all;  
ENTITY ex_mod IS  
  PORT (a, b, c: IN std_logic;  
        d: IN std_logic_vector(4 DOWNTO 0);  
        g: OUT std_logic_vector(7 DOWNTO 0));  
END ex_mod;  
ARCHITECTURE dsch OF ex_mod IS
```



```

SIGNAL temp: std_logic_vector (2 DOWNTO 0);
BEGIN
    temp <= std_logic_vector'(a,b,c);
    g <= temp & d;
END dsch;

```

$g = si$

$g <= a \& b \& c \& d;$

Atribuirea condițională a semnalelor

Atribuirea unui semnal sau a unei expresii se realizează prin specificația "WHEN/ELSE"

```

semnal <= expresie1 WHEN condiție_1 ELSE
        expresie 2 WHEN condiție_2 ELSE
        ...
        expresie N;

```


Aceasta este o specificație care implică prioritizarea condițiilor;

Prioritatea cea mai mare o are condiția 1.

Această specificație se poate folosi de exemplu pt. testarea semnalelor prioritare de tip:

- reset
- load
- set
- init

În unele cazuri, această specificație generează o cascadă de mai multe multiplexoare.




Atribuirea selectivă a unui semnal.

Atribuirea selectivă se realizează prin specificația "WITH / SELECT"


```
WITH expresie selectie SELECT
semnalul = expresie_1 WHEN selectie_1;
          expresie_2 WHEN selectie_2;
          ...
          expresie_N WHEN OTHERS;
```

Această specificație nu impune atribuirea condiționale prioritară, practic, fiecare expresie e atribuită după o alternativă (relativă), în cazul în care nu sunt atribuite toate alternativelor clauza "OTHERS" preia automat alternativelor rămase.

În urma sintezei se va genera un circuit multiplexor N:1



ex] Să se implementeze un BUFFER pe 8 biți, cîndva punctul de ieșire să fie 3 stări:



data-in	enable	data-out
X	0	X
X	1	Z/Hiz

LIBRARY IEEE;

USE IEEE.std_logic-1164.all.

ENTITY buff-8b IS

PORT (data-in std_logic_vector (7 DOWNTO 0);
data-out std_logic_vector (7 DOWNTO 0);
enable: IN std_logic);

END buff-8b;

ARCHITECTURE dscn OF buff-8b IS

BEGIN

data-out <= data-in WHEN enable = 0 ELSE
(OTHERS => 'Z');

END dscn;