
curs 1. HOL-Handware bescription danguage 9.10.2024

Sà se realizable un circuit digital care efectueazo det paritatio a unui mumar bimar pre 3 biti. Dp. dubiman, un mn. e impan cand mn. de biti de 1 este impon.

obs) A mu se comfundo au parietales mumeralon.

011 - par (himar) - 310 - impan d.p.dv. zeaimal 100 - impar



Prim descriere hardware folorim limbajul VHSL avem urmàtorul codi:

\$ Dy

Library IEEE;

USE IEEE. Md_ logic_1164. all;

ENTITY mod_ par is

PORT (a,b,c:in std - logic;

y: OUT std - logic);

END mod_par;

END mod_par;

BEGIN.

BEGIN.

Y = a xOB b xOB C;

END. docn-ex;

UNITATILE FUNDAMENTACE ALE LIMBAJULUI WHALL



In limbajul VHDL se von går imtordeauna unm-unitaty fundamentale:

- declararea librionizioni core comprime o listo de librionizi pet a fi utilitate in projectul curent

CIETE, STD, WORK)

- entitatee in core se specificò circuitul digital
sub forme evneu black-box si sumt reprezentate
toate intronile si lesirele modulului digital.
anhitectura e zoma in care se descrie compostonentul circuitalui digital.

Declanarea librariilar: LIBRARY nume_libronie;

USE nume_labridaire. nume_packed. parti_dim-packed;

LIBRARY = aceastà claure permite introducerea m cadrul projectului a unei libroriei

USE = e utilizata pl specificarea pachetelan si portilan acestora dim cadrul ume librarii

LIBPARY IEEE;

USE IEEE. Std_logic_1164.all;

USE iEEE . std _ sgmed . all)

LIBRARY STD;

USE STD. slandard. all;

Claure "all" specifico foptul co este inclus tot pachetul in cadrul projectului.

Cele mai utilizate pacheto din librionia i EEE:

- standard - logic - 1164 = este utilizat pt representarea Luturor mivelelon logice. Specificà 8 mivele logice 8; um mivel umlogic. ('o';'1;'2)


; 1H'; "w') (high impedance)

- std - logic - anith = comtime operation anit metice si de companable ce se pet aplica asupre operatorillon cu semma sou fora remove.

- stal_lagic_signed - stal_lagic_unsigned


= sunt packete core realizearo operativi en vectori de reminale (stal _ logic _ vectori). Pachete le slomdond d'in librio ria i stal? slomdond d'in librio ria i stal? combin funcții de tipu 110 text combin funcții de tipu 110 text si sumt îmclure auto mat si sumt îmclure auto mat program la explicito a acestuia la crearea unui program.

Jm cod rul unei librari sunt create pachete (PAKAGE) core port compre function, proceduri, componente, comstante, tipuri.



DECLAPAREA ENTITATIO (ENTITY)

Entitates nepri o abstractivore a unui sitemi complet la mivel de porturi instrure l'esire. Elementele dinstro entitate pot fi viribile si celorballe unitati assaile acerteia.




de o entitete pot fi associate mai multe anhite cturi prim claure CONTIGURATION, dans im processo de sintera la sem moment dat entitotii si este associato o singunà anhitectura.

ENTITY nume_ontitate; GENERIC etta (lista _ penometrilon gomenici); PORT (lista _ ponturi _ intrare_iesire); END nume entitate;

In cadrul entitatir se poate declara o listo de parametrii generici est l'udo m cadrul anhibecturii associate acesteia.

visto de porturi represento semmalele de introre - regre la modulul digital im cadrul anhibecturii.



ENTITY sum_86 is

PORT (a,b: in std-logic-vector (4 DOWATO 0);

ci : iv std_ logici

N: OUT std - logic - vector (4 DOLVINTO);

co: our std_logic);


END SUM Pb;

std-logic-vector declarà o magistralà de remonale. L'ste penemetrilor generici realizatori.

Inansmiterea unor canactonistici entitotilori si
anhitecturilori associate acestoria.

Acesti penametrii repri informi statice sub
formo unei constanto ce mu pot fi modificato
formo unei constanto de sintesa.

En urmo procesului de sintesa.



latime_mag:=128

ENTITY SWM_M is

GENERIC (lot - mag := 128);

PORT (a,b:in std_logic_vector (lot_mag-1 bownto o), ci:iH std_logic.

n: out std_ logic_vector (lat-mag-1 bournos);

END sum_H;