

Configurarea structurilor hardware reprogramabile de tip FPGA cu XILINX ISE

I. SCOPUL LUCRĂRII

În această lucrare este prezentată metodologia relativă la implementarea programelor scrise prin limbajul VHDL, pe structura reprogramabilă FPGA de tip SPARTAN 3, folosind pachetul software de dezvoltare XILINX ISE. Pe scurt, sunt abordate următoarele etape: introducerea codului VHDL, simularea și vizualizarea rezultatelor obținute, sinteza și implementarea surselor, iar în final programarea structurii reconfigurabile.

II. INTRODUCERE TEORETICĂ

Mediul software de proiectare XILINX ISE (Integrated Software Environment) este utilizat la realizarea și implementarea completă a unui proiect pentru structurile programabile de tip XILINX. Componenta software ISE Project Navigator facilitează crearea proiectului, organizându-l pe următoarele etape:


- *Descriere proiect.* Programatorul are posibilitatea să descrie proiectul prin introducerea de coduri sursă HDL (Hardware Description Language) pentru limbajele VHDL, Verilog, Abel sau utilizând schematică și diagrame cu stări finite;
- *Sinteză.* În cadrul acestei etape fișierele de tip VHDL, Verilog sau schematică sunt transformate în fișiere de tip *netlist* care sunt acceptate ca fișiere de intrare la etapa de implementare;
- *Implementarea.* După sinteză, la implementare, proiectul este adaptat și transformat din forma logică digitală în forma tehnologică implementabilă pe structura reconfigurabilă aleasă;
- *Verificarea.* Poate fi realizată în toate etapele de implementare ale proiectului. Utilizarea componentelor software de simulare conduce la verificarea completă a funcționalității proiectului sau a unor porțiuni de proiect. De asemenea, pot fi realizate și verificări directe pe circuit, după programarea acestuia;
- *Configurarea.* După generarea fișierelor de programare (bitstream file) proiectantul are posibilitatea programării circuitului reconfigurabil. În timpul procesului de configurare sunt programate interconexiunile structurii FPGA alese.

În vederea exemplificării modului de implementare a unui modul digital pe o structură de tip FPGA, se prezintă următorul model.


1. Enunțul problemei

Să se descrie etapele de implementare ale unui modul digital numărător binar pe 4 biți, în limbajul VHDL, pe sistemul reconfigurabil cu circuitul FPGA SPARTAN3 din laborator.

Porturile de intrare/ieșire ale modulului digital sunt prezentate în figura următoare:



Verificarea modulului digital va fi realizată folosind schema electrică din figura de mai jos. Această schemă este doar o mică parte din schema electrică a sistemului reconfigurabil de dezvoltare SPARTAN 3:



Notă: Se va consulta schema electrică completă a sistemului de dezvoltare și se vor identifica pe aceasta elementele de circuit.

Pinii de interconectare ai structurii FPGA cu modulul digital descris în VHDL sunt marcați cu bold (**Y6**, **Y17**, **C6**, **B8**, **E7** și **C5**).


1.1. Crearea proiectului

Se lansează programul XILINX ISE din mediul Windows.

Primul pas în realizarea modulului digital constă în crearea proiectului.

Crearea unui proiect se face plecând de la fereastra generală, prin selectarea **File -> New Project**.

Se deschide o fereastră de dialog care va fi completată după cum urmează:




Project Name – se introduce numele proiectului (modul_digital);

Project Location – se selectează directorul în care se dorește salvarea proiectului;

Top-Level Module Type – fixat ca fiind de tipul HDL.

În acest caz, proiectul poartă denumirea „modul_digital”.

Se selectează butonul **Next**, după care apare următoarea fereastră:




În vederea completării proprietăților ce apar în fereastră, se selectează linia corespunzătoare acestora din zona **Value** și se completează din listele afișate următoarele valori:

- **Device Family:** structura reconfigurabilă utilizată în cadrul laboratorului este *Spartan 3*;
- **Device:** va fi introdus codul circuitului utilizat. În acest caz este *xc3s400*;
- **Package:** se indică tipul capsulei și numărul de pini; circuitul Spartan folosit are un package de tipul *fg456*;
- **Speed Grade:** viteza de propagare a semnalului de ceas în FPGA este *-4*;
- **Synthesis Tool:** *XST[VHDL/Verilog]*;
- **Simulator:** programul ales pentru simularea și verificarea modulului digital este *ISE Simulator*;
- **Generated Simulator Language:** *VHDL*.

Toate fișierele proiectului vor fi salvate automat într-un subdirector al acestuia. Un proiect poate avea decât un singur fișier HDL, de tip *top-level* (este practic modulul principal, capul ierarhiei, care unește toate celelalte submodule). Modulele digitale pot fi adăugate secvențial la proiect pentru a forma o structură ierarhică și modulară.

Se selectează butonul **Next**, după care apare următoarea fereastră:




Se creează un fișier sursă nou prin selectarea butonului **New Source**.

1.2. Crearea și introducerea unui fișier sursă VHDL

În cele ce urmează se va introduce în mediul Xilinx ISE un program în limbajul VHDL. Se creează un fișier VHDL, cu extensia **.vhd* ce va fi scris utilizând editorul programului XILINX.


În figura de mai sus se selectează butonul **New Source** pentru a fi introdus un fișier nou. Dacă nu se dorește acest lucru, ci doar adăugarea unor fișiere deja existente, se selectează butonul **Next**.

Va fi afișat ecranul:



După cum se poate vedea în figura de mai sus, pot fi create mai multe tipuri de fișiere ce pot fi adăugate la proiectul nostru.

În acest caz, se va selecta un fișier de tip **VHDL Module**, iar la zona de editare **File Name** se va introduce „modul_digital”. Opțiunea **Add to project** trebuie selectată permanent pentru ca fișierul creat să fie atașat la proiect. În continuare se selectează butonul **Next**.



În coloana cu numele **Port Name** sunt introduse numele tuturor pinilor cu direcția specificată în coloana **Direction** (direcția poate fi *input*, *output*, *inout*). În cazul în care porturile sunt vectori sau magistrale, pe coloanele MSB și LSB se specifică dimensiunea acestora.


Porturile introduse sunt următoarele:

<i>clk</i>	<i>input</i>	
<i>y</i>	<i>output</i>	7 .. 0

-5-


După completarea tuturor porturilor modulului digital, se selectează butonul **Next** și apare fereastra **New Source Information**, în care sunt afișate toate datele completate până în prezent despre proiectul ce urmează a fi implementat.

Se selectează butonul **Finish**. Se revine în fereastra anterioară, dar care are adăugat fișierul deja creat. În continuare se selectează butonul **Next**. Va apare o fereastră ce dă posibilitatea utilizatorului să adauge proiecte noi. În final, după o nouă selectare a butonului **Next** va fi afișată fereastra de mai jos, în care sunt prezentate toate specificațiile proiectului creat.



Se selectează butonul **Finish**, iar fișierul VHDL va apare în zona **Sources** in Project din **Project Navigator**.

1.3. Editarea fișierului VHDL



Fișierul sursă poate fi vizualizat în fereastra **Project Navigator**. Fereastra în care este afișat fișierul sursă poate fi utilizată ca un editor în vederea completării sau modificării programului VHDL. Este recomandat ca programul să fie salvat periodic prin comanda **File → Save** din meniul principal. Programele VHDL pot fi editate în orice editor de text și atașate la proiect prin comanda **Add Copy Source**.

Programul VHDL va fi completat cu liniile următoare de cod sursă:

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;

entity modul_digital is
  Port ( clk : in std_logic;
        y : out std_logic_vector(7 downto 0));
end modul_digital;

architecture Behavioral of modul_digital is
  signal temporar: std_logic_vector(2 downto 0):= (others => '0');
begin
  process(clk)
  begin
    if (clk'event and clk = '1')      then
      temporar <= temporar + '1';
    end if;
  end process;

  process (temporar)
  begin
    case (temporar) is
      when "000" => y <= "10000001";
      when "001" => y <= "01000010";
      when "010" => y <= "00100100";
      when "011" => y <= "00011000";
      when "100" => y <= "00100100";
      when "101" => y <= "01000010";
      when "110" => y <= "10000001";
      when others => y <= (others => '1');
    end case;
  end process;
end Behavioral;
```


Programul este format din doua blocuri. Primul bloc are funcția de numărător pe 3 biți, iar cel de-al doilea este un decodor binar într-o formă definită de proiectant.

Legătura dintre blocuri este realizată prin doi regiștri declarați în prima parte a modulului digital (*y* și *temporar*). Regiștrii au avantajul că pot păstra valorile salvate pe o perioadă nedeterminată de timp.

În vederea determinării corectitudinii codului sursă din fișier se va verifica sintaxa acestuia.

În cadrul ferestrei **Process View** se selectează **Check Syntax**. După verificare, dacă nu există nicio eroare va apare semnul ✓ în dreptul acesteia.

În caz contrar, erorile vor fi afișate în partea de jos a display-ului, în fereastra **Console**.




1.4. Simularea proiectului

Simularea proiectului este necesară pentru verificarea corectitudinii funcționale ale modulelor digitale create. În prima fază, simularea se face prin vizualizarea formelor de undă ale stimulilor de intrare și ale semnalelor rezultate la ieșirile modulelor digitale. În acest scop este necesară crearea unui fișier de tip **Test Bench Waveform**, urmărind pașii de mai jos:


- Se selectează fișierul sursă *modul_digital.vhd* din fereastra **Sources in Project**;
- Se creează o sursă nouă selectând **Project → New Source**;
- În fereastra **New Source Window** se selectează fișierul de tip **Test Bench Waveform** și i se alocă numele *fișier_test*;
- Se selectează butonul **Next** după care apare o fereastră **Select** în care vor apare fișierele sursă editate de utilizator până în prezent. În cazul nostru apare doar fișierul *modul_digital*;
- Se selectează butonul **Next** și apoi butonul **Finish**.

În final, apare fereastra **Initialize timing** și se fac următoarele setări:

- în zona **Clock Timing Information** se selectează frontul de ceas pozitiv **Rising Edge**, **Clock Time High** de 10ns, **Clock Time Low** de 10ns, **Input Setup Time** de 5ns, **Output setup time** de 5ns, iar **Initial Offset** de 200ns;
- în zona **Global Signals** se selectează **GSR(FPGA)** și semnalul de ceas, care inițial, va fi 1 logic pentru 100ns;
- în zona **Clock Information**, se selectează un singur semnal de ceas **Single Clock** și se introduce denumirea acestuia din programul VHDL (în cazul nostru semnalul **clk**);
- în final, timpul de simulare **Initial Length Test Bench** va fi setat la valoarea de 1000ns.



Pentru finalizarea completării acestui tabel se selectează butonul **OK**, după care apare în **Project Navigator** fereastra ce cuprinde semnele de intrare, respectiv de ieșire cu formele respective de undă.




Această fereastră va fi salvată prin comanda **File → Save** din meniu. În fereastra **Sources in Project** va apare un fișier cu numele *fisier_test.tbw*.


După selectarea acestui fișier, fereastra **Process View** va avea conținutul din figura alăturată.

Prin selectarea procesului **Generate Expected Simulation Results** se realizează simularea funcțională în care nu se ține cont de timpii de propagare prin circuit.

În acest pas vor fi afișate formele de undă ale semnalelor de ieșire, funcție de cele ale semnalelor de intrare. Practic, fereastra de afișare prezintă funcția pe care programul urmează să o realizeze.



După terminarea procesului de generare a rezultatelor simulării, va fi afișat următorul grafic:



Vizualizarea la nivel de bit a semnalului de ieșire se realizează prin selectarea semnelor + din dreptul acestuia.

În mod similar se generează simularea comportamentală (**Simulate Behavioral Model**) și simularea după post procesare (**Simulate Port-Place & Route Model**).

În vederea realizării modelului final al modulului digital vor fi adăugate următoarele linii de cod VHDL:

- în zona declarativă a arhitecturii se adaugă linia `signal semaf :std_logic;`
- se adaugă următoarele procese:

```

process(clk)
    variable cont_temp:std_logic_vector(23 downto 0);
begin
    if (clk'event and clk = '1') then
        semaf <= '0';
        cont_temp := cont_temp+1;
        if (cont_temp = x"FAF080") then
            cont_temp := x"000000";
            semaf <= '1';
        end if;
    end if;
end process;

process(clk)
begin
    if (clk'event and clk = '1') then
        if semaf = '1' then
            temporar <= temporar + '1';
        end if;
    end if;
end process;

```

Programul final este următorul:

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;

entity modul_digital is
  Port ( clk : in std_logic;
        y : out std_logic_vector(7 downto 0));
end modul_digital;

architecture Behavioral of modul_digital is
  signal temporar: std_logic_vector(2 downto 0):= (others => '0');
  signal semaf :std_logic;
begin
  process(clk)
    variable cont_temp:std_logic_vector(23 downto 0);
  begin
    if (clk'event and clk = '1')      then
      semaf <= '0';
      cont_temp := cont_temp+1;
      if (cont_temp = x"FAF080") then
        cont_temp := x"000000";
        semaf <= '1';
      end if;
    end if;
  end process;
  process(clk)
  begin
    if (clk'event and clk = '1')      then
      if semaf = '1'      then      temporar <= temporar + '1';
      end if;
    end if;
  end process;
  process (temporar)
  begin
    case (temporar) is
      when "000" => y <= "10000001";
      when "001" => y <= "01000010";
      when "010" => y <= "00100100";
      when "011" => y <= "00011000";
      when "100" => y <= "00100100";
      when "101" => y <= "01000010";
      when "110" => y <= "10000001";
      when others => y <= (others => '1');
    end case;
  end process;
end Behavioral;
```

1.5. Crearea și editarea constrângerilor


În orice proiect este necesară utilizarea constrângerilor în vederea respectării cerințelor referitoare la timpii de propagare, aria ocupată și atribuirea pinilor. În acest scop sunt posibile trei categorii de constrângeri.

1.5.1. Constrângeri referitoare la domeniul timp

Minimal, fiecărui proiect trebuie să i se specifice constrângeri referitoare la perioada semnalului de ceas și a timpului de offset, în vederea respectării vitezei de lucru a circuitului. Pașii de realizare a unui fișier de constrângeri sunt următorii:

- se selectează fișierul sursă *modul_digital* din fereastra **Sources in Project**; în fereastra **Process for Source** vor apărea procesele corespunzătoare;
- se expandează grupul **User Constraints** în fereastra **Process for Source** și se selectează procesul **Create Timing Constraints**.


Mediul de dezvoltare Xilinx ISE rulează automat procesul de sinteză și creează un fișier de tip UCF (User Constraints File). După apariția mesajului



se va selecta butonul **Yes**, fapt ce permite atașarea fișierului UCF la proiect, iar în final, afișarea editorului de constrângeri.

În fereastra **Global** a editorului de constrângeri se vor introduce următoarele valori:

Period - 20ns, Pad to Setup - 10ns și Clock to Pad - 10ns.



Se salvează fișierul prin comanda **File** → **Save** după care se închide editorul de constrângeri.

1.5.2. Constrângeri referitoare la atribuirea pinilor

Prin aceste constrângeri sunt realizate asocierile dintre porturile modului digital declarate în entitate și pinii circuitului de tip FPGA utilizat.


În cazul nostru vor fi introduse următoarele constrângeri:

```

clk    → aa12
y[0]   → w2
y[1]   → y1
y[2]   → y2
y[3]   → y3
y[4]   → w4
y[5]   → w5
y[6]   → y5
y[7]   → w6

```

Crearea unui astfel de fișier se face prin selectarea procesului **Assign Package Pins** în grupul **User Constraints**. Programul **Xilinx Pinout and Area Constraints Editor (PACE)** se va deschide automat.



După completarea constrângerilor se selectează **File** → **Save**. La apariția casetei de atenționare se selectează **XST Default** < > și apoi butonul **OK**. În final se închide editorul.

1.6. Sinteza proiectului


După ce proiectul a fost completat, verificat și s-au adăugat fișierele de constrângeri, acesta poate fi sintetizat și apoi implementat pentru a se face, în final, programarea structurii reconfigurabile.

Sinteza se realizează prin selectarea (dublu clic) a grupului **Synthesize – XST**.

Dacă procesul nu a generat erori poate fi vizualizat primul raport referitor la modulul digital. În acest scop, se selectează grupul **Synthesize – XST**, după care se expandează și se alege **View Synthesis Report**. În cadrul raportului, printre alte informații, se regăsesc specificații referitoare la gradul de ocupare al ariei și a timpului de propagare prin structura reconfigurabilă.

În cadrul aceluiași grup, dacă se selectează **View RTL Synthesis**, se vizualizează schema logică generată după sinteza modulului digital.

În cazul proiectului propus, schema logică este următoarea:



Selectarea (dublu clic) fiecărui bloc poate conduce la o descriere mai detaliată la nivel de schemă.


Tot în grupul **Synthesize – XST**, dacă se selectează **View Technology Schematic** se vizualizează schema tehnologică a modulului digital.

Practic structura digitală este formată din blocuri logice configurabile predefinite. Acestea, la rândul lor, sunt formate din SLICE-uri, un SLICE având în componență două generatoare de semnal.

În final, un generator de semnal este format dintr-un LUT (Look Up Table), memorie, multiplexoare și bistabili. LUT-ul este elementul principal în

realizarea funcțiilor logice combinaționale. LUT-ul pot fi comparat cu un codor ce are mai multe intrări, respectiv o ieșire la care se obține o anumită funcție logică.

O mică parte din schema tehnologică a modului digital este prezentată în figura de mai jos:



Dacă este selectat (dublu clic) un circuit LUT, se poate vizualiza schema logică pe care o implementează și tabela de adevăr corespunzătoare.

1.7. Implementarea proiectului

Implementarea constă în următoarele procese: **Translate**, **Map** și **Place & Route**.

Translatarea servește la trecerea de la schema logică rezultată în urma sintezei la primitive Xilinx.


Map-area este procesul în care circuitul este descris la nivel de componente fizice în structura FPGA:


Procesul de **Plasare și rutare** constă în formarea fișierelor ce specifică rutările dintre componentele interne ale structurii reconfigurabile, în vederea generării fișierelor de configurare.

Procesul de implementare se realizează prin selectarea (dublu clic) a grupului **Implement Design**. Dacă procesul s-a terminat fără erori se poate trece la etapa de generare a fișierelor de configurare.

1.8. Verificarea procesului de implementare

Programul **Floorplanner** este utilizat pentru verificarea pinilor și plasarea acestora. În plus, mai este folosit pentru verificarea utilizării corecte a grupurilor de celule folosite în modulul digital ce se dorește a fi creat.

În mod asemănător se selectează din grupul **Place & Route** procesul **View/Edit Routed Design (FPGA)**. Se selectează icoana  pentru a fi evidențiate semnalele de rutare din interiorul structurii reconfigurabile. Pentru o mai bună vizualizare se mărește zona de interes.



Dacă se intră suficient de mult în detaliu se pot vedea rutările în interiorul CLB-urilor și a SLICE-urilor.

1.10. Configurarea circuitului FPGA


În final, pentru generarea și implementarea fizică a fișierului binar în structura hardware reconfigurabilă, se apelează programul **IMPACT**.

În cadrul grupului **Generate Programming File** din fereastra **Processes for Source** se selectează procesul **Configure Device (iMPACT)**.


În caseta de dialog **Configure Devices** se selectează opțiunea **Boundary-Scan Mode** și apoi butonul **Next**. Dacă apare mesajul identificării circuitului se selectează butonul **OK**.

Se continuă prin apariția fereastrei de dialog **Assign New Configuration File**, în care se selectează fișierul binar corespunzător proiectului realizat, iar mesajul de atenționare ce poate să apară nu va fi luat în considerare.


În final, apare fereastra următoare, prin care se poate realiza programarea circuitului.




Pentru a fi introdus fișierul binar de configurare a structurii reconfigurabile se selectează pictograma:



Se ignoră mesajul de atenționare, după care se programează circuitul FPGA prin selectarea câmpului **Program...** din figura alăturată.



Urmează apariția fereastră **Program Options**:




După selectarea butonului OK se pornește procesul de descărcare a fișierului de configurare în circuit.

La terminarea descărcării, circuitul se configurează automat, iar rezultatele implementării proiectului apar la nivelul platformei de dezvoltare.

2. Structura unui program VHDL

Programul prin care se descrie un modul digital în limbajul VHDL conține trei părți:

- declararea librăriilor care vor fi utilizate în proiect;
- declararea entității modulului ce urmează a fi proiectat;
- descrierea arhitecturii acestuia.



Entitatea descrie interfața modulului digital cu semnalele din mediul exterior. O entitate deja declarată poate fi accesată de către alte entități.

Sintaxă:

```

entity nume_entitate is
  generic (listă_generică);
  port (listă_de_porturi);]
end entity nume_entitate;
  
```

Prin specificația **entity** se declară numele modulului digital. În plus, pot fi declarați parametrii generici și porturi care fac parte din această entitate. Porturile declarate într-o entitate sunt vizibile în toate arhitecturile atribuite acesteia. Porturile pot fi de intrare, ieșire, buffer sau bidireționale (**IN**, **OUT**, **BUFFER**, **INOUT**)

Arhitectura descrie relația dintre intrările și ieșirile porturilor entității căreia îi este asociată. O arhitectură poate avea asociată doar o singură entitate, dar o entitate poate avea asociate mai multe arhitecturi prin configurație.

Sintaxă:

```

architecture nume_arhitectură of nume_entitate is
  -- declarații în arhitectură
  begin
    -- specificații concurente
  end [ architecture ] [ nume_arhitectură ];
  
```

Zona declarativă a unei arhitecturi poate conține declarații de tipuri, semnale, constante, subprograme, componente și grupuri. Specificațiile concurente

din corpul arhitecturii definesc legăturile dintre intrările și ieșirile modulului digital pe care-l reprezintă.

Sintaxa generală a unui program în cod VHDL este următoarea:

```
--Declaraarea librariilor prin clauza library si use
library nume_librarie;
use nume_librarie.nume_pachet.all;

--Declaraarea entitatii modulului digital
entity nume_entitate is
    generic(nume_generice : type := valori_initiale);
    port(nume_porturi : directie tip port);
end entity nume_entitate; --entity[93]

--Corpul arhitecturii
architecture nume_arhitectura of nume_entitate is
    declaratii_arhitectura
begin
    specificatii_concurente
end architecture nume_arhitectura;
```

3. Operatori utilizați în limbajul VHDL


Pentru implementarea circuitelor combinaționale, în limbajul VHDL, s-au pus la dispoziția programatorului operatori logici, aritmetici, de comparație, deplasare și de concatenare.

În tabelul de mai jos sunt prezentați, pe scurt, operatorii logici:

Tipul operatorului	Operatori	Tipul datelor
Logic	NOT, AND, NAND, OR, NOR, XOR, XNOR	BIT, BIT_VECTOR, STD_LOGIC, STD_LOGIC_VECTOR, STD_UNLOGIC, STD_UNLOGIC_VECTOR
Aritmetic	+, -, *, /, ** (mod, rem, abs)	INTEGER, SIGNED, UNSIGNED
Comparație	=, /=, <, >, <=, >=	aproape toți
Deplasare	sll, srl, sla, sra, rol, ror	BIT_VECTOR
Concatenare	&, (, , ,)	La fel ca la operatorii logici, plus SIGNED și UNSIGNED

III. DESFĂȘURAREA LUCRĂRII

1. Se citesc informațiile prezentate anterior și se exemplifică pe calculatoarele existente;
2. Se va realiza și implementa un numărător binar reversibil pe 4 biți cu porturile de intrare/ieșire prezentate în figura de mai jos:



Se va utiliza următorul cod sursă VHDL al modulului digital:

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;


entity counter_UpDown is
  Port ( clk : in std_logic;
        direction : in std_logic;
        data_out : out std_logic_vector(3 downto 0));
end counter_UpDown;

architecture Behavioral of counter_UpDown is
begin
  process (clk)
    variable count_int: std_logic_vector(3 downto 0):= "0000";
  begin
    if (clk'event and clk = '1') then
      if (direction = '0') then
        count_int := count_int + '1';
      else
        count_int := count_int - '1';
      end if;
    end if;
    data_out <= count_int;
  end process;
end Behavioral;
```


Se vor parcurge următorii pași:

- crearea unui proiect nou;
- inserarea programului de mai sus ca sursă VHDL;
- simularea modulului digital;
- crearea fișierului de constrângeri al pinilor după schema de mai jos (fără a mai utiliza constrângeri de timp);
- realizarea sintezei acestuia;
- vizualizarea schemelor logice, respectiv tehnologice;
- simularea modelului comportamental rezultat după sinteză;
- implementarea proiectului;
- vizualizarea rulării structurii fizice;
- simularea Post-Place & Post Route a modelului;
- configurarea circuitului fizic.

Acest modul digital va fi inserat în următoarea schemă electrică:









3. Respectând modelul de la punctul anterior, să se realizeze implementarea hardware a funcțiilor logice corespunzătoare pentru funcționarea următoarelor scheme:



4. După modelul de la punctul 2 să se implementeze hardware ecuațiile booleene ale următoarelor tabele de adevăr, în forma directă și forma canonică.






a) Tabela de adevăr pentru funcția care realizează codarea unui număr binar pe 2 biți:

a[0]	a[1]	y[0]	y[1]	y[2]	y[3]
0	0	0	0	0	1
0	1	0	0	1	1
1	0	0	1	1	1
1	1	1	1	1	1

a[0]  **SW USER0**
a[1]  **SW USER1**
y[0]  **LED 0**
y[1]  **LED 1**
y[2]  **LED 2**
y[3]  **LED 3**

b). Tabela de adevăr pentru funcția care verifică paritatea impară a unui număr binar pe 4 biți:

a[0]	a[1]	a[2]	a[3]	y
0	0	0	0	0
0	0	0	1	1
0	0	1	0	1
0	0	1	1	0
0	1	0	0	1
0	1	0	1	0
0	1	1	0	0
0	1	1	1	1
1	0	0	0	1
1	0	0	1	0
1	0	1	0	0
1	0	1	1	1
1	1	0	0	0
1	1	0	1	1
1	1	1	0	1
1	1	1	1	0

a[0]  **SW USER0**
a[1]  **SW USER1**
a[2]  **SW USER2**
a[3]  **SW USER3**
y[0]  **LED 0**

Se va realiza corespondența dintre porturile entităților și pinilor circuitului programabil, după configurațiile din partea dreaptă a tabelor de adevăr de mai sus.