



UNIUNEA EUROPEANĂ



GUVERNUL ROMÂNIEI
MINISTERUL MUNCII, FAMILIEI
ȘI PROTECȚIEI SOCIALE
AMPOSDRU



Fondul Social European
POSDRU 2007-2013



Instrumente Structurale
2007-2013



OIPOS DRU



Universitatea
POLITEHNICA Timisoara

Investeste in OAMENI!

2. Proiectarea și realizarea practică a automatelor Richards

Obiectivele temei: Prezentarea etapelor ce trebuie parcurse în proiectarea și implementarea sistemelor de control bazate pe automate FSM. Pentru partea de proiectare se are în vedere metodologia propusă de Charles Richards iar pe partea de implementare se are în vedere utilizarea circuitelor logice discrete de complexitate mică sau medie.

La o primă analiză, dacă avem în vedere amploarea utilizării microprocesoarelor în aplicațiile de control, automatele prezentate în această secțiune par a fi depășite (uzate moral). Cu toate acestea, automatele Richards revin în actualitate; ele sunt utilizate în proiectarea sistemele ce urmează a fi realizate cu circuite de tip CPLD sau FPGA. Explicația este destul de simplă: necesarul de resurse hardware pentru realizarea unui automat Richards este mult mai mic față de realizarea unui microprocesor. În consecință, pentru secvențe simple de control, utilizarea automatelor Richards devine mai atractivă.

Competențe obținute:

- înțelegerea modului de funcționare al automatelor Richards;
- cunoașterea avantajelor/dezavantajelor diferitelor variante constructive de automate Richards;
- interpretarea corectă a diagramelor de tranziție a stărilor specifice automatelor Richards;
- proiectarea unei scheme logice pornind de la diagrama de tranziție a stărilor;
- implementarea schemei logice cu circuite discrete de complexitate mică sau medie.

1. Breviar teoretic

1.1. Caracteristici generale

Este cunoscut faptul că automatele Mealy sau Moore înglobează programul de control (graful de tranziție) la nivel hardware. Aceasta înseamnă că, o mică schimbare în programul de lucru al automatului, va avea ca efect modificarea semnificativă a schemei logice a automatului. Din acest motiv spunem că automatele Mealy sau Moore au o flexibilitate redusă. Pe de altă parte, proiectarea automatelor Mealy sau Moore nu poate fi făcută de către un tehnician cu pregătire medie, deoarece necesită cunoștințe avansate de teoria circuitelor logice.

În anul 1973, în revista *Electronics*, Charles Richards publică un articol intitulat „An easy way to design complex program controllers”, în care prezintă o arhitectură de automat sincron ce prezintă următoarele caracteristici demne de remarcat:

Proiect co-finanțat din Fondul Social European prin
Programul Operational Sectorial Dezvoltarea Resurselor Umane 2007 – 2013

Investeste in OAMENI!

- nucleul de bază este format din 3÷5 circuite logice de uz general (un numărător sincron, unul sau două MUX-uri, unul sau două DMUX-uri);
- nucleul de bază se menține nemodificat chiar dacă se schimbă secvența de control, ceea ce înseamnă că poate fi folosit pentru o gamă largă de aplicații fără a fi necesară reproiectarea sa;
- în structura automatului, pe lângă nucleul de bază mai apare un bloc de calcul al adresei de salt, acesta este singurul bloc funcțional ce trebuie reproiectat/reconfigurat la modificarea aplicației/secvenței de control;
- automatul permite implementarea rapidă a secvențelor lungi de control (zeci sau chiar sute de stări), cu grad mare de complexitate, cu număr mare de variabile de intrare/ieșire;
- proiectarea automatului și eventualele modificări ale secvenței de control pot fi realizate de către un tehnician cu pregătire medie, nefiind necesare parcurgerea etapelor specifice proiectării automatelor Mealy/Moore;

Așadar, automatele Richards sunt mult mai flexibile, mai ușor de implementat și mai apropiate de necesitățile practice de control, în raport cu automatele Mealy sau Moore.

Cu toate avantajele prezentate mai sus, automatele Richards nu rezolvă complet problema flexibilității. Adevărata rezolvare vine de la automatele de tip CROM, unde, programul de lucru este înscris într-o memorie ROM, iar partea hardware este nemodificată, în totalitate, indiferent de programul de lucru al automatului.

Automatele Richards au fost utilizate, destul de mult, până la apariția și utilizarea pe scară largă a microprocesoarelor, moment în care au căzut într-un con de umbră.

În prezent, automatele Richards revin în atenția specialiștilor ce realizează aplicații cu circuite reconfigurabile de tip CPLD sau FPGA. Pentru astfel de aplicații, automatul Richards se poate folosi oriunde este nevoie de un “mic sistem de control” ce nu justifică utilizarea unui microprocesor. Avantajul vine din faptul că implementarea automatului Richards ocupă mult mai puține resurse din CPLD/FPGA, în raport cu un microprocesor.

În final, facem precizarea că, *din punct de vedere al comportamentului intrare/ieșire, un automat Richards se comportă similar unui automat de tip Moore*. Diferențele sunt date de modul de proiectare și implementare.

1.2. Prezentarea automatului Richards – varianta I

Deși are o utilitate practică mai restrânsă, cea mai simplă variantă de automat Richards, vezi schema bloc din figura 1, este prezentată pentru a face o trecere graduală spre variante mai complexe.

În schema bloc de principiu din figura 1 intervin trei circuite logice de complexitate medie:

Investeste in OAMENI!

- numărătorul binar (**N1**) – are ca rol memorarea stării automatului precum și incrementarea stării automatului dacă anumite condiții de intrare sunt îndeplinite;
- multiplexorul (**M1**) – pentru fiecare stare a automatului, acest circuit ne permite să alegem o variabilă de intrare, pentru a fi supusă testării. Starea logică a variabilei de intrare selectate decide dacă stare automatului se schimbă sau rămâne pe loc;
- demultiplexorul (**D1**) – permite inițializarea unei comenzi distincte pentru fiecare stare a numărătorului/automatului.

Pe lângă resursele prezentate în figura 1, mai avem nevoie de un oscilator pentru generarea unui semnal digital periodic necesar pentru comanda intrării de ceas a numărătorului.

a) Funcționare

Funcționarea schemei bloc din figura 1 este similară pentru orice stare a numărătorului/automatului. În cele de urmează vom considera că numărătorul se află în starea $Q_2Q_1Q_0=000$, ca urmare a unei comenzi de reset.

Pentru această stare a automatului, multiplexorul **M1** primește pe intrările sale de selecție codul binar **000**. Ca urmare a acestui cod, circuitul **M1** permite trecerea variabilei de intrare X_0 spre ieșirea sa. Mai departe, de la ieșirea MUX-ului, variabila X_0 ajunge la intrarea de validare **CE** a numărătorului (sub formă directă) și la intrarea de validare \bar{E} a demultiplexorului (sub formă inversată – vezi inversorul **P1**).

Prin urmare, în starea $Q_2Q_1Q_0=000$, întreaga funcționare a automatului este decisă de starea logică pe care o are variabila de intrare X_0 , după cum urmează:

- pentru $X_0=0$
 - intrarea **CE** (Count Enable) a numărătorului primește '0', ceea ce are ca efect blocarea funcției de numărare. Aceasta înseamnă că starea numărătorului, și în consecință și a automatului, nu poate fi modificată atâta timp cât $X_0=0$, adică atâta timp cât condiția testată este neadeverată, $X_0 = \text{FALS}$.
 - circuitul **D1** primește un '1' pe intrarea de validare \bar{E} , ceea ce înseamnă că toate ieșirile acestuia vor fi în starea lor inactivă ('1'). Cu alte cuvinte, nicio comandă nu poate fi activată.
- pentru $X_0=1$
 - numărătorul primește '1' pe intrarea de validare a numărării (**CE=1**), ceea ce înseamnă că funcția de numărare este permisă, starea numărătorului/automatului este incrementată cu o unitate la prima tranziție activă de pe intrarea de ceas.
 - circuitul **D1** primește '0' pe intrarea de validare \bar{E} (vezi inversorul P_1) lucru ce permite activarea ieșirii $\bar{0}$. Cu alte cuvinte este permisă activarea ieșirii principale \bar{Y}_0 .

Investeste in OAMENI!




Fig. 1: Schema bloc de principiu a unui automat Richards – varianta I

După apariția tranziției active pe intrarea de ceas a număratorului, acesta trece din starea $Q_2Q_1Q_0=000$ în starea $Q_2Q_1Q_0=001$, ieșirea de comandă \bar{Y}_0 se dezactivează, iar multiplexorul selectează pentru testare variabila de intrare X_1 . În această nouă stare, funcționarea automatului va fi decisă de variabila X_1 . Dacă $X_1=0$ starea automatului nu poate fi schimbată iar dacă $X_1=1$ se activează ieșirea \bar{Y}_1 după care, la prima tranziție a semnalului de ceas, automatul trece în starea următoare.

Așadar, pentru o stare oarecare a automatului, să spunem starea i , este selectată variabila de intrare X_i , iar aceasta va avea un rol hotărâtor în funcționarea automatului:

- dacă $X_i=0$, ceea ce s-ar traduce prin: **“condiție testată falsă”**, starea automatului nu poate fi modificată;
- dacă $X_i=1$, **“condiție testată adevărată”**, se activează ieșirea \bar{Y}_i iar automatul poate avansa în spațiul stărilor cu o unitate

Putem spune că automatul trece de la starea i , la starea $i+1$, numai dacă condiția de test este adevărată ($X_i=1$). Dacă condiția de test este falsă ($X_i=0$), automatul rămâne în starea i , până când condiția testată devine adevărată, adică până când apare $X_i=1$.

Referitor la funcționarea automatului din figura 1, se pot face următoarele observații importante:

- Este absolut obligatoriu ca numărătorul să fie sincron, pentru ca funcționarea sa să nu fie afectată de stările intermediare nedorite ce sunt specifice numărătoarelor asincrone. Mai clar, dacă s-ar utiliza un numărător asincron în schema din figura 1, există riscul ca schema să genereze comenzi neprevăzute, pe intervalele scurte de timp în care numărătorul asincron trece dintr-o stare în alta.



UNIUNEA EUROPEANĂ

GUVERNUL ROMÂNIEI
MINISTERUL MUNCII, FAMILIEI
ȘI PROTECȚIEI SOCIALE
AMPOSDRUFondul Social European
POSDRU 2007-2013Instrumente Structurale
2007-2013CNDIPT
OIPOSDRUUniversitatea
POLITEHNICA Timisoara

Investeste in OAMENI!

- Automatul inițiază comenzi doar pentru situația în care *condiția testată este adevărată* (variabila de intrare selectată de $M1$ are valoarea '1').

În unele situații practice poate fi util să avem posibilitatea de a genera comenzi și pentru *condiția testată=fals*. Pentru aceasta, la schema din figura 1 trebuie să adăugăm un DMUX suplimentar, conectat astfel încât să fie validat în antifază cu **D1**. Modul de conectare al acestui DMUX, precum și funcționarea unui automat de acest fel, va fi explicat într-o secțiune viitoare;

- Ieșirile $\overline{Y_0} \div \overline{Y_7}$, denumite și comenzile principale, sunt active pe zero logic, iar durata de activarea este cel mult egală cu o perioadă a semnalului de ceas Φ .
- Din punct de vedere practic, comenzile $\overline{Y_0} \div \overline{Y_7}$ sunt folosite pentru inițializarea, respectiv terminarea unei acțiuni (spre exemplu start motor, stop motor). Ele nu rămân active între momentele de start și de stop, deci nu pot fi folosite pentru comanda propriu-zisă a unui element de execuție. În consecință, vom avea nevoie de elemente de memorie (bistabili) care să memoreze comanda de start și să o mențină activă până la o comandă de stop. Aceste elemente de memorie nu sunt trecute în figura 1.
- Pentru orice stare a automatului nu se poate testa decât o singură variabilă de intrare. Dacă pentru starea i , trebuie testate mai multe variabile de intrare, atunci, la intrarea X_i , trebuie amplasat un CLC care va genera '1' doar atunci când variabilele de intrare au configurația dorită.
- Automatul din figura 1 nu permite întreruperea secvenței de numărare, aceasta înseamnă că nu acceptă diagrame de funcționare în care apar salturi de la o stare la alta - total diferită în ceea ce privește codificarea sa. Acceptarea salturilor presupune modificarea schemei din figura 1, așa cum se arată în secțiunea următoare.

b) Diagrama de tranziție a stărilor

Pentru explicarea funcționării acestor automate, inventatorul lor propune utilizarea unei diagrame de tranziție a stărilor formată din două elemente :

- blocuri de test (simbolizate prin romburi sau triunghiuri) ;
- blocuri de tip funcție (simbolizate prin dreptunghiuri).

În blocurile de test se trece starea automatului (numărul stării) și numele variabilei de intrare ce trebuie testate. În blocurile de tip funcție se trece doar numele ieșirii (comenzii principale) ce trebuie activată. Un exemplu de diagramă de tranziție a stărilor, pentru automatul din figura 1, este prezentată în figura 2.

Diagrama din figura 2 explică foarte clar funcționarea automatului: trecerea de la o stare la alta este permisă doar atunci când variabila selectată în procesul de testare este adevărată (are valoarea '1').

Investeste in OAMENI!




Fig. 2: Diagrama de tranziție a stărilor pentru automatul Richards din figura 1.

c) Ecuații logice

Funcționarea automatului poate fi descrisă și prin ecuații logice de forma:

$$Y_0 = (\text{stare } 0)(X_0) \Delta$$

...

$$Y_7 = (\text{stare } 7)(X_7) \Delta$$

Aceste ecuații ne spun că ieșirea Y_i se activează numai dacă starea automatului/numărătorului este (starea i) iar variabila $X_i=1$. Simbolul Δ este folosit pentru a indica faptul că urmează incrementarea stării numărătorului.

2.3. Prezentarea automatului Richards – varianta II

Un automat mult mai util din punct de vedere practic este acela care execută o comandă pentru cazul în care *variabila testată este adevărată* și o altă comandă pentru cazul în care *variabila testată este falsă*. În plus, trebuie să existe și posibilitatea de a executa salturi de la o stare la alta, adică de a întrerupe secvența de numărare în funcție de stările logice găsite pe intrările X_i .

Schema bloc de principiu pentru un automat care satisface cerințele exprimate mai sus este prezentată în figura 3. În această schemă regăsim componentele folosite în versiunea anterioară de automat, la care se mai adaugă demultiplexorul **D2** și un circuit combinațional responsabil de calculul adresei de salt.

Investeste in OAMENI!

Trebuie remarcat și faptul că numărătorul **N1** trebuie să fie presetabil – cerință ce nu era strict necesară pentru schema bloc din figura 1.




Fig. 3: Schema bloc de principiu a unui automat Richards – Varianta II

Rolul componentelor din figura 3 este prezentat succint în cele ce urmează:

- numărătorul binar presetabil (**N1**) – are ca rol: memorarea stării automatului, incrementarea stării automatului sau realizarea salturilor dacă anumite condiții de intrare sunt îndeplinite;
- multiplexorul (**M1**) – selectează variabila de intrare ce trebuie testată în fiecare stare a automatului;
- demultiplexorul (**D1**) – permite inițializarea *comenzilor principale*, numai în situațiile în care variabila de intrare selectată de **M1** este adevărată;
- demultiplexorul (**D2**) – permite inițializarea *comenzilor secundare*, numai în situațiile în care variabila de intrare selectată de **M1** este falsă;
- blocul de calcul al adresei de salt – este folosit pentru calculul adresei de salt și pentru comanda intrării Load a numărătorului (intrarea de comandă a încărcării paralele).

a) Functionare

Ca și în cazul anterior, vom considera că numărătorul se află în starea $Q_2Q_1Q_0=000$, ca urmare a unei comenzi de **reset**. Pentru această stare, multiplexorul **M1** selectează variabila de intrare X_0 și o conectează:



UNIUNEA EUROPEANĂ



GUVERNUL ROMÂNIEI
MINISTERUL MUNCII, FAMILIEI
ȘI PROTECȚIEI SOCIALE
AMPOSDRU



Fondul Social European
POSDRU 2007-2013



Instrumente Structurale
2007-2013



OIPOS DRU



Universitatea
POLITEHNICA Timisoara

Investeste in OAMENI!

- în mod direct la intrare **CE** a număratorului **N1** precum și la intrarea de validare \bar{E} a demultiplexorului secundar **D2**;
- sub formă inversată (vezi inversorul P1) la intrarea de validare \bar{E} a demultiplexorului principal **D1**.

În urma acestor conexiuni, întreaga funcționare a automatului este decisă de starea logică pe care o are variabila de intrare X_0 , după cum urmează:

➤ Pentru $X_0=0$, elementele din schemă funcționează după cum urmează:

- incrementarea număratorului **N1** nu este posibilă deoarece intrarea **CE** (de validare a numărării) primește o valoare de **0**, în condițiile în care intrarea este activă pe 1. Starea automatului rămâne nemodificată atâta vreme cât $X_0=0$. Ieșirea din această stare se poate face dacă X_0 trece în **1** sau dacă se acționează asupra intrării de reset;
- ieșirile circuitului **D1** nu pot fi activate deoarece intrarea sa de validare, \bar{E} , activă pe zero logic, primește unu logic din cauza inversorului P_1 . În consecință, nicio ieșire principală nu poate fi activată;
- demultiplexorul **D2** este validat deoarece valoarea de zero logic de pe intrarea X_0 ajunge, via **M1**, la intrarea de validare a lui **D2**. Aceasta are ca efect activarea ieșirii secundare \bar{Z}_0 ;

Faptul că intrările de validare ale celor două circuite DMUX se face în contratimp ne dă garanția că, niciodată, nu se vor activa simultan cele două categorii de ieșiri. Richards propune denumirea de **comenzi principale** pentru cele generate pe condiția testată=adevărat, respectiv **comenzi secundare** pentru cele generate pe condiția testată=fals.

Așadar, **D1** este folosit pentru generarea comenzilor principale iar **D2** pentru generarea de comenzi secundare.

- pentru condiția testată=fals există posibilitatea executării unui salt în diagrama de tranziție a stărilor, acționând asupra intrării de încărcare paralela a număratorului. Generarea comenzii de salt precum și a adresei de salt (starea în care trebuie să ajungă automatul după execuția saltului) este responsabilitatea **blocului de calcul al adresei de salt**.

Atenție ! Saltul este permis doar pentru condiția testată=fals și niciodată pentru condiția testată=adevărat.

Execuția unui salt este o opțiune, nu o obligație. Aceasta înseamnă că nu este obligatoriu să avem salturi pentru orice situație în care condiția testată este falsă.

Investeste in OAMENI!

Execuția saltului se poate face numai dacă numărătorul are facilitatea de încărcare paralelă.

➤ Pentru $X_0=1$, elementele din schemă funcționează după cum urmează:

- incrementarea numărătorului este permisă deoarece intrarea **CE**, activă pe unu logic, primește chiar unu logic. Starea automatului va fi incrementată la prima tranziție activă de pe intrarea de ceas Φ .
- circuitul **D1** este validat, aceasta înseamnă că este permisă generarea de comenzi principale. În exemplul de față se activează ieșirea \overline{Y}_0 , cu observația că durata de activare este cel mult egală cu perioada semnalului de ceas.
- circuitul **D2** nu este validat (primește unu logic pe intrarea de validare \overline{E}), aceasta înseamnă că nu este permisă validarea niciunei comenzi secundare;
- pentru această situație, sau altele similare, blocul de calcul al adresei de salt nu trebuie să permită activarea unei comenzi de încărcare paralelă a numărătorului;

Schema logică a blocului de calcul al adresei de salt este puternic dependentă de diagrama de tranziție a stărilor și, cel mai adesea, cuprinde câteva porți NAND cu două sau trei intrări. Practic, acest bloc funcțional este cel care particularizează funcționarea automatului, el trebuie reprojctat dacă se fac modificări în programul de lucru al automatului.

2. Activități de proiectare

O implementare cu circuite logice comerciale a schemei de principiu din figura 3 se obține, destul de rapid, cu ajutorul unor circuite uzuale de complexitate mică și medie.

Singurul bloc funcțional care necesită un mic efort de proiectare este blocul de calcul al adresei de salt. De altfel, acesta este singurul care se modifică în situația în care trebuie operate schimbări în programul de lucru al automatului.

În cele ce urmează prezentăm modul de implementare a schemei logice a unui automat având ca punct de plecare schema bloc din figura 3 și diagrama de tranziție a stărilor din figura 4. În aceste condiții, o posibilă schemă finală este prezentată în figura 6. În realizarea acestei scheme s-a ținut cont de următoarele aspecte:

- Multiplexorul **M1**, de tip 8:1, este implementat cu ajutorul circuitului 74151. La acest circuit ieșirea multiplexorului este disponibilă sub formă directă (Y la pinul 5), respectiv sub formă negată (\overline{Y} la pinul 6). Această facilitate este echivalentă cu integrarea inversorului **P1** în capsula circuitului integrat de tip 74151. Din acest motiv, în schema finală din figura 6, inversorul **P1** nu mai poate fi pus în evidență, așa cum este în cazul schemei bloc.

Investeste in OAMENI!

- Demultiplexoarele **D1** și **D2** sunt implementate cu decodificatoare zecimale de tip 7442. Utilizarea unui decodificator zecimal ca DMUX 1:8 este posibilă dacă: folosim intrările **CBA** ca intrări de selecție, intrarea **D** ca intrare de validare iar ieșirile **8** și **9** rămân nefolosite.
- Numărătorul **N1** este implementat cu un numărător sincron, binar, presetabil, pe 4 biți, de uz comercial, de tip 74161. În utilizarea acestui circuit trebuie să ținem cont că are 4 biți (față de un necesar de 3 biți), iar denumirea intrărilor/ieșirilor este puțin diferită față de cea a număratorului generic din figura 3. Astfel:
 - Ieșirile ce arată starea număratorului 74161 sunt notate cu **Q_DQ_CQ_BQ_A**, în loc de **Q₃Q₂Q₁Q₀**.
 - Dintre cele 4 ieșiri se folosesc doar primele trei ieșiri (**Q₂Q₁Q₀**). Aceasta înseamnă că numărul maxim de stări distincte ale automatului este egal cu 8.
 - Intrările folosite la încărcarea paralelă sunt notate cu **DCBA**, în loc de **P₃P₂P₁P₀**.
 - Intrările de date folosite în mod efectiv la încărcarea paralelă a număratorului sunt primele trei, **CBA**. Intrarea **D** este legată la masă deoarece nu este folosită niciodată.
 - Intrarea de validare a numărării **CE** se obține prin legarea în paralel a intrărilor **ENT** și **ENP**.
 - Ieșirea de semnalizare a umplerii număratorului, **RCO**, nu este folosită niciodată
 - Intrarea de ștergere a număratorului este comandată de către un comutator cu revenire de tip normal deschis.
- Blocul de calcul al adresei de salt este alcătuit din porți NAND și o poartă AND. Numărul porților, numărul de intrări și modul de conectare este puternic dependent de programul de lucru al automatului.

Pentru a demonstra ușurința cu care se poate implementa o diagramă de tranziție a stărilor, vom considera diagrama de tranziție din figura 4.




Fig. 4: Diagramă de tranziție a stărilor (pentru automatul Richards, varianta II)

Din analiza diagramei se observă că salturile sunt efectuate numai din stările 1, 3, 5 și 7 și numai pentru condiția testată falsă. Spre exemplu, în starea 1, automatul testează variabila de intrare notată cu **X₁**. Programul de lucru va merge pe o ramură, sau pe alta, în funcție de rezultatul testului. Dacă **X₁=0** se execută

Investeste in OAMENI!

funcția \overline{Z}_1 (comanda secundară cu numărul 1) iar apoi se face un salt la starea 4. Dacă $X_1=1$ se execută funcția \overline{Y}_1 (comanda principală cu numărul 1) iar apoi se trece, prin incrementare, la starea următoare, starea cu numărul 2.

Pentru proiectarea blocului de calcul al adreselor de salt, din diagrama anterioară se extrag următoarele relații:

$$\overline{Z}_1 = 0 \text{ și } X_1 = 0 \rightarrow \text{salt la starea 4} \rightarrow CBA = 100 \text{ și } \overline{LD} = 0$$

$$\overline{Z}_3 = 0 \text{ și } X_3 = 0 \rightarrow \text{salt la starea 6} \rightarrow CBA = 110 \text{ și } \overline{LD} = 0$$

$$\overline{Z}_5 = 0 \text{ și } X_5 = 0 \rightarrow \text{salt la starea 6} \rightarrow CBA = 110 \text{ și } \overline{LD} = 0$$

$$\overline{Z}_7 = 0 \text{ și } X_7 = 0 \rightarrow \text{salt la starea 0} \rightarrow CBA = 000 \text{ și } \overline{LD} = 0$$

$$\text{Alte situații} \rightarrow \text{saltul este interzis sau nu este necesar} \rightarrow \overline{LD} = 1$$

Relațiile anterioare ne conduc la următorul tabel de adevăr:

Tabelul 4.1

Stare automat	X_i	Ieșirile demultiplexorului D2								CBA	\overline{LD}	Observații
		\overline{Z}_7	\overline{Z}_6	\overline{Z}_5	\overline{Z}_4	\overline{Z}_3	\overline{Z}_2	\overline{Z}_1	\overline{Z}_0			
0 0 0	0	1	1	1	1	1	1	1	0	* * *	1	Nu se face salt
0 0 1	0	1	1	1	1	1	1	0	1	1 0 0	0	Salt în starea 4
0 1 0	0	1	1	1	1	1	0	1	1	* * *	1	Nu se face salt
0 1 1	0	1	1	1	1	0	1	1	1	1 1 0	0	Salt în starea 6
1 0 0	0	1	1	1	0	1	1	1	1	* * *	1	Nu se face salt
1 0 1	0	1	1	0	1	1	1	1	1	1 1 0	0	Salt în starea 6
1 1 0	0	1	0	1	1	1	1	1	1	* * *	1	Nu se face salt
1 1 1	0	0	1	1	1	1	1	1	1	0 0 0	0	Salt în starea 0
* * *	1	0	1	1	1	1	1	1	1	* * *	1	Saltul nu este permis

Investeste in OAMENI!

În construcția tabelului anterior am ținut cont de mai multe aspecte ce sunt impuse de funcționarea schemei bloc:

- ieșirile $\overline{Z_i}$ aparțin unui DMUX, de aici tragem concluzia că, niciodată, nu vom găsi două sau mai multe ieșiri activate simultan;
- pentru calculul expresiilor logice ale ieșirilor **CBA** respectiv \overline{LD} , nu mai este necesar să luăm în calcul stările automatului și nici variabilele de intrare (toate acestea au intervenit deja, fie în adresarea, fie în validarea funcționării circuitului **D2**);
- comanda de încărcare paralelă a numărătorului trebuie să fie activă doar acolo unde se dorește realizarea unui salt ($\overline{LD}=0$). În astfel de cazuri starea logică de la ieșirile **CBA** trebuie să fie egală cu scrierea binară a stări în care trebuie să ajungă automatul în urma execuției saltului.
- comanda de încărcare paralelă a numărătorului trebuie să fie inactivă acolo unde nu este necesar un salt ($\overline{LD}=1$). În astfel de cazuri starea logică de la ieșirile **CBA** nu este relevantă (poate avea orice valoare) deoarece această informație nu este preluată de numărător.
- ultima linie din tabelul de adevăr corespunde situațiilor în care variabilele de intrare sunt adevărate. În astfel de cazuri comanda de încărcare paralelă a numărătorului trebuie să fie obligatoriu inactivă ($\overline{LD}=1$) iar informația de pe ieșirile **CBA** nu are relevanță.

Pe baza tabelului de adevăr anterior, se poate arăta că ieșirile folosite pentru comanda intrărilor de încărcare paralelă sunt date de expresiile:

$$C = \overline{Z_1} + \overline{Z_3} + \overline{Z_5} = \overline{Z_1 \cdot Z_3 \cdot Z_5}$$

$$B = \overline{Z_3} + \overline{Z_5} = \overline{Z_3 \cdot Z_5}$$

$$A = 0$$

iar pentru comanda intrării de încărcare paralelă se pot scrie relațiile:

$$LD = \overline{Z_1} + \overline{Z_3} + \overline{Z_5} + \overline{Z_7} = \overline{Z_1 \cdot Z_3 \cdot Z_5 \cdot Z_7}$$

$$\overline{LD} = \overline{\overline{Z_1 \cdot Z_3 \cdot Z_5 \cdot Z_7}} = Z_1 \cdot Z_3 \cdot Z_5 \cdot Z_7$$

$$\overline{LD} = Z_1 \cdot Z_3 \cdot Z_5 \cdot Z_7$$

Două variante de implementare a blocului de calcul a adresei de salt, deduse din relațiile de mai sus, sunt prezentate în figura 5.

Investeste in OAMENI!




Fig. 5: Variante de implementare a blocului de calcul al adresei de salt pentru diagrama de tranziție a stărilor din figura 4

Schemele din figura 5 sunt echivalente din punct de vedere logic, dar, din punct de vedere al realizării practice, ele diferă: schema din figura **a** necesită trei circuite integrate (câte un circuit integrat pentru fiecare tip de poartă) iar schema din figura **b** necesită doar două circuite integrate (unul conține porțile NAND cu 4 intrări iar celălalt porțile NAND cu 3 intrări). În consecință schema din figura 5b este mai avantajoasă din punct de vedere al costurilor.

Schema electrică finală a automatului Richards este prezentată în figura 6. Pentru această schemă avem un necesar de 6 circuite integrate.

Trebuie precizat că schema din figura 6 conține două zone:

- o zonă fixă ce nu se schimbă chiar dacă apar modificări în programul de lucru al automatului, formată din circuitele **M1**, **N1**, **D1** și **D2**;
- o zonă dependentă de aplicație – blocul de calcul al adresei de salt, formată din porțile logice încadrate prin linie întreruptă.

Așadar, schimbarea programului de lucru sau utilizarea automatului într-o altă aplicație de control presupune reproiectarea blocului de calcul al adresei de salt (zona punctată). Reducerea efortului de proiectare se poate face ținând cont de următoarele reguli generale de conectare a porților din zona amintită mai sus.

Investeste in OAMENI!




Fig. 6: Schema electrică a automatului Richards ce lucrează după digrama de tranziție a stărilor din figura 4.

Observații:

Din exemplul anterior se pot deduce următoarele reguli generale ce pot fi utilizate în proiectarea blocului de calcul al adresei de salt fără a mai fi necesar să scriem nicio relație. Aceste reguli sunt prezentate și exemplificate pentru cazul anterior în cele ce urmează.

- Pentru fiecare intrare de încărcare paralelă a număratorului avem nevoie de cel mult o poartă NAND.
- Pentru fiecare poartă NAND, numărul de intrări este egal cu numărul valorilor de unu logic din tabelul de tranziție al automatului.

Investeste in OAMENI!

În exemplul anterior se remarcă faptul că poarta NAND care comandă intrarea **C** trebuie să aibă 3 intrări deoarece, în tabelul anterior, pe coloana lui **C** găsim trei valori de unu logic. În mod similar deducem că pentru intrarea **B** avem nevoie de o poartă cu 2 intrări iar pentru **A** nu avem nevoie de nicio poartă.

- Intrările porților NAND se leagă la toate ieșirile $\overline{Z_i}$ ce sunt active în dreptul valorilor de unu logic.

În exemplul anterior, cele trei intrări ale porții trebuie conectate la $\overline{Z_1}$, $\overline{Z_3}$ și $\overline{Z_5}$ deoarece $C=1$ atunci când se activează $\overline{Z_1}$, $\overline{Z_3}$ respectiv $\overline{Z_5}$. În mod similar intrările porții ce comandă intrarea **C** trebuie conectate la $\overline{Z_3}$ și $\overline{Z_5}$.

- Pentru intrarea de încărcare paralelă avem nevoie de o poartă AND ce trebuie să aibă câte o intrare pentru fiecare stare din care se face salt.

Pentru exemplul anterior, se execută salturi din stările 1, 3, 5 și 7, motiv pentru care avem nevoie de un AND cu 4 intrări conectate la $\overline{Z_1}$, $\overline{Z_3}$, $\overline{Z_5}$ și $\overline{Z_7}$.

Aceste reguli simple ne permit să proiectăm rapid blocul de calcul al adresei de salt – singurul bloc funcțional ce trebuie re-proiectat la schimbarea programului de lucru al automatului.

Bibliografie

1. Charles L. Richards, „An easy way to design complex program controllers”, Electronics, vol. 46, no.3, Feb 1, 1973, p 107-113