

Lucrarea nr. 1: Studiul parametrilor și caracteristicilor porților logice

1. Scopul lucrării

În această lucrare sunt prezentate o serie de aspecte ce apar în funcționarea circuitelor logice realizate practic. Aceste aspecte nu pot fi puse în evidență prin analiza pur logică deoarece ele sunt induse de performanțele electrice limitate ce caracterizează circuite electronice aflate în spatele fiecărui simbol logic.

Cunoașterea caracteristicilor și a parametrilor electrici ai porților logice este strict necesară pentru implementarea cu succes în practică a circuitelor logice. Sunt prezentate: nivelurile de tensiune asociate stărilor logice; marginea de zgomot; modalitățile de realizare a etajelor de ieșire; timpul de propagare; factorul de încărcare; caracteristica de transfer în tensiune.

2. Considerente teoretice

Implementarea practica a schemelor logice se poate face apelând la circuite electronice, la circuite pneumatice, la circuite hidraulice etc.

În cazul implementărilor bazate pe circuite electronice, trebuie să avem în vedere că în spatele fiecărui simbol din schema logică se află un circuit electronic caracterizat de o serie de limitări (spre exemplu, viteza de propagare a semnalului electric prin circuit nu este infinită). Este evident că **aceste limitări vor influența performanțele circuitului logic**; mai puțin evident este faptul că **pot influența semnificativ chiar funcționarea schemei logice**, deci pot influența comportamentului intrare-ieșire dorit. Din acest motiv, este necesar să cunoaștem foarte bine care sunt parametrii și limitările circuitelor electronice utilizate.

Din cele prezentate mai sus, rezultă că în proiectarea schemelor logice trebuie mers pe două planuri: unul în care se face analiza pur logică (în ipoteza că circuitele sunt ideale, fără limitări) iar altul în care trebuie să ținem cont de particularitățile și limitările introduse de tehnologia de realizare.

În mod uzual, circuitele electronice utilizate în electronica digitală lucrează în regim de comutație iar la întrare și la ieșire, vom regăsi doar două nivele de tensiune distincte.

Parametrul unui circuit logic = valoare de catalog pentru o mărime ce-i caracterizează funcționarea în condiții de test, sau la interconectarea cu alte circuite din aceiași familie.

Parametrii sunt aleşi astfel încât să caracterizeze cât mai bine regimul de curent continuu, regimul tranzitoriu şi comportamentul la zgomot al circuitului digital. Frecvent aceşti parametrii sunt daţi în cataloage ca valori tipice (normale) sau ca valori extreme (pentru cazul cel mai defavorabil).

Familia de circuite logice = grup de circuite logice cu caracteristici electrice similare, proiectate astfel încât să poată fi interconectate între ele în mod direct.

În proiectarea unor familii logice s-a pus accent fie pe creştere vitezei de operare, fie pe reducerea consumului, sau s-a încercat obținerea unui compromis între viteza de operare și consum.

În prezent, cele mai utilizate familii logice sunt realizate pe suport de siliciu și folosesc tehnologii bipolare sau unipolare. O clasificare a acestora este prezentată în tabelul 1.

Tabelul 1

Tehnologie	ologie Denumire familie	
	TTL (transistor transistor logic) standard	74***
	Schottky TTL	74S***
Pinolară logică caturată	Advanced Schottky TTL	74AS***
Bipolară - logică saturată	Low-power Schottky TTL	74LS***
	Fast TTL	74F***
	Advanced Low-power Schottky TTL	74ALS***
Bipolară - logică nesaturată	ECL 10K (Emitter Coupled Logic)	
Bipolara - logica riesaturata	ECL 100K (Emitter Coupled Logic)	
	CMOS standard	CD4000
Unipolară de tip CMOS	High speed CMOS	74HC***
(Complementary MOS)	Advanced CMOS	74AC***
	Advanced High speed CMOS	74 AHC***
Unipolară de tip CMOS	High speed CMOS with TTL compatibility	74HCT***
cu intrări compatibile TTL	Advanced CMOS with TTL compatibility	74ACT***
ca maan compatible TTE	Advanced High speed CMOS with TTL compatibility	74AHCT***

2.1. Nivelurile de tensiune asociate stărilor logice

La prima vedere, modelarea celor două cifre binare în circuitele electronice s-ar putea face asociind prin convenţie un nivel de tensiune pentru "unu logic" și un altul pentru "zero logic". Acest mod de lucru nu poate fi adoptat în practică deoarece nivelurile de tensiune sunt afectate de o serie de factori perturbatori precum: dispersia tehnologică, îmbătrânirea componentelor, variaţiile tensiunii de alimentare etc. Din aceste motive, pentru fiecare stare logică se alocă câte o bandă de tensiuni permise. Pentru a putea face distincţie între cele doua stări logice, benzile de tensiune asociate sunt separate de o bandă interzisă (vezi fig. 1).

Semnificația mărimilor ce intervin în figura 1 este următoarea:

- V_{OLmax} reprezintă valoarea maximă pentru tensiunea de ieşire corespunzătoare unei ieşiri logice aflată în starea "LOW":
- V_{OHmin} reprezintă valoarea minimă pentru tensiunea de ieşire corespunzătoare unei ieşiri logice aflată în starea "HIGH";
- V_{IH min} reprezintă valoarea minim necesară a tensiunii de intrare pentru a fi interpretată drept "unu logic" (stare "HIGH");
- $V_{OL\ max}$ reprezintă valoarea maximă a tensiunii de intrare care este interpretată drept "zero logic" (starea "LOW").




Fig.1. Nivelurile de tensiune asociate stărilor logice

Precizăm că valorile concrete ale tensiunilor V_{OLmax} , V_{OHmin} , V_{ILmax} V_{IHmin} , diferă de la o familie logică la alta, ele se regăsesc în foile de catalog ca parametrii limită garantați de fabricant. În tabelul 2, sunt prezentate valorile de tensiune asociate stărilor logice pentru câteva familii logice.

7	abei	u/	2

Familie Parametru	TTL standard (74**)	74LS** 74AS** 74ALS**	CMOS (74HC**, 74AHC**)	CMOS compatibil TTL (74HCT**, 74AHCT**)	CMOS (CD***)
V _{OLmax} [V]	0,4	0,4	0,1	0,4	99% din Vdd
V _{OHmin} [V]	2,4	2,7	4,9	2,4	1% din Vdd
V _{ILmax} [V]	0,8	0,8	1,5	2	30% din Vdd
V _{IHmin} [V]	2	2	3,5	0,8	70% din Vdd

2.2. Marginea de zgomot

Pe traseul de legătură dintre ieşirea unui circuit și intrarea altuia se transmite un semnal util peste care se poate suprapune un semnal de zgomot. Se pune în mod firesc întrebarea: cât de mare poate fi acest zgomot pentru a nu perturba funcționarea sistemului?

Parametrul ce definește imunitatea la zgomot este denumit *margine de zgomot* (*noise margin*), se notează cu **NM**_H pentru starea logică "high", respectiv cu **NM**_L pentru starea logică "low".

Marginea de zgomot reprezintă unul dintre cei mai importanți parametrii ai circuitelor digitale deoarece oferă o măsură a imunității acestora la perturbații.

Marginea de zgomot statică este dată de amplitudinea maximă a semnalului de zgomot lent variabil care se poate suprapune peste semnalul util fără ca acesta să perturbe funcționarea normală a circuitului.

Analizând figura 1, se observă că între tensiunile garantate la ieşire şi cele admisibile la intrare, apar diferențe. Rolul acestor diferențe este de a preîntâmpina efectul negativ pe care-l au zgomotele asupra semnalului util. Aceste diferențe nu sunt altceva decât valorile minimale (garantate de fabricant) ale marginilor statice de zgomot. Ele se determină cu ajutorul relațiilor:

$$\begin{split} NM_{H} &= V_{OH\;min} - V_{IH\;min} \\ NM_{L} &= V_{OL\;max} - V_{IL\;max} \end{split}$$

Facem precizarea că marginile de zgomot diferă de la o familie logică la alta. În plus, ele pot să nu fie egale pentru cele două stări logice.

2.3. Timpul de propagare

Acest parametru reprezintă întârzierea în timp dintre momentul aplicării unui semnal la intrarea unui circuit și momentul apariției răspunsului la ieșirea acestuia.

Timpul de propagare este un aspect nedorit în funcționarea circuitelor logice. Este necesar ca valoarea timpului de propagare să fie cât mai mică pentru a nu limita foarte mult viteza maximă de lucru a circuitelor. În funcție de tehnologia de realizare, întârzierea introdusă este de ordinul unitătilor sau chiar al zecilor de nanosecunde ($1 = 10^{-9}$ s).

Modul de definire a intervalelor de timp specifice semnalelor digitale se prezintă în figura 2, unde sunt prezentate semnalele de la intrarea și ieșirea unui inversor. Semnificația acestor mărimi temporale este următoarea:

- t_r (rise time), timpul de creştere al semnalul de intrare, se măsoară între 10% și 90% din amplitudinea tensiunii pentru nivelul de "unu logic";
- t_f (fall time), timpul de descreştere al semnalul de intrare, se măsoară între 90% şi 10% din amplitudinea tensiunii pentru nivelul de "unu logic";
- t_{DHL} , t_{DLH} timpii de propagare pentru tranziția ieșirii din "1" în "0", respectiv din "0" în "1";
- t_{HL} , t_{LH} durata frontului căzător (respectiv crescător) al semnalului de ieşire;
- t_p timpul mediu de propagare definit prin relația: $t_p = 0.5 \times (t_{pHL} + t_{pHL})$.




Fig. 2. Definirea timpilor de propagare

Facem precizarea că $t_{pHL} \neq t_{pLH}$. Pentru anumite familii logice, în foile de catalog vom găsi aceleași valori pentru t_{pHL} și t_{pLH} . Aceasta nu înseamnă că $t_{pHL} = t_{pLH}$, datele de catalog fac referire la valorile maximale pentru timpii de propagare. Valorile limită pot fi egale, dar nu și cele efective de la nivelul fiecărei porți.

Pentru a se asigura condiții optime de procesare a semnalelor digitale se recomandă ca perioada T, a semnalului de intrare, să satisfacă relația:

$$T \ge (20 \div 50) \times t_P$$

Dacă relația de mai sus nu este satisfăcută, există riscul ca semnalul de intrare să nu se mai regăsească la ieşirea circuitului.

2.4. Etaje de ieșire specifice familiei TTL standard

Schema bloc, de principiu, a unei porți realizate în tehnologie TTL este prezentată în figura 3. Dacă schema electrică a blocurilor componente diferă de la o subfamilie la alta, rolul lor funcțional se păstrează în totalitate.

Trebuie să precizăm faptul că familia TTL, conține circuite electronice ce lucrează în regim de comutație. În acest regim particular de lucru, fiecare tranzistor se comportă ca un comutator comandat electronic. În orice moment de timp el se poate afla în una din următoarele stări: **blocat = contact deschis**, sau **saturat = contact închis**. Din ascet motiv, în figurile următoare, în schemele echivalente, tranzistoarele sunt înlocuite de comutatoare.




Fig.3. a) Schema bloc a unei porți realizată în tehnologie TTL; b) poartă NAND

Etajul de intrare este de regulă format dintr-un tranzistor multiemitor și are rolul de a realiza funcția logică. Acest etaj trebuie să fie proiectat astfel încât să nu necesite curenți mari de comandă și, în plus, să prezinte protecție la eventualele tensiuni negative ce pot fi aplicate intrărilor sale.

Etajul defazor are rolul de a genera două semnale în antifază ce sunt necesare pentru atacul etajului de ieșire.

Etajul de ieșire trebuie să asigure la ieșirea circuitului logic valori impuse de tensiune pentru fiecare stare logică.

Etajul final poate fi realizat în una din următoarele variante: în contratimp (etaj TOTEM POLE), cu ieșire în gol
(OPEN COLLECTOR) sau etaj THREE STATE (TRISTATE). Așadar, aceiași poartă logică, poate fi realizată din punct de vedere
tehnologic în trei variante distincte, funcție de etajul său final.

O serie de proprietăți ale porților logice sunt strâns legate de tipul etajului de ieşire. Din acest motiv, prezentăm pe scurt particularitătile fiecărui tip de etaj de iesire.

a) Etajul de ieşire în contratimp

Etajul de ieşire în contratimp, denumit și etaj TOTEM POLE, este etajul standard de ieșire al circuitelor logice realizate in tehnologie bipolară. Dacă în foile de catalog nu se fac referiri exprese la tipul etajului de ieșire, atunci, în mod implicit, acesta este de tip TOTEM POLE. În esență, un etaj în contratimp este format din două tranzistoare ce sunt conectate în serie între tensiunea de alimentare și masă (vezi fig. 4).

Schema simplificată a unui astfel de etaj, în care tranzistoarele au fost înlocuite prin comutatoare se prezintă în figura 4. a). Pe această figură se observă că ieşirea Y se află în unu logic, numai dacă avem simultan K4 închis şi K3 deschis. Similar, ieşirea se află în starea zero logic dacă avem în acelaşi timp K4 deschis şi K3 închis. Comanda de închidere/deschidere a comutatoarelor provine de la etajul defazor şi este concepută astfel încât cele două comutatoare să fie actionate în contratimp.




Fig. 4. Etajul de ieşire TOTEM POLE; a) schema electrică echivalentă; b) aspecte nedorite ce apar la conectarea în paralel a ieşirilor de tip TOTEM-POLE

Proprietățile (particularitățile) etajelor de ieșire în contratimp:

- Două sau mai multe ieşiri de acest tip nu pot fi conectate în paralel, deoarece apare o circulație de curent de valoare mare pentru cazul în care starea logică a ieşirilor este diferită. Această situație este prezentată în figura 4. b). Pentru aceste cazuri există riscul ca ambele circuitele sa se distrugă.
- O ieșire de acest tip nu trebuie niciodată conectată la masă, la Vcc, sau la oricare altă sursă de semnal deoarece există riscul distrugerii circuitului.
- De regulă, o ieșire de acest tip este utilizată pentru comanda altor intrări digitale. În cazuri extreme poate fi utilizată și pentru comanda unor sarcini rezistive dacă sunt corect alese.
- Asigură cu resurse interne nivelele de tensiune necesare pentru ambele stări logice;
- În regim staționar acest etaj prezintă un tranzistor blocat iar celălalt saturat.
- Impedanța de ieșire este de același ordin de mărime atât pentru "zero logic" (T3 saturat și T4 blocat), cât și pentru starea de "unu logic" (T3 blocat și T4 saturat).
- Tranzistoarele T3 și T4 se află simultan în conducție pentru un interval scurt de timp ce corespunde tranziției din "1" în "0" a ieșirii. Pe acest interval, curentul absorbit de circuit este mare și conexiunile de alimentare ale circuitului răspund preponderent inductiv, provocând o scădere a tensiunii de alimentare. Din acest motiv, lângă capsula circuitului integrat, între Vcc și masă, trebuie conectat un condensator de decuplare de cca. 10 nF;

b) Etajul final cu ieșire în gol (OPEN COLLECTOR)

Etajul final de tip "colector in gol", se obţine dintr-un etaj de ieşire în contratimp prin eliminarea repetorului pe emitor T4, rămâne tranzistorul T3 al cărui colector este conectat la ieşirea porții (vezi figura 5).

Acest etaj poate genera un bun "zero logic", prin saturarea tranzistorului T3, dar pentru "unu logic" va fi necesară, pe lângă blocarea lui T3, şi utilizarea unei rezistențe externe conectate spre Vcc. Aşadar, circuitul generează autoritar starea de "zero logic" și este doar permisiv pentru starea de "unu logic".

Valoarea rezistenței externe adăugată de către utilizator se calculează în funcție de condițiile concrete de lucru ale porții.




Fig. 5. Etajul de ieşire open collector; a) schema electrică echivalentă; b) simbolul si modul de conectare a rezistenței externe; c) efectul de AND cablat ce apare la conectarea în paralel a porților cu ieșire in gol pe o aceiași rezistență externă.

Proprietățile (particularitățile) ieșirilor de tip open collector:

- Funcționarea corectă a porții este posibilă doar în prezența rezistenței externe.
- Două sau mai multe ieşirile de acest tip pot fi conectate în paralel pe aceiaşi rezistenţă externă fără a exista riscul distrugerii circuitelor. Acest mod de lucru face ca nodul de conexiune să se comporte ca o poartă AND virtuală, denumită ŞI CABLAT, ale cărei intrări sunt chiar ieşirile porţilor concrete. Un exemplu de acest fel este prezentat în figura 5.c.
- O ieșire de acest tip poate fi utilizată pentru comanda unor sarcini ce operează la tensiuni de alimentare mai mari de 5V.
- Nivelul de "unu logic" este generat precar, prin intermediul rezistenței externe.
- Timpii de front pentru sarcini capacitive sunt inegali.
- Impedanțele de ieșire sunt net diferite pentru cele două stări logice.

c) Etajul de ieşire tristate

Ieşirea tristate prezintă, pe lângă cele două stări logice bine cunoscute LOW şi HIGH, o stare suplimentară denumită stare de înaltă impedanță, notată HiZ. Circuitele logice care prezintă această facilitate au o intrare suplimentară de comandă, denumită ENABLE, prin intermediul căreia se poate obține starea HiZ.

Starea HiZ înseamnă dezactivarea completă a ieşirii, lucru posibil prin blocarea simultană a celor două transistoare ale etajului final în contratimp.

În starea de înaltă impedanță tensiunea de ieșire are valoarea fixată de potențialul care există pe linia de magistrală la care este cuplată ieșirea porții (acest potențial este forțat pe magistrală de către o altă poartă). O structură de inversor tristate este prezentată în figura 6 b).




Fig. 6. Poarta cu ieșire tristate: a) schema electrică echivalentă; b) simbol, tabel de adevăr; c) exemplu de conectare în paralel a două inversoare cu ieșiri tristate

Proprietățile (particularitățile) etajelor de ieșire tristate:

- Permite conectarea în același punct a mai multor ieșiri, cu condiția ca numai una să fie validată (activată), la un moment dat, vezi figura 6.c.
- Asigură cu resurse proprii nivelele de tensiune pentru ambele stări logice.
- Circuitele prevăzute cu ieşiri tristate prezintă avantajul că se pot conecta ușor la magistralele de date sau adrese ale sistemelor cu microprocesoare.
- Oferă impedanțe mici la ieșire, și de același ordin de mărime, pentru ambele stări logice (ca la poarta TTL standard);
- Nu necesită rezistență externă ca în cazul etajelor open collector;
- In starea de înaltă impedanță, o ieșire tristate încarcă nesemnificativ circuitele cu care sunt cuplate la ieșire.

2.5. Factorul de încărcare

În foarte multe scheme apare nevoia ca ieşirea unui circuit logic să comande două sau mai multe intrări ale altor circuite logice. Analiza pur logică a circuitelor digitale nu impune nici o restricție în această privință. În practică trebuie impuse restrictii deoarece iesirea unui circuit are posibilități limitate de a genera sau prelua curenți.

Din figura 7 se observă că sensul de curgere al curenților depinde de starea logică transmisă pe linia de legătură. În plus, se remarcă faptul că, pe măsură ce crește numărul sarcinilor logice comandate de ieșirea unei porți, crește și valoarea curentului generat/preluat de către aceasta. Dacă numărul sarcinilor logice este prea mare, poarta logică nu v-a mai putea menține nivelele de tensiune acceptabile și informația logică se poate pierde.




Fig. 7. Circulația curenților funcție de starea logică și factorul de încărcare

Așadar, un circuit logic trebuie să poată genera/prelua la ieșire un curent mai mare sau egal cu suma curenților preluați/generați de toate porțile care sunt conectate la acea ieșire. În același timp el trebuie să asigure și nivelul garantat al tensiunii ce corespunde stării logice transmise.

De regulă, pentru stabilirea semnelor curenților se face apel la următoarea convenție: curentul care intră într-o bornă are semnul pozitiv, iar cel care iese dintr-o bornă are semnul negativ.

Semnificația curenților din figura 7 este următoarea:

- I_{IL} curentul de intrare în starea Low. Valoarea maximă a acestui curent este dependentă de familia logică din care provine circuitul (vezi tabelul 3).
- I_{IH} curentul de intrare în starea High. Valoarea maximă este dependentă de familia din care provine circuitul logic.
- I_{OL} curentul de ieșire în starea Low. Valoarea maximă este dependentă de familia din care provine circuitul logic.
- I_{OH} curentul de ieșire în starea High. Valoarea maximă este dependentă de familia din care provine circuitul logic.

	INTR	ARE	IEŞ	IRE
SERIA	nivel LOW	nivel HIGH	nivel LOW	nivel HIGH
	I _{IL} max [mA]	I _{IH} max [μA]	I _{OL} max [mA]	I _{OH} max [mA]
74 **	- 1,6	40	16	- 0,4
74 S **	- 2,0	50	20	- 1,0
74 LS **	- 0,36	20	8	- 0,4
74 AS **	- 2,0	20	4 / 8	- 0,4
74 ALS **	- 0,1	20	8	- 0,4

Tabelul 3. Valorile curenților de intrare/ieșire pentru diferite familii logice

Prin definiție *factorul de încărcare la ieșirii FO*, (fan-out, output loading factor, sortance), este un număr ce indică capacitatea ieșirii de a comanda în siguranță, (cu asigurarea unor nivele corecte de tensiune), intrările altor circuite din aceiași familie. Fan-out este, în general, diferit pentru cele două stări logice, el se poate calcula cu relațiile:

$$\begin{split} \text{FO}_{\text{LOW}} &= I_{\text{OL min}} \, / \, I_{\text{IL max}} \\ \text{FO}_{\text{HIGH}} &= I_{\text{OH min}} \, / \, I_{\text{IH max}} \\ \text{FO} &= \text{min} \, \left\{ \, \text{FO}_{\text{LOW}} \, , \, \text{FO}_{\text{HIGH}} \, \right\} \end{split}$$

Prin definiție *factorul de încărcare al intrării, FI*, (fan-in, input loading factor, facteur de charge) reprezintă numărul de unități de sarcină percepute la intrarea unui circuit digital. *FI* este dependent de complexitatea circuitului logic și poate avea valori mai mari decât 1. De exemplu, o ieșire TTL standard poate comanda 10 intrări cu FI=1 sau 5 intrări cu FI=2.

2.5. Caracteristica de transfer în tensiune a circuitelor logice / Teniunea de prag

Caracteristica de transfer în tensiune reprezintă dependența statică între tensiunea de intrare în poartă și tensiunea de ieșire, Vo=f (Vi). Această caracteristică prezintă o importanță deosebită deoarece oferă informații despre valorile efective ale unor mărimi ca: marginea de zgomot, nivelele limită ale tensiunii de intrare, lățimea benzii interzise, etc.

Pentru circuitele din aceiași familie logică, caracteristica de transfer în tensiune (CTT), este similară ca formă. Ea poate să difere puțin de la un circuit la altul numai prin valorile efective ale coordonatelor punctelor de frângere.

În mod curent, majoritatea circuitelor logice prezintă o caracteristică de transfer standard și numai o mică parte dintre ele prezintă o caracteristică specială de tip trigger Schmitt.

a) CTT standard

Pentru exemplificare, în figura 8 se prezintă CTT tipică pentru inversorul SN7404 (familia TTL standard). Analizând caracteristica, se observă că segmentele AB şi DE corespund benzilor permise ale tensiunilor de intrare pentru cele două stări logice, iar segmentele BC şi CD corespund benzii interzise. Dintr-un alt punct de vedere, dacă ne raportăm la un semnal dreptunghiular aplicat la intrare, segmentele AB şi DE corespund palierelor, iar BC în prelungire cu CD fronturilor.

Marginea de zgomot efectivă se determină observând că semnalul sumă (semnal util + zgomot), nu trebuie să depășească abscisa punctului C pentru "unu logic", respectiv D pentru "zero logic".

Nivelele de tensiune garantate pentru intrare (0,8V şi respectiv 2V), sunt, aşa după cum se vede în figură, mult în afara zonei interzise efective, în scopul de a reduce efectul variațiile de temperatură şi dispersia tehnologică în buna funcționare a porții. În practică zona interzisă este considerată acoperitor în intervalul 0,8V÷2V.

Tensiunea de prag reprezintă acea valoare a tensiuni de intrare care, dacă este depășită, poate duce la schimbarea stării logice a ieșirii.

Tensiunea de prag realizează separarea stărilor logice de la intrare pentru regimul dinamic.

Pe caracteristica de transfer, tensiunea de prag este situată la mijlocul segmentului CD. Dacă tensiunea de intrare este menținută în regiunea CD, există riscul de apariție a unor oscilații de frecvență relativ mare la ieșirea circuitului. Pentru a evita amorsarea acestor oscilații, trebuie ca durata de traversare a zonei interzise (segmentul CD), de către semnalul de intrare, să nu depășească 40÷50 ns. În consecință, se recomandă ca durata fronturilor de atac ale semnalului de intrare să fie sub 50 ns. Cu cât caracteristica de transfer va fi mai verticală, se vor putea utiliza fronturi de atac mai lungi.


Din cele prezentate mai sus, se poate trage concluzia că CTT standard prezintă două particularități importante:

are o singură tensiune de prag, indiferent dacă tensiunea de intrare evoluează în sens crescător sau în sens descrescător:

 în apropierea tensiunii de prag, panta CTT nu este perfect verticală, de aici necesitatea ca semnalele de atac ale acestor circuite să prezinte fronturi cu durata cât mai redusă.

b) CTT de tip trigger Schmitt

Circuitele cu caracteristică de tip trigger Schmitt au în plus față de cele cu caracteristică standard, un etaj de amplificare special plasat între circuitul de intrare și etajul defazor. Câștigul suplimentar datorat acestui etaj cu cuplaj în emitor, face ca zonele de tranziție să fie practic nule, caracteristica fiind verticală.






Fig. 9. Simbolul şi caracteristica de transfer pentru inversorul trigger Schmitt SN7414

Fig. 8. Caracteristica de transfer în tensiune (CTT), pentru inversorului TTL - standard

Pentru exemplificare, în figura 9 se prezintă o caracteristică de transfer de tip trigger Schmitt specifică unui inversor. Forma particulară a caracteristicii de tip trigger Schmitt face ca, la circuitele cu astfel de caracteristică, să apară următoarele proprietăti:

- semnalele de intrare **pot avea fronturi oricât de lente**, zona interzisă fiind foarte mică, traversare ei este posibilă fără amorsarea oscilațiilor;
- existenţa a două tensiuni de prag: V_{PS} prag valabil pentru sensul crescător al tensiunii de intrare şi V_{PJ} prag valabil pentru sensul descrescător al tensiunii de intrare;
- apariția histerezisului (drumuri diferite de parcurgere a caracteristicii de transfer în funcție de sensul de evoluție al tensiunii de intrare) are ca efect creșterea marginii reale de zgomot. Spre exemplu, pentru inversorul SN7414, tensiunea de intrare admisă pentru zero logic poate urca până la cca. 1,6V iar pentru unu logic, tensiunea de intrare poate coborî până la cca. 0,8V. Creșterea marginii de zgomot a fost obținută prin suprapunere în zona centrală a benzilor de tensiune asociate stărilor logice de la intrarea circuitului.

Facem precizarea că singura deosebire dintre circuitele 7404 și 7414 este dată de caracteristica de transfer. Din punct de vedere logic ele realizează aceiași funcție – negarea valorii logice de la intrare.

Din punct de vedere electric, între răspunsul celor două circuite nu apar diferențe semnificative dacă semnalul de intrare are fronturi cu durată redusă și nu este afectat de zgomot (condiții favorabile de lucru). Diferențe semnificative apar atunci când semnalul de intrare are fronturi lent variabile și/sau este afectat de zgomot. În astfel de condiții, răspunsul circuitului cu caracteristică trigger Schmitt est net mai bun. În desfășurarea lucrării se va pune în evidență acest aspect.



3. Desfășurarea lucrării

3.1. Verificarea nivelelor de tensiune

Cu ajutorul montajului din figura 10 se determină modificarea nivelelor de tensiune asociate stărilor logice pentru diverse încărcări ale porții de test. Determinările se fac pentru următoarele tipuri de circuite: 7404; 74LS04; 74HCT04. Pentru fiecare circuit în parte, rezultatele măsurătorilor se trec în tabele similare tabelului 3.1.

Modul de lucru:

- se trec comutatoarele K1 și K2 pe poziția a;
- se introduce în soclu unul din circuitele specificate mai sus;
- se încarcă progresiv ieșirea porții testate prin realizarea de combinații diverse ON/OFF ale comutatoarelor din pachetul SW;
- pentru fiecare factor de încărcare și pentru fiecare stare logică în parte, se măsoară cu osciloscopul tensiunile din punctele de test C și D, și se completează tabelul 4;
- la rubrica de observații se specifică dacă în punctele X1, X2, X4, X8, nivelele de tensiune asociate stărilor logice mai au sau nu valori acceptabile;

Întrebări:

- Ce se întâmplă cu tensiunea de ieșire pentru fiecare stare logică pe măsură ce crește factorul de încărcare ?
- Există cazuri în care o ieșire logică trebuie să comande un număr mai mare de sarcini logice decât FAN OUT. Cum se poate rezolva o astfel de situație?




Fig. 10. Montaj experimental pentru determinarea parametrilor porților logice

|--|

Număr de sarcini	Tensiunea de intrare		Tensiunea de ieşire		Observaţii
logice	V_{IL}	V_{IH}	V_{OL}	V _{OH}	Obsel Vaşlı
0					
1					
15					

3.2. Determinarea tensiunilor de prag

Cu ajutorul montajului din figura 10 se determină tensiunile de prag atât pentru sensul crescător, cât și pentru cel descrescător al tensiunii de intrare. Pentru această determinare, la intrarea porții de test se aplică o tensiune în dinte de fierăstrău.

Determinările se fac pentru următoarele tipuri de circuite: 7404, 7414, 74HCT04, 74HCT14.

Modul de lucru:

- se trece comutatorul K2 pe poziţia b;
- se încarcă ieșirea porții de test cu o singură sarcină logică;
- se introduce în soclu unul din circuitele specificate mai sus;
- se fac următoarele reglaje la osciloscop: se reglează atenuatorul pe poziția 1V/div pentru ambele canale; se reglează poziția de zero a ambelor trase astfel încât să se suprapună una peste alta (se are în vedere ca suprapunerea să se facă în dreptul unei gradații orizontale a ecranului gradat);
- pe canalul A al osciloscopului se aplică semnalul în dinte de fierăstrău (punctul C), iar pe canalul B semnalul de la ieșirea porții de test (punctul D);
- se vizualizează formele de undă și se determină punctele de intersecție ale celor două semnale acestea sunt chiar valorile reale ale tensiunilor de prag;
- se completează tabelul 5 iar pentru circuitele 7404 și 7414 se desenează și formele de undă;

Tahelul 5

				rabeiarb
Tipul circuitului	V_{OL}	V _{OH}	V_{TR+}	$V_{TR ext{-}}$
7404				
7414				
74HCT04				
74HCT14				

Întrebări:

 Cum explicați faptul că, deși circuitele 7414 și 74HCT14 sunt inversoare trigger Schmitt, valorile tensiunilor de prag sunt diferite? Dar pentru circuitele 7404 și 74HCT04?

3.3. Vizualizarea caracteristici de transfer

Pentru vizualizarea acestei caracteristici se utilizează schema de la punctul anterior cu deosebirea că osciloscopul este configurat în modul de lucru XY.

Se desenează caracteristica de transfer pentru circuite specificate la punctul anterior al lucrării.

Întrehări:

De ce nu apar pe osciloscop (sau sunt greu vizibile), ramurile verticale ale caracteristicilor de tip trigger Schmitt?

3.4. Studiul funcționării oscilatorului de relaxare

O aplicație foarte des întâlnită a porților cu caracteristică de tip trigger Schmitt o constituie oscilatorul de relaxare. Schema electrică a unui astfel de oscilator se poate identifica în figura 10. În componența oscilatorului intră poarta P1, rezistorul R și condensatorul selectat prin intermediul comutatorului K1.

Modul de lucru:

- pentru diverse valori ale condensatorului (selectabile prin intermediul comutatorului K1), se determină cu osciloscopul, frecventa semnalului generat;
- pentru o poziție convenabilă a comutatorului K1, se vizualizează și se desenează corelat în timp formele de undă din punctele A și B (vezi figura 10).

Întrebări:

- Analizând schema electrică din figura 10, se constată faptul că NAND-ul cu patru intrări lucrează în regim de inversor. Poate fi înlocuit acest NAND cu un inversor de tipul 7404? Dar cu unul de tip 7414? Motivaţi-vă răspunsul.
- Ce se întâmplă cu frecvența semnalului generat de oscilator dacă se mărește capacitatea condensatorului? Dar dacă valoarea condensatorului se mărește foarte mult?
- Poarta P2 (vezi fig. 10) este strict necesară pentru ca schema să oscileze?
- Poate fi utilizat acest oscilator pentru realizarea unui ceas electronic?
- Se modifică frecvenţa de oscilaţie dacă circuitul 7413 se înlocuieşte cu altul care are tensiunile de prag mult diferite?
 Motivaţi-vă răspunsul.

3.5. Efectul timpului de propagare - generarea de impulsuri din tranziția semnalului de intrare

a) Prin analiză logică, sau prin simulări pe calculator, se cere completarea tabelului de mai jos conform exemplului din linia 1.

Semnale de ieşire pentru cazul ideal Semnale de ieşire pentru cazul real Nr. Schema logică (tp=0)(tp≠0) crt 1 0 2 3 4 5 6 7 8 9 С 10 11 В 12

b) Se realizează pe macheta de test schema din linia 1 a tabelului 6, după care se vizualizează cu ajutorul osciloscopului cu două canale semnalele din punctele A, B şi C. Pentru a pune mai bine în evidență fenomenele, între A şi B se vor lega în serie 3 inversoare. Se determină lățimea impulsurilor de ieşire ce sunt datorate timpului de propagare. Se desenează corelat în timp cele trei semnale şi se compară cu cele determinate teoretic.

Întrebări:

- Precizați schemele din tabelul 6 care dau răspunsuri similare la ieșire.
- Cum se explică dependența lățimii impulsurilor de ieșire, în funcție de tranziția negativă sau pozitivă a semnalului de intrare (vezi experimentul de la subpunctul *b*)?

3.6. Efectul timpului de propagare - oscilatorului în inel

Se realizează pe macheta de test un oscilator în inel similar celui prezentat în figura 11.

- a) Pentru K2=a şi pentru fiecare poziție a comutatorului K1, se vizualizează cu ajutorul osciloscopului semnalul din punctul Q. Pentru situațiile în care în punctul Q apar oscilații se v-a determina frecvența acestora.
- b) Se repetă subpunctul anterior pentru situația K2=b.

Determinările se vor face pentru următoarele tipuri de circuite: 7404, 7414, 74LS04, 74F04 și 74ALS04.




Fig. 11: Montaj experimental pentru studiul oscilatorului în inel

Întrebări:

- Care este condiția de oscilație pentru cazul în care K1 este pe poziția a?
- Cum explicați faptul că schema încetează să mai oscileze dacă în buclă se introduce un număr par de inversoare?
- Cum se modifică frecvența de oscilație prin creșterea numărului de inversoare în bucla de reacție ?
- Cum explicaţi faptul că, pentru acelaşi număr de inversoare pe bucla de reacţie, frecvenţa de oscilaţie diferă destul de mult pentru circuite analizate?
- Cum explicați modificarea frecvenței de oscilație atunci când se introduce circuitul de integrare?
- Cum explicați faptul că schema încetează să mai oscileze dacă capacitatea din circuitul de integrare este prea mare?
- În situația K2 = b și K1= c, se mai poate introduce un integrator suplimentar corect calculat între P2 și P3 ? Ce se întâmplă în acest caz cu valoarea frecvenței semnalului generat ?
- Pentru ca schema să oscileze este nevoie absolută de integrator ?



A T E N Ţ I E ! Reguli de operare cu circuitele integrate digitale

Reguli privind alimentarea circuitelor integrate digitale

- ♦ Funcționarea circuitelor logice nu este posibilă fără conectarea acestora la o tensiune de alimentare corespunzătoare:
 - $5V \pm 0,25V$ pentru toate seriile TTL;
 - $5V \pm 0.5V$ pentru seria 74 HC ** , (CMOS);
 - 3 ÷ 15 V pentru seria CD 4000, (CMOS);
- ♦ Pentru menținerea constantă a tensiunii de alimentare, pe durata comutării ieşirii dintr-o stare in alta, este necesară utilizarea unui condensator de decuplare, plasat în imediata apropiere a circuitului integrat și conectat în paralel pe bornele de alimentare ale acestuia ;

Reguli referitoare la conectarea intrărilor circuitelor integrate digitale

- ♦ Intrările neutilizate ale circuitelor digitale nu trebuie lăsate neconectate deoarece sunt sensibile la zgomot și pot altera funcționarea corectă a circuitului;
- ♦ Intrările neutilizate se vor conecta la stări logice alese astfel încât să nu intervină în funcţionarea normală a circuitului. Spre exemplu, dacă se doreşte starea de "unu logic" aceasta se poate obţine în mai multe moduri:

- prin conectarea intrării la o sursă independentă de tensiune între 2,4 ÷ 3,5V;
- prin legare în paralel la intrări care îndeplinesc aceiași funcție logică metoda prezintă dezavantajul că încarcă inutil poarta care comandă;
 - prin conectarea la Vcc prin intermediul unei rezistențe de $1k\Omega$.

Starea de "zero logic" se obține prin conectarea directă la masă a intrării, pentru familia TTL, sau prin intermediul unei rezistențe pentru familia CMOS.

- ♦ Dacă totuși o intrare TTL este neconectată ("lăsată în aer"), aceasta va fi interpretată de circuit ca fiind în stare logică HIGH;
 - ♦ Intrările porților pot fi conectate în paralel;

Reguli referitoare la conectarea ieșirilor circuitelor integrate digitale

- ♦ De regulă, o ieșire digitală se conectează, după caz, la una sau mai multe intrări digitale;
- ♦ Este interzisă conectarea ieșirii unui circuit digital, chiar și pentru intervale scurte de timp, la masă, la tensiunea de alimentare, sau la oricare altă sursă de semnal;
 - ♦ Ieşirile nu pot fi conectate în paralel decât în cazul utilizării etajelor tristate sau open collector;
 - ♦ Dacă numărul de intrări este insuficient, mărirea acestuia se poate face prin:
 - cuplarea mai multor porți la intrarea alteia;
 - utilizarea unei porți expandoare;
 - utilizarea de funcții cablate utilizând porți open collector

Lucrarea nr. 2: Implementarea funcțiilor binare cu rețele de porți logice

1. Scopul lucrării

În această lucrare se face o prezentare sintetică a principalelor etape ce trebuie parcurse în procesul de implementare a funcțiilor binare cu ajutorul porților logice.

Prima parte a lucrării prezintă abordarea clasică (bazată pe utilizarea circuite integrate digitale de complexitate redusă) iar partea a doua prezintă abordarea modernă (bazată pe utilizarea de structuri logice reconfigurabile de tip CPLD sau FPGA). În strânsă legătură cu partea a doua a lucrării, se prezintă modul în care un circuit sau sistem digital poate fi implementat într-o strtuctură reconfigurabilă cu ajutorul mediului de dezvoltare ISE-WebPack, produs de firma Xilinx. Totodată sunt prezentate primele noțiuni despre limbajul VHDL, urmând ca acestea să fie aprofundate în lucrările viitoare.

2. Considerente teoretice

2. 1. Sinteza funcțiilor binare folosind rețele de porți logice - Metoda clasică

Realizarea practică a funcțiilor binare se poate face în mai multe moduri: folosind porți logice, folosind circuite de complexitate medie (multiplexoare sau demultiplexoare), folosind memorii ROM sau EEPROM, folosind structuri logice programabile (PAL, GAL CPLD sau chiar FPGA), etc.

În această secțiune a lucrării se prezintă implementarea bazată pe porți logice. Succesiunea și denumirea etapelor necesare în procesul de sinteză sunt prezentate în tabelul 1.

La rândul său, implementarea cu porți logice, poate avea mai multe variante:

- folosind *logică combinată* se permite utilizarea oricărui tip de poartă logică;
- folosind *logică de același tip* se permite utilizarea unui singur tip de poartă logică, fie NAND, fie NOR;

2.1.1. Logica combinată

Tabelul 1

Nr. etapă	Denumire etapă	Exemplu Exemplu			
1	Definirea foarte exactă a funcției logice ce trebuie realizate. Se pleacă de la descrierea în termeni naturali a funcționării circuitului.	Ce trebuie să facă circuitul ? Adună la numărul de intrare X, constanta zecimală 3. Așadar, funcția de transfer a CLC- ului este: Y= X + 3. Starea logică a intrărilor este interpretată ca fiind scrierea binară a numărului de intrare X, iar starea logică a ieșirilor se consideră a fi scrierea binară a numărului Y. Câte intrări și câte ieșiri are circuitul ? Din datele inițiale știm că are 3 intrări. Numărul de ieșiri trebuie deduse ținând seama de funcția realizată de circuit. Cel mai mare număr exprimat pe 3 biți este X=7, caz în care Y=7+3=10. Rezultă că circuitul trebuie să prezinte 4 ieșiri.			
2	Alegerea unei modalități de descriere a funcției logice. În principiu, se poate alege orice metodă de reprezentare cunoscută.	Pentru acest circuit, cea mai adecvată metodă de reprezentare este dată de tabelul de adevăr complet. X X_2 X_1 X_0 Y_3 Y_2 Y_1 Y_0 Y			
3	Alegerea modalității (sau a tehnologiei) de implementare.	Optăm pentru utilizarea porților logice deoarece scopul acestei lucrări constă în prezentarea acestei metode. În această etapă trebuie avute în vedere aspecte precum: - performanțele propuse (viteză de lucru, consum de energie, etc.); - costul circuitelor utilizate; - seria în care se va produce circuitul, etc.			
4	Simplificarea funcției logice. Această etapă nu este strict necesară pentru	Avem de implementat 4 funcţii binare ce depind de aceleaşi variabile de intrare. • Ieşirea y ₀ . Din analiza tabelului de adevăr se observă că avem $y_0 = \overline{x}_0$. Demonstrația acestei afirmații rămâne ca temă.			

toate modalitățile de implementare a funcțiilor logice.

Pentru implementarea cu porţi, această etapă este necesară deoarece reduce numărul de circuite necesare.

Proprietățile algebrei binare trebuie aplicate astfel încât să obține expresii finale cât mai simple. ◆ **Ieşirea** y₁. Folosind prima formă canonică obţinem:

$$y_1 = \begin{vmatrix} \overline{x}_2 \overline{x}_1 \overline{x}_0 \\ \overline{x}_2 x_1 x_0 \\ x_2 \overline{x}_1 \overline{x}_0 \\ x_2 x_1 x_0 \end{vmatrix} = \begin{vmatrix} \overline{x}_2 \begin{vmatrix} \overline{x}_1 \overline{x}_0 \\ x_1 x_0 \\ x_2 \begin{vmatrix} \overline{x}_1 \overline{x}_0 \\ x_1 x_0 \end{vmatrix} \end{vmatrix} = \begin{vmatrix} \overline{x}_2 \begin{vmatrix} \overline{x}_1 \overline{x}_0 \\ x_2 \end{vmatrix} x_1 x_0 \end{vmatrix} = \begin{vmatrix} \overline{x}_1 \overline{x}_0 \\ x_1 x_0 \end{vmatrix}$$

♦ **Ieșirea** y₂. Folosind prima formă canonică obținem:

$$y_{2} = \begin{vmatrix} \overline{X}_{2} \overline{X}_{1} X_{0} \\ \overline{X}_{2} X_{1} \overline{X}_{0} \\ \overline{X}_{2} X_{1} \overline{X}_{0} \end{vmatrix} = \begin{vmatrix} \overline{X}_{2} \begin{vmatrix} \overline{X}_{1} X_{0} \\ X_{1} \overline{X}_{0} \\ X_{1} X_{0} \end{vmatrix} = \begin{vmatrix} \overline{X}_{2} \begin{vmatrix} X_{0} \\ X_{1} \end{vmatrix} \\ X_{2} \overline{X}_{1} \overline{X}_{0} \end{vmatrix} = \begin{vmatrix} \overline{X}_{2} \overline{P} \\ X_{2} P \end{vmatrix}; \text{ unde } P = \overline{X}_{1} \overline{X}_{0}$$

◆ **Ieşirea** y₃. Folosind a prima formă canonică obţinem:

$$\mathbf{y}_{3} = \begin{vmatrix} \mathbf{x}_{2} \overline{\mathbf{x}}_{1} \mathbf{x}_{0} \\ \mathbf{x}_{2} \mathbf{x}_{1} \overline{\mathbf{x}}_{0} \\ \mathbf{x}_{2} \mathbf{x}_{1} \mathbf{x}_{0} \end{vmatrix} = \mathbf{x}_{2} \begin{vmatrix} \overline{\mathbf{x}}_{2} \\ \mathbf{x}_{1} \\ \mathbf{x}_{0} \end{vmatrix} = \mathbf{x}_{2} \begin{vmatrix} \mathbf{x}_{1} \\ \mathbf{x}_{0} \end{vmatrix}$$

Aplicând teoremele lui DeMorgan obţinem:

$$|y_3| = |x_2| \frac{|x_1|}{|x_0|} = |\overline{|x_2|} \frac{|\overline{x_2}|}{|x_0|} = |\overline{|\overline{x_2}|} \frac{|\overline{x_2}|}{|\overline{x_1}\overline{x_0}|} = |\overline{|\overline{x_2}|} \frac{|\overline{x_2}|}{|P|}$$


Observaţii:

- Funcția y1, se implementează cu o poartă sau exclusiv negat;
- Produsul P, apare în expresia a două funcții binare, el va fi calculat o singură dată și apoi folosit în sinteza ambelor funcții;

5 **Deducerea schemei** logice.

Atenție: Există o mulțime de scheme logice pentru același tabel de adevăr! Schema logică depinde foarte mult de modul în care s-au aplicat proprietățile algebrei binare în procesul de simplificare a expresiei algebrice.

Schema logică rezultă din relațiile obținute la punctul anterior.



Se observă că această implementare necesită 7 porți logice dar acestea se găsesc în 4 circuite integrate diferite.


6 Implementarea hardware.

În această etapă, după ce s-a stabilit familia de circuite logice, se identifică codurile circuitelor ce conţin porţile ce ne interesează, apoi se face alocarea pinilor.

După terminarea acestei etape avem toate datele necesare pentru a trece la realizarea sa practică. Alegem familia 74LS***.

Consultând un catalog de firmă găsim următoarele coduri:

- pentru inversoare: 74LS04;
- pentru poarta AND cu două intrări: 74LS08;
- pentru poarta SAU exclusiv negat: 74LS266;
- pentru poarta NOR cu două intrări: 74LS02;



Se observă că am avut nevoie de 4 circuite integrate însă gradul lor de utilizare este următorul: $\frac{1}{2}$ din 74LS04, $\frac{1}{2}$ din 74LS06, $\frac{1}{4}$ din 74LS08 și $\frac{1}{4}$ din 74LS02.

2.1.2. Logica de același tip

Așa după cum se știe, sistemele de operatori: (AND, NOT), (OR, NOT), (NOR), (NAND) sunt sisteme complete de operatori - ceea ce înseamnă că pot fi utilizate în descrierea oricărei funcţii binare. Interes practic mai mare prezintă ultimele două deoarece ne indică posibilitatea de a implementa orice funcţie logică cu ajutorul unui singur tip de poartă logică, fie NAND fie NOR.

Metoda grafică. Transpunerea unei scheme logice oarecare într-o logică de același tip se face, utilizând în mod convenabil, următoarele reguli:

- **R1:** La ieşirea unui etaj logic se poate introduce un cerculeţ de negare dacă, corespunzător, la intrarea nivelului logic următor se face acelaşi lucru (" dubla negare este adevăr").
- **R2:** Introducerea la o ieşire a unui cerculeţ de negare trebuie urmată de adăugarea unui inversor. Introducerea la o intrare a unui cerculeţ de negaţie trebuie precedată de negarea respectivei variabile de intrare.
- **R3:** Trecerea de la o poartă la alta se face conform echivalenţelor de mai jos (deduse din teoremele lui DeMorgan):



În funcție de schema logică inițială rezultatul transpunerii în logică de același tip ne poate conduce spre scheme mai simple sau, dimpotrivă, mai complicate decât schema inițială. Câteva transpuneri în logică de același tip sunt exemplificate în figura 1.




Fig. 1. Transpunerea unor scheme logice în logică de același tip

Pentru situațiile în care logica de același tip nu se impune în mod strict, aplicarea regulilor R1, R2, R3, pe porțiuni convenabile ale schemei, poate să determine reducerea necesarului de porți al schemei. De exemplu, aplicarea regulii R3 pentru funcția y2, are ca efect reducerea necesarul de porți de la 4 la 2 și, în plus, implementarea se face folosind două tipuri de porți față de trei cât era inițial. Această situație este prezentată în figura 2.





Fig. 2. Reducerea numărului de porți folosind echivalența dintre acestea

Metoda analitică. Această metodă presupune aplicarea repetată și în mod convenabil a teoremelor lui DeMorgan pentru o expresie inițială a funcției logice. Dacă se dorește implementarea în logică de tip NAND-NAND, se urmărește transformarea operațiilor de adunare în operații de înmulțire, iar dacă se dorește implementarea în logică de tip NOR-NOR, se urmărește transformarea operațiilor de înmulțire în operații de adunare.

În tabelul 2, se prezintă modul de trecere la logica de tip NAND-NAND a circuitului logic prezentat în tabelul 1.

Tabelul 2



2. 2. Sinteza funcțiilor binare folosind structuri logice programabile de tip CPLD

CPLD-urile sunt structuri logice programabile, mai corect spus reconfigurabile, care într-o singură capsulă înglobează o mulţime de resurse hardware digitale. Spre exemplu, circuitul din machetele de laborator, XC95108, conţine echivalentul a cca. 2000 de porti conventionale. Există însă structuri programabile mult mai complexe.

Realizarea de aplicații folosind astfel de circuite nu se mai face manual, fiecare firmă producătoare de circuite reconfigurabile asigură și un mediu software integrat care ușurează foarte mult dezvoltarea aplicațiilor. De regulă, aceste medii software acceptă mai multe modalități de descriere a funcționării circuitului (sistemului) logic. Cele mai întâlnite modalități de descriere sunt: folosirea de scheme logice; folosirea de fișiere VHDL; folosirea de diagrame de tranziție a stărilor; etc.

În desfășurarea acestei lucrări se folosește mediul de dezvoltare ISE - WebPack, produs de firma Xilinx, iar ca metode de descriere a funcționării circuitului folosim fie schemele logice, fie limbajul de descriere hardware VHDL.

2.2.1. Descrierea circuitelor combinaționale cu ajutorul editorului de scheme

Pentru a realiza o aplicație în mediul **ISE-WebPack** pe baza editorului de scheme, este necesar să parcurgem următoarele etape:

- Deschiderea unui nou proiect. Pentru aceasta este necesară parcurgerea următoarei secvențe de acțiuni: se alege File
 → New Project → în fereastra apărută se specifică numele proiectului (spre exemplu circuit_sumare), locul unde
 acesta va fi salvat și proprietățile proiectului → OK;
- Adăugarea unui fişier sursă conţinând schema logică (fişier de tip .sch). Din fereastra *Project Navigator* se alege *Project* → *New Source* → în fereastra apărută se alege *Schematic*, se specifică denumirea noului fişier (spre exemplu *abc*) → *Next* → *Finish*. După aceste comenzi, în fereastra *Source in Project* se va adăuga fişierul *abc.sch*, apoi, în mod automat se lansează în execuție editorul de scheme *Xilinx ECS*.
- **Desenarea schemei logice.** Deoarece modul de editare a schemei logice este similar oricărui editor de scheme electrice, nu vom insista asupra acestui aspect. În final trebuie avut grijă ca schema logică să fie salvată.
- Adăugarea fișierului de constrângeri (fișier de tip .ucf). Acest fișier este foarte important deoarece prin intrmediul sau sunt precizați pinii circuitului CPLD unde vor fi conectate intrările și ieșirile circuitului proiectat de noi. Pentru adăugarea acestui fișier se procedează astfel: din fereastra *Project Navigator* se alege *Project* → *New Source* → în fereastra apărută se alege *Implementation Constrain File*, se specifică denumirea noului fișier (spre exemplu *cons_sumator*) → *Next* → în fereastra apărută se alege fisierul sursă căruia i se asociază acest fișier de constrângeri (în cazul de față avem o singură sursă *abc.sch*) → *Next* → *Finish*. În urma acestor operații în fereastra surselor implicate în proiect (*Source in Project*) apare o nouă componentă *cons_sumator.ucf*.

Dacă se face dublu clic pe **abc.ucf** se lansează un utilitar care ne ajută să edităm fișierul de constrângeri. Din fereastra apărută se selectează tabul **Ports**. După această alegere, pe ecran apare lista porturilor de intrare și de ieșire ale sistemului digital proiectat de noi. Pentru fiecare port trebuie să specificăm pinul CPLD-ului unde dorim conectarea respectivului port, aceasta presupune completarea coloanei denumită **Location**. După completare se face o salvare a fișierului de constrângeri.

Deoarece fișierul de constrângeri este de tip text, există și posibilitatea editării manuale a acestui fișier prin următoarea secvență de comenzi: din fereastra *Source in Project* se alege fișierul ce descrie funcționarea circuitului proiectat de noi (în cazul de față *abc.sch*) \rightarrow din fereastra *Processes for Current Source* se face dublu clic pe opțiunea *Edit Constrains*. După aceste comenzi apare o fereastră în care se introduc constrângerile, cu respectarea sintaxei.

Trebuie avut grijă ca numărul pinului completat în coloana *Location* să corespundă cu schema hardware a machetei de laborator. Pentru acesta este absolut obligatoriu să consultați tabelul de conexiuni prezentat în anexe.

• **Împlementarea circuitului în CPLD.** După introducerea surselor în proiect (etapă denumită *Design Entry)*, urmează câteva etape ce se desfășoară în mod automat. Ultima etapă constă în generarea fișierelor de configurare a circuitului CPLD, etapă denumită inpropriu de generare a fișierelor de programare (*Generate Programming Files*).

Pentru generarea fisierului de configurare, în fereastra resurselor se alege fisierul principal (*abc.sch*) iar în fereastra proceselor disponibile pentru acest fisier se face dublu clic pe opțiunea *Configure Device (iMPACT)*.

În ferestrele următoare se aleg următoarele comenzi: $Configuare Devices \rightarrow Next \rightarrow Boundary Scan Mode \rightarrow Next \rightarrow Automatically connect to cable. <math>\rightarrow$ Finish \rightarrow OK \rightarrow se alege fișierul $abc.jed \rightarrow Open \rightarrow$ clic dreapta pe icoana circuitului XC95108 \rightarrow Program... \rightarrow se alege opțiunea Erase Before Programming \rightarrow OK. Dacă totul este în regulă, după câteva secunde va apare mesajul Programming Succeeded și se poate trece la verificarea funcționării circuitului.

2.2.2. Descrierea circuitelor combinaționale cu ajutorul limbajului VHDL

Limbajul VHDL a fost conceput în vederea simulării şi sintezei cât mai uşoare a unui circuit/sistem logic. La ora actuală, limbajul VHDL este considerat un limbaj suficient de puternic pentru descrierea unor sisteme digitale complexe dar şi suficient de uşor de asimilat pentru cei care sunt familiarizaţi cu un program de nivel înalt precum Pascal sau C.

Proiectarea și sintetizarea unui sistem digital în limbajul VHDL presupune deschiderea unui proiect în care sunt implicate mai multe categorii de fișiere sursă. Mediul ISE-WebPack are posibilitatea de a sintetiza scheme logice prornind de la fișiere sursă de tip VHDL. Modul de lucru este similar cu cel prezentat în secțiunea anterioară, cu singura deosebire că atunci când se introduce o nouă sursă în proiect, în loc de opțiunea *Schematic* se alege *VHDL Module*.

Descrierea unui circuit logic cu ajutorul VHDL presupune utilizarea unei entități *(entity)* la care trebuie asociată în mod obligatoriu cel puţin o arhitectură *(architecture)*.

Entitatea este folosită în principal pentru a specifica conexiunile exterioare, denumite porturi, prin specificarea numelui, a direcției datelor, a tipului de date vehiculate, etc.

Arhitectura este folosită pentru descrierea comportamantului intern al circuitului ce urmează a fi proiectat, cu alte cuvinte conține o descriere a funcționării circuitului sau schema logică a acestuia.

Înainte de a trece la prezentarea exemplelor facem precizarea că limbajul VHDL permite descrierea circuitelor logice în mai multe moduri:

- descriere structurală proiectantul impune schema logică iar sarcina mediului software este de a "amplasa" corect această schemă în resursele interne ale circuitului în care se dezvoltă aplicația;
- **descriere comportamentală** proiectantul face o descriere de nivel înalt a circuitului/sistemului urmând ca sinteza propriu-zisă a schemei logice să rămână în sarcina mediului software.
- **metode combinate** proiectantul poate să opteze pentru descriere structurală pentru anumite blocuri funcționale și descriere comportamentală pentru altele.

O sursă VHDL este un fișier text în care, în secțiunea de descriere a funcționării circuitului (în arhitectură), găsim o listă formată din **declarații concurente** și **declarații secvențiale**. Ajunși aici trebuie să precizăm că ceea ce în programare se cheamă *instrucțiune*, în descrierea hardware a circuitelor poarte denumirea de *declarație* (statement). Aceasta nu este singura diferență între programare și descrierea hardware, deosebirile de substanță, după cum vom vedea imediat, sunt date de modul în care sunt executate cele două tipuri de declarații.

Toate declarațiile concurente sunt execuate simultan. Aceast lucru se explică prin faptul că, în urma sintezei, fiecare declarație concurentă este implementată de un circuit hardware separat (implementare paralelă). Din acest motiv ordinea în care aceste declarații apar în listingul arhitecturi nu are nici o importanță.

Declarațiile secvențiale trebuie executate una după alta, într-o ordine bine stabilită, și numai după ce anumite condiții de declanșare au fost îndeplinite. În limbajul VHDL, pentru a separa cele două tipuri de declarații se folosește noțiunea de proces (*process*). În interiorul unui proces sunt incluse numai operațiile secvențiale ce trebuiesc executate atunci când anumite condiții de declanșare sunt îndeplinite. Condițiile de declanșare a procesului, altfel spus de declanșare a unei serii de acțiuni cu succesiune precisă, sunt specificate într-o așa zisă listă de sensivitate a procesului. Așadar, în interiorul procesului, ordinea declarațiilor este foarte importantă, ea indică succesiunea în care operațiile se execută.

Din punct de vedere al execuţiei, fiecare proces are acelaşi statut cu o declaraţie concurentă, cu alte cuvinte, toate procesele şi toate declaraţiile concurente se execută în acelaşi timp, deci sunt implementate în hardware prin scheme distincte.

În final precizăm că, în mod curent, procesele sunt folosite pentru implementarea circuitelor secvențiale și uneori pentru circuite combinaționale iar declarațiile concurente doar pentru circuite combinaționale.

Modul de utilizare al celor două tipuri de declarații precum și multitudinea de posibilități puse la dispoziție de limbajul VHDL se poate urmări în exemplele ce urmează, exemple ce au ca scop implementarea unei funcții binare de trei variabile având tabelul de adevăr prezentat în tabelul 3.

Tabelul 3

С	b	a	yout
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	1
1	1	1	0

♦ Exemplul 1: Descrierea funcței logice yout pornind de la tabelul de adevăr

Observaţii	Codul VHDL
Secțiune dedicată includerii de biblioteci	library IEEE;
	use IEEE.std_logic_1164.all;
Secțiune dedicată descrierii entității.	
Aici se declară intrările și ieșirile circuitului precum și tipul de date	entity clc1 is
vehiculate prin acestea.	<pre>port (a, b, c : in std_logic;</pre>
În cazul de față:	<pre>yout : out std_logic);</pre>
- numele entității este: <i>clc1</i>	end clc1;
-avem 3 intrări notate a, b, c și o ieșire notată yout ;	
- toate intrările și ieșirile sunt de tip <i>std_logic</i> , deci pot avea	
următoarele stări: H, L, X, HiZ	
Secțiune dedicată descrierii arhitecturii.	architecture arh_1 of clc1 is
Aici se precizează efectiv schema sau funcționarea entității	begin
declarate anterior.	o singura declaratie concurenta
În cazul de față:	yout <= ((not c) and (not b) and a) or
-numele arhitecturii este: arh_1 ;	(c and (not b) and (not a)) or
- asocierea arhitecturii se face cu entitatea <i>clc1</i> ;	(c and b and (not a));
- expresia algebrică a funcției logice este:	end arh_1;
$yout = \overline{c}\overline{b}a + c\overline{b}\overline{a} + cb\overline{a}$	

Exemplul 2: O altă modalitate de descriere a funcței logice yout

Observaţii	Codul VHDL
Secțiune dedicată includerii de librării	library IEEE;
•	use IEEE.std_logic_1164.all;
Secțiune dedicată descrierii entității.	entity clc1 is
	<pre>port (a, b, c : in std_logic;</pre>
(Secțiune identică cu cea din exemplul anterior).	yout : out std_logic);
	end clc1;
Secțiune dedicată descrierii arhitecturii.	architecture arh_2 of clc1 is
În această secțiune apar câteva modificări:	<pre>signal s1, s2, s3 : std_logic;</pre>
- numele arhitecturii este: arh_2 ;	begin
- sunt declarate 3 semnale: s1, s2, s3	mai multe declaratii concurente
- sunt folosite 4 declarații concurente;	$s1 \le ($ not $c)$ and (not $b)$ and a ;
Semnalul din limbajul VHDL are ca echivalent fizic un fir de	$s2 \le c$ and (not b) and (not a);
legătură. Semnalele trebuie declarate între architecture și begin.	$s3 \le c$ and b and (not a);
Starea logică a ieșirii yout este reactualizată de fiecare data când	yout <= s1 or s2 or s3;
apare o modificare la oricare din semnalele s1 , s2 , s3 .	end arh_2;
Semnalele declarate într-o arhitectură sunt recunoscute numai în	
interiorul acesteia.	

Exemplul 3: Utilizarea unui proces pentru descrierea funcției yout

Observaţii	Codul VHDL
Secţiune dedicată includerii de librării	library IEEE;
	<pre>use IEEE.std_logic_1164.all;</pre>
Secțiune dedicată descrierii entității.	entity clc1 is
	<pre>port(a, b, c : in std_logic;</pre>
(Secţiune identică cu cea din exemplul anterior).	<pre>yout : out std_logic);</pre>
	end clc1;
Secțiune dedicată descrierii arhitecturii.	architecture arh_3 of clc1 is
- În descriere se folosește un singur proces denumit p1 .	begin
Atribuirea unui nume pentru proces este opțională.	p1 : process (a, b, c)
- Activarea procesului (altfel spus, lansarea în execuție) se face	begin
pentru orice eveniment apărut pe intrările a, b, c .	yout <= '0';
- Se recomandă ca în proces să existe declarații pentru ambele	if ((c='0') and (b='0') and (a='1')) then
valori logice ale ieşirii.	yout <= '1';
- Declarațiile de tip <i>if – then</i> nu pot fi folosite decât în	end if;
interiorul unui proces.	if ((c='1') and (b='0') and (a='0')) then
- În lista de sensivități a procesului trebuie incluse toate	yout <= '1';
semnalele ce apar în partea dreaptă a declarațiilor din	end if;
interiorul procesului.	if ((c='1') and (b='1') and (a='0')) then
- Este necesar ca rezultatul evaluării condiției de test din	yout <= '1';
paranteza lui <i>if</i> să fie TRUE sau FALSE, de aceia se folosește	end if;
<i>c='0'and b='1'</i> și nu <i>not c and b</i> .	end process p1;
B	end arh_3;
Descrierea arhitecturii - variantă alternativă.	architecture arh_3_bis of clc1 is
O altă posibilitate de descriere a arhitecturii funcției binare yout se	begin

```
bazează pe utilizarea unei declarați de tip if - then - else.
                                                                        p2 : process (a, b, c)
                                                                        begin
                                                                         if (
                                                                               (( c='0') and ( b='0') and (a='1')) or
                                                                              (( c='1') and ( b='0') and (a='0')) or
                                                                              (( c='1') and ( b='1') and (a='0'))
                                                                          ) then
                                                                               yout <= '1';
                                                                        else
                                                                               yout <= '0' :
                                                                        end if:
                                                                        end process p2;
                                                                        end arh 3 bis;
```

Exemplul 4: Utilizarea declarației de tip when - else pentru descrierea funcției logice yout

Observații	Codul VHDL
Secţiune dedicată includerii de librării	library IEEE;
	<pre>use IEEE.std_logic_1164.all;</pre>
Secţiune dedicată descrierii entităţii.	entity clc1 is
	<pre>port (a, b, c : in std_logic;</pre>
(Secţiune identică cu cea din exemplul anterior).	<pre>yout : out std_logic);</pre>
	end clc1;
Secţiune dedicată descrierii arhitecturii.	architecture my_clc4 of clc1 is
- numele arhitecturii este: my_clc4 ;	begin
- utilizarea declarației when-else trebuie făcută astfel încât să	yout <= '1' when (
apară ambele valori logice ale ieşirii;	(c='0' and b='0' and c='1') or
- Este necesar ca rezultatul evaluării condiției de test din	(c='1' and b='0' and c='0') or
paranteza lui <i>when</i> să fie TRUE sau FALSE, de aceia se	(c='1' and b='1' and c='0'))
foloseşte <i>c='0'and b='1'</i> şi nu <i>not c and b</i> .	else '0' ;
	end my_clc4;

Exemplul 5: Utilizarea vectorilor în descrierea funcției logice yout

În limbajul VHDL, prin declarația *vector* se introduc magistralele, fie de intrare fie de ieșire. Spre exemplu, prin declarația d_out : out std_logic_vector (3 downto 0); se descrie o magistrală de ieșire de 4 biți în care d_out(3) este cel mai semnificativ bit. După cum se va vedea în acest exemplu, utilizarea vectorilor simpifică destul de mult descrierea circuitelor digitale.

```
Există mai multe modalități de atribuire a stării logice a unei magistrale de date:

d_out <=" 1100 "; -- atribuirea tuturor biţilor dii
d_out (3) <= ` 1 '; -- atribuirea unui singur bit c
                                                                                       -- atribuirea tuturor biţilor din magistrală
-- atribuirea unui singur bit din magistrală (bitul D3)
                 d_out(2 downto 1) <=" 1100 ";
                                                                                        -- atribuirea unei porțiuni din magistrală (biții D2 și D1)
```

Pentru utlizarea vectorilor în implementarea funcției binare yout este necesar să redenumim intrările circuitului combinațional astfel încât acestea să aparțină unei magistrale de intrare de 3 biți.

Codul VHDL
library IEEE;
use IEEE.std_logic_1164.all;
entity clc1 is
port (
<pre>d_in:in std_logic_vector(2 downto 0);</pre>
<pre>yout : out std_logic);</pre>
end clc1;
architecture my_clc5 of clc1 is
begin
yout <= '1' when (
(d_in = "001") or (d_in = "100") or
(d_in = "100"))
else '0' ;
end my_clc5;
architecture my_clc5_bis of clc1 is
begin
p3: process (d_in)
begin
yout <= '0';
if ((d_in = "001") or (d_in = "100") or (d_in = "100"))
then
yout <= '1'; else
vout <= '0' ;
yout <= 0 , end if:

end process p3;
<pre>end my_clc5_bis;</pre>

♦ Exemplul 6: Descrierea comportamentală a unui circuit logic.

Una dintre cele mai puternice facilități oferite de VHDL o constituie descrierea comportamantală a unui circuit logic. Această facilitate permite proiectantului să dezvolte sisteme logice foarte complexe fără a fi preocupat de schema logică detaliată, ci doar de descrierea comportamentală de nivel înalt a respectivului circuit.

Spre exemplu, un circuit de adunare a două numere reprezentate pe 3 biți fiecare, se poate descrie printr-o singură declarație de forma z <= x + y. Sarcina sintetizării scheme logice a respectivului sumator cade în sarcina mediului software în care se dezvoltă aplicația.

Observaţii	Codul VHDL
Secțiune dedicată includerii de librării	Exemplu de CLC descris comportamental
	library IEEE;
	<pre>use IEEE.std_logic_1164.all;</pre>
	<pre>use IEEE.std_logic_unsigned.all;</pre>
	<pre>use IEEE.std_logic_arith.all;</pre>
Secțiune dedicată descrierii entității.	
În cazul de faţă:	entity sum is
-nume entitate este: sum	port(
- avem 2 magistrale de intrare de câte 3 biţi;	<pre>x,y:in std_logic_vector(2 downto 0);</pre>
-o ieşire z pe 5 biţi ;	<pre>z:out std_logic_vector(4 downto 0));</pre>
- toate intrările și ieșirile sunt de tip <i>std_logic</i> .	end sum;
Secțiune dedicată descrierii arhitecturii.	architecture arh_sum of sum is
	begin
	z < = x + yi
	<pre>end arh_sum;</pre>




3. Desfășurarea lucrării

3.1. Implementarea funcțiilor logice folosind rețele de porți (Metoda clasică)

- A. Pentru circuitul logic cu o intrare și o ieșire având tabelul de adevăr prezentat în tabelul 3 se cere:
 - implementarea funcției yout folosind forma canonică disjunctivă și un număr cât mai redus de porți;
 - implementarea funcției yout folosind forma canonică conjunctivă și un număr cât mai redus de porți;
 - implementarea funcției **yout** folosind doar porți NAND;
 - implementarea funcției **yout** folosind doar porți NOR;
- **B.** Pentru circuitul logic cu 3 intrări și 4 ieșiri ce realizează funcția Y=X+3 (vezi tabelul 1 din această lucrare) se cere:
 - implementarea funcțiilor logice folosind cealaltă formă canonică;
 - implementarea funcțiilor logice folosind doar porți NAND cu două intrări (vezi tabelul 2);
 - implementarea funcțiilor logice folosind doar porți NOR;

3.2. Utilizarea ISE WebPack pentru descrierea aplicațiilor sub formă de scheme logice

- A. Implementarea şi verificarea pe macheta de laborator cu CPLD a schemei logice din tabelul 1.
- **B.** Implementarea şi verificarea pe macheta de laborator cu CPLD a schemei logice din tabelul 2.
- C. Implementarea şi verificarea pe macheta de laborator cu CPLD a schemei logice din figura 3.



Mod de lucru: -vezi secțiunea 4 (Indicații privind modul de lucru).

3.3. Implementarea CLC-urilor folosind limbajul VHDL

Partea I: Descrierea structurală (pornind de la o schemă logică impusă)

- A. Pentru schema logică din tabelul 1 se cere:
 - O descriere în limbaj VHDL folosind modul de lucru din exemplu 1.
 - O descriere în limbaj VHDL folosind modul de lucru din exemplu 2.

Pentru fiecare caz în parte realizați o implementare pe macheta de laborator cu CPLD și verificați dacă circuitul implementat funcționează corect.

- B. Pentru schema logică din tabelul 2 se cere:
 - O descriere în limbaj VHDL folosind modul de lucru din exemplu 1.
 - O descriere în limbaj VHDL folosind modul de lucru din exemplu 2.

Pentru fiecare caz în parte realizați o implementare pe macheta de laborator cu CPLD și verificați dacă circuitul implementat funcționează corect.

Mod de lucru: -vezi secțiunea 4 (Indicații privind modul de lucru).

Partea a II-a: Descrierea structurală (pornind de la tabelul de adevăr)

- C. Pornind de la tabelul de adevăr al clc-ului din tabelul 1, se cere:
 - O descriere în limbaj VHDL folosind modul de lucru din exemplu 3.
 - O descriere în limbaj VHDL folosind modul de lucru din exemplu 4.
 - O descriere în limbaj VHDL folosind modul de lucru din exemplu 5.

Pentru fiecare caz în parte realizați o implementare pe macheta de laborator cu CPLD și verificați dacă circuitul implementat funcționează corect.

- **D.** Pentru un circuit logic combinațional cu 5 intrări și o ieșire, ce realizează funcția de vot majoritar (ieșirea este în "1", atunci când la întrări predomină valoarea logică "1") se cere:
 - tabelul de adevăr redus;
 - programul VHDL folosind modul de lucru din exemplul 1;
 - verificarea programului pe macheta de laborator;

Mod de lucru: -vezi secțiunea 4 (Indicații privind modul de lucru).

Partea a III-a: Descrierea comportamentală

- **E.** Folosind descrierea comportamentală (similară exemplului 6), se cere descrierea şi verificarea pe macheta de laborator a unui circuit de sumare a două numere exprimate pe 4 biți.
- **F.** Folosind descrierea comportamentală (similară exemplului 6), se cere descrierea și verificarea pe macheta de laborator a unui circuit de comparare a două numere exprimate pe 4 biți.

Mod de lucru: -vezi secțiunea 4 (Indicații privind modul de lucru).

4. Indicații privind modul de lucru

Pentru fiecare aplicație este necesară deschiderea unui nou proiect după metodologia prezentată în secțiunea 2.2.2. a prezentei lucrări de laborator.

Toate aplicațiile din această lucrare necesită doar un singur fișier sursă (fie schemă logică, fie sursă VHDL) și un singur fișier de constrângeri .

Referitor la conectarea intrărilor și a ieșirilor din circuit facem următoarele precizări:

- Variabilele de intrare se vor conecta la switch-urile (comutatoare cu două poziții) de pe macheta de laborator. În acest mod, trecerea comutatorului de pe o poziție pe alata echivalează cu schimbarea stării logice a variabilei de intrare. Seschiderea.,
 Variabilile de ieşire se vor conecata la LED-urile de pe macheta de laborator. În
- Variabilile de ieşire se vor conecata la LED-urile de pe macheta de laborator. În acest mod, în momentul în care o variabilă de ieşire este în unu logic, LED-ul asociat luminează.
- În cazul aplicaţiilor de sumatoare sau comparatoare binare, fiecare număr de intrare respectiv ieşire va fi reperezentat printr-un vector. Un vector de intrare trebuie conectat la un pachet de switch-uri (un număr corespunzător de switch-uri ce sunt amplasate unul lângă altul) iar vectorul de ieşire va fi reprezentat pe un pachet de LED-uri.

NET "x<1>"	LOC = "P40"; LOC = "P43";	,
NET "y<1>"	LOC = "P54"; LOC = "P52"; LOC = "P50";	,
	LOC = "P75"; LOC = "P71";	

NET "x<0>" LOC = "P37";

NET "z<2>" LOC = "P67"; NET "z<3>" LOC = "P65"; NET "z<4>" LOC = "P62";

Fişierul de constrângeri pentru exemplul 6 este prezentat alăturat. Pentru introducerea numărului x s-au folosit primele trei comutatoare (SW1, SW2,SW3), iar pentru y s-au folosit ultimele trei comutatoare (SW6, SW7, SW8). Afișarea rezultatzlui se face pe primele 5 LED-uri (LD1 \div LD5).



Lucrarea nr. 3: Implementarea functiilor binare folosind DCD/DMUX

1. Scopul lucrării

În prima parte a lucrării, după o scurtă prezentare teoretică referitoare la structura interna și la funcționarea circuitelor decodificatoare (DCD) respectiv demultiplexoare (DMUX), se prezintă o metodă de utilizare a acestor circuite în implementarea functiilor binare.

În partea a doua se arată modul în care aceste circuite pot fi descrise in limbaj VHDL în vederea implementării lor în structuri de tip CPLD sau FPGA.

2. Considerente teoretice

O posibilă clasificare a circuitelor integrate digitale, din punctul de vedere al gradului de integrare, este prezentată în tabelul 1.

Tabelul 1

Gradul de integrare	Numărul de porţi	Circuite combinaţionale (CLC)	Circuite secvenţiale
MIC SSI (Small Scale Integration)	≤12	- porți logice elementare;	- bistabili; - latch-uri;
MEDIU MSI (Medium Scale Integration)	12 ÷ 100	 codificatoare , decodificatoare; multiplexoare , demultiplexoare; sumatoare; comparatoare; 	- registre; - numărătoare;
MARE LSI (Large Scale Integration)	>100	- memorii fixe (ROM); - matrici logice programabile (PLA, PLD);	- registre mari; - memorii RAM;
FOARTE MARE VLSI (Very Large Scale Integration)	>1000	structuri programabile de tip CPLD;structuri programabile de tip FPGA;	- memorii RAM;

În proiectarea sistemelor digitale moderne, datorită apariției circuitelor realizate în tehnologie VLSI, tot mai des se pune problema realizări de sisteme pe un singur chip (System on Chip - SoC). În acest context, studierea circuitelor combinaționale de complexitate medie pare nejustificată. Această părere este greșită deoarece toate circuitele de complexitate medie se regăsesc ca părți integrante, sau ca blocuri funcționale, în structura circuitelor VLSI. Așadar, cunoașterea foarte exactă a tuturor facilităților oferite de aceste circuite, ne permite fie înțelegerea funcționării unui sistem complex realizat în tehnologie VLSI, fie proiectarea eficientă a unui astfel de sistem.

2. 1. Decodificatorul (DCD)

Decodificatorul este un circuit combinațional prevăzut cu n intrări (denumite cel mai adesea **intrări de selecție**) și $\mathbf{2}^{n}$ ieșiri. Circuitul are proprietatea de a **recunoaște o combinație binară** aplicată pe intrările de selecție **prin activarea unei singure ieșiri.**

Numărul combinațiilor binare distincte (altfel spus, numărul de coduri) ce pot fi recunoscute de către un DCD este dependent de numărul intrărilor de selecție, iar numărul combinațiilor ce sunt semnalizate depinde de numărul de ieşiri disponibile.

În figura 1 se prezintă simbolul, schema logică de principiu și tabelul de adevăr pentru un decodor cu 8 ieșiri active pe zero logic. Așadar, recunoașterea unui cod se face prin trecerea în zero logic a unei singure ieșiri (cea asociată codului respectiv) iar restul ieșirilor se mențin în starea lor inactivă (în cazul de față unu logic). Facem precizarea că există și circuite DCD care au ieșirile active pe unu logic, schema lor internă fiind similară celei din figura 1.

Pentru a face distincție între intrările/ieșirile active pe unu și cele active pe zero, prin convenție internațională, intrările/ieșirile active pe zero sunt însoțite de un cerculeț în schema logică iar denumirea intrărilor/ieșirilor este însoțită de o bară similară celei de negație (\overline{y}_{Out}).

Printre circuitele uzuale disponibile pe piață putem enumera:

- decodoare BCD/zecimal: 7442, 7445, 74141, 74145, aceste circuite prezintă patru intrări de selecție și numai 10 ieșiri (active în "zero logic") din cele 16 posibile;
- decodoare BCD/7segmente: 7446, 7447 circuite utilizate pentru comanda afișajelor numerice;

2. 2. Demultiplexorul (DMUX)

Acest circuit poate fi privit ca un DCD prevăzut cu o intrare suplimentară de validarea a funcționării circuitului. În consecintă un DMUX prezintă: *n* intrări de selectie, o intrare de validare si **2**ⁿ iesiri.

Intrarea de validare, denumită de regulă *Enable*, controlează funcționarea DMUX. Pentru cazul unui DMUX cu intrarea de validarea activă pe zero logic, așa cum este cazul celui prezentat în figura 2, putem avea următoarele situații:

dacă intrarea de validare este activată, $\overline{E} = 0$, funcționarea demultiplexorului este identică cu a unui DCD (în funcție de codul aplicat pe intrările de selecție se activează doar o singură ieșire);

22

dacă intrarea de validare este neactivată, $\overline{E}=1$, toate ieșirile sunt forțate în starea lor inactivă, indiferent de codul binar aplicat pe intrările de selecție.

La o primă vedere, se poate spune că DMUX este un DCD mai flexibil deoarece prin intermediul intrări de validare se poate controla momentele de timp în care DMUX are voie să funcționeze.

Principala funcție a unui DMUX este aceia de a distribui informația digitală prezentă pe intrarea de validare \overline{E} , spre una din liniile de ieșire. Este evident că selectarea liniei de ieșire se face prin intermediul intrărilor de selecție. **Deci, din punct de vedere funcțional, un DMUX poate fi asemănat cu un comutator rotativ.**

Pentru a demonstra această ultimă proprietate a unui DMUX, ce nu este evidentă la prima vedere, să considerăm că pe intrările de selecție ale circuitului din figura 2, aplicăm combinația binară BA=01, ceea ce înseamnă că ieșirea aleasă este $\overline{1}$. În funcție de stare logică a intrării \overline{E} pot exista două situații:

- dacă $\overline{E}=0$, circuitul DMUX lucrează ca un DCD şi, datorită codului aplicat intrărilor de selecție, se activează ieşirea $\overline{1}$ (trece în starea "0") în timp ce restul ieșirilor rămân inactive (starea logică "1");
 - dacă $\overline{E} = 1$, DMUX nu este validat, deci toate ieşirile sunt forțate în starea inactivă (starea logică "1").

Din analiza celor două situații se observă că starea logică a ieșirii selectate, în cazul de față $\overline{1}$, este identică cu starea logică a intrării de validare \overline{E} . Cu alte cuvinte putem afirma că informația digitală prezentă pe intrarea \overline{E} este transmisă (direcționată) spre o ieșire indicată de codul aplicat intrărilor de selecție.




Fig.1. Schema logică, tabelul de adevăr și simbolul unui decodificator cu 8 ieșiri active pe zero logic




Fig.2. Schema logică, simbolul și tabelul de adevăr pentru DMUX 1:4 de tip 74LS139

2.3. Exemple de DCD/DMUX realizate în structuri integrate

În această secțiune sunt prezentate câteva circuite uyuale realizate în structuri integrate.

Observații	Simbol
Circuitul 74LS138 - circuitul prezintă: - 8 ieşiri de date active pe zero logic; - 3 intrări de validare (două active pe zero logic iar a treia pe unu logic); - pentru acest circuit activarea unei ieşiri se poate face numai dacă simultan sunt	74LS138 6 G1 F1 G2A F1 G2B F2 F3
 îndeplinite condițiile: G1A=1, G2A = 0 şi G2B = 0; la intrarea A trebuie aplicat cel mai puțin semnificativ bit din codul de selecție; o altă posibilitate de notare a intrărilor de selecție este următoarea: A0=A, A1=B, A2=C; 	$ \begin{array}{c ccccc} & 1 & A & & \overline{Y4} & \overline{011} \\ & 2 & B & & \overline{Y5} & 010 \\ & 3 & C & & \overline{Y7} & 07 \end{array} $
Circuitul 74LS139 (2 x DMUX 1:4) - circuitul integrat conține 2 circuite DMUX 1:4 cu ieșiri active pe zero logic; - cele 2 circuite DMUX sunt complet separate; - pentru primul circuit DMUX avem: - 1G intrarea de validare/intrarea de date, activă pe zero logic; - 1B, 1A intrările de selecție; - 1Y0, 1Y1, 1Y2, 1Y3 ieșirile de date ale demultiplexorului, active pe zero logic; - pentru al doilea circuit DMUX avem: - 2G intrarea de validare/intrarea de date, activă pe zero logic; - 2B, 2A intrările de selecție; - 2Y0, 2Y1, 2Y2, 2Y3 ieșirile de date ale demultiplexorului, active pe zero logic;	$ \begin{array}{c ccccccccccccccccccccccccccccccccccc$
Circuitul 74LS442 (decodificator zecimal) - circuitul prezintă 4 intrări de selecţie (A pentru cel mai puţin semnificativ bit iar D pentru cel mai semnificativ bit al codului de selecţie); - din punct de vedere teoretic, cu 4 intrări de selecţie avem posibilitatea de a comanda 16 ieşiri; - din punct de vedere practic, în circuitul 7442, sunt implementate doar primele 10 ieşiri; - pentru coduri de selecţie mai mari de 1001, toate ieşirile sunt în starea lor inactivă (zero logic);	74LS42 \[\begin{array}{c ccccccccccccccccccccccccccccccccccc

2. 4. Utilizarea DCD în implementarea funcțiilor binare

Analizând schema logică a unui decodificator se observă că aceasta este organizată pe două nivele:

- un nivel de inversoare pentru calcului complementelor variabilelor de intrare;
- un nivel de NAND-uri (dacă ieșirile decodificatorului sunt active pe zero logic) sau un nivel de AND-uri (dacă ieșirile decodificatorului sunt active pe unu logic).

În ipoteza că pe intrările de selecție ale unui decodificator binar se aplică variabilele unei funcții binare, la ieșirile acestuia se vor regăsi fie mintermenii respectivei funcții (dacă DCD are ieșiri active pe unu logic) fie complementul mintermenilor (dacă DCD are ieșiri active pe zero logic).

Dacă variabilele funcției sunt conectate la intrările de selecție cu respectarea ponderilor, atunci numerotarea ieșirilor DCD-ului va fi identică cu numerotarea mintermenilor (m_0 este disponibil la ieșirea 0, m_1 este disponibil la ieșirea 1, ...).

Așadar, utilizarea DCD-ul este avantajoasă acolo unde este nevoie de implementarea mai multor funcții binare ce depind de aceleași variabile de intrare deoarece, mintermenii se calculează o singură dată și pot fi utilizați pentru fiecare funcție.

Regulile de conectare sunt următoarele:

- dacă în tabelul de adevăr funcția este definită cu mai puține stări de "1" decât stări de "0", atunci vom utiliza un NAND conectând la intrările lui mintermenii marcați cu "1";
- dacă în tabelul de adevăr funcția este definită cu mai puține stări de "0" decât stări de "1", atunci vom utiliza un AND conectând la intrările lui mintermenii marcați cu "0".

Pentru o înțelegere mai bună a modului de utilizare a unui DCD în implementarea funcțiilor binare, în cele ce urmează se exemplifică modul de conectare a ieșirilor DCD în funcție de tabelul de adevăr al funcției ce trebuie implementate. Ca exemplu se consideră funcția **F** dată prin tabelul de adevăr alăturat.


Exemplu 1: Se cere implementarea funcției folosind un DCD cu ieșiri active pe unu logic;

Deoarece DCD-ul are ieșirile active pe unu logic înseamnă că la ieșirile sale vom obține mintermenii funcției. Pentru rezolvarea acestei probleme vom scrie funcția F folosind formele canonice, după care, acestea vor fi prelucrate până la punerea în evidență a mintermenilor.

Prima formă canonică a funcției F are expresia:

$$\mathbf{F} = \begin{vmatrix} \overline{\mathbf{x}}_2 x_1 \overline{x}_0 \\ \mathbf{x}_2 \overline{x}_1 x_0 \end{vmatrix} = \begin{vmatrix} m_2 \\ m_5 \end{vmatrix} \tag{1}$$

Relația (1) conduce la o schemă de implementare a funcției F ca cea din figura 3.a)






Fig. 3. Implementarea funcției F folosind circuite DCD

Exemplu 2: Se cere implementarea funcției folosind un DCD cu ieșiri active pe zero logic;

Deoarece DCD-ul are ieşirile active pe zero logic înseamnă că la ieşirile sale vom obține complementul mintermenii funcției. Pentru rezolvarea acestei probleme vom scrie funcția F folosind formele canonice, după care, acestea vor fi prelucrate până la punerea în evidență a complementelor mintermenilor.

Aplicând teoremele lui DeMorgan relația (1) se obține:

$$\mathbf{F} = \begin{vmatrix} \overline{\mathbf{x}}_2 x_1 \overline{x}_0 \\ \mathbf{x}_2 \overline{x}_1 x_0 \end{vmatrix} = \begin{vmatrix} m_2 \\ m_5 \end{vmatrix} = \frac{m_2}{m_5} = \overline{m_2 m_5}$$
 (2)

Implementarea funcției după relația (2) este prezentată în figura 3.b).

2. 5. Utilizarea DMUX în implementarea funcțiilor binare

Este cunoscut faptul că un DMUX poate fi transformat ușor în DCD prin menținerea permanentă a intrării de validare în starea sa activă. Toate precizările făcute la utilizarea DCD în implementarea funcțiilor binare rămân valabile.

3. Utilizarea limbajului VHDL pentru descrierea DCD/DMUX

♦ Exemplul 3: Descrierea în limbaj VHDL a unui decodificator zecimal cu ieşiri active pe unu logic

Observaţii	Codul VHDL
Secțiune dedicată includerii de librării	library IEEE;
	use IEEE.std_logic_1164.all;
Secțiune dedicată descrierii entității.	entity bcd_zec is
	port (
Obs.: elementele unui vector pot fi declarate în ordine	<pre>bcd : in std_logic_vector(3 downto 0);</pre>
descrescătoare (cazul intrării <i>bcd</i>) sau în ordine crescătoare	<pre>zec : out std_logic_vector(0 to 9));</pre>
(cazul ieşirii <i>zec)</i> .	end bcd_zec;
Sectiune dedicată descrierii arhitecturii.	architecture dec_arh of bcd_zec is

```
begin
                                                                 P1: process (bcd)
În cazul de față:
   -numele arhitecturii este: dec arh;
                                                                 begin
   - arhitectura se asociază cu entitatea bcd_zec;
                                                                   case bcd is
    - procesul P1, este sensibil la codul de intrare bcd;
                                                                         when "0000" => zec <= "1000000000";</pre>
   - descrierea este corectă deoarece se face o singură atribuire
                                                                         when "0001" => zec <= "0100000000";
    pentru ieşirea zec;
                                                                         when "0010" => zec <= "0010000000";</pre>
    - ieşirile sunt active pe unu logic;
                                                                         when "0011" => zec <= "0001000000";</pre>
                                                                         when "0100" => zec <= "0000100000";</pre>
                                                                         when "0101" => zec <= "0000010000";
when "0110" => zec <= "0000010000";</pre>
                                                                         when "0111" => zec <= "000000100";</pre>
                                                                         when "1000" => zec <= "0000000010";</pre>
                                                                         when "1001" => zec <= "0000000001";</pre>
                                                                         when others => zec <= "0000000000";</pre>
                                                                    end case;
                                                                 end process P1;
                                                                 end dec_arh;
```

♦ Exemplul 4: Descrierea în limbaj VHDL a unui DMUX 1:8 (Implementare secvențială)

Observaţii	Codul VHDL
Secţiune dedicată includerii de librării	library IEEE;
	use IEEE.std_logic_1164.all;
Secţiune dedicată descrierii entităţii.	entity dmux_A is
În cazul de față:	port (
- nume entitate este: dmux_A	<pre>code_in :in std_logic_vector(2 downto 0);</pre>
- intrările de selecţie sunt introduse prin: code_in;	En: in std_logic;
-ieşirea de date este notată Yout ;	Yout:out std_logic_vector(7 downto 0));
-intrarea de validare este declarată: En .	end dmux_A;
Secțiune dedicată descrierii arhitecturii.	architecture dmux_arh of dmux_A is
	begin
Observații referitoare la procese:	P1: process (code_in, En)
- Un proces este parcurs pentru orice schimbare de stare	begin
logică apărută la oricare variabilă din lista de senzitivități;	if (En='0') then
- Declarațiile din corpul procesului sunt parcurse una după	Yout <= (others => '0');
alta (execuție secvențială) și nu în paralel;	else
	case code_in is
În cazul de față:	when "000" => Yout <= "00000001";
- descrierea funcționării se face cu procesul P1, ce are în lista	when "001" => Yout <= "00000010";
de senzitivități toate intrările DMUX;	when "010" => Yout <= "00000100";
- procesul este parcurs la fiecare modificare apărută pe	when "011" => Yout <= "00001000";
oricare intrare a DMUX;	when "100" => Yout <= "00010000";
- intrarea de validare și ieșirile sunt active pe unu logic;	when "101" => Yout <= "00100000";
-declarația <i>case</i> este parcursă doar dacă E=1;	when "110" => Yout <= "01000000";
	when "111" => Yout <= "10000000";
	when others => Yout <= "00000000";
	end case;
	end if;
	end process;
	end dmux_arh;

♦ Exemplul 5: Sumator pe 2 biţi cu afişarea rezultatului pe un digit cu 7 segmente

În acest exemplu se descrie un CLC care realizează sumarea a doi operanzi, fiecare fiind exprimat pe 2 biţi. Rezultatul se afişează pe un digit cu 7 segmente. Deoarece cel mai mare număr pe 2 biţi este 3, rezultatul maxim al operaţiei de adunare este 6, deci poate fi afişat pe un singur digit.

Observaţii	Codul VHDL
Secțiune dedicată includerii de librării	library IEEE;
	use IEEE.std_logic_1164.all;
	use IEEE.std_logic_unsigned.all;
	<pre>use IEEE.std_logic_arith.all;</pre>
Secțiune dedicată descrierii entității.	entity sum2 is
În cazul de față:	<pre>port(d_activare: out std_logic;</pre>
- avem două intrări de 2 biţi: x , y ;	x,y:in std_logic_vector(1 downto 0);
-o ieşire pe 7 biţi pentru comanda segmentelor afişajului afis ;	afis: out std_logic_vector(6 downto
- o ieşire pentru comanda catodului comun al afişajului d_afis ;	0));
	end sum2;

```
Secțiune dedicată descrierii arhitecturii.
                                                                            architecture arh sum2 of sum2 is
În cazul de faţă:
                                                                            signal suma : std_logic_vector(3 downto
    - numele arhitecturii este: arh sum2;
                                                                            begin
    - asocierea arhitecturii se face cu entitatea sum2;
                                                                             suma < = x + y;
    - descrierea folosește numai declarații concurente (pentru
                                                                             d_activare < = '1';
     operația de sumare, pentru activare afișaj, pentru decodificare
                                                                             with suma select
     BCD-7seg.);
                                                                                       "1000000" when "0000", --0
"1111001" when "0001", --1
                                                                             afis<=
Observații:
                                                                                       "0100100" when "0010", --2
     o declarație concurentă este executată pentru orice modificare
                                                                                       "0110000" when "0011", --3
     de stare logică a semnalelor implicate în ea, deci sum este
                                                                                       "0011001" when "0100", --4
     reactualizat pentru orice modificare apărută pe x sau pe y;
                                                                                       "0010010" when "0101", --5
                                                                                       "0000010" when "0110", --6
                                                                                       "1111000" when "0111",
                                                                                       "0000000" when "1000". --8
                                                                                       "0010000" when "1001", --9
                                                                                       "111111" when others; --alte situatii
                                                                           end arh sum2;
Fisierul de constrângeri
                                                                            NET "d_activare" LOC = "P70";
                                                                           NET "afis<0>" LOC = "P39";
NET "afis<1>" LOC = "P41";
NET "afis<2>" LOC = "P44";
     rezultatul se afișează pe primul digit al machetei (prima linie din
     fişierul de constrângeri);
     următoarele 7 linii sunt pentru comanda segmentelor digitului;
                                                                            NET "afis<3>" LOC = "P46";
     introducerea operandului x se face prin SW1 și SW2;
                                                                           NET "afis<4>" LOC = "P48";
NET "afis<5>" LOC = "P51";
     introducerea operandului x se face prin SW7 și SW8;
                                                                            NET "afis<6>" LOC = "P53";
                                                                           NET "x<1>" LOC = "P37";
NET "x<0>" LOC = "P40";
                                                                            NET "y<1>" LOC = "P52";
                                                                            NET "y<0>" LOC = "P54"
```




4. Desfășurarea lucrării

4.1. Studiul circuitelor decodificatoare (DCD).

- **A.** Referitor la circuitul decodificator din figura 1, răspundeți la următoarele întrebări:
- Ce formă canonică a fost folosită în proiectarea sa ?
- Se poate modifica schema logică pentru a obţine un circuit cu ieşirile active pe 1 logic ? Cum ?
- Cât timp se menţine activă o ieşire ?
- Dacă C=0, B=0 și A=1, codul perceput de circuit este 001 sau 100? Ce ieșire se activează în acest caz?
- Ce succesiune de coduri trebuie aplicate pe intrările de selecție dacă dorim activarea ieșirilor în ordinea: $\overline{3}, \overline{5}, \overline{7}, \overline{9}$?
- **B.** Pentru un circuit decodificator BCD-zecimal, spre exemplu circuitul 74LS442, se cere desenarea corelată în timp a semnalelor de ieşire dacă pe intrările de selecţie sunt aplicate semnalele din figura alăturată în ordinea:

a) Q1
$$\rightarrow$$
 A , Q2 \rightarrow B , Q3 \rightarrow C , Q4 \rightarrow D ; b) Q1 \rightarrow D , Q2 \rightarrow C , Q3 \rightarrow B , Q4 \rightarrow A ;

Cum explicaţi diferenţele apărute?



C. Scrieţi tabelul de adevăr pentru un decodificator cu 4 intrări şi 7 ieşiri destinat comenzii unui afişaj numeric. Intrările sunt notate prin *DCBA*, iar ieşirile a b c d e f g. Ieşirile sunt active pe unu logic (unu logic = segment aprins).

Tabelul trebuie realizat astfel încât cifrele să arate ca în figura alăturată.



4.2. Studiul circuitelor demultiplexoare (DMUX).

- **A.** Referitor la circuitul decodificator din figura 2, răspundeți la următoarele întrebări:
- Se poate modifica schema logică pentru a obține un circuit cu ieșirile active pe 1 logic? Cum?
- Dacă $\overline{E}=0$, B=0 şi A=1, codul perceput de circuit este 01 sau 10? Ce ieşire se activează în acest caz?

- Care sunt cele două moduri în care se poate face dezactivarea unei ieşiri ?
- Ce succesiune de coduri trebuie aplicate pe intrările de selecție dacă dorim activarea ieșirilor în ordinea: $\overline{1}$, $\overline{3}$, $\overline{\overline{2}}$, $\overline{\overline{O}}$?
- **B.** Care este modul de conectare al unui decodificator zecimal, spre exemplu circuitul 74LS442, pentru a obține o funcționare similară unui DUX 1:8 ?

4.3. Implementarea funcțiilor binare cu DCD.

A. Folosind un DCD cu ieşiri active pe zero logic şi porţi logice cu număr cât mai mic de intrări (vezi exemplul 2), se cere implementarea unui circuit logic cu 3 intrări şi 4 ieşiri având tabelul de adevăr din fig. 6;

X	x_2	x_1	x_0	y_3	y_2	y_1	y_0	Y
0	0	0	0	0	0	1	1	3
1	0	0	1	0	0	0	0	0
2	0	1	0	0	1	0	1	5
3	0	1	1	0	1	1	0	6
4	1	0	0	0	0	0	1	1
5	1	0	1	1	0	0	0	8
6	1	1	0	1	0	0	1	9
7	1	1	1	0	0	1	0	2

Fig. 6

4.4. Utilizarea ISE WebPack pentru descrierea aplicațiilor sub formă de scheme logice

- **A.** Folosind facilitatea mediului de dezvoltare ISE WebPack, prin care se permite descrierea sistemelor digitale prin intermediul schemelor logice, se cere:
- Implementarea și verificarea pe macheta de laborator cu CPLD a schemei de DCD din figura 1.
- Implementarea și verificarea pe macheta de laborator cu CPLD a schemei de DMUX din figura 2.
- Implementarea și verificarea pe macheta de laborator cu CPLD a schemelor logice din exemplul 2.

Mod de lucru: Se folosesc indicațiile de la sfârșitul lucrării.

4.5. Implementarea circuitelor logice cu ajutorul limbajului VHDL

- **A.** Tinând cont de descriereile VHDL prezentate în exemplele anterioare, se cere codul VHDL şi implementarea pe macheta de laborator pentru:
 - Un decodificator zecimal cu ieşiri active pe zero logic;
 - Un DMUX 1:8;

După implementare, verificați că starea logică a intrării de date selectate este transmisă și la ieșirea circuitului.

- B. Implementați pe macheta de laborator cu CPLD, sumatorul pe 2 biți prezentat în exemplul 5.
- C. Adaptați metoda de descriere a unui decodificator (exemplul 3), pentru implementarea decodificatorului BCD-7 segmente de la punctul 4.1.C. din desfășurarea lucrării.
- **D.** Realizați o descriere în limbaj VHDL și implementați pe macheta cu CPLD, un circuit de transcodare pe 4 biți care să facă trecerea de la coul binar natural la codul Gray.

Mod de lucru: Se folosesc indicaţiile de la sfârşitul lucrării.

5. Indicații privind modul de lucru

Pentru fiecare aplicație este necesară deschiderea unui nou proiect după metodologia prezentată într-o lucrare de laborator anterioară. Toate aplicațiile din această lucrare necesită doar un singur fișier sursă (fie schemă logică, fie sursă VHDL) și un singur fișier de constrângeri .

Referitor la conectarea intrărilor și a ieșirilor din circuit facem următoarele precizări:

- Întrările de selecție și cele de date se vor conecta la switch-urile (comutatoare cu două poziții) de pe macheta de laborator. În acest mod, trecerea comutatorului de pe o poziție pe alata echivalează cu schimbarea stării logice a variabilei de intrare.
- Variabilile de ieşire se vor conecata la LED-urile de pe macheta de laborator. În acest mod, în momentul în care o variabilă de ieşire este în unu logic, LED-ul asociat luminează.
- În cazul aplicației de sumare fiecare număr de intrare respectiv ieşire va fi reperezentat printr-un vector. Un vector de intrare trebuie conectat la un pachet de switch-uri (un număr corespunzător de switch-uri ce sunt amplasate unul lângă altul) iar vectorul de iesire va fi reprezentat pe un pachet de LED-uri.
- Fişierul de constrângeri pentru exemplul 3 este prezentat alăturat. Pentru introducerea numărului x s-au folosit primele trei comutatoare (SW1, SW2, SW3), iar pentru y s-au folosit ultimele trei comutatoare (SW6, SW7, SW8). Afișarea rezultatzlui se face pe primele 5 LED-uri (LD1÷LD5).

	"x<2>"				
NET	"y<0>" "y<1>" "y<2>"	LOC	=	"P52"	;
NFT	"z<0>"	וחר	_	"P75"	

NFT "x < 0 >" I OC = "P37".

NFT "y<1>" I OC = "P40"

NET "z<1>" LOC = "P71"; NET "z<2>" LOC = "P67"; NET "z<2>" LOC = "P65"; NET "z<3>" LOC = "P65"; NET "z<4>" LOC = "P62";



Lucrarea nr. 4: Implementarea funcțiilor binare folosind MUX

1. Scopul lucrării

În partea teoretică se pune accent pe cunoașterea multiplexorului (simbol, structură internă, tabel de adevăr) și înțelegerea modului de utilizare a multiplexorului în implementarea funcțiilor binare.

În partea aplicativă se urmărește fixarea deprinderilor acumulate în lucrările anterioare, privind dezvoltarea aplicațiilor cu structuri logice programabile de tip CPLD, fie pe baza schemelor logice, fie folosind limbajul VHDL.

2. Considerente teoretice

Realizarea funcțiilor binare numai cu ajutorul porților logice este, de cele mai multe ori, greoaie și implică un efort mare de calcul în vederea simplificării - mai ales când numărul variabilelor de intrare este mare. O soluție mai bună constă în utilizarea circuitelor de complexitate medie, în special a multiplexoarelor (MUX), a decodificatoarelor (DCD) sau a demultiplexoarelor DMUX.

2.1. Circuitul multiplexor (MUX)

Multiplexorul este un circuit logic combinațional prevăzut cu: \boldsymbol{n} intrări de selecție, $\boldsymbol{2^n}$ intrări de date și o singură ieșire de date. Prin intermediul unui cuvânt de cod de \boldsymbol{n} biți (adresa de selecție), multiplexorul conectează la ieșirea de date una din intrările sale de date. Funcționarea acestui circuit poate fi asemănată cu cea a unui comutator rotativ cu mai multe poziții de intrare, așa cum se prezintă în figura 1.b. Intrarea de validare \overline{E} , permite validarea funcționării (\overline{E} =0) sau blocarea funcționării (\overline{E} =1) circuitului.






Fig. 1. Schema logică, tabelul de adevăr și simbolul pentru un MUX 4:1 de tip 74LS153

2.2. Exemple de multiplexoare realizate în structuri integrate





2. 3. Utilizarea MUX în implementarea funcțiilor binare

Dacă implementăm o funcție logică direct după prima formă canonică (fără a face nici o simplificare), obținem o schemă logică structurată pe trei nivele:

- primul nivel este format din inversoare și este folosit pentru calculul complementelor variabilelor de intrare;
- nivelul doi este format din porți AND și este folosit pentru calculul mintermenilor funcției (reamintim că nu trebuie calculați toți mintermeni, este suficient să calculăm doar pe aceia pentru care funcția are valoarea "1");
- nivelul trei este format dintr-o singură poartă OR pentru a realiza sumarea mintermenilor.

Dacă analizăm structura internă a unui multiplexor, (vezi lucrarea anterioară), găsim o arhitectură similară cu cea rezultată în urma implementării după prima formă canonică. Diferențe apar pe nivelul doi: există câte o poartă AND pentru fiecare mintermen, în plus, fiecare poartă de pe acest nivel are o intrare suplimentară ce se constituie în intrarea de date a MUX.

Datorită acestor asemănări structurale a apărut destul de repede ideea că multiplexorul se poate folosi în implementarea de funcții binare. Intuitiv ne dăm seama că pe intrările de selecție trebuie conectate variabilele funcției ce trebuie implementate iar pe intrările de date valorile funcției. In funcție de raportul dintre numărul de variabile ale funcției binare și numărul de intrăril de selecție ale MUX pot exista următoarele situații:

- A. Numărul intrărilor de selecție este egal cu numărul variabilelor funcției. În acest caz, implementare funcției binare se face fără efort de minimizare și nu mai necesită nici un alt circuit suplimentar. Dacă conectarea variabilelor funcției la intrările de selecție se face cu respectarea ponderilor, ($x_0 \rightarrow A, x_1 \rightarrow B, ...$), nu trebuie să facem altceva decât să copiem valorile funcției din tabelul de adevăr pe intrările de date ale MUX.
- B. Numărul intrărilor de selecţie este mai mic decât numărul variabilelor funcţiei. În acest caz, o parte din variabilele funcţiei for fi folosite pentru comanda intrărilor de selecţie iar restul vor intra în calculul unor subfuncţii binare ce se vor aplica la intrările de date ale MUX. Dacă numărul variabilelor funcţiei, x, este mai mare cu p faţă de numărul n al intrărilor de selecţie ale MUX, atunci trebuiesc calculate 2 n funcţii logice de p = x n variabile. Calculul celor n subfuncţii binare necesită circuite suplimentare pe lângă MUX şi necesită şi un oarecare efort de simplificare. Oricum, cele n subfuncţii sunt mult mai uşor de implementat decât funcţia iniţială deoarece au un număr mult mai mic de variabile de intrare.

C. Numărul intrărilor de selecţie este mai mare decât numărul variabilelor funcţiei. Această situaţie corespunde unei utilizări neeficiente a MUX şi nu prezintă un interes prea mare din punct de vedere practic. Totuşi, dacă într-un anume context suntem forţaţi să folosim aşa ceva, se procedează astfel: variabilele funcţiei se conectează la intrările de selecţie cu respectarea ponderilor; intrările de selecţie nefolosite se conectează la masă; pe intrările de date se copiază valorile funcţiei; intrările de date nefolosite se conectează la masă.

Pentru o înțelegere mai bună a modului de utilizare a MUX-ului în implementarea funcțiilor binare sunt prezentate două exemple considerând că avem de implementat o funcție binară de trei variabile ce este dată prin tabelul de adevăr alăturat.

Exemplul 1: Se cere implementarea funcției F folosind un circuit MUX 8:1

Deoarece un MUX8:1 are trei intrări de selecție se constată că suntem într-o situație fericită în care numărul intrărilor de selecție este egal cu cel al variabilelor funcției.

Conectarea variabilelor funcției la intrările de selecție cu respectare ponderilor presupune următoarele conexiuni: $x_0 = A$, $x_1 = B$, $x_2 = C$.

Din prelucrarea primei forme canonice (forma disjunctivă) a funcției **F**, se obține relația (1). Relația (2) nu este altceva decât funcția de transfer a multiplexorului 8:1.

$$F = \begin{vmatrix} \overline{x}_{2} \overline{x}_{1} x_{0} \\ \overline{x}_{2} \overline{x}_{1} x_{0} \\ x_{2} \overline{x}_{1} x_{0} \\ x_{2} x_{1} x_{0} \\ x_{2} x_{1} x_{0} \end{vmatrix} = \begin{vmatrix} 1 \overline{x}_{2} \overline{x}_{1} x_{0} \\ 1 \overline{x}_{2} x_{1} x_{0} \end{vmatrix} = \begin{vmatrix} 0 \overline{x}_{2} \overline{x}_{1} \overline{x}_{0} \\ 1 \overline{x}_{2} x_{1} x_{0} \\ 0 \overline{x}_{2} x_{1} x_{0} \\ 1 \overline{x}_{2} \overline{x}_{1} x_{0} \\ 0 \overline{x}_{2} x_{1} \overline{x}_{0} \\ 1 \overline{x}_{2} \overline{x}_{1} x_{0} \\ 1 \overline{x}_{2} x_{1} x_{0} \\ 1 \overline{x}_{2} x_{1} x_{0} \end{vmatrix} = \begin{vmatrix} 0 \overline{x}_{2} \overline{x}_{1} \overline{x}_{0} \\ 1 \overline{x}_{2} x_{1} x_{0} \\ 1 \overline{x}_{2} \overline{x}_{1} x_{0} \\ 1 \overline{x}_{2} \overline{x}_{1} x_{0} \\ 1 \overline{x}_{2} \overline{x}_{1} x_{0} \\ 1 \overline{x}_{2} x_{1} x_{0} \end{vmatrix} = \begin{vmatrix} 0 \overline{x}_{0} \overline{x}_{1} \overline{x}_{0} \\ 1 \overline{x}_{1} \overline{x}_{1} \overline{x}_{2} \\ 1 \overline{x}_{2} \overline{x}_{1} \overline{x}_{0} \\ 1 \overline{x}_{2} \overline{x}_{1} x_{0} \\ 1 \overline{x}_{2} \overline{x}_{1} x$$

Din compararea relaţiilor (1) şi (2), prin identificare, rezultă: I_0 =0, I_1 =1, I_2 =1, I_3 =0, I_4 =1, I_5 =1, I_6 =0, I_7 =1. Schema de conectare a MUX 8:1 pentru a realizarea funcţiei cerute se prezintă în figura 2.a.

Conectarea variabilelor funcției la intrările de selecție în ordinea ponderilor uşurează modul de amplasare a valorilor funcției la intrările de date: valoare funcției pentru combinația 0 se conectează la I_0 , valoare funcției pentru combinația 1 se conectează la I_1 , etc.

Atenție: Conectarea fără respectarea ponderilor nu este interzisă însă, în astfel de situații, modul de conectarea al valorilor funcției la intrările de date este cu totul altul.

Exemplul 2: Se cere implementarea funcției F folosind un circuit MUX 4:1

Deoarece un MUX 4:1 are două intrări de selecție se constată că numărul intrărilor de selecție este mai mic cu o unitate decât numărul de variabile ale funcției F.

Pentru astfel de cazuri, în mod arbitrar se aleg două variabile ale funcției pentru comanda intrărilor de selecție ale multiplexorului. În cazul de față alege următoarea variantă: x₂ = A, x₀ = B.

Prelucrarea primei forme canonice (forma disjunctivă) a funcției F, se face în concordanță cu alegerea deja făcută și

Prelucrarea primei forme canonice (forma disjunctivă) a funcţiei **F**, se face în concordanţă cu alegerea deja făcută şi necesită o succesiune de câteva etape:

- scrierea primei forme canonice după tipicul deja cunoscut;
- rearanjarea variabilelor funcției în produse după ponderea intrărilor de selecție pe care le comandă (în cazul nostru, x₀ trebuie să apară pe prima poziție, x₂ pe poziția a doua după care vin restul de variabile);
- se dau factori comuni toate combinațiile posibile ale variabilelor ce comandă intrările de selecție (în cazul nostru, toate combinațiile posibile ale variabilelor x₀ x₂);
- rezultatul acestor prelucrări efectuate asupra formei canonice se compară cu funcția de transfer a MUX-ului folosit și de deduc expresiile logice ale subfuncțiilor ce trebuie conectate la intrările de date ale MUX (în cazul de față se compară relațiile 3 și 4).

$$F = \begin{vmatrix} \overline{x}_{2} \overline{x}_{1} x_{0} \\ \overline{x}_{2} x_{1} \overline{x}_{0} \\ x_{2} \overline{x}_{1} x_{0} \\ x_{2} \overline{x}_{1} x_{0} \\ x_{2} \overline{x}_{1} x_{0} \end{vmatrix} = \begin{vmatrix} \overline{x}_{0} \overline{x}_{2} x_{1} \\ \overline{x}_{0} \overline{x}_{2} x_{1} \\ \overline{x}_{0} \overline{x}_{2} \overline{x}_{1} \\ x_{0} \overline{x}_{2} \overline{x}_{1} \\ x_{0} \overline{x}_{2} \overline{x}_{1} \\ x_{0} \overline{x}_{2} \overline{x}_{1} \end{vmatrix} = \begin{vmatrix} \overline{x}_{0} \overline{x}_{2} x_{1} \\ \overline{x}_{0} \overline{x}_{2} \overline{x}_{1} \\ \overline{x}_{0} \overline{x}_{2} \overline{x}_{1} \\ x_{0} \overline{x}_{2} \overline{x}_{1} \\ x_{0} \overline{x}_{2} \overline{x}_{1} \\ x_{0} \overline{x}_{2} \overline{x}_{1} \end{vmatrix} = \begin{vmatrix} \overline{x}_{0} \overline{x}_{2} x_{1} \\ \overline{x}_{0} \overline{x}_{2} \overline{x}_{1} \\ \overline{x}_{0} \overline{x}_{2} \overline{x}_{1} \\ x_{0} \overline{x}_{2} \overline{x}_{1} \\ x_{0} \overline{x}_{2} \overline{x}_{1} \end{vmatrix} = \begin{vmatrix} \overline{x}_{0} \overline{x}_{2} x_{1} \\ S_{1} \overline{x}_{1} \\ S_{2} \overline{x}_{1} \\ S_{3} 1 \end{vmatrix}$$

$$(3)$$

$$Y = \begin{vmatrix} I_{0} \overline{B} \overline{A} \\ I_{1} \overline{B} \overline{A} \\ I_{2} B \overline{A} \\ I_{3} B A \end{vmatrix} = \begin{vmatrix} I_{0} S_{0} \\ I_{1} S_{1} \\ I_{2} S_{2} \\ I_{3} S_{3} \end{vmatrix}$$

$$(4)$$

Comparând relaţiile (3) şi (4) se constată că intrările multiplexorului trebuie conectate astfel: $I_0 = x_1$, $I_1 = \overline{X}_1$, $I_2 = \overline{X}_1$, $I_3 = 1$. Schema de conectare a MUX pentru realizarea funcţiei cerute se prezintă în figura 2. c).

O altă variantă de realizare a funcţiei binare F cu ajutorul unui MUX4:1, este prezentată in figura 2.b.




Fig. 2. Variante de implementare ale funcției F folosind multiplexoare de tip MUX8:1 respectiv MUX4:1.

• Concluzie

Multiplexorul poate fi privit ca un circuit universal pentru implementare funcțiilor logice dar prezintă inconvenientul că mintermenii (calculați la nivelul porților AND) nu pot fi utilizați decât o singură dată. În consecință, MUX-ul nu se pretează pentru implementarea mai multor funcții binare de aceleași variabile deoarece nu există posibilitatea ca mintermenii calculați pentru o functie să fie utilizati și de celelalte functii.

3. Utilizarea limbajului VHDL pentru descrierea MUX

După cum este deja cunoscut, limbajul VHDL permite o descriere foarte ușoară a funcționării unui circuit/sistem logic. Reamintim că limbajul VHDL, permite descrierea circuitelor/sistemelor logice în câteva moduri:

- descriere structurală proiectantul impune schema logică iar sarcina mediului software este de a "amplasa" corect această schemă în resursele interne ale circuitului în care se dezvoltă aplicația;
- **descriere comportamentală** proiectantul face o descriere de nivel înalt a circuitului/sistemului urmând ca sinteza propriu-zisă a schemei logice să rămână în sarcina mediului software de dezvoltare.
- Metode combinate proiectantul poate să opteze pentru descriere structurală pentru anumite blocuri funcţionale şi
 descriere comportamentală pentru altele.

De regulă, limbajul VHDL este conceput pentru implementarea în paralel a circuitelor logice, de aceea, de cele mai multe ori, ordinea introducerii declarațiilor nu este importantă. Singura modalitate permisă de VHDL de a introduce operații cu execuție secvențială (una după alta, în ordinea scrierii lor în program) constă în folosirea declarației de tip **process**. Atenție, de această dată, ordinea declarațiilor din corpul unui proces are importanță!

♦ Exemplul 3: Descrierea în limbaj VHDL a unui MUX 4:1 (Implementare concurentă)

Observaţii	Codul VHDL	
Secțiune dedicată includerii de librării	library IEEE;	
	<pre>use IEEE.std_logic_1164.all;</pre>	
Secțiune dedicată descrierii entității.	entity mux4 is	
În cazul de față:	<pre>port (d0, d1, d2, d3 : in std_logic;</pre>	
- nume entitate este: mux4	s1, s0 : in std_logic;	
- intrările de selecție sunt: s1 și s0 ;	<pre>yout : out std_logic);</pre>	
-intrările de date sunt: d0, d1, d2, d3 ;	end mux4;	
- ieşirea de date este notată Yout ;		
Secțiune dedicată descrierii arhitecturii.	architecture abc_arh of mux4 is	
În cazul de față:	signal sel: integer	
- numele arhitecturii este: abc_arh ;	begin	
- arhitectura este asociată cu entitatea: mux4 ;	with sel select	
- descrierea funcționării se face cu două declarații	yout <= d0 when 0 ,	
concurente: una calculează semnalul intern sel , iar	d1 when 1,	
cealaltă calculează ieșirea <i>yout</i> ;	d2 when 2,	
-la prima vedere descrierea pare greșită deoarece	d3 when 3,	
semnalul intern <i>sel</i> , este folosit înainte de a fi calculat;	'X' when others;	
- descriere este corectă deoarece succesiunea	sel<= 0 when s0='0' and s1='0' else	
declarațiilor concurente nu contează, ele sunt parcurse	1 when s0='1' and s1='0' else	
în paralel;	2 when s0='0' and s1='1' else	
- semnalul sel , este recunoscut numai în interiorul	3 when s0='1' and s1='1' else	
arhitecturii <i>abc_arh</i> ;	4;	
	end abc_arh;	

♦ Exemplul 4: Descrierea în limbaj VHDL a unui MUX 4:1 (Implementare concurentă – variantă greșită)

Observaţii	Codul VHDL	
Secțiune dedicată includerii de librării	library IEEE;	
	<pre>use IEEE.std_logic_1164.all;</pre>	

```
Secțiune dedicată descrierii entității.
                                                              entity mux4 is
În cazul de față:
                                                              port (d0, d1, d2, d3 : in std_logic;
   -nume entitate este: mux4
                                                                   s1, s0 : in std_logic;
   - intrările de selecție sunt: s1 și s0;
                                                                   yout : out std_logic);
   - intrările de date sunt: d0, d1, d2, d3;
                                                              end mux4;
   - ieşirea de date este notată yout;
Secțiune dedicată descrierii arhitecturii.
În cazul de față:
                                                              architecture gresit of mux4 is
    -descrierea se face cu 4 declaraţii concurente, la prima
                                                              begin
    vedere pare corectă dar în realitate este greșită;
                                                              yout <= d0 when s0='0' and s1='0' else'0';
Unde este greșeala?
                                                              yout \leq= d1 when s0='1' and s1='0' else'0';
    fiecare atribuire pentru yout, generează un nou driver
                                                              yout \leq d2 when s0='0' and s1='1' else'0';
    pentru comanda semnalului de ieșire yout,
                                                              yout \leq d3 when s0='1' and s1='1' else'0';
    aşadar avem 4 drivere, fiecare încearcă să impună propria
                                                              end gresit;
    sa valoare logică asupra firului de ieșire yout, lucru ce
    conduce la conflict;
Cum se poate corecta greșeala?
                                                                architecture corect of mux4 is
    varianta corectă trebuie să folosească o singură atribuire
                                                                begin
    pentru yout;
                                                                yout \leq d0 when s0='0' and s1='0' else,
                                                                       d1 when s0='1' and s1='0' else,
                                                                       d2 when s0=`0' and s1=`1' else,
                                                                       d3 when s0='1' and s1='1' else,
                                                                       'X'; -- pentru necunoscut
                                                                end corect;
```

♦ Exemplul 5: Descrierea în limbaj VHDL a unui MUX 4:1 (Implementare secvențială - varianta 1)

Observaţii	Codul VHDL	
Secțiune dedicată includerii de librării	library IEEE;	
	use IEEE.std_logic_1164.all;	
Secţiune dedicată descrierii entităţii.	entity mux4 is	
În cazul de față:	port (
-nume entitate este: mux4	d0, d1, d2, d3 : in std_logic;	
-vectorul de selecție cu două componente: sel ;	<pre>sel:in std_logic_vector(1 downto 0);</pre>	
- intrările de date sunt: d0, d1, d2, d3 ;	Yout : out std_logic);	
- ieşirea de date este notată Yout ;	end mux4;	
Secțiune dedicată descrierii arhitecturii.	architecture arh_3 of mux4 is	
În cazul de față:	begin	
- descrierea funcționării se face cu un proces ce are ca listă	P1: process (d0, d1, d2, d3, s el)	
de senzitivități toate intrările MUX;	begin	
- procesul este parcurs pentru orice modificare de stare	case sel is	
logică apărută pe oricare intrare;	when "00" => Yout <= d0;	
- declarația <i>case</i> poate fi folosită numai în interiorul unui	when "01" => Yout <= d1;	
proces;	when "10" => Yout <= d2;	
Observații referitoare la procese:	when others => Yout <= d3;	
 Un proces este parcurs pentru orice schimbare de stare 	end case;	
logică apărută la oricare variabilă din lista de senzitivități;	end process P1;	
 Declaraţiile din corpul procesului sunt parcurse una după alta (execuţie secvenţială) şi nu în paralel; 	end arh_3;	

♦ Exemplul 6: Descrierea în limbaj VHDL a unui MUX4:1 (Implementare secvențială - varianta 2)

Observaţii	Codul VHDL		
Secțiune dedicată includerii de librării	library IEEE;		
	use IEEE.std_logic_1164.all;		
Secţiune dedicată descrierii entităţii.	entity mux4_1 is		
În cazul de față:	port (
-nume entitate este: mux4_1 ;	<pre>adr : in std_logic_vector(1 downto 0);</pre>		
-selecția se face cu un vector pe 2 biți: adr ;	d0,d1,d2,d3 : in std_logic;		
-datele de intrare: d0, d1, d2, d3 ;	data_out : out std_logic);		
- ieşirea de date: <i>data_out;</i>	end mux4_1;		
Secțiune dedicată descrierii arhitecturii.	architecture arch4 of mux4_1 is		
	begin		
În cazul de față:	P1: process (adr, data_in)		
-numele arhitecturii este: arch4 ;	begin		
- arhitectura se asociază cu entitatea mux4_1 ;	case adr is		
-procesul P1 , este sensibil la intrarea de selecție și la	when "00" => data_out <= d0;		
intrările de date;	when "01" => data_out <= d1;		
-în funcție de combinația de pe intrările de selecție, ieșirea	when "10" => data_out <= d2;		
<pre>data_out are o singură atribuire;</pre>	when "11" => data_out <= d3;		

<pre>when others => data_out <= "";</pre>
end case;
end process P1;
end arch4;



4. Desfășurarea lucrării

4.1. Studiul circuitelor multiplexoare (MUX).

- A. Referitor la circuitul MUX 4:1 din figura 1, răspundeți la următoarele întrebări:
- În ce stare logică se află ieșirea de date dacă $\overline{E} = 1$?
- Dacă $\overline{E} = 0$, B=0 și A=1, intrarea selectată este I0 sau I2? Ce intrare este conectată la ieșirea de date ?
- Care este intrarea de selecție cu ponderea cea mai mare ?
- Acest circuit poate fi implementat doar cu porți NAND? Dacă da, care este schema logică?
- **B.** În ce ordine trebuie conectate semnalele x, y, z la intrările unui MUX8:1 astfel încât la ieşire să obţinem semnalul *Sout*?

Modul de comandă a selecțiilor și forma semnalelor x, y, z se prezintă în figura 3.

Semnalul *Sout* poate fi obţinut prin utilizarea unui MUX 4:1? Dacă da, care este schema de conectare?




Fig. 3

4.1. Implementarea funcțiilor binare cu MUX.

- **A.** Referitor la circuitele logice din fig. 2, răspundeți la următoarele întrebări:
 - Cum trebuie conectate intrările de date ale MUX8:1, pentru a realiza aceiași funcție logică, în situația în care comanda intrărilor de selecție se face astfel: x₀→ C, x₁→B, x₂ → A;
 - Cum trebuie conectate intrările de date ale MUX4:1, pentru a realiza aceiași funcție logică, în situația în care comanda intrărilor de selecție se face astfel: $x_1 \rightarrow B$, $x_2 \rightarrow A$;
- B. Folosind modul de lucru prezentat în exemplul 2, se cere implementarea unei funcţii logice cu tabelul de adevăr din figura 4, folosind un MUX 4:1.

c	b	a	yout	
0	0	0	0	
0	0	1	1	
0	1	0	0	
0	1	1	0	
1	0	0	1	
1	0	1	0	
1	1	0	1	
1	1	1	0	
F:- 4				

Fig. 4

4.4. Utilizarea ISE WebPack pentru descrierea aplicatiilor sub formă de scheme logice

Folosind facilitatea mediului de dezvoltare ISE WebPack, prin care se permite descrierea sistemelor digitale prin intermediul schemelor logice, se cere:

- **A.** Implementarea și verificarea pe macheta de laborator cu CPLD a schemei din figura 1.
- B. Implementarea și verificarea pe macheta de laborator cu CPLD a schemelor logice din figura 2.

Mod de lucru: vezi indicațiile de la "Implementarea funcțiilor binare cu rețele de porți logice "

3.4. Implementarea circuitelor logice cu ajutorul limbajului VHDL

- **A.** Realizați o descriere comportamentală, în limbaj VHDL, pentru circuitele logice din figura 2, după care verificați funcționarea acestora pe macheta de laborator cu CPLD.
- **B.** Tinând cont de descriereile VHDL prezentate în exemplele 3÷6, se cere codul VHDL şi implementarea pe macheta de laborator pentru un circuit de MUX8:1 cu intrare de validare activă pe zero logic; După implementare, verificaţi că starea logică a intrării de date selectate este transmisă şi la ieşirea circuitului.



Lucrarea nr. 5: Aplicații cu circuite basculante monostabile

1. Scopul lucrării

În această lucrare se prezintă câteva modalități de realizarea a circuitelor de generare a impulsurilor cu durată controlată din tranzițiile unui semnal de intrare precum și aplicațiile tipice ale acestor circuite. Se pune accent pe înțelegerea: modalităților de obținere a impulsurilor din tranziții; a diferențelor dintre monostabilul retriggerabil și cel neretriggerabil; funcționării și utilizării principalelor monostabile realizate în structuri integrate; aplicațiilor tipice; structurii și funcționării unui monostabil numeric; implemetarea CBM numerice în CPLD.

2. Considerente teoretice

2.1. Caracteristica de transfer în tensiune a unei porți logice

Înainte de a trece la prezentarea propriu zisă a circuitelor ce fac tema acestei lucrări, vom face câteva precizări privind caracteristica de transfer în tensiune a unei porți logice. Într-o lucrare anterioară, am arătat că o poartă logică poate avea o caracteristică de transfer normală (standard) sau una de tip trigger Schmitt.

- \bullet În cazul porților logice cu o caracteristică de transfer normală (standard), există o singură valoare a tensiunii de prag, V_T , indiferent dacă tensiunea de intrare este crescătoare sau descrescătoare. Spre exemplu, pentru inversorul 7404 aparținând familiei TTL standard, valoarea tensiunii de prag este de cca. 1,4V.
- În cazul porților logice cu o caracteristică de transfer de tip trigger Schmitt, există două tensiuni de prag: o tensiune V_P , valabilă pentru sensul crescător al tensiunii de intrare și respectiv o tensiune V_N , valabilă pentru sensul descrescător al tensiunii de intrare. Spre exemplu, pentru inversorul trigger Schmitt 7414 din familia TTL standard, pragul pozitiv $V_P \approx 1,7V$ iar cel negativ $V_N \approx 0,7V$.

Printre avantajele utilizării circuitelor logice cu caracteristică trigger Schmitt, cele mai importante sunt:

- schimbarea stării logice de la ieșirea circuitului se face foarte rapid, din acest motiv semnalul de la ieșirea unui trigger Schmitt se apropie foarte mult de semnalul digital ideal, adică durata fronturilor este foarte redusă;
- marginea de zgomot este mult mai mare decât în cazul circuitelor cu caracteristică normală;
- acceptă semnale de intrare cu fronturi oricât de lente.

Datorită acestor proprietăți, circuitele logice cu caracteristică de transfer de tip trigger Schmitt sunt deosebit de utile pentru situații în care:

- semnalul de intrare aplicat unui sistem logic este deformat (spre exemplu are fronturi foarte lente);
- peste semnalul util se suprapun zgomote;
- transmisia semnalelor între două componente ale aceluiaşi sistem logic este însoţită de reflexii datorate neadaptărilor de impedanţă.

Pe lângă aceste aplicații, circuitele logice cu caracteristică de tip trigger Schmitt mai pot fi utilizate si pentru realizarea de oscilatoare digitale, de astabile sau de monostabile. Aceste aplicații vor fi descrise succint în partea teoretică a acestei lucrări.

2.2. Obţinerea unei caracteristici trigger Schmitt folosind circuite normale

Dacă dintr-un motiv sau altul, nu dispunem de circuite cu caracteristică trigger Schmitt, există posibilitatea de a obține o astfel de caracteristică folosind circuite cu caracteristică normală de transfer. Un exemplu de acest fel este prezentat în figura




Fig. 1. Realizarea unei caracteristici de transfer de tip trigger Schmitt folosind porți cu caracteristică normală de transfer

Pentru a determina tensiunile de prag V_N , respectiv V_P , vom neglija curentul de intrare prin poarta logică. Această presupunere este foarte apropiată de adevăr pentru cazul circuitelor logice realizate în tehnologie CMOS și va genera mici erori în cazul circuitelor realizate în tehnologie TTL.

A). Determinarea pragului superior, V_P . Vom considera ieșirea porții în starea logică zero, (în acest caz $V_O=V_{OL}$), și începem să creștem tensiunea de intrare Vi. Pentru o valoare oarecare a tensiunii de intrare Vi , expresia tensiunii Va de la intrarea porții este dată de relația:

$$V_{a} = \frac{R_{2}}{R_{1} + R_{2}} V_{i} + \frac{R_{1}}{R_{1} + R_{2}} V_{OL}$$
 (1)

În momentul în care tensiunea de intrare a crescut suficient de mult astfel încât la intrarea porții să se atingă tensiunea de tranziție, ($Va=V_T$), starea logică a ieșirii se va schimba, va trece în unu logic. Pentru întreg circuitul, poartă plus rezistențe, acest eveniment corespunde atingerii pragului superior. Pentru acest moment, ecuația (1) devine:

$$V_T = \frac{R_2}{R_1 + R_2} V_P + \frac{R_1}{R_1 + R_2} V_{OL}$$
 (2)

din care deducem expresia tensiunii de prag superior

$$V_{P} = \left(1 + \frac{R_{1}}{R_{2}}\right) V_{T} - \frac{R_{1}}{R_{2}} V_{OL} \tag{3}$$

B). Determinarea pragului inferior, V_N . Vom considera ieșirea porții in starea logică unu, (în acest caz $V_O=V_{OH}$), și începem să scădem tensiunea de intrare V_I . Pentru o valoare oarecare a tensiunii de intrare V_I , expresia tensiunii V_I de la intrarea portii este dată de relatia:

$$V_{a} = \frac{R_{2}}{R_{1} + R_{2}} V_{i} + \frac{R_{1}}{R_{1} + R_{2}} V_{OH}$$
 (4)

În momentul în care tensiunea de intrare a scăzut suficient de mult astfel încât la intrarea porții să se atingă tensiunea de tranziție, $(Va = V_T)$, starea logică a ieșirii se va schimba, va trece în zero logic. Pentru întreg circuitul, poartă plus rezistențe, acest eveniment corespunde atingerii pragului inferior. Pentru acest moment, ecuația (4) devine:

$$V_T = \frac{R_2}{R_1 + R_2} V_N + \frac{R_1}{R_1 + R_2} V_{OH}$$
 (5)

din care deducem expresia tensiunii de prag superior

$$V_{N} = \left(1 + \frac{R_{1}}{R_{2}}\right)V_{T} - \frac{R_{1}}{R_{2}}V_{OH}$$
 (6)

Trebuie remarcat faptul că schema din figura 1 nu permite alegerea independentă a pragurilor, prin fixarea raportului R1/R2 se acționează în același timp asupra ambelor praguri.

2.3. Generarea de impulsuri din tranziția semnalului de intrare

Există două metode de generare a impulsurilor din tranzițiile unui semnal de intrare: o metodă se bazează pe efectul timpului de propagare prin porțile logice reale, iar cealaltă metodă se bazează pe încărcarea descărcarea unui condensator dintr-

Prima metodă, bazată pe efectul timpilor de propagare, este mai puţin utilizată deoarece generează impulsuri scurte și lățimea lor nu poate fi modificată. Cealaltă metodă, bazată pe încărcarea-descărcarea unui condensator, este foarte des folosită deoarece prin modificarea valorilor circuitului RC se poate modifica și lățimea impulsului generat.

Înainte de a prezenta efectiv câteva scheme de generare a impulsurilor din tranzitiile semnalului de intrare, facem precizarea că descărcarea unui condensator într-un circuit RC, se face după relația:

$$u(t) = u(\infty) - [u(\infty) - u(0)] \exp\left(\frac{-t}{RC}\right)$$
(7)

Dacă ne interesează timpul scurs de la începutul descărcării până la atingerea tensiunii Ux, acesta este dat de relaţia:
$$\tau = -RC \ln \frac{Ux - u(\infty)}{u(0) - u(\infty)} \tag{8}$$

• O schemă electrică sensibilă la tranziția pozitivă a semnalului de intrare se prezintă în figura 2. Din formele de undă se observă că impulsul de ieșire este activ pe zero și corespunde descărcării condensatorului între cele două praguri ale caracteristicii trigger Schmitt. Durata impulsului generat (τ), depinde de circuitul RC dar și de caracteristicile electrice ale porții utilizate.

Pentru circuitul 74LS132 avem următoarele date de catalog: - tensiunea maximă de intrare pentru starea zero logic, V_{OLmax} =0,8V; - tensiunea tipică de ieşire în starea unu logic, V_{OH} =3,6V; - curentul maxim la intrare pentru starea zero logic $I_{\rm ILmax} = -0.4$ mA; - tensiunea pentru pragul negativ, $V_{\rm N} = 1.1$ V;


Pentru determinarea valorii maxime a rezistenței R, trebuie respectată relația:

$$I_{IL\max}R \leq V_{IL\max}$$

cea ce înseamnă că R \leq 2k Ω .

După alegerea rezistenței R, valoarea condensatorului C, se determină în funcție de durata dorită a impulsului de ieșire folosind în mod adecvat relația (8). Ținem cont că descărcarea condensatorului începe de la $u(0)=V_{OH}$ și se termină la $u(\infty)=V_{OL}=I_{ILmax}$ R. Impulsul de ieșire începe odată cu descărcarea condensatorului și ține până când tensiunea pe rezistență atinge valoarea de prag negativ V_N .

În aceste condiții se obține:
$$\tau = -RC \ln \frac{V_N - I_{IL \max} R}{V_{OH} - I_{IL \max} R}$$






Fig. 2. Schema electrică a unui monostabil activ pe tranziția pozitivă a semnalului ce intrare

Fig. 3. Schema electrică a unui monostabil activ pe tranziția negativă a semnalului ce intrare

• O schemă electrică sensibilă la tranziția negativă a semnalului de intrare se prezintă în figura 3. De această dată, impulsul de ieșire este activ pe unu logic.

Din analiza formelor de undă din figura 3, se vede că încărcarea condensatorului se face între V_{OL} și V_{OH} însă impulsul de ieșire este menținut activ doar până ce tensiunea de pe condensator atinge pragul pozitiv.

Valoarea rezistenței R se alege de cca. 20 k Ω pentru ca intrarea porții logice să se comporte ca și cum ar fi în unu logic (vezi structura internă a porții TTL). Valoarea condensatorului se calculează din considerente legate de lățimea dorită a impulsului de ieșire.

În condițiile particulare ale acestei scheme, relația (8) se scrie: $\tau = -RC \ln \frac{V_{OH} - V_{p}}{V_{OH} - V_{OL}}$

2.4. CBM realizate în structuri integrate

Circuitele logice special destinate generării de impulsuri din tranzițiile unui semnal de intrare poartă denumirea de circuite basculante monostabile (CBM). Lățimea impulsurilor generate este controlată prin intermediul unui circuit RC extern. Cel mai adesea, CBM-urile realizate integrat sunt dotate cu două întrări de comandă: una sensibilă la tranziția pozitivă (TR+) și alta la tranziția negativă (TR-), precum și cu două ieșiri complementare: Q respectiv \overline{Q} .

CBM-urile prezintă o stare stabilă în care ieşirea este în zero logic (Q=0) și o stare metastabilă în care ieşirea se află în starea de unu logic (Q=1).

Referitor la starea metastabilă putem face următoarele observații:

- intrarea în această stare este o consecință a unei tranziții active aplicată pe intrarea de comandă (denumită uneori și intrare de declanșare) atunci când CBM-ul se află în starea stabilă;
- durata stări metastabile (τ), este dependentă de valorile concrete ale circuitului RC extern;
- după expirarea intervalului de timp τ, monostabilul revine singur (fără nici o comandă externă) în starea stabilă;
- în funcție de modul de tratare a unei comenzi de declanșare apărută pe durata unei stări metastabile, CBM-urile se împart în două categorii:
 - **CBM neretrigerabile** nu se acceptă nici o comandă de declanşare pe durata unei stări metastabile, este ca și cum intrarea de declanşare nu este analizată pe starea Q=1;
 - **CBM retrigerabile** se acceptă comanzi de declanşare indiferent de starea monostabilului, circuitul va rămâne in starea metastabilă un interval de timp τ măsurat de la ultima comandă de declanşare.

Diferențele care apar în funcționare celor două tipuri de monostabili se pot vedea în figura 4, unde, pentru același semnal de comandă aplicat pe intrarea de declanșare TR+ și aceiași lățime τ a impulsului, se prezintă în mod comparativ răspunsul unui CMB neretrigerabil și al unui CBM retrigerabil. Analizând aceste forme de undă se pot face următoarele observații:

- dacă intervalul de timp dintre două comenzi de declanşare este mai mare decât τ , cele două monostabile funcţionează identic (cazul intervalelor de timp dintre tranziţiile 1,2,3);
- diferențe semnificative în funcționare apar atunci când intervalul de timp dintre comenzile de declanşare este mai mic decât τ (cazul intervalelor de timp dintre tranzițiile 3,4,5,6,7);

- pentru CBM-ul neretrigerabil, tranzițiile 4 și 6 nu au nici un efect deoarece, la apariția lor, monostabilul se află în starea metastabilă provocată de tranzițiile 3, respectiv 5;
- pentru CBM-ul retrigerabil, toate tranzițiile au efect, fiecare tranziție inițiază un nou interval de timp τ, indiferent dacă intervalul anterior s-a terminat sau nu.
- ieşirea CBM-ul retrigerabil rămâne în starea Q=1 în zona în care semnalul de intrare are tranziții dese și prezintă căderi în zero în zona în care semnalul de intrare are tranziții mai rare din acest motiv, o aplicație tipică a CBM retrigerabil o constituie detecția lipsei de impuls.





Fig. 4. Răspunsul celor două tipuri de CBM în condiții identice de comandă (același semnal de comandă pe intrarea TR+, același interval de timp τ)

Tabelul 1: Exemple reprezentative de CBM



2.5. Aplicații cu CBM


A. Filtru trece bandă. Un comportament de filtru trece bandă pentru semnale digitale se obţine cu ajutorul schemei din figura 5. Dacă frecvenţa semnalului de intrare variază, această schemă este concepută astfel încât spre ieşire sunt lăsate să treacă doar impulsurile a căror frecvenţă este între o valoare minimă f_{min} şi o valoare maximă f_{max} .

Referitor la funcționarea schemei di figura 5, se pot face următoarele observații:

- ambele monostabile sunt retrigerabile;

- un monostabil este folosit pentru fixarea frecvenţei minime şi celălalt pentru fixarea frecvenţei maxime ce are permisiunea să treacă spre ieşire;
- poarta P1 și bistabilul D au ca rol deschiderea corectă a porții P2 astfel încât să se realizeze funcția dorită;

Fig. 5. Schema electrică a unui filtru trece bandă realizat cu două CBM retrigerabile.



B. Generator de semnal digital.

O posibilitate de a obține un semnal digital folosind 2 monostabile este prezentată în figura 6.

Se observă că la terminarea impulsului generat de CBM1 se constituie în comandă de declanşare pentru CBM2 iar terminarea impulsului generat de CBM2 devine comandă de declanşare pentru CBM1. Această reacție negativă (conexiunea de la ieşirea CBM2 la intrarea CBM1 menține funcționarea generatorului de semnal.

Un CBM fixează durata de unu iar celălalt durata de zero a semnalului digital de la ieșire. Dacă rezistențele sunt înlocuite cu potențiometre, durata ambelor stări logice poate fi controlată.




Fig. 6. Generator de semnale digitale realizat cu 2 CBM retrigerabile

C) Detector pentru impulsuri lipsă

O aplicaţie tipică a circuitelor monostabile retrigerabile o constituie detecţia impulsurilor lipsă dintr-un tren de impulsuri de frecvenţă cunoscută. Acest gen de aplicaţie este deosebit de utilă în sistemele de alarmare bazate pe bariere de infraroşu. O barieră în infraroşu se realizează relativ simplu, pe o parte a zonei protejate (spre exemplu o uşă sau o fereastră) se montează o sursă pulsatorie de infraroşu iar pe cealaltă parte un receptor de infraroşu. Amplasarea ansamblului emiţător-receptor trebuie făcută astfel încât să existe vizibilitate directă între ele. În momentul în care un corp opac trece prin zona protejată bariera este întreruptă şi receptorul nu mai vede unul sau mai multe impulsuri ce au fost transmise de către emiţător. Lipsa impulsului/impulsurilor, trebuie să fie detectată de circuitul logic ce prelucrează semnalele provenite de la receptor pentru a declanşa alarma (cineva a pătruns neautorizat în zona protejată). Este evident că, pentru o protecţie eficientă, zona protejată trebuie să fie acoperită cu mai multe bariere infraroşii astfel încât să formeze o veritabilă "plasă de păianjen".

O schemă bloc de principiu pentru un sistem de alarmară cu o singură barieră de infraroșu este prezentată în figura 7. Dacă bariera nu este obturată (întreruptă), impulsurile primite de receptor au o cadență suficient de mare pentru a menține ieșirea CBM retrigerabil în starea Q=1, Q'=0.




Fig. 7. Schema bloc a unui bariere în infraroșu bazată pe detecția lipsei de impuls

În momentul în care un obiect întrerupe bariera de infraroşu, receptorul nu mai primeşte impulsuri, în consecință intrarea de declanșare a CBM nu mai este stimulată și, la scurt timp după primul impuls lipsă, va trece în starea Q=0 Q'=1. Noua stare a CBM va fi sesizată și memorată de circuitul bistabil (CBB) în vederea declanșării și menținerii stării de alarmă.

După ce obiectul a trecut prin barieră, la intrarea CBM reapar impulsurile transmise de emiţător și ieșirea acestuia va reveni în starea Q=1, Q'=0. Se remarcă astfel că starea CMB este alterată doar atâta timp cât bariera a fost întreruptă, adică atâta timp cât a trecut obiectul prin zona protejată. Din acest motiv, circuitul de avertizare nu poate fi comandat direct de către CBM, pentru că durata de alarmare ar fi foarte scurtă și poate trece neobservată. De aici necesitatea folosirii unui bistabil (CBB), el are rolul de a memora starea de alarmă până când aceasta este anulată prin intermediul acţionării SW2; evident SW2 nu este amplasat în zona protejată.

Odată apărută o stare de alarmă, circuitul CBB menține deschisă poarta P1 pentru ca semnalul generat de OSC2 să acţioneze circuitul de semnalizare optică intermitentă și, în combinație cu OSC3 și P2, să acţioneze semnalizarea acustică intermitentă

Menţionăm că OSC2 şi P1 nu sunt strict necesare, semnalizarea acustică şi sonoră se face şi fără acestea dar, ambele semnalizări nu mai sunt intermitente.

2.6. CBM numerice

Un dezavantaj al structurilor logice programabile este acela că nu permit realizarea monostabilelor din cauza faptului că în interiorul acestor structuri nu dispunem de rezistențe și nici de condensatoare.

Dacă într-o anumită aplicație utilizarea CBM este strict necesară, există două soluții de rezolvare a problemei: conectarea circuitului RC în exteriorul structurii logice programabile; respectiv utilizarea de monostabile numerice.

CBM-urile numerice realizează o funcționare similară unui CBM clasic numai că lățimea impulsului generat este egală cu un număr întreg de perioade provenite de la un semnal de ceas a cărui frecvență este cunoscută.

O schemă de principiu pentru un monostabil numeric este prezentată în figura 8. În acestă figură se observă prezenţa următoarelor componente:

- un bistabil D activ pe tranziția pozitivă a semnalului de ceas;
- un numărător presetabil configurat pentru numărarea înapoi;
- o poartă AND.

Modul de funcționare al schemei din figura 8 este următorul:

- la apariţia unei tranziţii pozitive pe intrarea TR+, bistabilul D trece în starea Q=1, deoarece intrarea de date este menţinută în permanenţă în unu logic;
- starea Q=1, determină trecerea în unu logic a semnalului **Q_CBM** și deschiderea porții AND pentru impulsurile de pe intrarea de ceas **ck_in**;
- fiecare impul ce trece prin poarta AND decrementează cu o unitate starea numărătorului presetabil N1;
- în momentul în care numărătorul s-a golit (trece prin starea 0) se activează ieşirea de semnalizarea a golirii $(\overline{Bw}=0)$;
- activarea ieșirii de terminare numărare, are ca efect resetarea bistabilului (forțare în starea Q=0) și încărcarea paralelă a numărătorului cu constanta binară **M**;
- resetarea bistabilului are ca efect trecerea în zero a ieşirii **Q_CBM** și totodată blochează trecerea inpulsurilor prin poarta AND, în consecință starea numărătorului nu se mai poate modifica;
- schema rămâne în această stare (numărător încărcat cu constanta *M*, bistabil în starea *Q=0* și poartă AND blocată) până la o nouă tranziție pozitivă pe intrarea de declanșare *TR+*, după apariția acesteia funcționarea se repetă;




Fig. 8. Schema bloc de principiu și formele de undă pentru un monostabil numeric

Observatii

- mărirea sau micșorarea duratei impulsului generat de schema din figura 8 se face prin modificarea constantei **M**;
- pentru un control fin al duratei impulsului generat este nevoie de un semnal de ceas cu o perioadă cât mai mică;
- capacitatea numărătorului presetabil trebuie aleasă în funcție de frecvența semnalului de ceas și de lățimemea dorită a impulsurilor ce trebuie generate;
- avantajul schemei este dat de faptul că permite programarea numerică a duratei impulsului generat;
- schema este utilă şi acolo unde este nevoie să decumăm un număr de impulsuri din semnalul ck_in în ritmul tranzițiilor semnalului TR+, în această situație semnalul de ieşire se culege de la A1;
- resetarea (terminarea) unui impuls în curs de derulare se face prin simpla resetare a numărătorului;
- dezavantajul schemei, așa cum este ea prezentată în figura 8, este acela că nu lucrează corect la prima comandă de declanșare;



3. Desfășurarea lucrării

3.1. Studiul unor aplicații tipice cu CBM

- A. Referitor la schema din figura 5, răspundeți la următoarele întrebări:
 - Exemplificati cu forme de undă functionarea schemei;
 - Este strict necesar ca CBM-urile să fie retrigerabile sau pot fi înlocuite și cu CBM neretigerabile ?
 - Are importantă care CMB fixează frecventa minimă de trecere și care pe cea maximă ?
 - Care este legătura dintre perioada semnalului cu frecvenţă minimă, respectiv maximă, şi durata impulsurilor generate de CBM ?
 - Care sunt valorile componentelor R1, C1, R2, C2 astfel încât filtrul să aibă frecvenţa minimă de 50kHz iar frecvenţa maximă 100kHz ?
- **B.** Referitor la schema din figura 6, răspundeți la următoarele întrebări:
 - Exemplificați cu forme de undă funcționarea schemei;
 - Care CBM fixează durata de zero logic și care pe cea de unu logic a semnalului generat?
 - Cum se amorsează funcționarea schemei ?
 - Este strict necesar ca CBM-urile să fie retrigerabile, sau nu are importanță pentru această aplicație ?
 - Semnalul de ieșire poate fi preluat și de la ieșirea primului CBM ? Dacă da, ce diferențe apar față de situația prezentată pe schemă ?
- C. Referitor la schema din figura 7, răspundeți la următoarele întrebări:
 - Dacă frecvenţa semnalului generat de OSC1 este de 40kHz, în ce gamă poate varia constanta de timp a CBM astfel încât să declanşeze alarma pentru un singur impuls lipsă? Dar pentru a se declanşa alarma când lipsesc mai mult de 10 impulsuri?
 - Ce modificări trebuie făcute în schema bloc pentru a putea accepta mai multe bariere de infraroșu ?
 - Care ar fi frecventa acceptabilă pentru OSC2 ? Dar pentru OSC3 ?
 - Poate fi "păcălită" o astfel de schemă (chiar dacă are mai multe bariere de infraroșu) ? Ce măsuri de precauţie se pot lua ?

3.1. Studiul CBM numerice cu implementare în structuri CPLD

3.1.1. Descrierea aplicațiilor sub formă de scheme logice în mediul ISE-WebPack

A. Folosind simbolurile existente în editorul de scheme al mediului ISE-WebPack, categoria TTL, realizați o implementare a schemei din figura 8 și verificați funcționarea acesteia pe macheta de labortaor cu CPLD. Urmăriți pe bareta de LED-uri succesiunea stărilor prin care trece numărătorul și determinați lățime impulsului generat.

3.1.2. Utilizarea limbajului VHDL

A. Folosind modul de lucru prezentat la studiul automatelor FSM, concepeţi înlimbaj VHDL şi apoi verificaţi pe macheta de laborator cu CPLD, un automat sincron care să comande în mod convenabil elementele schemei din figura 8 astfel încât aceasta să funcţioneze corect de la prima comandă de declanşare.

Pentru rezeolvarea acestei aplicații se recomandă:

- intrările automatului vor fi: intrarea de declanșare TR+, ieșirea de semnalizare a termnării numărării $\overline{B_W}$ și eventual intrarea de Reset a CBM numeric;
- ieșirile automatului vor fi folosite pentru: comanda încărcării paralele a numărătorului, pentru comanda bistabilului D (setarea și resetarea sa);
- stările automatului: o stare de WAIT în care se așteaptă comanda de declanșare pe intrarea TR+; o stare intermediară INIT în care se face inițializarea schemei (încărcarea numărătorului și setarea bistabilului); o stare PULS în care se generează impulsul de ieșire, în această stare se rămâne până când numărătorul se golește sau până când avem comandă de reset;
- codificarea stărilor se face la alegere;
- **B.** Rezolvaţi problema de la punctul anterior folosind utilitarul StateCAD ce vă permite descrierea funcţionării automatului direct sub formă de diagramă de tranziţie a stărilor.



Lucrarea nr. 6 : **Studiul registrelor de deplasare**

1. Scopul lucrării

În partea teoretică se face o prezentare succintă a structurii interne a principalelor tipuri de registre, după care sunt prezentate câteva registre realizate în structuri integrate (se pune accent pe semnificația pinilor și pe unele particularități ce apar în funcționarea acestor circuite).

Ca aplicații ale registrelor de deplasare se studiază: realizarea divizoarelor de frecvență; realizarea luminilor dinamice și a generatoarelor de numere pseudo-aleatoare. O parte din aceste aplicații sunt prezentate ca implementări cu structuri integrate distincte sau ca descrieri în limbaj VHDL.

2. Considerente teoretice

2.1. Introducere

La nivel de bit, memorarea informației se face cu ajutorul latch-urilor sau a bistabililor. La nivel de cuvânt, memorarea și procesarea informației se face cu ajutorul registrelor. Registrul este un circuit logic secvențial format dintr-o succesiune de *n* latch-uri sau bistabili.

Încărcarea unui registru (operația de introducere a cuvântului de n biți în registru) se poate face în două moduri:

- serial încărcarea se face bit cu bit în ritmul unui semnal de ceas, motiv pentru care timpul de încărcare este egal cu **n** perioade de ceas;
- paralel toți biții sunt introduși în același timp, pe tranziția activă a unui semnal de ceas.

Extragerea informației din registru (operație denumită citire) se poate face tot în două moduri:

- serial citirea se face bit cu bit pe **n** tranziții active ale unui semnal de ceas;
- paralel toţi biţii sunt citiţi în acelaşi timp.

În general, un registru este definit ca o structură liniară de celule de memorare ce prezintă una sau mai multe din următoarele funcții: - acces serial; - acces paralel; - ieșire serială; - ieșire paralelă.

Clasificarea registrelor:

Clasificarea registrelor se poate face după mai multe criterii însă cel mai important este cel care indică modul de intrare și de ieșire a informației.

- După tipul celulelor de memorie utilizate:
 - cu latch-uri;
 - cu bistabili;
- După tipul celulelor de memorie utilizate:
 - cu intrare paralelă și ieșire paralelă (parallel in/parallel out);
 - cu intrare serială și ieșire paralelă (serial in/parallel out);
 - cu intrare paralelă și ieșire serială (parallel in/serial out);
 - cu intrare serială și ieșire serială (serial in/serial out);

Registrele cu încărcare serială mai sunt denumite și *registre de deplasare* și, la rândul lor, pot fi împărțite în două categorii: a) registre cu deplasare la dreapta și b) registre bidirecționale.

Registrele prevăzute cu ambele tipuri de intrări (serie și paralel) și ieșire paralelă sunt denumite registre universale.

2.2. Structura internă a registrelor

• Registru cu intrare paralelă și ieșire paralelă (registru paralel/paralel). O structură de registru cu încărcare paralelă și ieșire paralelă se obține relativ ușor prin utilizarea unui număr convenabil de bistabili de tip D. Un exemplu de registru paralel/paralel pe 4 biți se prezintă în figura 1.

Fucționare:

- toate intrările de ceas ale bistabililor se conectează împreună și formează intrarea de comandă a încărcării paralele **CKP**:
- la apariţia unei tranziţii active pe intrarea CKP, starea logică a intrărilor PI este copiată în celulele de memorie şi va fi
 păstrată nealterată până la următoarea tranzitie activă;
- Încărcarea paralelă se poate face numai atunci când pe intrarea *CKP* se aplică tranziție activă, spunem că încărcarea paralelă se face sincron cu semnalul aplicat pe *CKP*,
- intrările de tip D joacă rol de intrări paralele de date;
- ieşirile bistabililor joacă rol de ieşiri paralele de date;
- citirea informației din registru se poate face oricând;
- intrarea de ştergere \overline{MR} (*Master Reset*), este activă pe zero logic şi este folosită pentru ştergerea registrului (aducerea în starea Q=0 a tuturor bistabililor din structură);
- ştergerea registrului se poate face oricând prin aducerea intrării $\overline{\mathit{MR}}$ în starea 0, spunem că ştergerea se face asincron față de semnalul aplicat pe intrarea CKP ;




Fig. 1. Structura internă și simbolul pentru un registru paralel/paralel pe 4 biți

• Registru cu intrare serie și ieșire paralelă (registru serie/paralel).

O structură posibilă de registru cu încărcare serială se prezintă în figura 2. Analizând schema de conectare se constată că acest tip de registru prezintă ambele tipuri de ieşiri, atât paralelă cât și serială.




Fig. 2. Structura internă și simbolul pentru un registru serie/paralel pe 4 biți

Funcţionare:

- intrarea D a primului bistabil joacă rol de intrare serială de date, **SI** (Serial Input);
- toate intrările de ceas ale bistabililor se conectează împreună şi formează intrarea de comandă a încărcării seriale SCK (Serial Clock);
- la apariția unei tranziții active pe intrarea **SCK**, starea logică a intrării **SI** este copiată în primul bistabil iar conținutul celulelor de memorie este deplasat spre dreapta cu o poziție (de aici și denumirea de registru de deplasare);
- încărcarea acestui registru nu se poate face decât în mod serial şi necesită 4 perioade de ceas (în fig. 3 se prezintă modul de încărcare serială a informației 1111 într-un registru ce prezenta inițial informația 0000, pentru a putea urmări deplasarea informației în registru au fost utilizate fonturi diferite pentru fiecare bit de intrare);
- ieșirile bistabililor joacă rol de ieșiri paralele de date;
- ieşirea ultimului bistabil joacă și rol de ieșire serială;
- citirea informației din registru se poate face oricând, independent de **SCK**;
- intrarea de ştergere MR (Master Reset), este activă pe zero logic și are o execuție asincronă;

Registrele de deplasare sunt foarte utile în realizarea rapidă a operațiilor de înmulțire/împărțire cu puteri ale lui 2. Se poate arăta că înmulțirea unui număr binar (stocat în registru) cu numărul 2^p înseamnă deplasarea spre stânga cu \boldsymbol{p} poziții iar împărțirea cu 2^p necesită deplasarea spre dreapta cu \boldsymbol{p} poziții.

Exemplu:

- scriere zecimală: 5 x 4 = 20 ⇔ 5 x 2² = 20, deci trebuie efectuată o deplasare spre stânga cu două poziții;
- scriere binară: $101 \times 100 = 10100$
- conţinutul iniţial al registrului: 101
- după două deplasări la stânga, cu introducerea de zerouri pe pozițiile rămase libere se obține: 10100;




Fig. 3. Exemplu de încărcare serială a unui registru de 4 biți

• Registru universal.

Dacă în faţa fiecărui bistabil din schema prezentată în figura 2 se introduce un multiplexor cu 2 intrări, se permite conectarea intrării D fie la intrarea de încărcare paralelă, fie la ieşirea bistabilului de pe poziţia anterioară. Se obţine astfel un registru universal, un registru ce se poate încărca paralel sau serie şi poate fi citit serie sau paralel.

Un exemplu de registru universal pe 4 biţi se prezintă în figura 4.

Fucționare:

- modul de încărcare a registrului depinde de starea logică a intrării S/\overline{P} , dacă $S/\overline{P}=0$ încărcarea se face paralel iar dacă $S/\overline{P}=1$ încărcarea se face serie;
- multiplexoarele 2:1 se comportă ca niște comutatoare ce conectează intrările D fie la PI, fie la ieșirile bistabililor de pe poziția anterioară;
- ambele moduri de încărcare se fac sincron cu semnalul aplicat pe intrarea **CKU**;
- citirea informației din registru se poate face paralel sau serie în mod independent de **CKU**;

Facem precizarea că unele variante de registre universale au intrări separate de ceas pentru încărcarea serie respectiv paralel.




Fig. 4. Structura internă pentru un registru universal pe 4 biţi

2.3. Exemple de registre realizate în structuri integrate

Observaţii	Simbol
Registrul 74LS171	74LS171
 circuitul conţine 4 bistabili de tip D, conectaţi într-o manieră similară celei din figura 1; intrarea de ştergere (CLR), este activă pe zero logic; ieşirile de date sunt disponibile şi sub formă negată; încărcarea paralelă se face pe tranziţia pozitivă a semnalului de ceas; 	$\begin{array}{c ccccccccccccccccccccccccccccccccccc$
Registrul 74LS377 - circuitul conține 8 bistabili de tip D; - intrarea de validare a accesului informației la celulele de memorie (EN), este activă pe zero logic;	74LS377 -> 1
- încărcarea paralelă se face pe frontul pozitiv al semnalului de ceas numai atunci când $\overline{EN}=0$;	$\begin{array}{c c} $
 dacă EN = 1, informaţia de intrare nu are acces spre celulele de memorare, indiferent de starea semnalului de ceas; 	$\begin{array}{c ccccccccccccccccccccccccccccccccccc$
Registrul 74LS670	74LS670
 circuitul dispune de 4 registre de 4 biţi fiecare; ieşirile sunt de tip <i>tristate</i>; intrarea de validare a scrierii (WE) şi cea de validare a citirii (RE) sunt active pe zero logic; datorită faptului că avem semnale diferite de validare pentru citire şi pentru scriere, este posibilă scrierea unei locaţii simultan cu citirea alteia; adresarea registrului se face prin aplicarea unui cod binar pe liniile RB, RA (dacă este operaţie de citire) respectiv WB, WA (dacă este operaţie de scriere); circuitul se comportă ca o memorie RAM cu acces dual. 	→ 11
Registrul 74LS95 - modul de lucru se alege prin intermediul intrării <i>CM</i> : - <i>CM</i> = 0, deplasare spre dreapta în ritmul tranzițiilor negative ale semnalului aplicat pe intrarea <i>CKS</i> ; - <i>CM</i> = 1, încărcare paralelă în ritmul tranzițiilor negative ale semnalului aplicat pe intrarea <i>CKP</i> ; - intrarea serială de date este <i>SI</i> ; - poate fi folosit ca: - registru cu intrare serie și ieșire paralel; - registru cu intrare serie și ieșire serie; - registru cu intrare paralelă și ieșire paralelă; - registru bidirecțional (necesită conexiuni externe);	74LS95

Registrul universal 74LS194 74LS194 registru universal pe 4 biţi; **s**₁ modul de lucru se alege prin intermediul intrărilor de selectie S₁ S₀, după cum s_o - $S_1 S_0 = 00$, memorare LSI - $S_1 S_0 = 01$, deplasare informatie de la $Qa \rightarrow Qd$ D - S₁ S₀= 10, deplasare informație de la Qd→Qa C - S₁ S₀= 11, încărcare paralelă (QdQcQbQa=DCBA) 4 В $Q_{\mathbf{D}}$ - intrarea de ştergere asincronă (CLR) este activă pe zero logic; Α $\sigma_{\boldsymbol{C}}$ intrarea serială de date pentru deplasarea spre stânga este LSI; $Q_{\mathbf{B}}^{\cdot}$ 14 RSI - intrarea serială de date pentru deplasarea spre dreapta este LSI: CLK operațiile de deplasare la stânga, deplasare la dreapta și încărcare paralelă sunt CLR efectuate sincron cu semnalul de ceas CLK, pe tranzitia pozitivă;

2.4. Aplicații ale registrelor

• **Registru în inel.** Am arătat în fig. 3 că încărcarea serie a unui registru de deplasare se face cu pierderea informației inițiale din registru. Dacă se conectează ieşirea serială la intrarea serie se obține un registru în inel care recirculează la nesfârșit o secvență binară. Secvența dorită poate fi încărcată paralel sau serie, înainte de închiderea legăturii dintre ieșirea serială și intrarea serială.

pentru comanda de memorare, semnalul de ceas nu are efect asupra funcționării

Ca aplicații ale registrelor în inel se pot enumera: realizarea de numărătoare Johonson; realizarea unor divizoare digitale de frecvenţă; realizarea unor lumini dinamice.

Un exemplu de lumină dinamică este prezentată în figura 5. Funcționarea acestei scheme este relativ simplă:

- Imediat după conectarea sursei de alimentare, circuitul format din C2, R1 şi P2, generează o comandă de încărcare paralelă a stărilor logice fixate de către K1÷K4.
- Apariţia comenzii de încărcare paralelă se explică astfel: iniţial C2 este descărcat şi intrarea porţii P2 se află în zero logic, iar ieşirea în unu logic, deci se obţine CM=1.
- La scurt timp după conectarea sursei de alimentare, C2 se încarcă, la intrarea porţii P2 ajunge o tensiune suficient de mare să fie interpretată ca unu logic - fapt ce conduce la apariţia unui zero logic la ieşire. Deci, CM=0, ceea ce înseamnă că registrul primeşte o comandă de încărcare serie cu deplasare la dreapta.
- Datorită conexiunii dintre Qd (ieşire serială)
 şi SI (intrare serială), informația încărcată paralel va fi recirculată în inel;




Fig. 5. Schema logică a unei lumini dinamice

- Comutatoarele K1÷K4 sunt folosite pentru stabilirea secvenței binare, starea lor este citită doar în primele momente de după conectarea sursei de alimentare.
- Dacă secvenţa binară încărcată paralel a fost 1000 pe bareta de LED-uri se va deplasa un LED aprins, iar dacă secvenţa a fost 0111, se va deplasa un LED stins;
- semnalul de ceas este asigurat prin intermediul unui oscilator realizat cu un inversor trigger Schmitt (poarta P1).
- Generarea de numere pseudoaleatoare. Acolo unde este nevoie de generarea unor numere aleatoare, o soluție de compromis constă în generarea unor numere pseudoaleatoare, adică în generarea unei secvențe foarte lungi de numere. Deși succesiunea numerelor este mereu aceiași, datorită lungimii mari a secvenței, utilizatorul are senzația că numerele sunt generate aleator.

O posibilitate de generare a unei secvențe de numere pseudoaleatoare constă în utilizarea unui registru de deplasare la care se aplică o reacție liniară (Linear Feedback Shift Register). Spre deosebire de registrului în inel – unde reacția este realizată printr-o legătură între ieșirea serială de date și intrarea serială de date -, în cazul generatoarelor de numere pseudoaleatoare, reacția este asigurată printr-o poartă XOR conectată ca în figura 6.

Pentru fiecare tranziție activă a semnalului de ceas, starea registrului se modifică pe de o parte datorită faptului că informația este deplasată la dreapta iar pe de altă parte datorită faptului că intrarea serială de date primește informația Qn \oplus Om




Fig. 6. Schema de principiu a unui generator de numere pseudoaleatoare

Din analiza tabelului 1 (unde se prezintă legătura dintre poziția reacției (n), lungimea registrului (m) și numărul de stări distincte), se observă că pentru dimensiuni mari ale registrului se obțin secvențe lungi și astfel se poate crea aparența de generare aleatoare a numerelor.

Tahei		1 1
Idijei	''	-

Lungime registru	Poziție reacție	Numărul de stări distincte	Lungime registru	Poziție reacție	Numărul de stări distincte
(m)	(n)	uistiricte	(m)	(n)	uistiricte
4	3	16	20	17	1.048.475
5	3	31	21	19	2.097.151
6	5	63	22	21	4.194.303
7	6	127	23	18	8.388.607
9	5	511	25	22	33.554.431
10	7	1.023	28	25	268.435.455
11	9	2.047	29	27	536.870.911
15	14	32.767	31	28	2.147.483.647

• Conversia între formatele de reprezentare a informației digitale. Informația vehiculată în sistemele digitale se face fie în format serial fie în format paralel. Trecerea de la un format la altul se face cu ajutorul registrelor de deplasare. Modul concret de utilizare se va studia într-o altă lucrare de laborator.

2.5. Descrierea registrelor cu ajutorul limbajului VHDL

♦ Exemplul 1: Descrierea în limbaj VHDL a unui registru pe 8 biţi cu încărcare paralelă pe frontul pozitiv al semnalului de ceas. Intrarea de ştergere a registrului este activă pe nivelul de unu logic.

Observaţii	Codul VHDL
Secțiune dedicată includerii de librării.	Registru pe 8 biti cu incarcare paralela
•	library IEEE;
	<pre>use IEEE.std_logic_1164.all;</pre>
Secţiune dedicată descrierii entităţii. În cazul	entity reg8 is
de faţă:	port (clk: in std_logic;
- nume entitate este: reg_8 ;	reset: in std_logic;
- intrarea de ceas: c/k ;	ld: in std_logic;
- comandă încărcare paralelă: <i>ld</i> ;	din: in std_logic_vector(7 downto 0);
- intrări paralele de date: din ;	<pre>dout: out std_logic_vector(7 downto 0));</pre>
- ieșiri paralele de date: dout ;	end reg8;
Secțiune dedicată descrierii arhitecturii.	architecture arh8 of reg8 is
În cazul de față:	begin
- numele arhitecturii este: arh8 ;	p1: process (clk)
- arhitectura este asociată cu entitatea:	begin
reg8;	if (reset = '1') then
- /	dout <= "00000000";
Observații:	elsif (clk'event and clk='1') then
- procesul p1 este este sensibil la intrarea	if (ld = '1') then
de ceas <i>clk</i> ;	dout <= din;
- resetul este activ pe unu logic;	end if;
- declaraţia clk'event and clk='1' este	end if;
folosită pentru a specifica tranziția	end process p1;
pozitivă a semnalului de ceas;	end arh8;

♦ Exemplul 2: Descrierea în limbaj VHDL a unui registru cu intrare serie şi ieşire paralelă pe 8 biţi. Intrarea de ceas este activă pe tranziţia pozitivă. Circuitul nu are intrare de ştergere.

Observaţii	Codul VHDL
Secțiune dedicată includerii de librării	Exemplu de registru de deplasare
	library IEEE;
	<pre>use IEEE.std_logic_1164.all;</pre>
Secțiune dedicată descrierii entității. În cazul de față:	entity reg_8 is
nume entitate este: reg_8;	port (
- intrarea de ceas: <i>clk</i> ;	si, clk : in std_logic;
- intrarea seriala de date: si ;	<pre>dq : out std_logic_vector(7 downto 0));</pre>
- ieşirile de date: <i>dq</i> ;	end reg_8;
Secțiune dedicată descrierii arhitecturii.	architecture arh_reg of reg_8 is
În cazul de față:	begin
 numele arhitecturii este: arh_reg; 	process (clk)
 arhitectura este asociată cu entitatea: reg_8; 	begin
 descrierea funcţionării se face cu un proces ce este 	if((clk ' event) and (clk='1')) then
sensibil la semnalul de ceas <i>clk</i> ;	dq(7 downto 1) < = dq(6 downto 0);
Observaţii:	dq(0) <= si;
Deplasarea se face pe frontul crescător al semnalului de	descriere alternativa
ceas;	dq <= dq(6 downto 0) & si;
Data de pe intrarea serie este copiată în prima celulă a	end if ;
registrului de memorie.	end process;
	end arh_reg;

♦ Exemplul 3: Descrierea în limbaj VHDL a unui registru pe 4 biţi cu încărcare paralelă și posibilitatea de deplasare a informaţiei spre stânga sau spre dreapta. Metoda folosită în acest exemplu este preferabilă celei anterioare.

Observatii	Codul VHDL
Observaţii	
Package -ul conține elemente ce trebuie recunoscute	library IEEE;
în mai multe proiecte.	use IEEE.std_logic_1164.all;
Elementele dintr-un pachet sunt recunoscute într-un	<pre>package reg_types is</pre>
proiect dacă se face apel la instrucțiunea use .	<pre>subtype bit4 is std_logic_vector(3 downto 0);</pre>
În cazul de față se definește un pachet pentru a	<pre>end reg_types;</pre>
specifica formatul <i>bit4</i> .	
Secțiune dedicată includerii de librării.	Exemplu de registru pe 4 biti
Se remarcă faptul că se include și pachetul descris mai	library IEEE;
SUS.	use IEEE.std_logic_1164.all;
^	<pre>use WORK.reg_types.all;</pre>
Secțiune dedicată descrierii entității. În cazul de față:	entity reg_A is
 nume entitate este: reg_A; 	port (
- intrarea de ceas: <i>clk</i> ;	clk, shift_sens, load : in std_logic;
- comandă încărcare paralelă: <i>load ;</i>	din : in bit4;
- intrare pentru specificarea sensului de deplasare	dout : inout bit4);
a informației din registru: shift_sens ;	end nr_A;
- intrări paralele de date: din ;	
- ieşiri paralele de date: dout ;	
Secțiune dedicată descrierii arhitecturii.	architecture arh_A of reg_A is
În cazul de față:	<pre>signal temp_val: bit4;</pre>
 numele arhitecturii este: arh_A; 	begin
 arhitectura este asociată cu entitatea: reg_A; 	<pre>pr_1: process (shift_sens, load, din, dout)</pre>
	begin
Observații:	if load = '1' then
 procesul <i>pr_1</i> este responsabil de menţinerea 	temp_val < = din;
stării registrului;	<pre>elsif shift_sens = '1' then deplasare spre dreapta</pre>
 procesul: pr_2 este folosit pentru transferul 	temp_val (2 downto 0) < = temp_val (3 downto 1);
stării registrului spre ieşirile circuitului;	temp_val (3) = '0';
- pentru descrierea deplasării spre dreapta, în locul	else deplasare spre stanga
declaraţiilor: temp_val (2 downto 0) < = temp_val	temp_val (3 downto 1) < = temp_val (2 downto 0);
(3 downto 1); temp_val (3) = '0'; se poate	temp_val (0) <= '0';
folosi temp_val < = '0' & temp_val (3 downto 1);	end if;
- pentru descrierea deplasării spre stânga, în locul	end process pr_1;
declaraţiilor: temp_val (3 downto 1) < = temp_val	pr_2: process
(2 downto 0); temp_val (0) = '0'; se poate	begin
folosi temp_val < = temp_val (2 downto 0) & '0';	wait until clk 'event and clk ='1'
	dout < = temp_val;
	end process pr_2;
	end arh_A;



3. Desfășurarea lucrării

3.1. Studiul registrelor realizate în structuri integrate.

- **A.** Cum trebuie conectat un circuit 74LS95 pentru a obține un registru de deplasare bidirecțional, cu intrare serie şi ieşire paralelă ?
- **B.** Referitor la schema din figura 5, răspundeți la următoarele întrebări:
 - Pentru a obţine efectul de "lumină curgătoare" este nevoie de mai multe LED-uri așezate în linie (baretă luminoasă). Dacă menţinem capacitatea registrului la 4 biţi cum trebuie conectate din punct de vedere electric LED-urile pentru a obţine o baretă luminoasă de 32 poziţii ?
 - Care este informația ce trebuie încărcată paralel dacă dorim deplasarea unui singur LED stins ? Dar pentru un singur LED aprins ?
 - Asupra cărei componente trebuie acționat pentru a reduce viteza de curgere ?
 - Dacă schema este pornită și deplasează un LED aprins, ce trebuie făcut ca ea să deplaseze un LED stins ?
 - Care va fi efectul vizibil pe bareta de LED-uri dacă legătura dintre Qd și SI se face printr-un inversor logic ?
- C. Folosind registre de tip 74LS95 şi alte circuite auxiliare necesare, concepeţi o schemă de lumină dinamică cu 8 LED-uri ştiind că LED-ul aprins trebuie să parcurgă următorul ciclu: LED0, LED1, LED2, LED3, LED4, LED5, LED6, LED5, LED4, LED5, LED4, LED5, LED4, LED5, LED4, LED5, LED4, LED4, LED5, LED4, LED5, LED4, LED5, LED4, LED5, LED6, LED5, LED6, LED6, LED7, LED6, LED6, LED6, LED7, LED6, LED7,

3.2. Utilizarea ISE WebPack pentru descrierea aplicaţiilor sub formă de scheme logice

- **A.** Folosind facilitatea ISE-WebPack prin care se permite descrierea proiectelor la nivel de schemă logică se cere implementarea și testarea schemelor din figurile 1, 2 și 4 pe macheta de laborator cu CPLD;
- **B.** Folosind facilitatea ISE-WebPack prin care se permite descrierea proiectelor la nivel de schemă logică se cere implementarea şi testarea unui generator de numere pseudoaleatoare (vezi figura 6) cu m=4 şi n=2.

3.3. Utilizarea limbajul VHDL

- **A.** Implementați și verificați pe macheta de laborator cu CPLD, descrierile în limbaj VHDL prezentate ca exemple. Cum se execută funcția de reset la registrul din exemplul 1?
- **B.** Modificaţi descrierea VHDL de la exemplul 2 pentru adăugarea unei intrări de ştergere cu execuţie asincronă faţă de semnalul de ceas.
- **C.** În exemplul 3, deplasarea informației ce a fost încărcată paralel se face cu pierderea treptată (câte un bit la fiecare perioada a semnalului de ceas) a datelor. Modificați descrierea VHDL de la exemplul 3 astfel încât informația încărcată paralel să fie rotită (recirculată) la nesfârșit.
- D. Concepeți o descriere comportamentală pentru circuitul 74LS194 după care verificați corectitudinea ei pe macheta de laborator cu CPLD.
- **E.** Concepeţi o descriere în limbaj VHDL şi implementaţi pe macheta de laborator cu CPLD, o lumină dinamică pe 8 biţi care să funcţioneze similar cu cea din figura 5.
- F. Concepeţi o descriere în limbaj VHDL şi implementaţi pe macheta de laborator cu CPLD, o lumină dinamică cu 8 LED-uri ştiind că LED-ul aprins trebuie să parcurgă următorul ciclu: ..., LED0, LED1, LED2, LED3, LED4, LED5, LED6, LED5, LED4, LED5, LED1, LED0, LED1 ..., cu alte cuvinte LED-ul aprins se deplasează de la stânga la dreapta şi când atinge capătul baretei se deplasează în sens invers.
- **G.** Concepeți o descriere în limbaj VHDL și implementați pe macheta de laborator cu CPLD, o lumină dinamică cu 8 LED-uri pentru a obține următorul efect: bareta se aprinde de la stânga la dreapta dând efectul de umplere, iar după ce întreaga baretă este aprinsă se stinge de la dreapta la stânga dând efectul de golire.
- **H.** Concepeţi o descriere în limbaj VHDL şi implementaţi pe macheta de laborator cu CPLD, un generator de numere pseudoaleatore cu o secvenţă de cel puţin 63 numere. Afişarea numerelor se va face în cod binar pe bareta de LED-uri sau în zecimal pe două afişaje cu 7 segmente.

4. Indicații privind modul de lucru

Pentru fiecare aplicație este necesară deschiderea unui nou proiect după metodologia prezentată într-o lucrare de început.

Toate aplicațiile din această lucrare necesită doar un singur fișier sursă (fie schemă logică, fie sursă VHDL) și un singur fișier de constrângeri .

Referitor la conectarea intrărilor și a ieșirilor din circuit facem următoarele precizări:

- pentru comanda intrărilor de date se vor folosii switch-urile SW1, SW2, SW3, SW4;
- pentru afișarea informației din registru se vor folosi LED-urile LED1, LED2, LED3 și LED4;
- pentru intrarea de ceas se folosește BTN1, pentru intrarea de reset BTN2 iar pentru intrarea de încărcare paralelă BTN3;
- pentru intrarea de comandă a sensului de deplasare se va utiliza SW8;
- pentru intrarea serială de date se va utiliza BTN8;

Toate aceste precizări trebuie să se regăsească în conținutul fișierului de constrângeri, alcătuirea sa, sperăm, nu mai ridică nici o problemă.

Referitor la obţinerea semnalului de comandă a intrărilor de ceas, facem următoarele precizări:

- Petru a crea un efect perceptibil de lumină dinamică este nevoie ca frecvenţa semnalului ce comandă deplasarea informaţiei din registru să fie sub 2Hz. Dacă frecvenţa este prea mare, vom percepe toată bareta aprinsă.
- Pentru comanda intrării de ceas se folosește oscilatorul de pe macheta de laborator cu CPLD. Deoarece frecvenţa acestuia este de 25,1758MHz, el trebuie mai întâi divizat în frecvenţă şi abia apoi folosit pentru comanda intrării de ceas a registrului de deplasare. Dacă ne propunem un semnal cu frecvenţa de 1Hz, constanta de divizare este egală cu 25.175.000.
- Din punct de vedere al sintezei este mai bine să folosim o constantă de divizare ce reprezintă o putere a lui 2, spre exemplu 2²³ =8.388.608, ceea ce înseamnă o frecvenţă de ieşire de cca. 3 Hz, valoare acceptabiă[pentru aplicaţiile propuse.
- În fişierul VHDL, pe lângă descrierea propriu-zisă a funcţionării, se va introduce un proces pentru divizarea semnalului preluat de la oscilatorul machetei.
- Modul de intercalare al acestui process cu restul aplicaţiei se prezintă pe coloana alăturată. Cea mai mare divizare în frecvenţă se obţine dacă semnalul de atac al registrulu *clk_reg* este preluat de la cel mai semnificativ bit al semnalului *cnt*. Pentru aceasta este necesar să facem o declaraţie de forma:

```
clk_reg <= cnt(22);
```

- Starea registrului de deplasare se afișează pe bareta de LED-uri de pe macheta de laborator cu CPLD.

```
-- Exemplu de structura
library IEEE;
use IEEE.std_logic_1164.all;
use IEEE.std_logic_arith.all;
use IEEE.std_logic_unsigned.all;
entity lumina_dinamica is
port (
    osc_25M : in std_logic;
    -- se declara restul de intrari si
    -- iesiri necesare
);
end lumina_dinamica;
architecture arh_2 of lumina_dinamica is
signal cnt: std_logic_vector(22 downto 0);
signal clk_reg: std_logic;
     -- alte declaratii,daca este cazul
begin
-- proces pentru divizare ceas
divizare: process (osc_25M)
begin
  if (osc_25M 'event and osc_25M='1') then
      cnt <= cnt + 1;
  end if;
end process divizare;
clk_reg <= cnt(22);
-- alte procese sau declaratii concurente
-- pentru descrierea aplicatiilor cerute
-- în lucrare
end arh_2;
```



Lucrarea nr. 7: **Studiul numărătoarelor asincrone**

1. Scopul lucrării

Lucrarea are ca scop familiarizarea studentului cu numărătoarele asincrone. Pentru aceasta, se pune accent pe: înțelegerea structurii interne și a modului de funcționare; prezentarea avantajelor și dezavantajelor ce decurg din structura internă; prezentarea numărătoarelor asincrone realizate în structură întegrată ce sunt disponibile pe piață (semnificația pinilor, particularitățile în funcționare, modul de cascadare și modul de operare cu acestea); prezentarea modului de implementare în structuri programabile de tip CPLD folosind editorul de scheme din mediul ISE-WebPack; utilizarea numărătoarelor în realizarea divizoarelor digitale de frecvență.

2. Considerente teoretice

2.1. Clasificarea numărătoarelor

Numărătoarele sunt structuri secvențiale care pot parcurge un număr de stări distincte ca urmare a aplicării unor impulsuri la intrarea de numărare, intrare ce este de regulă notată prin CK, CP sau Φ. Numărul stărilor distincte este dependent de numărul bistabililor din structură și de modalitatea de codificare a stărilor.

Cele mai importante criterii de clasificare a numărătoarelor sunt:

- După sensul de numărare:
 - înainte (sens direct);
 - înapoi (sens invers);
 - bidirecționale sau reversibile (pot număra fie înainte fie înapoi)
 - cu două intrări de numărare;
 - cu o intrare de numărare și o intrare de sens.
- După codul utilizat:
 - numărătoare în cod binar natural;
 - numărătoare în cod BCD;
 - numărătoare Johnson (numărătoare cu ieșirile decodate).
- După modul de comutare a bistabililor:
 - asincrone, semnalul de ceas comandă în mod direct numai primul bistabil, după care ieșirea unui bistabil comandă pe următorul;
 - sincrone, fiecare bistabil este comandat direct de către semnalul de ceas.

2.2. Numărătoare binare asincrone

Caracteristici generale:

- Prezintă cele mai simple scheme de realizare, motiv pentru care preţul lor este redus.
- Sunt realizate prin cascadare unor celule divizoare cu 2 a frecvenței. Aceste celule provin din configurarea corespunzătoare a unor anumite tipuri de bistabili (vezi fig. 1). Numărul stărilor este: $N \le 2^{NUMÄR_BISTABILI}$.
- Semnalul de numărare se aplică numai primului bistabil al structurii. Comanda celorlalți bistabili se face dinspre bistabilul p spre bistabilul **p** +1.
- Ca o consecință a timpului de propagare prin bistabili, cât și a modului de conectare a acestora în structura numărătorului asincron, trecerea de la numărul i la i+1 nu se face direct, așa cum ar fi de dorit, ci se face printr-o serie de stări intermediare de scurtă durată. Spre exemplu, trecerea de la numărul binar 1111 la 0000 se face prin lanțul de stări intermediare $\mathbf{1111} \rightarrow 1110 \rightarrow 1100 \rightarrow 1000 \rightarrow \mathbf{0000}$.
- Numărul stărilor intermediare este cu atât mai mare cu cât numărătorul bistabililor din structură este mai mare.
- Stările intermediare sunt fenomene nedorite de care trebuie să se țină seama la proiectarea circuitelor comandate de către ieșirile numărătorului. Dacă ieșirile numărătorului sunt conectate, spre exemplu, la un circuit decodor acesta generează "ciocuri" la anumite ieșiri pe durata stărilor intermediare ale numărătorului.
- Aceste structuri sunt utilizate îndeosebi la realizarea integrată a numărătoarelor de capacități mari: 10, 12, 14 sau chiar 20 de biţi.




Fig. 1. Celule de divizarea cu doi a frecvenței unui semnal digital

Exemplu: În fig. 2 se prezintă schema de realizare și simbolul unui numărător binar asincron pe 4 biți constituit din bistabili JK activi pe tranziția negativă a semnalului de ceas. Structuri asemănătoare se pot realiza și cu bistabili de alt tip configurați ca în fig.1.

Pentru acest caz, avem următoarea semnificație a semnalelor:

- Φ intrare de numărare, sensibilă (activă) la tranziția negativă a semnalului aplicat;
- R intrare de RESET, de aducere la zero a numărătorului, activă pe nivelul LOW al semnalului aplicat acestei intrări;

Qd, Qb, Qc, Qa - ieşirile de numărare a căror stare logică, citite în ordinea indicată, indică în cod binar starea numărătorului (numărul impulsurilor acumulate). Ieşirea Qd, indică cel mai semnificativ bit al stării numărătorului iar Qa pe cel mai puţin semnificativ.




Fig. 2. Exemplu de numărător binar asincron pe 4 biţi realizat cu bistabili JK

Observații:

- După starea maximă, în cazul de faţă 1111, la următorul impuls numărătorul trece de la sine în starea zero şi continuă numărarea.
- Frecvența semnalelor de ieșire scade la jumătate după fiecare bistabil.
- Numărătorul poate fi utilizat și ca divizor de frecvență a semnalelor digitale.
- În mod natural (fără conexiuni suplimentare, altele decât cele necesare cascadării), factori de divizare în frecvență ai semnalului de intrare sunt puteri ale lui doi.
- În fig. 4 se arată, pentru situația cea mai defavorabilă, modul de apariție a stărilor intermediare datorită comenzii succesive a bistabililor și timpului de întârziere τ al acestora.
- Numărătoarele asincrone lucrează corect dacă intervalul de timp dintre două tranziţii active ale semnalului de ceas este mai mare decât suma întârzierilor introduse de lanţul bistabililor.




Fig. 3. Forma ideală a semnalelor pentru un numărător binar pe 4 biţi




Fig. 4. Exemplificarea modului de apariție a stărilor intermediare nedorite – cazul unui numărător asincron pe 4 biți care trece din starea $15 \rightarrow 0$. Stările nedorite (1110, 1100 și 1000) sunt de scurtă durată însă pot fi sesizate de alte circuite dintr-un sistem digital mai amplu.

2.3. Prezentarea structurilor asincrone de numărare realizate în circuite integrate MSI

În această secțiune se prezintă câteva tipuri de numărătoare asincrone, mai des utilizate, ce sunt disponibile sub formă de circuite integrate. Pentru fiecare circuit se prezintă semnificația pinilor și particularitățile funcționale ale acestuia.

Din analiza foilor de catalog, în dorința de a fi cât mai versatile, se constată că o serie ce numărătoare sunt prevăzute cu facilități suplimentare. O parte a acestor funcții se prezintă pe scurt în continuare pentru a facilita înțelegerea mai ușoară a circuitelor în momentul prezentării lor.

• Funcția de reversibilitate

Numărătoarele reversibile pot realiza numărarea impulsurilor de intrare fie în sens crescător, fie în sens descrescător. Aceste circuite se împart în două categorii: a) circuite cu două intrări de ceas; b) circuite cu o intrare de ceas și o intrare de comandă a sensului de numărare. Pentru primul caz, cele două intrări de ceas sunt denumite COUNT UP respectiv COUNT DOWN. În cazul doi, intrarea de ceas este denumită CLOCK iar cea de comandă UP / \overline{DOWN} .

• Funcția de încărcare paralelă (PRESET)

Numărătoarele ce dispun de această facilitate, prezintă avantajul că pot starta numărarea dintr-o stare particulară, ce se încarcă în prealabil în mod paralel. Pentru a permite acest lucru, circuitul este prevăzut cu:

- intrări de date, notate P_0 , P_1 , ..., prin intermediul cărora se specifică constanta binară ce trebuie încărcată paralel;
- o intrare de control prin intermediul căreia se comandă introducerea în bistabili a datelor de pe intrările paralele PI. Intrarea poate fi întâlnită sub diverse denumiri: LOAD, LOAD ENABLE, PARALLEL LOAD etc.

Facem precizarea că funcția de încărcare paralelă poate fi executată sincron sau asincron față de semnalul de ceas aplicat numărătorului. La numărătoarele cu presetare asincronă, încărcarea se execută odată cu activarea intrării LD și nu ține cont de starea logică a semnalului de ceas. Pentru numărătoarele cu presetare sincronă, încărcarea efectivă se execută la prima tranziție activă a semnalului de ceas care apare după activarea intrării LD.

Trebuie retinut că, pe durata activării funcției de încărcare paralelă, procesul de numărare este inhibat.

• Funcția de ștergere a numărătorului (RESET)

Pentru aducerea în starea zero a unui numărător, marea majoritate a numărătoarelor sunt prevăzute cu o intrare denumită RESET. Funcție de circuitul utilizat, funcția de ștergere poate fi executată sincron, sau asincron, față de semnalul de ceas aplicat numărătorului. Pentru numărătoarele cu resetare asincronă, ștergerea se face la momentul activării intrării RESET, deci nesincronizat cu semnalul de ceas. În celălalt caz, numărătoare cu resetare sincronă, ștergerea se face efectiv la prima tranzitie activă a semnalului de ceas ce apare după activarea intrării de RESET.

Unele firme, pentru a face distincție între cele două modalități de ștergere, notează prin: MASTER RESET resetul asincron, și prin SYNCHRONOUS RESET pe cel sincron.

• Funcția de semnalizarea a terminării numărării (TERMINAL COUNT)

În aplicații precum: extinderea capacității de numărare, realizarea divizoarelor programabile de frecvență etc, este foarte utilă semnalizarea în exterior a momentelor de umplere, sau după caz, de golire a numărătoarelor. Prin umplere se înțelege trecerea numărătorului prin starea sa maximă, iar prin golire trecerea sa prin zero.

De regulă, numărătoarele reversibile au două ieșiri destinate acestui scop: a)TERMINAL COUNT UP sau CARRY, pentru semnalizarea umplerii; b) TERMINAL COUNT DOWN sau BORROW, pentru semnalizarea golirii.

Numărătoarele unidirecţionale prezintă o ieşire TERMINAL COUNT prin care semnalizează trecerea prin starea maximă

a acestora.

♦ Exemple de numărătoare asincrone realizate în structuri integrate

• Circuitul 74 LS 93 - numărător binar asincron pe 4 biţi

Circuitul este activ pe tranzitia negativă a semnalului de ceas.

Este organizat în două secțiuni: prima realizează o divizare cu 2 a frecvenței de intrare, iar a doua o divizare cu 8. Un numărător binar pe 4 biti, cu intrarea pe CP0, se obține prin realizarea unei conexiuni externe între Q0 și CP1. Ştergerea numărătorului se execută asincron prin MR1 = MR2 =1.




Fig. 5. Circuitul 74LS93: schemă logică, simbol, pinout

• Circuitul 74 LS 92 - numărător modulo 12 (divizor cu 12)

Circuitul este activ pe tranziția negativă a semnalului de ceas.

Este organizat în două secțiuni: prima realizează o divizare cu 2 a frecvenței de intrare, iar a doua o divizare cu 6. Un divizor cu 12, cu intrarea pe CP0, se obtine prin realizarea unei conexiuni externe între O0 și CP1. Ştergerea numărătorului se execută în mod asincron prin MR1 = MR2 =1.




Fig. 6. Circuitul 74LS 92: schemă logică, simbol, pinout

• Circuitul 74 LS 90 - numărător BCD asincron

Circuitul este activ pe tranziția negativă a semnalului de ceas.

Este organizat în două secțiuni: prima realizează o divizare cu 2 a frecvenței de intrare, iar a doua o divizare cu 5. Un numărător BCD, cu intrarea pe CP0, se obține prin realizarea unei conexiuni externe între Q0 și CP1. Stergerea numărătorului se execută în mod asincron prin MR1 = MR2 =1.

Prin MS1= MS2 =1, în numărător se încarcă în mod asincron constanta 9.




Fig. 7. Circuitul 74LS90: simbol, pinout

• Circuitele: 74 LS 196 - numărător BCD asincron presetabil

74 LS 197 - numărător binar presetabil pe 4 biți

Circuitele sunt active pe tranzitia negativă a semnalului de ceas.

Circuitele sunt organizate în două secțiuni: prima realizează o divizare cu 2 a frecvenței de intrare, iar a doua o divizare cu 5 respectiv cu 8.

Pentru LS196 un numărător BCD, cu intrarea pe CP0, se obţine prin realizarea unei conexiuni externe între Q0 şi CP1.
Pentru LS197 un numărător binar pe 4 biţi, cu intrarea pe CP0, se obţine prin realizarea unei conexiuni externe între Q0 și CP1.

Ştergerea numărătoarelor se execută în mod asincron pentru $\overline{MR} = 0$.

Încărcarea paralelă se face în mod asincron prin PL=0.




Fig. 8. Circuitul 74LS196 / (74LS197): simbol logic, pinout

2.4. Cascadarea numărătoarelor

Extinderea capacității de numărare se face prin conectarea convenabilă a mai multor circuite de capacitate mai mică. Modul de conectarea este depindent de circuitele utilizate și de performanțele impuse numărătorului mare ce trebuie realizat.

Cascadarea numărătoarelor asincrone se face simplu, prin interconectarea bitului MSB al numărătorului *n-1*, la intrarea de ceas a numărătorului *n.* Această metodă este cunoscută sub denumirea de *Ripple Count*. Noua structură, de capacitate mai mare, are tot comportament de numărător asincron.

2.5. Realizarea divizoarelor de frecventă cu ajutorul numărătoarelor asincrone

Divizorul digital de frecvență este un circuit ce realizează o reducere, cu un anumit coeficient, a frecvenței semnalului de intrare. De regulă, coeficientul de divizare este un număr întreg. Atragem atenția asupra faptului că semnalele de intrare și de ieșire sunt digitale, deci trebuie să respecte nivelele de tensiune asociate prin standard pentru ambele stări logice.

Din analiza semnalelor prezentate în figura 3 se observă destul de clar că un numărător binar poate fi utilizat pentru obținerea unor factori de divizare ce reprezintă puteri ale cifrei 2 (spre exemplu divizare cu 2, cu 4, cu 8, cu 16, etc.).

În diverse aplicații practice apare necesiatea utilizării unor factori de divizare ce nu reprezintă puteri ale cifrei 2, (spre exemplu divizări cu 10). Pentru astfel de cazuri este necesar să utilizăm în mod convenabil facilitatea de ştergere (*Reset*).

În principiu, realizarea unui divizor de frecvență cu factorul de divizare k, este echivalent cu sinteza unui numărător cu k stări distincte. Pentru aceasta este necesar să alegem un numărător binar cu 2^N stări distincte, însă trebuie avut grije să fie îndeplinită condiția $k < 2^N$, unde n reprezintă numărul de bistabili ai numărătorului binar.

Dacă nu Întervenim în nici un fel asupra numărătorului binar acesta va avea 2^N stări distincte și nu k stări distincte cum dorim noi. Pentru a rezolva această problemă este necesar să împărțim stările numărătorului în două categorii:

- stări permise (stările de la **0** la **k-1**) pe durata acestor stări funcția de ștergere nu trebuie activată;
- stări nepermise (stările mai mari decât k) pe durata acestor stări funcția de ștergere trebuie activată.

Așadar, trebuie proiectat un CLC care primește la intrare starea numărătorului și generează la ieșire un semnal de comandă a intrării de reset a numărătorului binar.

Exemplu: Realizarea unui divizor de frecvență cu 12 folosind structura de numărător binar din figura 2.

Tabelul 1.

Nr. etapă	Denumire etapă	Observaţii
1	Alegerea numărătorului binar și alcătuirea unui tabel cu succesiunea stărilor prin care trece acesta	Avem nevoie de un numărător binar de cel puţin 4 biţi
2	Separarea stărilor permise de cele nepermise	Numărătoarea stărilor permise se începe în mod obigatoriu cu starea 0;

						_		1 1 2
		Q_D	Q_{C}	Q_B	Q_A	R	Observatii	In momentul în care circuitul ajunge în starea
		0	0	0	0	1		1100, intrarea de ştergere se activează şi numărătorul este forțat să treacă în starea 0000;
		0	0	0	1	1		Humaratorur este forçat sa treaca in starea 0000,
		0	0	1	0	1	Stari permise	Prima stare nedorită este "atinsă tangențial", se
		0	0	1	1	1	(Functia de stergere trebuie sa	trece prin ea doar câteva nanosecunde. Această
		0	1	0	0	1	fie inactiva $\overline{R} = 1$)	stare nu este lăsată să existe.
		0	1	0	1	1		
		0	1	1	0	1		Funcția de <i>Reset</i> este necesar să fie activă doar
		0	1	1	1	1		în prima stare nedorită. În restul stărilor nedorite funcția de ștergere poate avea valoarea
		1	0	0	0	1		*=don't care, deoarece numărătorul nu mai
		1	0	0	1	1		are cum să treacă prin aceste stări.
		1	0	1	0	1		·
		1	0	1	1	1		
		1	1	0	0	0	Stari nepermise	
		1	1	0	1	*	(Functia de stergere trebuie sa	
		1	1	1	0	*	fie activa $\overline{R} = 0$)	
		1	1	1	1	*		
	Sint	eza (CLC-ı	ılui p	entru	ı co	manda intrării de ștergere.	Se aplică a doua formă canonică și se ține cont
3	$\overline{R} = \overline{Qd} + \overline{Qc} = \overline{Qd} \ \overline{Qc}$						_	de faptul că *, poate fi considerată '0' sau '1'.
	Rea	lizare	ea scl	heme	ei log	ice		Durata de '1' a semnalul de ieşire este egală cu
	Intrare							4 perioade ale semnalului de intrare;
	—→ φ ^R						R	Durata de '0' a semnalul de ieşire este egală cu
		(f_{in}) $\begin{bmatrix} \mathbf{q}_{a} \mathbf{q}_{b} \mathbf{q}_{c} \mathbf{q}_{d} \end{bmatrix}$						8 perioade ale semnalului de intrare;
4						Ť	*	
							I I I I I I I I I I I I I I I I I I I	
	$ \begin{array}{c} \text{leşire} \\ \hline $						f.	
							$(f_{\text{out}} = \frac{\text{'in}}{12})$	

2.6. Utilizarea editorului de scheme din mediul WebPack

Foarte multe scheme digitale sunt formate dintr-o celulă de bază care este repetată de un anumit număr de ori (în această categorie se încadrează și numărătoarele binare asincrone). Pentru astfe de scheme este utilă definirea unui simbol propriu (conceput de către noi) prin care să reprezentăm celula de bază a schemei.

Modul în care se definește un nou simbol precum și asocierea acestui simbol cu o anumită schemă internă se prezintă în exemplul de mai jos.

Exemplu: Realizarea unui divizor de frecvență folosind un simbol atașat structurii de numărător din figura 2.

Nr.	Denumire etapă	Mod de lucru
1	Deschiderea unui nou proiect	Din fereastra Project Navigator se execută următoarea secvență de comenzi: File \rightarrow New Project \rightarrow se atribuie un nume (spre exemplu num_4bit) \rightarrow OK \rightarrow
2	Adăugăm la proiect un fișier nou de tip schemă logică în care descriem schema internă a celulei de bază. În exemplul de faţă, celula de bază este un bistabil JK conectat astfel încât să realizeze o divizare cu 2 a frecvenţei semnalului de intrare. Atenţie: Bistabilii din interiorul CPLD au toate intrările active pe '1' iar intrarea de ceas este activă pe tranziţia pozitivă. După generarea simbolului grafic, avem la dispoziţie un simbol (definit de noi, cu numele div_jk), simbol ce poate fi folosit drept componentă în alte scheme.	 Secvenţa de comenzi este: Project → New Sources → Schematic şi se atribuie un nume (spre exemplu div_jk) → Next → Finish. În urme acestor comenzi se lansează editorul de scheme logice. Se desenează schema unui divizor de frecvenţă cu 2 realizată cu bistabil jk: se aduce un bistabil JK în fereastra de lucru prin secvenţa de comenzi: Symbols → Flip-flops → fjkc → deplasarea mouse în câmpul de desen → clic stânga pentru plasare componentă; trasare conexini prin secvenţa de comenzi: Add → Wire → deplasare mouse până la un capăt al firului → clic dreatpa cu menţinere şi deplasare până la celălalt capăt al firului → eliberare buton stânga; adăugarea de pini de intrare/ieşire prin secvenţa de comenzi: Add → I/O Marker → din fereastra Options se alege după caz Add an input marker sau Add an output marker → se deplasează mouseul în zona de lucru şi se face clic dreapta pentru amplasare → se apasă butonul săgeată orientată spre stânga (de pe toolsbarul superior) → se face dublu clic pe marker → în fereastra apărută se modifică proprietatea Name cu denumirea dorită a intrării/ieşirii → OK. După terminarea desenului se salvează prin File → Save.

	Denumirea asociată simbolului este aceiași cu denumirea fișierului cei descrie conținutul.	FJKC FJKC FJKC
		div2_jk
3	Adăugăm la proiect un nou fișier de tip schemă în care descriem structura internă a numărătorului. În exemplul de faţă, vom lega în cascadă 4 simboluri de div_jk pentru a realiza un numărător binar pe 4 biţi. Din schemă se observă că avem 4 blocuri div2_jk, conectate similar schemei din figura 2.	1. Din fereastra <i>Project Navigator</i> , printr-o secvență de comenzi ce a fost deja descrisă, se introduce un nou fișier de tip schemă logică, denumit <i>n_asincron4</i> . 2. În editorul de scheme se verifică lista simbolurilor disponibile pentru a constata prezența simbolului generat de noi, <i>div_jk</i> . Pentru aceasta , în textboxul <i>Categories</i> trebuie să existe o linie de forma < <i>c:/cid/proiecte_vhdl/num_4bit></i> , linie ce indică locul unde se află amplasat proiectul nostru. Dacă se selectează această linie, în textboxul <i>Symbols</i> trebuie să existe și <i>div_jk</i> . 3. Desenarea și salvarea schemei numărătorului se face similar cazului anterior. div2_jk CKIN Un Loui div2_jk Un Loui div2_jk
4	Adăugarea fișierului de constrângeri. Atenție: Această etapă este necesară numai dacă dorim testarea structurii numărătorului.	 4. Generarea unui simbol grafic pentru numărător (similar cazului anterior) 1. Din fereastra <i>Project Navigator</i>, printr-o secvență de comenzi deja cunoscută se adaugă un nou fișier de tip <i>Implementation Constrains File</i>. După declararea numelui, acest fișier trebuie asociat cu schema <i>n_asincron4</i>. Pentru comanda intrării de ceas se folosește contactul cu revenire BTN1; NET "CK_IN" LOC = "P56"; NET "QD" LOC = "P62"; NET "QC" LOC = "P65"; NET "QC" LOC = "P65"; NET "QB" LOC = "P67"; NET "QB" LOC = "P67"; NET "QA" LOC = "P69"; NET "QA" LOC = "P69";
5	Adăugăm la proiect un nou fișier de tip schemă logică în care descriem schema divizorului de frecvență.	 Din fereastra <i>Project Navigator</i>, printr-o secvenţă de comenzi deja cunoscută se introduce un nou fişier de tip schemă logică, denumit <i>div_9</i>. În editorul de scheme se verifică lista simbolurilor disponibile pentru a constata prezenţa simbolului asociat pentru numărătorul <i>n_asincron4</i>. Se desenează schema divizorului de frecvenţă de mai jos. După desenare există posibilitatea de a vizualiza structura internă a


numărătorului. Pentru aceasta trebuie parcursă următoarea secventă de comenzi: în editorul de scheme se marchează simbolul *n_asincron4* apoi View → Push Into Symbol. Va apare o schemă identică cu cea din linia 4 a acestui tabel. Chiar și de aici se poate merge pe adâncime, în sensul că se poate vizualiza care este schema logică a blocului div2_jk. INTRARE) ĊK_IN (Q0) OR G1) ОC Q2) ŔĔŚĔŤ QD AND2 Adăugarea fișierului de constrângeri. 1. Din fereastra *Project Navigator*, printr-o secvență de comenzi deja cunoscută se adaugă un nou fișier de tip Implementation Constrains File. După introducerea acestui fișier După declararea numelui, acest fișier trebuie asociat cu schema div_9. 6 se observă o rearanjare a Pentru comanda intrării se NET "INTRARE" LOC = "P56"; NET "Q3" LOC = "P62"; surselor împlicate în proiect, foloseste BTN1; NET "Q2" LOC = "P65"; fisierul div 9 devine principal Afişarea stării numărătorului NET "Q1" LOC = "P67"; NET "Q0" LOC = "P69"; se face pe LED-urile LD1+LD4.



3. Desfășurarea lucrării

3.1. Implementarea divizoarelor de frecvență cu ajutorul numărătoarelor asincrone


A. Realizați pe macheta de test schemele din figura 9, după care vizualizați cu ajutorul osciloscopului cu două canale formele de undă de la intrarea și ieșirile numărătorului. Desenați corelat în timp aceste semnale.



Întrebări:

10?

- Care sunt stările prin care trece numărătorul pentru cele două cazuri considerate ?
- Ce factor de divizare în frecvență realizează fiecare schemă ? Ce observații puteți face referitor la factorul de umplere al semnalelor de la ieșirile numărătorului ?
- Ce se modifică în funcționarea schemei dacă se întrerupe legătura de la Q1 la MR1?
- **2.** Folosind circuitul 7493 se cere realizarea unor divizoare de frecvență cu următorii factori de divizare ai frecvenței: a) divizare cu 5; b) divizare cu 9; c) divizare cu 10; c) divizare cu 13; Pentru cele patru cazuri se cer schemele electrice și formele de undă de la ieșirile Q3.
 - 3. Care este factorul de divizare în frecvență și factorul de umplere al semnalului de la ieșirea Y a schemei din figura




4. Analizați funcționarea circuitului din figura 11, circuit ce reprezintă o altă modalitate de obținere a divizoarelor de frecvență cu factori mari de divizare.

După realizarea schemei pe macheta de test, la intrare se aplică un semnal TTL cu o frecvență de aproximativ 100 Khz. Pe un canal al osciloscopului se vizualizează semnalul de intrare, iar pe celălalt canal se aplică succesiv semnalele din punctele A, B, C.

Se desenează corelat în timp semnalul de intrare şi semnalele din punctele A, B, C.

Întrebări:

- Care este rolul porţii AND ?
- Care este factorul de divizare al fiecărui circuit şi care este factorul de divizare global obţinut la ieşirea C ?
- Care este avantajul acestei metode comparativ cu cea utilizată în schema anterioară?



- Ce factor de umplere au semnalele din punctele A şi B ? Se modifică funcționarea schemei dacă factorul de umplere al celor două semnale (din A şi B) este altul ? Exemplificați pe un caz concret.

3.2. Utilizarea ISE WebPack pentru descrierea aplicațiilor sub formă de scheme logice

- **A.** Verificați pe macheta de laborator proiectul prezentat ca exemplu în tabelul 2 din prezenta lucrare de laborator. Urmăriți succesiunea stărilor prin care trece numărătorul (pe bareta de LED-uri), atunci când apăsați butonul cu revenire BTN1.
- **B.** Adăugați la proiectul din tabelul 2 un decodificator BCD-7segmente pentru afișarea stării numărătorului pe primul digit al machetei de laborator. Notați succesiunea stărilor prin care trece numărătorul.
- **C.** Interveniți asupra celulei de divizare, *div2_jkb* și eliminați din schema logică inversorul (pinul de intrare intrarea *f_in* se conectează direct la intrarea de ceas a bistabilului JK). Refaceți implemetarea si urmăriți sucesiunea stărilor prin care trece numărătorul. Ce se constată față de cazul anterior ?
- D. Folosind modul de lucru prezentat în tabelul 2 şi ţinând cont de structura internă a numărătorului 74LS93 din figura 5 (atenţie, toate intrările J şi K trebuie conectate la `1'), realizaţi câte o implementare pentru fiecare schemă din figura q
- E. Folosind modul de lucru prezentat în tabelul 2 şi ţinând cont de structura internă a numărătorului 74LS93 din figura 5 (atenţie, toate intrările J şi K trebuie conectate la '1'), realizaţi o implementare pentru divizorul de frecvenţă din figura 11.

4. Indicații privind modul de lucru

Pentru fiecare aplicație este necesară deschiderea unui nou proiect după metodologia prezentată într-o lucrare de laborator anterioară.

Toate aplicațiile din această lucrare necesită doar un singur fișier sursă (de tip schemă logică) și un singur fișier de constrângeri. Referitor la comanda intrării de ceas facem următoarele precizări:

- Intrarea de ces se poate comanda printr-un buton cu revenire (spre exemplu BTN1). Deoarece există riscul apariției de oscilații la apăsarea butonului, se recomandă urmărirea stărilor prin care trece numărătorul pentru mai multe cicluri complete ale sale;
- O metodă și mai bună de comandă a intrării de ceas constă în folosirea unui semnal digital periodic cu frecvență suficient de mică pentru a putea urmări succesiunea stărilor prin care trece numărătorul. Pentru aceasta, putem folosi semnalul de la pinul P9 al CPLD, semnal ce are o frecvență de 25,175MHz. În schema logică, între pinul P9 și intrarea de ceas a numărătorului testat intercalăm un numărător binar pe 24 de biţi. În aceste condiţii, semnalul cules de pe ieşirea cea mai semnificativă a numărătorului va avea frecvenţa de cca. 1,5Hz, valoare ce ne permite vizualizarea stărilor prin care trece numărătorul.

Intrarea de reset se comandă prin BTN7; Intrarea de încărcare paralelă se comandă printr-un switch; Afișarea stării numărătorului se face pe LED-uri; Fișierul de constrângeri este similar celui prezentat în tabelul 2, linia6;



Lucrarea nr. 8: **Studiul numărătoarelor sincrone**

1. Scopul lucrării

Lucrarea are ca scop familiarizarea studentului cu numărătoarelor **sincrone**. Pentru aceasta, se pune accent pe: înțelegerea structurii interne și a modului de funcționare; prezentarea avantajelor și dezavantajelor ce decurg din structura internă; prezentarea numărătoarelor sincrone realizate în structură integrată ce sunt disponibile pe piață (semnificația pinilor, particularitățile în funcționare, modul de cascadare și modul de operare cu acestea); prezentarea modalităților de extindere a capacității de numărare; prezentarea modalităților de descrierea în limbaj VHDL; implementarea în structuri logice programabile de tip CPLD; utilizarea numărătoarelor în realizarea divizoarelor digitale de frecvență.

2. Considerente teoretice

2. 1. Numărătoare binare sincrone

Caracteristici generale:

- Schema logică a unei structuri de numărător sincron este mult mai complexă față de cazul numărătoarelor asincrone și crește odată cu creșterea capacității numărătorului.
- Semnalul de ceas se aplică simultan tuturor bistabililor din schemă.
- Comutarea unui bistabil se face sincron cu semnalul de ceas numai dacă toți bistabilii anteriori acestuia sunt în unu logic.
- Nu prezintă stări intermediare nedorite.
- Din cauza complexității mai ridicate, de cele mai multe ori numărătoarele sincrone integrate sunt de capacități mici 4, 8 biți.
- Structurile sincrone sunt utilizate, cel mai adesea, pentru realizarea de numărătoare mai complexe, structuri care au facilități suplimentare precum: încărcarea paralelă, controlul numărării, numărare în ambele sensuri, semnalizarea terminării numărării etc.

Exemplu: O schemă posibilă de numărător binar sincron unidirecţional pe 4 biţi, fără facilităţi speciale, este prezentată în fig. 1. Semnificația semnalelor din această schemă este următoarea:

- Φ intrare de numărare, sensibilă (activă) la tranziția negativă;
- R intrare de ştergere asincronă a numărătorului, activă pe zero logic;
- Qd, Qb, Qc, Qa ieşirile numărătorului prin care se indică în exterior, în cod binar, numărul impulsurilor înregistrate. Ieşirea Qd este cel mai semnificativ bit, iar Qa cel mai puțin semnificativ bit.
- CE (Count Enable), intrare activă pe unu logic cu rol de validare a numărării. Pentru CE= 0 numărarea nu este permisă iar pentru CE=1 se desfășoară în ritmul semnalului aplicat intrării Φ;




Fig. 1. Structură de numărător binar sincron pe 4 biţi

Analizând succesiunea stărilor prin care trece numărătorul în cod binar natural, se observă că schimbarea unui bit se face numai atunci când toți biții anteriori lui, de ponderi inferioare, sunt "unu". Aceste situații sunt identificate cu ajutorul porților AND ce sunt conectate în fața fiecărui bistabil.

În plus, la AND-uri se mai conectează intrarea de CE cu scopul de a introduce o facilitate suplimentară - aceea de a valida sau nu procesul de numărare. Dacă CE= 0 toate porțile AND au ieșirile forțate în "0", fapt ce determină bistabilii T să fie în regim de memorare a stării anterioare. Cu alte cuvinte, atâta timp cât CE= 0 starea numărătorului nu se modifică chiar dacă la intrarea Φ se aplică impulsuri. Pentru CE= 1 procesul de numărare este permis.

2.2. Exemple de numărătoare sincrone realizate în structuri integrate

În această secțiune se prezintă câteva tipuri de numărătoare asincrone, mai des utilizate, ce sunt disponibile sub formă de circuite integrate. Pentru fiecare circuit se prezintă semnificația pinilor și particularitățile funcționale ale acestuia.

Reamintim și principalele funcții ce pot fi întâlnite la numărătoarele realizate în structuri integrate.

• Funcția de reversibilitate

Numărătoarele reversibile pot realiza numărarea impulsurilor de intrare fie în sens crescător, fie în sens descrescător. Aceste circuite se împart în două categorii: a) circuite cu două intrări de ceas; b) circuite cu o intrare de ceas și o intrare de

comandă a sensului de numărare. Pentru primul caz, cele două intrări de ceas sunt denumite COUNT UP respectiv COUNT DOWN. În cazul doi, intrarea de ceas este denumită CLOCK iar cea de comandă UP / \overline{DOWN} .

• Funcția de încărcare paralelă (PRESET)

Numărătoarele ce dispun de această facilitate, prezintă avantajul că pot starta numărarea dintr-o stare particulară, ce se încarcă în prealabil în mod paralel. Pentru a permite acest lucru, circuitul este prevăzut cu:

- intrări de date, notate P_0 , P_1 , ... , prin intermediul cărora se specifică constanta binară ce trebuie încărcată paralel;
- o intrare de control prin intermediul căreia se comandă introducerea în bistabili a datelor de pe intrările paralele PI. Intrarea poate fi întâlnită sub diverse denumiri: LOAD, LOAD ENABLE, PARALLEL LOAD etc.

Facem precizarea că funcția de încărcare paralelă poate fi executată sincron sau asincron față de semnalul de ceas aplicat numărătorului. La numărătoarele cu presetare asincronă, încărcarea se execută odată cu activarea intrării LD și nu ţine cont de starea logică a semnalului de ceas. Pentru numărătoarele cu presetare sincronă, încărcarea efectivă se execută la prima tranziție activă a semnalului de ceas care apare după activarea intrării LD.

Trebuie reținut că, pe durata activării funcției de încărcare paralelă, procesul de numărare este inhibat.

• Funcția de ștergere a numărătorului (RESET)

Pentru aducerea în starea zero a unui numărător, marea majoritate a numărătoarelor sunt prevăzute cu o intrare denumită RESET. Funcție de circuitul utilizat, funcția de ștergere poate fi executată sincron, sau asincron, față de semnalul de ceas aplicat numărătorului. Pentru numărătoarele cu resetare asincronă, ștergerea se face la momentul activării intrării RESET, deci nesincronizat cu semnalul de ceas. În celălalt caz, numărătoare cu resetare sincronă, ștergerea se face efectiv la prima tranzitie activă a semnalului de ceas ce apare după activarea intrării de RESET.

Unele firme, pentru a face distincție între cele două modalități de ștergere, notează prin: MASTER RESET resetul asincron, și prin SYNCHRONOUS RESET pe cel sincron.

• Funcția de semnalizarea a terminării numărării (TERMINAL COUNT)

În aplicații precum: extinderea capacității de numărare, realizarea divizoarelor programabile de frecvență etc, este foarte utilă semnalizarea în exterior a momentelor de umplere, sau după caz, de golire a numărătoarelor. Prin umplere se întelege trecerea numărătorului prin starea sa maximă, iar prin golire trecerea sa prin zero.

De regulă, numărătoarele reversibile au două ieșiri destinate acestui scop: a) TERMINAL COUNT UP sau CARRY, pentru semnalizarea umplerii; b) TERMINAL COUNT DOWN sau BORROW, pentru semnalizarea golirii.

Numărătoarele unidirecționale prezintă o ieșire TERMINAL COUNT prin care semnalizează trecerea prin starea maximă a acestora.

2.3.1. Numărătoare sincrone presetabile

• Circuitele: **74LS160A** , **74LS162A** - numărătoare BCD sincrone presetabile

74LS 161A, **74LS163A** - numărătoare binare sincrone presetabile pe 4 biți

Circuitele sunt active pe tranziția pozitivă a semnalului de ceas.

Contorizare dacă: CEP·CET·PE = 1 Ștergerea numărătoarelor se execută:

- în mod asincron pentru LS160A și LS161, dacă $\overline{MR} = 0$
- în mod sincron pentru LS162A și LS163, dacă SR =0 și tranziție ↑ pe CP.

Încărcarea paralelă se face sincron pentru toate circuitele dacă: \overline{PE} =0 și tranziție \uparrow pe CP.

Semnalizarea umplerii numărătorului (terminarea numărării):

- TC= CET· $Q_0 \overline{Q}_1 \overline{Q}_2 Q_3$ pentru LS160 și LS162
- TC= CET· $Q_0Q_1Q_2Q_3$ pentru LS160 și LS162

Circuit	Numărare	LOAD	RESET	9 3 4 5 6	R* 1	16 V _{CC}
74 LS 160 A	BCD	sincron	asincron	7 PE P ₀ P ₁ P ₂ P ₃	CP 2	15 TC
74 LS 161 A	binar	sincron	asincron	—— CFP	P ₀ 3	14 Q ₀
74 LS 162 A	BCD	sincron	sincron	10 CET TC 15		13 Q ₁
74 LS 163 A	binar	sincron	sincron	$\frac{2}{\mathbb{R}^{+}} \begin{array}{ccccccccccccccccccccccccccccccccccc$	P ₁ 4	
CET - Co CP - Clo PE - Pa TC - Te	unt Enable F unt Enable T ock (Active H rallel Enable rminal Count ister Reset (A	P ₂ 5 P ₃ 6 CEP 7 GND 8	12			
[™] ີໄ≅R -Sy		r LS162 and LS163A	74 LS 160 A 74 LS 161 A	74 LS 162 A 74 LS 163 A		
	rallel Inputs	•				

Fig. 2. Circuitele LS160A, LS161A, LS162A, LS163A

Ieşirea TC prezintă spikes-uri datorită decodărilor interne, deci nu se recomandă a fi utilizată pentru: comanda altor numărătoare, resetări asincrone, încărcări paralele asincrone, comanda ceasului la bistabili şi registre.

Numărătoarele BCD pot fi aduse într-o stare ilegală prin încărcare paralelă sau la conectarea tensiunii de alimentare. Dintr-o stare ilegală circuitele ajung în una legală în două perioade de ceas.

2.3.2. Numărătoare sincrone bidirecționale presetabile

• Circuitele: **74LS168** - numărător BCD bidirecțional sincron presetabil

74LS 169 - numărător binar bidirecțional sincron presetabil pe 4 biți

Circuitele sunt active pe tranziția pozitivă a semnalului de ceas.

- înainte dacă: $CEP \cdot CET \cdot PE = 1$ și $U/\overline{D} = 1$

- înapoi dacă: $CEP \cdot CET \cdot PE$ = 1 și U/\overline{D} = 0

Încărcarea paralelă se face sincron pentru ambele circuitele dacă: PE =0 și tranziție \uparrow pe CP. Semnalizarea umplerii numărătorului (terminarea numărării):

- $TC = Q_0 \overline{Q}_1 \overline{Q}_2 Q_3 \cdot CET$ pentru LS168 la numărarea înainte (U/D = 1);

- $\overline{TC} = Q_0 Q_1 Q_2 Q_3 \cdot \overline{CET}$ pentru LS169 la numărarea înainte ($U/\overline{D} = 1$);

- $\overline{TC} = \overline{Q_0} \overline{Q_1} \overline{Q_2} \overline{Q_3} \cdot \overline{CET}$ pentru ambele circuite la numărarea înapoi ($U/\overline{D} = 0$).

Pentru circuitul LS168, ieșirea TC se activează ilegal în stările nepermise 11,13 și 15.

Iesirea TC prezintă spikes-uri datorită decodărilor interne, deci nu se recomandă a fi utilizată pentru: comanda intrării de ceas a altor numărătoare, resetări sau presetări asincrone, comanda ceasului la bistabili sau registre.

Numărătoarele BCD pot fi aduse în stări ilegale, fie la conectarea tensiunii de alimentare, fie prin încărcare paralelă. Dintr-o stare ilegală circuitele ajung în una legală în două perioade de ceas.

PE - Parallèl	nable Trickle Active HIGH Enable (Acti	e (Active LOV Going Edge) ve LOW) Inp	Y) Ínput Input ut	$ \begin{array}{c ccccccccccccccccccccccccccccccccccc$	U/D 1 CP 2 P ₀ 3 P ₁ 4 74LS168 A P ₂ 5 74LS169 A	· L
PE - Parallel TC - Termina $Q_0 = Q_3$ - Para $P_0 = P_3$ - Para U/\overline{D} Up - Dow	il Count Òutp illel Outputs illel Inputs	ut (Active LO		14 13 12 11	P ₃ 6 CEP 7 GND 8	11 Q ₃ 10 CET 9 PE

Fig. 3. Circuitele LS168, LS169

• Circuitele: **74LS190** - numărător BCD bidirecţional sincron presetabil

74LS 191 - numărător binar bidirecțional sincron presetabil pe 4 biți

Circuitele sunt active pe tranziția pozitivă a semnalului de ceas.

Contorizare:

- înainte dacă: $\overline{CE} = 0$ și $\overline{U}/D = 0$ - înapoi dacă: $\overline{CE} = 0$ și $\overline{U}/D = 1$

Încărcarea paralelă se face asincron pentru ambele circuitele dacă PL = 0. Semnalizarea umplerii numărătorului (terminarea numărării):

- $TC = O_0 O_2$ pentru LS190 la numărarea înainte ($\overline{U}/D = 0$);

- TC = $Q_0Q_1Q_2Q_3$ pentru LS191 la numărarea înainte (\overline{U}/D = 0);

- $TC = \overline{O}_0 \overline{O}_1 \overline{O}_2 \overline{O}_3$ pentru ambele circuite la numărarea înapoi ($\overline{U}/D = 1$).

Iesirea TC prezintă spikes-uri datorită decodărilor interne, deci nu se recomandă a fi utilizată pentru: comanda intrării de ceas a altor numărătoare, resetări sau presetări asincrone, comanda ceasului la bistabili sau registre.

Iesirea RC este activă pe zero logic și semnalizează tot terminarea numărări, însă durata de activare este egală cu durata de zero a semnalului de ceas. Dacă TC=1 și CE=0 , ieșirea \overline{RC} se activează la prima tranziție negativă a semnalului de ceas și durează până la prima tranziție pozitivă a semnalului de ceas. Această ieșire nu prezintă spikes-uri și este utilă pentru cascadarea numărătoarelor.

Trecerea din zero în unu a intrării \overline{CE} trebuie făcută numai pe CP=1.

Modificarea stării intrării \overline{U}/D trebuie făcută pe CP=1 sau pe CE =1.

Numărătorul BCD poate fi adus în stări ilegale, fie la conectarea tensiunii de alimentare, fie prin încărcare paralelă. Dintr-o stare ilegală circuitul reintră în secvența legală în două perioade de ceas.




Fig. 4. Circuitele LS190, LS191

Circuitele: 74LS192 - numărător BCD bidirecțional sincron presetabil
 74LS 103 - numărător bidirecțional sincron presetabil

74LS 193 - numărător binar bidirecțional sincron presetabil pe 4 biți

Circuitele sunt active pe tranziția pozitivă a semnalului de ceas.

Contorizare dacă PL=1 și MS=0

- înainte dacă: $\,CP_{\rm D}^{}\,\text{=}\,\text{1}\,\,\text{si}\,CP_{\rm U}^{}\,$ primește semnalul de numărare.
- înapoi dacă: $CP_{\rm U}$ =1 și $CP_{\rm D}$ primește semnalul de numărare.

Încărcarea paralelă se face asincron pentru ambele circuitele dacă PL = 0.




Fig. 5. Circuitele LS192, LS193

Terminarea numărării este semnalizată prin două ieşiri active pe zero logic:

- TC_U pentru umplerea numărătorului (trecerea prin 9 in cazul LS192, respectiv trecerea prin 15 în cazul LS193) dar număr la numărarea înainte;
 - TC_D pentru trecerea prin zero a numărătoarelor, numai la numărarea înapoi.

Ieşirile \overline{TC}_U şi \overline{TC}_D nu prezintă spikes-uri deci pot fi utilizate pentru cascadarea circuitelor. Dacă condițiile de activare specificate anterior sunt îndeplinite, activarea efectivă începe cu prima tranziție negativă și se termină la prima tranziție pozitivă a semnalului de ceas.

Pentru numărătorul BCD, ieșirea dintr-o stare nepermisă și intrarea în secvența legală se face în două perioade de ceas.

2.5. Cascadarea numărătoarelor

Extinderea capacității de numărare se face prin conectarea convenabilă a mai multor circuite de capacitate mai mică. Modul de conectarea depinde de circuitele utilizate și de performanțele impuse numărătorului mare ce trebuie realizat.

Cascadarea numărătoarelor sincrone poate fi realizată în câteva moduri, dintre care unele pierd caracterul sincron al numărătorului mare.

• **Modul** *Ripple Clock* este ilustrat în figura 6. Pentru acest mod, se observă că primul circuit numără impulsurile provenite de la semnalul de ceas, iar oricare alt circuit contorizează de câte ori s-a umplut circuitul anterior.




Fig. 6. Cascadarea numărătoarelor sincrone în modul Ripple Clock

Referitor la acest mod de lucru se pot face următoarele observații:

- pe ansamblu, schema pierde caracterul de numărare sincronă deși toate numărătoarele din structură sunt sincrone:
- schema este utilă mai ales acolo unde capacitatea de pilotare a semnalului de ceas este redusă, în acest caz semnalul de ceas comandă numai întrarea primului circuit;
- semnalul de validare a numărării, Enable, este suficient să se aplice primului circuit deoarece, pentru CE = 1 se blochează generarea pusului de zero pe ieșirea \overline{RC} ;
- schema prezintă dezavantajul unui decalaj temporal între schimbarea stării primului și a ultimului circuit din lanțul de cascadare.
- Modul *Ripple Carry/Borrow*, prezentat în figura 7 prezintă următoarele proprietăți:
- pe ansamblu, caracterul numărării este sincron deoarece semnalul de ceas se aplică simultan tuturor circuitelor din lanţul de cascadare;
- durata de zero a semnalului de ceas, CK, trebuie să fie suficient de mare pentru a permite tranziției negative de pe \overline{RC} , să străbată întreg lanțul de circuite înainte de începerea duratei de unu a semnalului de ceas;
- asupra duratei de unu a semnalului de ceas nu se fac restricții.




Fig. 7. Cascadarea numărătoarelor sincrone în modul Ripple Carry/Borrow

- Modul Parallel Gated Carry/Borrow, este prezentat în figura 8 și este caracterizat de următoarele proprietăți:
- schema păstrează caracterul sincron al numărării;
- semnalul de validare a numărării trebuie inclus în fiecare poartă NAND deoarece ieşirea TC a unui circuit nu depinde de intrarea \overline{CE} proprie.




Fig. 8. Cascadarea numărătoarelor sincrone în modul Parallel Gated Carry/Borrow

2.6. Utilizarea limbajului VHDL pentru descrierea numărătoarelor

În această secțiune prezentăm câteva modalități de descriere în limbaj VHDL a structurilor de numărare.

Din punct de vedere didactic, pentru comanda intrării de ceas a numărătorului studiat se recomandă utilizarea unui semnal digital cu frecvență foarte mică (pentru a putea urmări succesiunea stărilor prin care trece numărătorul) sau utilizarea unui așa zis "ceas manual".

Pentru machetele din laborator, obţinerea unui semnal cu frecvenţă foarte mică necesită o divizare suficient de mare a semnalului cu frecvenţa de 25,175MHz. Acest semnal este generat de un oscilator de pe machetă şi este conectat la pinul P9 al circuitului CPLD. Divizarea acestui semnal se poate face prin introducerea un proces special destinat acestui scop. Spre exemplu, dacă semnalul de la oscilator este aplicat la intrarea unui numărător asincron de 24 biţi, frecvenţa semnalului cules la cel mai semnificativ bit al numărătorului este de aproximativ 1,5Hz. Modul de intercalare a numărătorului se poate vedea în exemplele de mai jos analizând procesul denumit *div_ceas*.

"Ceasul manual" este un semnal digital obținut prin închiderea sau deschiderea unui comutator mecanic. Din nefericire, închiderea și deschiderea contactelor mecanice se face cu vibrații – lucru ce face ca semnalul electric generat să aibă scurte oscilații în zona în care se face trecerea de la o stare logică la alta. Din această cauză, există riscul de a genera mai multe tranziții active la o singură apăsare a contactul mecanic. Contactele cu revenire de pe machetă sunt "curățite" de tranzițiile suplimentare prin intermediul unui inversor trigger Schmitt, ceea ce nu reprezintă cea mai bună soluție, de aceea ele trebuie utilizate cu precauție în comanda intrărilor de ceas.

În cele ce urmează prezentăm câteva exemple de descriere în limbaj VHDL a numărătoarelor sincrone.

♦ Exemplul 1: Descrierea în limbaj VHDL a unui numărător binar pe 4 biţi, cu intrare de ştergere activă pe unu logic şi întrarea de numărare sensibilă la tranziţia pozitivă.

Observaţii	Codul VHDL
	library IEEE;
Secțiune dedicată includerii de librării	<pre>use IEEE.std_logic_1164.all;</pre>
	<pre>use IEEE.std_logic_arith.all;</pre>
	<pre>use IEEE.std_logic_unsigned.all;</pre>
Secţiune dedicată descrierii entităţii.	
În cazul de față:	entity nr_4bit is
- La intrarea f_in se aplică semnalul de la oscilatorul machetei	port (
de test;	f_in, clear : in std_logic;
- intrarea de ștergere: <i>clear</i> ;	Q_out: out std_logic_vector(3 downto 0)
- intrarea de ceas a numărătorului va fi comandată de semnalul);
de la ieșirea divizorului de frecvență descris prin procesul	end nr_4bit;
div_ceas, semnal denumit clk;	
- ieşirile numărătorului: Q_out ;	110 1 1 1 1 1 1
Secţiune dedicată descrierii arhitecturii.	architecture arh_nr4bit of nr_4bit is
În cazul de față:	signal clk: std_logic;
- Descrierea funcționării numărătorului se face cu procesul	signal cnt: std_logic_vector (23 downto 0);
 pr_A ce este sensibil la intrările clk și clear, Stergerea numărătorului se face dacă se activează intrarea 	<pre>begin pr_A: process (clk, clear)</pre>
- Ştergerea numaratorului se face daca se activeaza intrarea clear;	begin
Incrementarea se face pe fiecare tranziție pozitivă a	if (clear = '1') then Q_out <= '0000';
semnalului de ceas;	elsif (clk 'event and clk = '1') then
Schillardia de ecas,	Q_out <= Q_out + "0001";
	end if:
- Procesul <i>div_ceas</i> și declarația <i>clk</i> <= <i>cnt(23)</i> sunt	end process pr_A;
introduse pentru a usura vizualizarea stărilor prin care trece	
numărătorului.	div_ceas: process (f_in) process divizare ceas
	begin
- Ordinea în care sunt scrise procesele în cadrul arhitecturii nu	if (f_in 'event and f_in='1') then cnt <= cnt + 1; end if
are importanță.	ļ;
	end process div_ceas;
	clk <= cnt(23);
	end arh_nr4bit;

◆ Exemplul 2: Descrierea în limbaj VHDL a unui numărător BCD cu două decade, cu intrare de ștergere activă pe unu logic și întrarea de numărare sensibilă la tranziția pozitivă.

Observaţii	Codul VHDL
Secțiune dedicată includerii de librării	Numarator BCD pe doua decade library IEEE; use IEEE.std_logic_1164.all; use IEEE.std_logic_arith.all;
C 1. 1 1. 1. 1. 1. 1. 1. 1. 1. 1. 1. 1. 1	use IEEE.std_logic_unsigned.all;
 Secţiune dedicată descrierii entităţii. În cazul de faţă: intrarea de ştergere: <i>clear</i>; La intrarea <i>f_in</i> se aplică semnalul de la oscilatorul machetei de test; intrarea de ceas a numărătorului va fi comandată de semnalul de la ieşirea divizorului de frecvenţă descris prin procesul <i>div_ceas</i>, semnal denumit <i>clk</i>; ieşiri: <i>bcd_unit, bcb_zeci</i>; 	<pre>entity nr_2dec is port (f_in, clear : in std_logic; bcd_unit: out std_logic_vector(3 downto 0); bcd_zeci:out std_logic_vector(3 downto 0)); end nr_2dec;</pre>
Secţiune dedicată descrierii arhitecturii. În cazul de faţă: Descrierea funcţionării numărătorului zecimal cu două decade se face cu două procese: pr_unit şi pr_zeci pentru modificarea codului BCD al unităţilor respectiv al zecilor; Pentru ambele procese, ştergerea decadei se face dacă se activează intrarea clear sau dacă sa atins starea 1010; Incrementarea unităţilor se face pe fiecare tranziţie pozitivă a semnalului de ceas; Semnalul cy are semnnificaţia de semnal de umplere a decadei de unităţi (trece în starea 0 atunci când numărătorul este în starea maximă); Incrementarea zecilor se face tot pe tranziţia pozitivă a semnalului de ceas numai dacă decada de unităţi este plină;	architecture arh_nr2dec of nr_2dec is signal clk, cy: std_logic; signal cnt: std_logic_vector (23 downto 0); signal unit, zeci: std_logic_vector (3 downto 0); begin pr_unit: process (clear, clk) begin if ((clear = '1')or(unit ="1010")) then unit <= "0000"; elsif rising_edge(clk)then

```
"0000"
                                                                     elsif (rising_edge(clk) and (cy ='0')) then
                                                                            zeci <= zeci+ "0001";
                                                                     end if;
                                                                     bcd_zeci<=zeci;
Procesul div_ceas și declarația clk <= cnt(23) sunt
                                                                  end process pr_zeci;
introduse pentru a uşura vizualizarea stărilor prin care trece
                                                                 div_ceas: process (f_in) -- process divizare ceas
numărătorului.
                                                                  begin
                                                                  if (f_in 'event and f_in='1') then cnt <= cnt + 1; end if;</pre>
Ordinea în care sunt scrise procesele în cadrul arhitecturii
                                                                 end process div_ceas;
nu are importanță.
                                                                 clk <= cnt(23);
end arh_nr2dec
```

♦ Exemplul 3: Descrierea în limbaj VHDL a unui numărător sincron presetabil pe 4biți. Intrarea de ştergere şi cea de încărcare paralelă sunt active pe unu logic şi au o execuție sincronă cu semnalul de ceas. Pentru descriere s-au folosit 2 procese: unul este responsabil de reactualizarea stării numărătorului iar celălalt de sincronizarea cu semnalul de ceas.

Observații	Codul VHDL
Package -ul conține elemente ce trebuie recunoscute în	descrierea pachetului
mai multe proiecte.	library IEEE;
Elementele dintr-un pachet sunt recunoscute într-un	<pre>use IEEE.std_logic_1164.all;</pre>
proiect dacă se face apel la instrucțiunea <i>use</i> .	<pre>use IEEE.std_logic_unsigned.all;</pre>
Pentru introducerea pachetului în proiect se adaugă un	<pre>package count_types is</pre>
nou fișier sursă de tip VHDL Packadge cu descrierea	<pre>subtype bit4 is std_logic_vector(3 downto 0);</pre>
de pe coloana alăturată.	<pre>end count_types;</pre>
În exemplul de față, pachetul este folosit doar pentru a	
specifica formatul <i>bit4</i> .	
Sectiune dedicată includerii de librării.	Exemplu de numarator sincron
	library IEEE;
Se remarcă faptul că se include și pachetul descris mai	use IEEE.std_logic_1164.all;
sus.	use IEEE.std_logic_unsigned.all;
	use WORK.count_types.all;
Secțiune dedicată descrierii entității.	entity nr_A is
În cazul de fată:	<pre>port (clk, clear, load : in std_logic;</pre>
- intrări de date: <i>din</i> ;	din: in bit4;
- iesiri: <i>dout</i> ;	<pre>dout : inout bit4);</pre>
,	end nr_A;
Secțiune dedicată descrierii arhitecturii.	architecture arh_A of nr_A is
În cazul de față:	<pre>signal count_val: bit4;</pre>
 procesul pr_1 este responsabil de menţinerea stării 	begin
numărătorului;	<pre>pr_1: process (clear, load, din, dout)</pre>
 procesul: pr_2 este folosit pentru transferul stării 	begin
numărătorului la ieșire – transfer ce se execută	if load = '1' then count_val < = din;
numai pe tranziția pozitivă a semnalului de ceas;	elsif clear = '1' then count_val < = "0000";
- procesul <i>pr2</i> nu are listă de sensibilități de aceia	else count_val < = dout + "0001";
este absolut necesară folosirea declarației wait	end if;
until;	end process pr_1;
	pr_2: process
	begin
	wait until clk 'event and clk ='1';
	dout < = count_val;
	end process pr_2;
	end arh_A;

◆ Exemplul 4: Descrierea în limbaj VHDL a unui numărător sincron presetabil pe 4 biţi. Ştergere este asincronă iar încărcarea paralelă sincronă.

Atenție: În acest exemplu nu este prezentat procesul pentru reducerea frecvenței semnalului dat de oscilatorul de pe macheta de test. Introducerea acestui proces se face similar ca în primul exemplu.

Observaţii	Codul VHDL
Secțiune dedicată includerii de librării.	Exemplu de numarator sincron
	library IEEE;
	use IEEE.std_logic_1164.all;
	use IEEE.std_logic_unsigned.all;
Secţiune dedicată descrierii entităţii.	entity num_4bit is
În cazul de față:	port (Clk,Rst,Load: in std_logic;
- comandă încărcare paralelă: <i>load ;</i>	Data: in std_logic_vector(3 downto 0);
- intrări de date: Data ;	Count: out std_logic_vector(3 downto 0));
- ieşiri: Count ;	end num_4bit;
Secţiune dedicată descrierii arhitecturii.	architecture arh_num_4bit of num_4bit is
În cazul de față:	begin

- procesul este declanşat pentru orice evenimet apărut pe intrările Rst și Clk;
- Ștergerea se face pe unu logic și se execută independent de semnalul de ceas (execuție asincronă);
- Starea numărătorului este reactualizată printr-o declarație de atribuire condiționată;
- Se observă utilizarea unei bucle *for* pentru copierea intrărilor de date;
- Detecția frontului pozitiv se face folosind
- rising_edge(Clk) şi nu Clk 'event AND Clk='1';
 Proprietatea rising_edge(Clk) întoarce o valoare booleană, deci poate fi folosită în declaraţiile ce conţin testarea îndeplinirii unor condiţii;

```
process (Rst, Clk)
variable Q: std_logic_vector (3 downto 0);
begin
  if Rst = '1' then Q := "0000";
 elsif rising_edge(Clk) then
     if Load = '1' then
          for i in 3 downto 0 loop
              Q(i) := Data(i);
          end loop:
      elsif Q = "1111" then Q := "0000":
      else Q := Q + "0001";
      end if:
   end if:
 Count <= Q;
  end process;
end arh num 4bit:
```




3. Desfășurarea lucrării

3.1. Implementarea divizoarelor de frecvență cu ajutorul numărătoarelor sincrone

A. Se realizează pe macheta de test schema din figura 9, după care se vizualizează formele de undă în punctele A, B, C, D, E, F, şi G pentru situațiile următoare:

a) comutatorul K este pe poziția 1; b) comutatorul K este pe poziția 2.

Desenați corelat în timp formele de undă pentru fiecare subpunct în parte.



Întrebări:

- Care este factorul de divizare în frecvență realizat de circuit dacă semnalul de ieșire se culege din punctul G?
- Explicați funcționarea schemei pentru cele două poziții ale comutatorului K. Ce diferențe apar în funcționare și cum se explică acestea ?
- Care este rolul latch-ului realizat cu porți NAND ?
- Ce observații puteți face în legătură cu durata de zero a semnalului din punctul C pentru cele două poziții ale comutatorului
- Care sunt stările prin care trece numărătorul pentru cele două cazuri considerate?
- B. Determinați stările prin care trec numărătoarele din schemele prezentate în figura 10.





Fig. 10.

Întrebări:

- Care este factorul de divizare în frecvență al celor două circuite ? Cum explicați rezultatele obținute ?
- Care va fi noul factor de divizare dacă circuitul 74LS163 se înlocuiește cu 74LS162 ?
- Care este principiul de funcţionare al acestor divizoare ?
- Se modifică funcționarea schemelor inițiale dacă circuitul 74LS163 se înlocuiește cu circuitul 74LS161 ?
- Cum se poate modifica factorul de divizare a montajelor anterioare?
- Care este schema electrică, în cele două variante, pentru realizarea unor divizoare de frecvență cu 13 ?

C. Un alt procedeu de realizare a divizoarelor de frecvență este ilustrat în figura 11. Se aplică la intrarea un semnal TTL cu o frecvență de circa 100 Khz după care se vizualizează cu un osciloscop cu două spoturi semnalul de intrare şi cel de ieşire. Desenați corelat în timp aceste semnale.




<u>Întrebări:</u>

- Cum funcționează această schemă?
- Care este factorul de divizare în frecvență realizat de această schemă ?
- Care este factorul de umplere al semnalului din punctul F ? Cine impune acest factor ?
- Se modifică divizarea dacă se întrerupe legătura între ieșirea Q a bistabilului și intrarea P3 a numărătorului ? Dacă da, care este noul factor de divizare ?
- Ce se modifică în funcționarea schemei dacă circuitul LS163 este înlocuit cu LS161 ?

D. O generalizarea a schemei de la punctul anterior este prezentată în figura 12. *Întrebări:*

- Cum se poate controla factorul de divizare în frecvență al schemei ? Dar factorul de umplere al semnalului de ieşire din punctul F ?
- Depinde funcționarea schemei de starea inițială a bistabilului ? Dar de tranziția activă a acestuia ?
- Cum se transpune această schemă pentru circuite 74LS 191?



3.2. Utilizarea ISE WebPack pentru descrierea aplicațiilor sub formă de scheme logice

- **A.** Realizați o implementare a schemei din figura 1 și verificați funcționarea acesteia pe macheta de laborator cu CPLD. Urmăriți succesiunea stărilor prin care trece numărătorul (pe bareta de LED-uri).
- **B.** Adăugați la proiectul din tabelul 2 un decodificator BCD-7segmente pentru afișarea stării numărătorului pe primul digit al machetei de laborator. Notați succesiunea stărilor prin care trece numărătorul.
- C. Interveniţi asupra schemei şi schimbaţi tranziţia activă a bistabililor (prin introducerea de inversoare în faţa intrărilor ce ceas). Refaceţi implementarea si urmăriţi succesiunea stărilor prin care trece numărătorul. Ce se constată faţă de cazul anterior?
- D. Realizaţi câte o implementare pentru fiecare schemă de divizare a frecvenţei din figura 10 şi verificaţi funcţionarea acestora pe macheta de laborator cu CPLD. Urmăriţi succesiunea stărilor prin care trece numărătorul pe primul afişaj cu 7 segmente. Notaţi succesiunea stărilor şi determinaţi factorul de divizare al frecvenţei semnalului de intrare. Atenţie: în simbolul din editorul de scheme există diferenţe în denumirea pinilor, faţă de cele prezentate în figura 2. Astfel: CEP →ENP; CET →ENT; TC→RCO; PL→LOAD; CP→CK;
- E. Realizaţi o implementare pentru schema de divizare a frecvenţei din figura 11 şi verificaţi funcţionarea acestora pe macheta de laborator cu CPLD. Urmăriţi succesiunea stărilor prin care trece numărătorul pe primul afişaj cu 7 segmente. Notaţi succesiunea stărilor şi determinaţi factorul de divizare al frecvenţei semnalului de intrare.

F. Realizați o implementare pentru schema de divizare a frecvenței din figura 12 și verificați funcționarea acestora pe macheta de laborator cu CPLD. Urmăriți succesiunea stărilor prin care trece numărătorul pe primul afișaj cu 7 segmente. Notați succesiunea stărilor și determinați factorul de divizare al frecvenței semnalului de intrare.

3.3. Utilizarea limbajului VHDL

- **A.** Verificaţi şi implementaţi pe macheta de laborator descrierea numărătorului BCD pe două decade prezentat în exemplul 2.
- B. Modificaţi descrierea VHDL astfel încât să nu mai fie nevoie de semnalul cy. Verificaţi şi implementaţi pe machetă noul cod.
- C. Plecând de la descrierea iniţială prezentată în exemplul 2, adăugaţi un semnal de semnalizare a umplerii numărătorului de zeci şi unul de semnalizare a umplerii întregului numărător (trecerea sa prin starea 99). Verificaţi şi implementaţi pe machetă noul cod.
- **D.** Verificaţi şi implementaţi pe macheta de laborator descrierea numărătorului sincron pe 4 biţi prezentat în exemplul 4. Verificaţi dacă încărcarea paralelă se poate face fără tranziţie pe intrarea de ceas.
- **E.** Realizați o descriere VHDL, de tip comportamental, pentru un divizor de frecvență cu 25 știind că semnalul de ieșire trebuie să aibă durata de unu logic egală cu 3 perioade ale semnalului de ceas. Verificați această descriere pe macheta de laborator cu CPLD.

4. Indicații privind modul de lucru

Pentru fiecare aplicație este necesară deschiderea unui nou proiect după metodologia prezentată într-o lucrare de laborator anterioară.

Toate aplicațiile din această lucrare necesită doar un singur fișier sursă (de tip schemă logică sau VHDL) și un singur fișier de constrângeri .

Referitor la comanda intrării de ceas facem următoarele precizări:

- Intrarea de ceas se poate comanda printr-un buton cu revenire (spre exemplu BTN1). Deoarece există riscul apariției de oscilații la apăsarea butonului, se recomandă urmărirea stărilor prin care trece numărătorul pentru mai multe cicluri complete ale sale;
- O metodă şi mai bună de comandă a intrării de ceas constă în folosirea unui semnal digital periodic cu frecvență suficient de mică pentru a putea urmări succesiunea stărilor prin care trece numărătorul. Pentru aceasta, putem folosi semnalul de la pinul P9 al CPLD, semnal ce are o frecvență de 25,175MHz.

În schema logică, între pinul P9 și intrarea de ceas a numărătorului testat intercalăm un numărător binar pe 24 de biți. În aceste condiții, semnalul cules de pe ieșirea cea mai semnificativă a numărătorului va avea frecvența de cca. 1,5Hz, valoare ce ne permite vizualizarea stărilor prin care trece numărătorul.

În fişierul VHDL, divizarea semnalului de intrare de 25,175MHz se face prin introducerea unui proces (cazul procesului *div_ceas* din exemplele 1 şi 2).

Intrarea de reset se comandă prin BTN7;

Intrarea de încărcare paralelă se comandă printr-un switch;

Afișarea stării numărătorului se face pe LED-uri sau pe afișaje cu 7 segmente;

Afișarea stării logice a ieșirilor de semnalizare ale numărătorului se face pe LED-urile rămase nefolosite;

Fișierul de constrângeri este similar celui folosit în lucrarea anterioară;



Lucrarea nr. 9: Gestionarea unei matrice de taste cu organizarea 4x4

1. Scopul lucrării

În această lucrare se prezintă funcționarea unui sistem logic ceva mai complex: este vorba de un sistem de gestionare a unei matrice de taste cu organizarea 4x4. Pe acest exemplu concret se pot vedea la lucru mai multe tipuri de circuite logice elementare precum: DCD, MUX, numărătoare binare etc.

În lucrare sunt prezentate două modalități de implementare: una clasică (în sensul că sunt folosite circuite integrate digitale de complexitate mica și medie) și una modernă (circuitul este descris în VHDL și implementat într+un circuit de tip CPLD).

2. Considerente teoretice

2.1. Metode de codificare a unei matrice de taste

Tastatura a fost și probabil va rămâne pentru încă mult timp un mijloc facil prin care se pot introduce comenzi intr-un sistem digital, sau informații într-un sistem de calcul. De regulă, pentru fiecare tastă, prin convenţie, este asociat un cod binar prin intermediul căreia ea poate fi recunoscută de către sistemul de calcul. În funcţie de complexitatea și mărimea tastaturii există o mulţime de soluţii de implementare a unei astfel de aplicaţii.

În cele ce urmează sugerăm câteva idei de implementare pentru cazul unei tastaturi alcătuită din 16 taste, considerând doar situațiile de apăsare a unei singure taste.

Soluţia 1

O primă soluție pentru codificarea celor16 taste ar fi conceperea unui CLC cu 16 intrări (câte una pentru fiecare tastă) și 5 ieșiri (4 pentru codul binar al tastei apăsate și una pentru semnalizarea evenimentului "tastă apăsată"). Se poate concepe schema electrică astfel neapăsarea tastei să mențină intrarea CLC-ului în unu logic, iar apăsarea să aducă respectiva intrare în zero.

Dacă mergem pe această idee, constatăm destul de repede că tabelul de adevăr este foarte mare: avem de implementat 5 funcții binare ce depinde de 16 variabile. Complexitatea sistemului rezultat este prea mare pentru ca această metodă să fie acceptată din punct de vedere practic.

Această metodă prezintă totuși avantajul că permite, prin extinderea numărului de ieșiri și prin alcătuirea corectă a tabelului de adevăr, generarea de coduri binare distincte și pentru situații în care două sau mai multe taste sunt apăsate.

Soluţia 2

O altă soluție, ține cont de câteva aspecte practice legate de utilizarea tastaturilor, mai precis de viteza finită de acționare a tastelor:

- durata de apăsare a unei taste este de câteva zeci de milisecunde (1m=10⁻³ s), chiar dacă ne străduim să facem o apăsare foarte scurtă;
- intervalul de timp dintre două apăsări este de ordinul zecilor de milisecunde chiar şi pentru cea mai rapidă secretară;

Ținând cont de aceste aspecte rezultă că nu este nevoie ca circuitul să analizeze în același timp starea logică a tuturor tastelor. Se poate imagina un circuit care să analizeze succesiv starea tastelor: se analizează mai întâi starea primei taste, apoi starea următoarei taste și așa mai departe până se ajunge la ultima tastă după care procesul se repetă la nesfârșit (atâta timp cât circuitul este alimenta). Pentru acest mod de lucru, frecvența de trecere de la o tastă la alta trebuie să fie suficient de mare pentru ca întreaga tastatură să fie verificată cel puțin odată pentru cel mai mic interval de apăsare a unei taste (acesta se poate determina experimental și este dependent și de viteza de reacție a utilizatorului tastaturii).

Schema de principiu a unui astfel de circuit este prezentată în figura 1, pentru cazul unei tastaturi formată din 4 taste. Blocul funcțional denumit "Logică de control", este responsabil de generarea unor coduri binare pe doi biți (Q_1 Q_0), cu următoarea succesiune: ... $00 \rightarrow 01 \rightarrow 10 \rightarrow 11 \rightarrow 00 \rightarrow 01$... Aceste coduri binare sunt folosite petru comanda intrărilor de selecție ale circuitului MUX 4:1. În acest mod, schimbarea codului binar înseamnă de fapt analizarea stării logice pentru o altă tastă.




Fig. 1. Schema logică de principiu pentru gestionarea unei tastaturi cu 4 taste

Pentru explicarea funcționării vom considera că $Q_1 Q_0 = 10$. În aceste condiții, la ieșirea Y a multiplexorului vom regăsi starea logică de la intrarea de date I_2 . Datorită schemei electrice, starea logică a intrării de date I_2 este dependentă de starea tastei I_2 :

- dacă T₂ nu este apăsată, intrarea de date I₂ se află conectată la unu logic prin intermediul rezistenței R₃ , în consecință Y=1;
- dacă tasta este apăsată, intrarea de date I_2 este conectată la masă prin închiderea contactului T_2 , în consecință Y=0;

După ce a expirat timpul alocat combinației $Q_1 Q_0 = 10$, logica de control schimbă codul (se trece la combinația $Q_1 Q_0 = 11$) și astfel se testează starea logică a tastei următoare (în cazul de față, tasata T3).

Indiferent de codul de selecție generat de logica de control, trecerea în zero logic a ieșirii multiplexorului are semnificația de *tastă apăsată*. În consecință, această ieșire activă pe zero logic, poate fi folosită ca ieșire de semnalizare spre sistemul de calcul. Totodată, trecerea în zero a ieșirii Y mai este folosită și pentru generarea unei comenzi de memorare a codului de selecție al tastei apăsate, în blocul de memorie.

Așa cum este prezentată în figura 1, schema prezintă câteva limitări:

- nu se pot genera coduri pentru apăsarea unor combinații de două sau mai multe taste;
- generează semnalizări multiple pentru o singură apăsare a unei taste;
- mărirea numărului de taste necesită mărirea numărului de intrări ale multiplexorului.

Solutia 3

Pentru un număr mare de taste se folosește tot principiul prezentat anterior cu deosebirea că tastele sunt organizate într-o matrice de m linii și n coloane. Procedând astfel se reduce semnificativ numărul intrărilor de date ale circuitului de multiplexare.

O schema bloc de principiu, pentru cazul unei tastaturi cu 16 taste, se prezintă în figura 2. În primul rând trebuie să remarcăm că 16 taste necesită un cod binar de selecție pe 4 biți. Cei mai semnificativi 2 biți $(Q_3 Q_2)$ sunt folosiți pentru comanda intrărilor de selecție ale DCD iar restul de biți pentru comanda intrărilor de selecție ale MUX4:1.

Pentru fiecare tastă este necesar ca un capăt să poată fi conectat la unu logic iar celălalt la masă, cu alte cuvinte un capăt la +Vcc iar celălalt la masă. Organizarea tastelor în matrice este făcută astfel:

- Toate tastele de pe o coloană sunt conectate între ele și sunt conectate printr-o rezistență la +Vcc. Așadar, în orice moment de timp, pe coloane există valoarea logică unu.
- Toate tastele de pe o linie sunt conectate între ele şi sunt comandate de către o ieşire (activă pe zero logic) a DCD-ului. Deoarece DCD-ul activează la un moment dat doar o singură ieşire, se poate trage concluzia că există doar o singură linie ce primeşte zero logic.




Fig. 2. Schema bloc de principiu pentru gestionarea unei matrice de taste cu organizarea 4 linii x 4 coloane

Pentru explicarea funcționării considerăm situația Q_3 Q_2 Q_1 Q_0 = 1001. Facem observația că Q_3 Q_2 determină codul liniei (rândului) din matrice iar Q_1 Q_0 codul coloanei din matrice.

- Intrarea de selecția a DCD primește codul binar $S_1S_0=Q_3Q_2=10$, fapt ce determină activarea ieșirii $\bar{2}$. Așadar, se transmite un zero logic pe linia tastelor **8**, **9**, **A**, **B**. Tasta verificată efectiv se stabilește prin adresa de coloană dată de biții Q_1Q_0 .
- Intrarea de selecția a MUX4:1 primește codul binar $S_1S_0 = Q_1Q_0 = 01$, fapt ce determină selecția intrării de date I_I . Aceasta înseamnă că se analizează starea tastei aflate la intersecția liniei 2 cu coloana 1, este vorba de tasta **9**. Atenție că numerotarea liniilor și a coloanelor începe de la 0!
- Dacă tasta ${\bf 9}$ este neapăsată, pe intrarea de date I_I ajunge un unu logic datorat rezistenței R2. Dacă tasta ${\bf 9}$ este apăsată, ea face o legătură între ieșirea $\overline{2}$ a DCD și intrarea I_I Deoarece ieșirea $\overline{2}$ =0, rezultă că I_I = 0.
- Aşadar, pentru codul $Q_3 Q_2 Q_1 Q_0 = 1001$, se verifică starea tastei **9**.

- După expirarea timpului alocat codului $Q_3 Q_2 Q_1 Q_0 = 1001$, logica de control generează codul următor, adică $Q_3 Q_2 Q_1 Q_0 = 1010$. Pentru noul cod, funcționarea este similară cu deosebirea că se verifică starea tastei **A**.
- Ieşirea MUX4:1 poate fi privită ca o ieşire activă pe zero logic ce semnalizează evenimentele de tip "tastă apăsată". Totodată, această ieşirea este folosită şi pentru încărcarea codului de selecţie tastă în blocul de memorie deoarece este vorba chiar de codul tastei apăsate.

Această schemă, așa cum este prezentată în figura 2, prezintă câteva limitări:

- nu poate sesiza apăsarea unor combinaţii de două sau mai multe taste;
- generează semnalizări multiple pentru o singură apăsare a unei taste;

Problema legată de semnalizarea multiplă a aceleiași taste apăsate este eliminată pe macheta de laborator, (vezi figura 3) printr-o metodă destul de simplă.

2.2. Exemplu de implementare în CPLD

Acest exemplu face o descriere a schemei din figura 1, pentru cazul în care avem 8 taste. Pentru schimbarea codurilor de selecție avem nevoie de un semnal cu frecvența între $10 \text{kHz} \div 100 \text{kHz}$. Obținerea acestui semnal se poate face printr-un proces de divizare în frecvență a semnalului dat de oscilatorul de pe macheta de laborator cu CPLD, oscilator ce generează un semnal digital cu frecvența de 25,175 MHz. Spre exemplu, dacă alegem o divizare în frecvență cu 2^{10} =, se obține un semnal cu frecvența de 24,584 kHz.

```
Observații
                                                        Codul VHDL
Secțiune dedicată includerii de librării
                                                          Exemplu de implementare tastatura
                                                       library IEEE;
                                                       use IEEE.std_logic_1164.all;
Secțiune dedicată descrierii entității. În cazul de față:
   - nume entitate este: tastatura;
                                                       entity tastatura is
    -vector de intrare cu 8 componente ptr. conectare
                                                       port (
    taste: p taste;
                                                       p_taste:in std_logic_vector(7 downto 0);
   - intrare de ceas: p_clk_in
                                                       p_cod_sel:out std_logic_vector(2 downto 0);
   - ieșire ptr. semnalizare cod tastă verificată:
                                                       p_cod_mem:out std_logic_vector(2 downto 0);
    p_cod_sel;
                                                       p_tap: out std_logic;
   - ieşire ptr. semnalizare cod tastă apăsată:
                                                       p clk in : in std logic);
    p_cod_mem;
                                                       end tastatura;
    ieșire de semnalizate tastă apăsată: p_signal;
                                                       architecture arh tastatura of tastatura is
Secțiune dedicată descrierii arhitecturii.
În cazul de fată:
                                                       signal cod_sel:std_logic_vector(2 downto 0);
   - se folosesc trei procese.
                                                       signal cod_mem:std_logic_vector(2 downto 0);
                                                       signal test: std_logic;
                                                       begin
                                                        -- proces pentru divizare ceas

    Procesul divizare:

                                                       divizare: process (p_clk_in)
    este folosit pentru divizarea semnalului de intrare
    cu frecvența de 25,175MHz.
                                                       variable cnt: std_logic_vector(9 downto 0);
    procesul este sensibil doar la p_clk_in; constanta de divizare este 2<sup>10</sup> deoarece se folosește
                                                       begin
                                                          if p_clk_in'event and p_clk_in='1'
                                                               cnt := cnt + 1;
    un numărător pe 10 biţi;
                                                          end if;
    codul de selecție tastă este preluat direct de la cei
                                                        cod_sel(2 downto 0) <= cnt(9 downto 7);</pre>
    mai importanți trei biți ai numărătorului cnt;
                                                       end process divizare;
                                                        -- proces pentru selectie tasta
                                                       selectie: process (cod_sel)
• Procesul selectie :
                                                       begin
    este folosit pentru selectia tastei a cărei stare
                                                          case cod sel is
    trebuie verificate:
                                                              when "000" => test <= p_taste(0);</pre>
    procesul este sensibil doar la cod sel :
                                                              when "001" => test <= p_taste(1);</pre>
    starea logică a tastei este copiată în semnalul test,
                                                              when "010" => test <= p_taste(2);
    fiecare cod de selecție alege o altă tastă de intrare;
                                                              when "011" => test <= p_taste(3);
                                                              when "100" => test <= p_taste(4);</pre>
                                                              when "101" => test <= p_taste(5);
                                                              when "110" => test <= p_taste(6);</pre>
                                                              when "111" => test <= p_taste(7);
                                                              when others => test <= `0';</pre>
                                                          end case;
• Procesul atrb:
    este folosit pentru comanda semnalelor externe
                                                       end process selectie;
                                                       atrb: process (cod_sel)
    (cod selecție, codul ultimei taste apăsate,
    semnalizare tastă apăsată);
                                                       begin
                                                          if test = '1' then
    procesul este sensibil doar la cod_test;
                                                             cod mem <=cod sel;
                                                             p_tap <='1';
                                                          else
```

	p_tap <='0';
Fişierul de constrângeri tastele sunt implementate cu comutatoarele SW1÷SW8; codul de selecţie se afişează pe LED-urile LD1÷LD3; codul ultimei taste apăsate se afişează pe LED-urile L6÷LD8; semnalizarea evenimentului tastă apăsată se face pe LD5;	end if; pin_cod_mem<=cod_mem; pin_cod_sel<=cod_sel; end process atrb; end arh_tastatura; NET "p_taste<1>" LOC = "P37"; NET "p_taste<2>" LOC = "P40"; NET "p_taste<2>" LOC = "P44"; NET "p_taste<3>" LOC = "P45"; NET "p_taste<3>" LOC = "P47"; NET "p_taste<4>" LOC = "P47"; NET "p_taste<5>" LOC = "P50"; NET "p_taste<5>" LOC = "P50"; NET "p_taste<5>" LOC = "P52"; NET "p_taste<6>" LOC = "P52"; NET "p_taste<7>" LOC = "P54"; NET "p_cod_sel<2>" LOC = "P65"; NET "p_cod_sel<2>" LOC = "P65"; NET "p_cod_sel<3>" LOC = "P65"; NET "p_cod_sel<1>" LOC = "P67"; NET "p_cod_mem<2>" LOC = "P75"; NET "p_cod_mem<1>" LOC = "P80"; NET "p_tap" LOC = "P71";



3. Desfășurarea lucrării

3.1. Studiul machetei cu componente discrete

- **A.** Referitor la schema din figura 2, răspundeți la următoarele întrebări:
 - Câte perioade de ceas durează un proces de verificare a tuturor tastelor ?
 - Câte perioade de ceas este activă ieșirea de semnalizare "tastă apăsată" ?
 - Cum se explică fenomenul de semnalizare multiplă a aceleiași taste apăsate ?
 - Ce se întâmplă cu procesul de schimbarea a codurilor pe durata de timp în care tasta este apăsată ? Se continuă sau se opreste ? Cum ar fi mai bine ?
 - Ce se întâmplă cu semnalul de ieşire dacă apăsarea unei taste este ceva mai lungă?
 - Care este intervalul maxim de timp (exprimat în perioade ale semnalului de ceas) dintre apăsarea propriu-zisă a tastei și activarea ieșirii de semnalizare " tastă apăsată" ?
 - Ce cod se generează la apăsarea simultană a două taste ?
- B. Referitor la schema din figura 3, macheta cu componente discrete din laborator, răspundeți la următoarele întrebări:
 - Identificați circuitele și blocurile funcționale;
 - Cum s-a rezolvat problema semnalizării multiple pentru apăsarea aceleași taste ?
 - Explicaţi de ce liniile matricei de taste sunt comandate de ieşirile $\overline{0}$, $\overline{2}$, $\overline{4}$, $\overline{6}$ ale decodificatorului ? Ce modificări trebuie efectuate în schema pentru a face comanda pe linii cu ieşirile $\overline{0}$, $\overline{1}$, $\overline{2}$, $\overline{3}$?
 - Ce modificări trebuie efectuate în schema pentru ca informația de pe coloanele matricei de taste să fie preluate pe intrările D4, D5, D6, D7 ? Dar pentru intrările D0, D1, D6, D7 ?
 - Care LED semnalizează bitul cel mai puţin semnificativ al codului binar al tastei verificate?
 - Ce rol au inversoarele ? Se poate concepe un bloc de semnalizare optică fără ele ?
 - Ce rol are latch-ul din blocul funcțional denumit "ceas manual"?
 - Poarta NAND din oscilator, cu caracteristică de tip trigger Schmitt, poate fi înlocuită cu una cu caracteristică normală ?
 - Poarta NAND de la intrarea numărătorului poate fi înlocuită cu o poartă cu caracteristică normală ? Câte intrări sunt necesare pentru această poartă ? Care este starea logică de la ieşirea porții atunci când o tastă este mentinută apăsată ?
 - Prezentați o modalitate de memorare a codului binar al ultimei taste apăsate.

C. Determinări experimentale:

- Plasați comutatorul **K** pe poziția **a** și determinați cu osciloscopul frecvența semnalului de ceas (folosit pentru trecerea de la o tastă la alta); De ce toate LED-urile din blocul de semnalizare luminoasă a codului tastei selectate par în permanentă aprinse?
- Plasaţi comutatorul K pe poziţia b şi acţionaţi asupra tastelor şi urmăriţi secvenţa de verificare a acestora;
 Verificaţi starea logică de la ieşirea porţii prin care trec impulsurile de ceas atunci când o tastă este menţinută apăsată ?




Fig. 3. Schema electrică completă a machetei de laborator reprezentând un sistem logic de gestionare a unei matrice de taste cu organizarea 4x4.

3.2. Studiul pe macheta cu CPLD.

- A. Verificaţi codul VHDL din exemplul prezentat în secţiunea 2.2. pe macheta de laborator şi răspundeţi la următoarele întrebări:
 - Cum explicați faptul că LED-urile ce afișează codul tastei verificate par mereu aprinse?
 - Menţineţi o tastă apăsată şi vizualizaţi cu osciloscopul catodic semnalul ce comandă LED-ul de semnalizare a evenimentului tastă apăsată. Ce observaţii puteţi face în legătură cu numărul de semnalizări ale aceleiaşi taste apăsate?
- **B.** Modificați codul VHDL prezentat în secțiunea **2.2.** astfel încât procesul de scanare a restului de taste să fie oprit atunci când o tastă este apăsată.
- **C.** Adăugați la proiectul anterior tot ce este necesar pentru a obține afișarea în zecimal (pe unul din afișajele cu 7 segmente) a codului tastei apăsate.
- **D.** Folosind cunoștințele acumulate până în prezent realizați o aplicație mai amplă care să emuleze funcționarea unui clculator electronic pentru operația de adunare. Pentru aceasta se pleacă de la următoarele ipoteze:
 - Gestionarea multiplexată în timp a tastaturii;
 - Semnificația tastelor este: 0 → SW1, 1 → SW2, 2 → SW3, 3 → SW4, + → SW5, = → SW6, CE → SW7 iar tasta SW8 nu are nici o semnificație:
 - Afişarea se face numai pe un singur digit (acest lucru este posibil deoarece cel mai mare număr este 4, deci rezultatul maxim al adunării este 8).
 - Imediat după pornire se afișează 0 iar după apăsarea unei taste se afișează operandul sau operația sau rezultatul operației. Pentru afișarea operației se va aprinde segmentul **f**al afișajului.



Lucrarea nr. 10: Sisteme de afișare a informației numerice

1. Scopul lucrării

Lucrarea este destinată prezentării principalelor modalități de afișare a informației numerice, cu referi concrete la un sistem de afișare cu 4 cifre zecimale ce funcționează pe principiul multiplexării în timp. Studiul acestui sistem de afișaj se face în două variante: o primă variantă se bazează pe implementarea cu circuite logice de complexitate medie iar cealaltă variantă presupune descrierea în limbaj VHDL și implementarea într-un CPLD.

Pentru prima dată în cadrul acestui laborator se folosește conceptul de proiectare ierarhică.

2. Considerente teoretice

2.1. Codul BCD

Așa după cum este cunoscut, sistemele digitale lucrează doar cu două valori numerice: zero și unu. Din acest motiv, din punct de vedere tehnic este preferabil ca sistemul digital să lucreze într-un sistem de numerație cu baza 2 (sistemul binar). Pe de altă parte, utilizatorul (operatorul uman) este obișnuit cu sistemul zecimal. Pentru rezolvarea acestui conflict, prima idee care ne vine în minte ar fi introducerea de circuite codificatoare/decodificatoare care să facă conversia între cele două sisteme. Aceste circuite nu fac altceva decât să complice inutil partea hardware.

O soluție de compromis se pare că s-a obținut prin introducerea codului BCD (*Binary Coded Decimal*), acesta folosește toate regulile sistemului de numerație *zecimal* dar scrierea (reprezentarea în sistemul de calcul) se face în *binar*. Cu alte cuvinte, în codul BCD, fiecare cifră zecimală este înlocuită de scrierea sa binară pe 4 biți. Codul BCD s-a dovedit atât de util încât s-au conceput circuite de numărare și circuite aritmetice capabile să lucreze în acest cod.

Pentru a pune în evidență diferențele dintre codul binar natural și codul BCD, în tabelul de mai jos sunt prezentate câteva aspecte semnificative:

	Cod BCD	Cod binar natural
Conversia spre sistemul zecimal	9 1001 0011 = 93 ₁₀	1001 0011 $_2$ = 1 ×2 ⁷ + 0 ×2 ⁶ + 0 ×2 ⁵ + 1 ×2 ⁴ + 0 ×2 ³ + + 0 ×2 ² + 1 ×2 ¹ + 1 ×2 ⁰ = = 128 +16+2+1=47 ₁₀
Conversia din sistemul zecimal	$193_{10} = 0001 \ 1001 \ 0011_{BCD}$	193 10 = 11000010 2 Rezultatul se obţine prin împărţiri succesive la 2 193:2=96 rest 1 96:2=48 rest 0 48:2=24 rest 0 24:2=12 rest 0 12:2= 6 rest 0 6:2= 3 rest 0 3:2= 1 rest 1 1:2= 0 rest 1

2.2. Afişaje statice

Cea mai întâlnită metodă de afișare a unui număr zecimal constă în aprinderea sau stingerea convenabilă a unor segmente așezate după conturul cifrei 8. Cele 7 segmente pot fi realizate cu orice surse luminoase ce pot fi controlate prin mijloace electrice. Cel mai adesea se întâlnesc afișaje cu LED-uri, cu cristale lichide sau cu descărcări în gaze.

Referitor la afișajele cu LED-uri, pentru a reduce numărul de terminale dintr-o capsulă, acestea sunt fabricate în două variante: cu anod comun (AC), sau cu catod comun (KC). Schema electrică a celor două variante constructive de afișaj cu LED-uri, precum și modul de aranjarea a segmentelor se prezintă în figura 1.

Comanda afișajelor cu 7 segmente se face cu ajutorul decodificatoarelor BCD - 7 segmente, circuite ce au fost studiate într-o lucrare anterioară. Trebuie precizat că există trei tipuri de decodificatoare BCD - 7 segmente:

a) prima categorie afișează toate cifrele hexazecimale așa cum sunt prezentate în figura 1;




Fig.1: Afișaje cu 7 segmente implementate cu LED-uri

- b) altă categorie afișează doar cifrele zecimale de la 0 la 9, iar pentru restul codurilor mențin afișajul stins;
- c) ultima categorie afișează corect cifrele zecimale de la 0 la 9 dar, pentru restul codurilor afișează caractere mai ciudate (acest comportament se explică prin faptul că fabricantul s-a folosit de codurile non-BCD pe 4 biţi pentru a reduce complexitatea circuitului).

O modalitate de a obține un afișaj cu mai multe cifre, altfel spus cu mai muți digiți, se arată în figura 2. Se observă că fiecare cifră zecimală are propriul sau decodificator BCD-7segmente, iar informația ce trebuie afișată (spre exemplu rezultatul unei măsurători) trebuie să fie în format BCD.




Fig.2. Schema bloc de principiu a unui afișaj static cu 4 digiți

Observaţii:

- decodificatoarele BCD-7segmente trebuie să aibă ieșirile active pe zero logic dacă afișajele au anodul comun;
- decodificatoarele BCD-7segmente trebuie să aibă ieşirile active pe unu logic dacă afişajele au catodul comun;
- rezistențele R1 ÷R28 au rolul de a limita curentul prin LED-uri, fără aceste rezistențe există riscul distrugerii LED-urilor din afișaje;
- acest mod de lucru este neeconomic din punct de vedere al numărului de componente utilizat.

2.3. Afişaje dinamice

Înaintea expunerii principiului de funcționare al afișării dinamice trebuie să facem o precizare legată de comportamentul ochiului uman: dacă frecvența de stingere/aprindere a unei surse luminoase este peste o anumită limită (denumită valoare critică), ochiul percepe respectiva sursă ca fiind aprinsă în permanență. În urma studiilor efectuate de specialiști, s-a constatat că această valoare limită este aproximativ 46Hz. În tehnică, din motive de siguranță, se consideră o valoare de 50Hz. Această particularitate a ochiului uman este exploatată de multe sisteme tehnice, cele mai cunoscute fiind cinematografia și televiziunea.

În cazul sistemelor cu afișare dinamică, se procedează astfel:

- cifrele nu mai sunt aprinse toate odată;
- în fiecare moment de timp este aprinsă doar o singură cifră;
- fiecare cifră este menținută aprinsă un interval scurt de timp (câteva milisecunde), același pentru toate cifrele;
- cifrele se aprind pe rând: un interval de timp cifra unităților, următorul interval de timp cifra zecilor şi aşa mai departe până când se ajunge la ultima cifră din afişaj după care procesul se repetă;
- dacă trecerea de la o cifră la alta se face suficient de repede, ochiul percepe întreg afișajul aprins. Spre exemplu, pentru un afișaj cu 4 digiți, frecvența de trece de la o cifră la alta trebuie să fie de cel puțin 200Hz (4 cifre × 50 Hz). Aceasta înseamnă că fiecare cifră este aprinsă un interval de timp egal cu (1/200)s=5ms.

Schema bloc de principiu a unui afișaj dinamic cu 4 digiți se prezintă în figura 3. Facem precizarea că acest mod de lucru este adoptat mai ales pentru sistemele de măsură realizate în structuri integrate.

Functionare:

- Oscilatorul este folosit pentru generarea unui semnal digital cu frecvenţa de 200Hz. Acest semnal, denumit semnal de ceas, indică momentele de timp în care trebuie făcută trecerea de la o cifră la alta;
- Semnalul cu frecvenţa de 200Hz, este preluat de un numărător binar care generează următoarea secvenţă ciclică de coduri binare pe 2 biţi: $00 \rightarrow 01 \rightarrow 10 \rightarrow 11 \rightarrow 00 \rightarrow 01$..., aşa cum se prezintă şi în figura 4.
- Fiecare cod binar este menținut neschimbat un interval de timp egal cu o perioadă a semnalului dat de oscilator, în cazul de față 5ms (vezi figura 4).
- Tranzistoarele pnp din figura 3 sunt folosite pe post de comutatoare electronice, ele cuplează sau decuplează anodul comun al digiţilor la polului pozitiv al tensiunii de alimentare.
- Tranzistoarele lucrează în regim de comutație (regim special în care tranzistorul prezintă doar două stări: tranzistor saturat = contact electric închis, respectiv tranzistor blocat = contact electric deschis).




Fig. 3. Schema bloc de principiu a unui afișaj cu 4 digiți folosind multiplexarea în timp

- Pentru modul de conectare al tranzistoarelor din figura 3, blocarea se face prin aplicarea unui unu logic în bază iar saturarea prin aplicarea unui zero logic în bază.
- Deoarece comanda în bază pentru tranzistoare se face de către un DCD cu ieşirile active pe zero logic, rezultă că, în fiecare moment de timp, vom avea doar un singur tranzistor saturat iar restul vor fi blocate. Aceasta înseamnă că numai un singur digit din afișaj este conectat la popul pozitiv al tensiunii de alimentare.




Fig. 4. Succesiunea de afișare a cifrelor zecimale pentru afișajul fin figura 3.

- Continuăm explicarea funcționării schemei din figura 3 considerând că starea numărătorului este $Q_1Q_0=01$

- Decodificatorul binar primeşte pe intrările de selecție codul BA=01, situație în care starea ieșirilor devine: $\overline{0} = 1$, $\overline{1} = 0$, $\overline{2} = 1$, $\overline{3} = 1$. Ținând cont de explicațiile anterioare, această stare a ieșirilor DCD, conduce la saturarea tranzistorului Q3 și la blocarea celorlalte. Așadar, la polul pozitiv al sursei de alimentare este conectat doar digitul de zeci, deci numai el se poate aprinde, supunem că digitul de zeci este activat.
- Blocul de multiplexoare primeşte pe intrările de date patru coduri BCD (pentru mii, sute, zeci şi unități) şi scoate pe ieşirile un singur cod BCD, cel care corespunde digitului activat.
- Trebuie să existe o corespondență între digitul activat și codul BCD selectat de blocul de multiplexoare: este necesar ca digitul de unități să primească codul BCD al unităților, digitul de zeci să primească codul BCD al zecilor și așa mai departe. Acest lucru se obține folosind pentru comanda intrărilor de selecție tot starea $\mathbf{Q}_1\mathbf{Q}_0$ a numărătorului.
- În exemplul considerat, deoarece am presupus $\mathbf{Q_1Q_0} = \mathbf{01}$, rezultă că $\mathbf{S_1S_0} = \mathbf{01}$, deci codul BCD conectat la intrările $\mathbf{I_I}$ ale multiplexoarelor vor avea cale liberă să ajungă la decodificatorul BCD/7segmente.
- După decodificare, informația despre zeci este aplicată în același timp celor patru afișaje. La prima vedere s-ar părea că informația de zeci va fi afișată pe toate cele patru afișaje. Acest lucru nu se întâmplă deoarece, așa după cum am arătat anterior, numai digitul de zeci are anodul comun conectat la +Vcc, deci numai acesta se poate aprinde.
- Digitul de zeci este menținut aprins 5ms, atâta timp cât durează o stare a numărătorului. La următoarea tranziție pozitivă a semnalului de ceas, starea numărătorului se schimbă și devine $\mathbf{Q}_1\mathbf{Q}_0 = \mathbf{10}$, ceea ce înseamnă că se activează digitul de sute. Așa cum se arată și în figura 4, urmează activarea miilor, a unităților, și procesul se reia.
- Modul de conectare a blocului de multiplexoare este prezentat în figura 5. Se observă că toate multiplexoarele primesc aceiaşi informație de selecție. Fiecare multiplexor extrage bitul cu aceiaşi pondere din codul de mii, de sute, de zeci respectiv de unități.
- Afişarea dinamică, denumită uneori şi **afişare multiplexată**, prezintă avantajul unui consum energetic mai mic şi necesită un singur decodificator BCD-7segmente.
- Rezistențele R10 ÷R13 au rol de protecție a joncțiunii BE a tranzistoarelor, ele trebuie calculate astfel încât să permită intrarea în saturație a tranzistoarelor.
- Rezistențele R1 ÷R7 au rol de limitare a curentului prin LED-urile afișajului.




Fig. 5. Schema de conexiuni a blocului de multiplexoare

În final, dacă facem o comparație între numărul de componente necesare afișării statice (figura 3) și numărul de componente necesare afișării dinamice (figurile 4 și 5), se observă un necesar mai mare de componente pentru afișarea dinamică. Din simpla contorizare a numărului de componente se poate trage concluzia greșită că afișarea dinamică este neeconomică. În realitate, complexitatea a 4 decodificatoare BCD-7segmente este mult mai mare decât complexitatea restului de componente ce intervin în afișarea dinamică. Așadar, necesarul de arie dintr-un circuit integrat este mai mic pentru afișarea dinamică decât pentru afișarea statică, în plus mai apare și avantajul unui consum energetic mai redus atunci când discutăm de afișarea dinamică.

2.4. Descrierea unui sistem de afisare cu ajutorul VHDL – conceptul de descriere ierarhică

Din experienţa proiectanţilor de sisteme logice complexe rezultă că proiectarea acestora se face mai uşor folosind conceptul de proiectare ierarhică. Într-o astfel de abordare, se concepe mai întâi o schema bloc a sistemului iar mai apoi se trece la proiectarea în detaliu a fiecărui bloc în parte.

În cazul utilizării limbajelor de descriere hardware, cum este și cazul VHDL, proiectarea ierarhică presupune utilizarea unui proiect în care sunt incluse mai multor fișiere :

- Un fișier de nivel înalt (*top level*), care specifică modul de interconectare a blocurilor componente din structura sistemului. Pentru această scop, se poate folosi un fișier de tip VHDL sau o descriere grafică a schemei bloc, prin intermediul editorului de scheme.
- Mai multe componente de nivel redus (low level). Fiecare bloc funcțional din componența schemei bloc este descris fie de un fișier VHDL, fie de o schemă logică.
- Cel putin un fisier de constrângeri prin care sunt specificate date referitoare la implementarea

Pentru a înțelege mai bine modul de lucru vom considera ca exemplu cazul sistemului de afișare a informației numerice din figura 3. Pentru a putea fi implementată în CPLD, schema bloc trebuie puțin modificată pentru a ține cont de particularitățile hardware ale machetei de laborator. Printre aceste particularități amintim:

- oscilatorul de pe macheta de laborator are frecvenţa de 25,175MHz ⇒ necesitatea introducerii unui divizor de frecvenţă care să primească la intrare un semnal digital cu frecvenţa de 25,175MHz şi să furnizeze la ieşire un semnal cu frecvenţa de 200Hz, sau puţin mai mare;
- comanda activării afișajelor se face prin unu logic \Rightarrow ieşirile decodificatorului binar DCD trebuie să fie active pe unu logic;
- comanda segmentelor se face prin zero logic ⇒ ieşirile decodificatorului BCD/7 segmente trebuie să fie active pe zero logic ;

macheta dispune numai de 8 switch-uri ⇒ putem asigura informație BCD doar pentru doi digiți.

Dacă dorim ca informația afișată să fie introdusă manual avem nevoie de 16 switch-uri însă macheta nu are decât 8. Pentru a rezolva această problemă admitem ca fiecare pachet de 4 switch-uri să comande doi digiți: SW1÷SW4 vor furniza informație pentru digitul de mii și cel de sute iar SW5÷SW8 vor furniza informație pentru digitul de zeci și cel de unități.

• Fişierul de nivel înalt, să-l denumin afisaj_4dig.vhd este folosit pentru descrierea schemei bloc a sistemului de afişare. Din exemplul de descriere de mai jos se observă că fiecare bloc funcțional este introdus prin intermediul unei declarații de tip component.

Observaţii	Codul VHDL pentru schema bloc
Secțiune dedicată includerii de librării	library IEEE;
	<pre>use IEEE.std_logic_1164.all;</pre>
	<pre>use IEEE.std_logic_arith.all;</pre>
	<pre>use IEEE.std_logic_unsigned.all;</pre>
Secțiune dedicată descrierii entității. În cazul de față:	entity afisaj_4dig is
	port (
	pin_clk : in std_logic;
	<pre>pin_act_dig:out std_logic_vector(3 downto 0);</pre>
	<pre>pin_act_seg:out std_logic_vector(6 downto 0);</pre>
	<pre>pin_u, pin_s : in std_logic_vector(3 downto 0));</pre>
	<pre>end afisaj_4dig;</pre>


```
Sectiune dedicată descrierii arhitecturii.
                                                       architecture arh afisaj 4dig of afisaj 4dig is
    Fiecare bloc functional este introdus printr-o
                                                          component divizor
    declaratie de tip component;
                                                             port(f_in:in std_logic;
    Pentru fiecare componentă trebuie introdus un
                                                                  f_out:out std_logic );
    fișier separat în care se descrie funcția logică
                                                          end component;
    realizată (se poate face apel la orice metodă de
                                                          component nr_binar
    descriere admisă);
                                                             port (nr_clk: in std_logic;
    Denumirea intrărilor și ieșirilor trebuie să fie aceiași
                                                                nr_out: out std_logic_vector(1 downto 0));
    în declararea componentei și în descrierea
                                                          end component;
    functionării acesteia:
                                                          component dcd
    Legăturile dintre componente (blocuri functionale)
                                                             port(sel_dcd:in std_logic_vector(1 downto 0);
    se face prin intermediul semnalelor,
                                                              dcd_out: out std_logic_vector(3 downto 0));
    Pentru intrările sau ieșirile blocurilor functionale
                                                          end component;
    (componentelor) ce sunt conectate direct la
                                                          component bcd_7seg
    intrările sau ieșirile arhitecturii de nivel înalt,
                                                            port(bcd_in:in std_logic_vector(3 downto 0);
                                                            out_7seg_out:out std_logic_vector(6 downto 0));
    definirea de semnale nu mai este necesară;
    Deși nu este recomandată, mai ales pentru
                                                          end component;
    începători, este permisă și declararea de
                                                          component bloc mux
     componente ce contin două sau mai multe
                                                            port(u, z, s, m:in std_logic_vector(3 downto 0);
    blocuri funcționale;
                                                              sel_mux:in std_logic_vector(1 downto 0);
    Declararea componentelor și a semnalelor trebuie
                                                              mux_out:out std_logic_vector(3 downto 0));
    făcută înainte de begin -ul arhitecturii;
                                                          end component;
    Pentru fiecare instanță a unei componente se
                                                          signal s_div, s_bcd : std_logic;
    declară modul de conectare a intrărilor și a ieșirilor
                                                          signal s_num : std_logic_vector(1 downto 0);
    prin port map:
                                                          signal s_bcd : std_logic_vector(3 downto 0);
                                                          begin
                                                           bloc1: divizor
                                                              port map ( f_in => pin_clk , f_out =>s_div);
                                                           bloc2: nr_binar
                                                              port map ( nr_clk => s_div , nr_out =>s_num);
                                                            bloc3: dcd
                                                              port map ( sel_dcd => s_num , dcd_out =>pin_act_dig);
                                                           bloc4: bloc_mux
                                                              port map ( sel_mux => s_num , mux_out =>s_bcd,
                                                                        u=> pin_u, z=>pin_u, s=>pin_s, m=>pin_s);
                                                           bloc5: bcd_7seg
                                                              port map ( bcd_in => s_bcd , out_7seg_out
                                                       =>pin_act_seg);
                                                       end arh_afisaj_4dig;
```

După introducerea și salvarea acestui fișier, fereastra mediului WebPack ce indică sursele implicate în proiect arată ca în figura alăturată.

Se observă că mediul de dezvoltare a aplicației a sesizat prezența a 5 componente și acum asteaptă introducerea unei modalități acceptate pentru descrierea funcționării fiecărei componente.

Pentru a introduce codul VHDL pentru blocul de multiplexoare, este necesar să facem dublu clic pe **bloc_mux**, iar din fereastra apărută să alegem opțiunea **VHDL Module**. În continuare mediul WebPack ne cere să introducem denumirea și tipul intrărilor și ieșirilor din modul. După aceasta, se generează un template în care noi nu mai trebuie decât să descriem funcționarea respectivului circuit sau bloc logic.

◆ Fișierul *bloc_mux.vhd*, este folosit pentru descrierea funcționării blocului de multiplexoare din figura 3. O descriere posibilă este prezentată în tabelul de mai jos.



Observaţii	Codul VHDL pentru blocul de multiplexoare
Secțiune dedicată includerii de librării	library IEEE;
	use IEEE.std_logic_1164.all;
	use IEEE.std_logic_arith.all;
	<pre>use IEEE.std_logic_unsigned.all;</pre>
Secțiune dedicată descrierii entității.	entity bloc_mux is
- Denumirea și dimensiune intrărilor și a ieșirilor trebuie	<pre>port (u, z, s, m : in std_logic_vector(3 downto 0);</pre>
să fie identică cu cea declarată în fișierul principal	sel_mux : in std_logic_vector(1 downto 0);
(afisaj_4dig);	<pre>mux_out : out std_logic_vector(3 downto 0));</pre>
· • • • • • • • • • • • • • • • • • • •	end bloc_mux;
Secțiune dedicată descrierii arhitecturii.	architecture arh_mux of bloc_mux is
•	begin
- Se utilizează o descriere comportamantală a blocului de	with sel_mux select

	multiplexoare;	mux_out<= u when "00",
-	Pentru combinația de slecție 00 se alege codul	z when "01",
	unităților, pentru combinația 01 codul yecilor, etc.;	s when "10",
		m when "11",
		u when others;
		end arh_mux;

- Fişierele divizor.vhd , nr_binar.vhd şi dcd.vhd se introduc într-o manieră similară cu bloc_mux.vhd .
- **Fișierul de constrângeri** are extensia **.ucf** și este în principal folosit pentru a specifica pinii circuitului CPLD la care sunt conectate intrările, respectiv iesirile afisajului.

Pentru a introduce fişierul de constrângeri se alege: **Project** \rightarrow **New Source** \rightarrow **Implementation Constrains File** \rightarrow se alege un nume pentru fişier, spre exemplu $abc \rightarrow$ se face asocierea cu fişierul principal **afisaj_4dig** \rightarrow se alege **Finish**. În urma acestor operații în fereastra surselor implicate în proiect apare o nouă componentă **abc.ucf**.

Dacă se face dublu clic pe *abc.ucf* se lansează un utilitar care ne ajută să edităm fișierul de constrângeri. Din fereastra apărută se selectează tabul *Ports*. După această alegere, pe ecran apare lista porturilor de intrare și de ieșire ale sistemului digital proiectat de noi. Pentru fiecare port trebuie să specificăm pinul CPLD-ului unde dorim conectarea respectivului port, aceasta presupune completarea coloanei denumită *Location*. După completare se face o salvare a fișierului de constrângeri.

Trebuie avut grijă ca numărul pinului completat în coloana Location să corespundă cu schema hardware a machetei de laborator. Pentru acesta este absolut obligatoriu să consultați tabelul de conexiuni prezentat în anexe.

Ținând cont de schema electrică a machetei de laborator, pentru afișajul pe 4 digiți descris anterior, conținutul fișierului de constrângeri este prezentat pe coloana alăturată.

```
NET "pin_act_dig<0>" LOC = "P70";
NET "pin_act_dig<1>" LOC = "P68";
NET "pin_act_dig<2>" LOC = "P66";
NET "pin_act_dig<3>" LOC = "P63";
NET "pin_act_dig<3>" LOC = "P63";
NET "pin_act_seg<0>" LOC = "P39";
NET "pin_act_seg<1>" LOC = "P41";
NET "pin_act_seg<2>" LOC = "P44";
NET "pin_act_seg<3>" LOC = "P46";
NET "pin_act_seg<4>" LOC = "P48";
NET "pin_act_seg<5>" LOC = "P51";
NET "pin_act_seg<6>" LOC = "P53";
NET "pin_act_seg<6>" LOC = "P53";
NET "pin_s<3>" LOC = "P40";
NET "pin_s<1>" LOC = "P44";
NET "pin_s<1>" LOC = "P44";
NET "pin_u<3>" LOC = "P47";
NET "pin_u<2>" LOC = "P50";
NET "pin_u<1>" LOC = "P52";
NET "pin_u<1>" LOC = "P52";
NET "pin_u<1>" LOC = "P52";
NET "pin_u<0>" LOC = "P54";
```

• Împlementarea circuitului în CPLD. După introducerea surselor în proiect (etapă denumită *Design Entry)*, urmează etapa de sinteză (*Synthesis*) - în care se generează o schemă logică pe baza descrierilor din etapa anterioară, apoi o etapă de implementare (*Implement Design*) - în care circuitul logic deja sintetizat este amplasat în CPLD tînând cont de resursele acestuia și de cerințele utilizatorului. Ultima etapă constă în generarea fișierelor de configurare a circuitului CPLD, etapă denumită inpropriu de generare a fișierelor de programare (*Generate Programming Files*).

Cu excepția etapei de *Design Entry*, restul etapelor se fac în mod automat de către mediul WebPack (nu necesită nici o intervenție din partea utilizatorului).

Pentru generarea fişierului de configurare, în fereastra resurselor se alege fişierul principal ($afisaj_4dig$) iar în fereastra proceselor disponibile pentru acest fişier se face dublu clic pe opțiunea $Configure\ Device\ (iMPACT)$. În ferestre ce urmează se aleg următoarele opțiuni: $Configuare\ Devices \to Next \to Boundary\ Scan\ Mode \to Automatically\ connect\ to\ cable ... \to Finish \to OK \to se alege fișierul <math>afisaj_4dig.jed \to Open \to clic\ dreapta\ pe\ icoana\ circuitului\ XC95108 \to Program... \to se alege opțiunea <math>Erase\ Before\ Programming \to OK$. Dacă totul este în regulă, după câteva secunde va apare mesajul $Programming\ Succeeded\ si$ se poate trece la verificarea funcționării circuitului.



3. Desfășurarea lucrării

3.1. Afișarea statică.

- **A.** Referitor la schema din figura 2, răspundeți la următoarele întrebări:
 - Care este căderea de tensiune pe un LED aflat în conducție ?
 - O reducere a necesarul de rezistențe de limitare se poate obține eliminând rezistențele de limitare a curentului dintre decodificatoare și afișaje și montarea altora între Vcc și anodul comun. Este posibilă o astfel de abordare? Care ar fi inconvenientele ?

3.2. Afișarea dinamică.

- **A.** Referitor la schema din figura 3, răspundeți la următoarele întrebări:
 - Ce se întâmplă dacă frecvenţa oscilatorului este de 400Hz ? Dar dacă este de 150Hz ?
 - Ce modificări trebuie făcute în schemă pentru a obține un afișaj cu 6 digiți ?
 - Dacă avem la dispoziție un decodificator BCD-7segmente cu ieșiri active pe unu logic și afișaje cu anodul comun, ce modificări trebuie efectuate în schemă pentru a deveni functională ?
 - Este strict necesară "aprinderea" cifrelor în ordinea: unități, zeci, sute, mii ?
 - Are importanță starea inițială de la care pleacă numărătorul ?
 - Care este schema pentru un afișaj cu 4 digiți cu catod comun ?

- După verificarea unui montaj electronic s-a constatat că există o eroare de execuţie: ieşirea $\overline{2}$ comandă tranzistorul Q3 iar ieşirea $\overline{1}$ comandă tranzistorul Q2. Cum trebuie conectate codurile BCD de la intrarea blocului de multiplexoare pentru ca informația de intrare să fie afișată corect ?
- Care este schema logică realizată cu porți NAND ce poate înlocui decodificatorul binar ce comandă baza tranzistoarelor?
- Care este intervalul maxim de timp (în cazul cel mai defavorabil) dintre modificarea informației de intrare și afișarea efectivă a modificării ?
- Care este efectul vizibil dacă se întrerupe legătura dintre ieşirea Q_B a numărătorului și intrarea de selecție B a decodificatorului binar?




Fig.6. Schema electrică a machetei de laborator reprezentând un afișaj multiplexat cu 4 digiți

- **B.** Referitor la schema electrică a machetei de laborator prezentată în figura 6, răspundeți la următoarele întrebări:
 - Care este corespondența dintre schema bloc din figura 3 și schema detaliată din figura 6 ?
 - Cum se poate modifica frecvenţa oscilatorului ?
 - Poarta NAND cu caracteristică de transfer de tip trigger Schmitt poate fi înlocuită cu o poartă NAND cu caracteristică normală ? Dar cu un inversor cu caracteristică trigger Schmitt?
 - Explicați funcționarea ceasului manual (P1, B1, C2, R9, poarta NAND cu caracteristică de tip trigger Schmitt) ?
 - Cum a fost implementat numărătorul binar pe 2 biţi ? Ce rol au rezistenţele R20 şi R21 ?
 - Se poate înlocui numărătorul din schema 6 cu un circuit specializat (spre exemplu 7493) fără a modifica restul schemei?
 - Care este modul de realizare a decodificatorului binar necesar pentru comanda tranzistoarelor ?
 - Se poate înlocui decodificatorul binar cu un registru de deplasare pe 4 biţi?
 - Consultați foile de catalog și precizați care sunt particularitățile circuitului 74LS153 ?
- **C.** Determinări experimentale pe macheta de laborator cu componente discrete:
 - Plasaţi comutatorul **K** pe poziţia **a** şi determinaţi cu osciloscopul frecvenţa semnalului de ceas (folosit pentru trecerea de la o cifră la alta):
 - Plasaţi comutatorul K pe poziţia b şi acţionaţi asupra butonului B1, urmăriţi secvenţa de aprinderea a cifrelor de pe afişaj;

În ambele situații acționați asupra switch-urilor de intrare și urmăriți efectul pe afișaj.

3.3. Implementarea unui sistem de afișaj folosind limbajul VHDL.

- **A.** Folosind modul de lucru descris în secțiunea 2.4. a lucrării, se cere:
 - Codul VHDL pentru restul blocurilor funcţionale (divizor, numărător binar, decodificator binar, decodificator BCD-7segmente;
 - Implementarea proiectului pe macheta de laborator cu CPLD;
 - Verificarea funcționării proiectului;
- **B.** Modificați proiectul anterior (prin adăugare de noi blocuri funcționale) astfel încât pe afișaj să apară, unul după altul în ordine crescătoare, numerele zecimale de la 0 la 9999. Numărătoarea va fi ciclică, după numărul 9999 se reîncepe de la zero.

Indicaţii:

- Este nevoie de introducerea unui numărător zecimal cu patru decade;
- Intrarea de ceas a numărătorului zecimal trebuie comandată de un semnal cu frecvență mică pentru ca observatorul să aibă timpul necesar să observe (pe afișaj) succesiunea stărilor. Pentru aceasta, o sugestie ar fi să micșorăm frecvența semnalului de 200Hz, printr-un bloc suplimentar de divizare a frecvenței.
- Ieșirile numărătorului se vor conecta la intrările de date ale blocului de multiplexoare. Semnalul de
- C. Modificați proiectul de la subpunctul B astfel încât numărătoarea să se facă învers (de la 9999 spre 0).
- **D.** Modificaţi proiectul de la subpunctul **B** astfel încât numărătoarea să se facă astfel: în sens crescător de la 133 la 777, după care în sens descrescător de la 777 la 133.



Lucrarea nr. 11: **Studiul și implementarea automatelor FSM** (FSM - Finite State Machine)

1. Scopul lucrării

Prezentarea modalităților de analiză și sinteză logică a automatelor de tip FSM și implementarea acestora în structuri de tip CPLD sau FPGA. Totodată se continuă seria de prezentarea prin exemple a limbajului de descriere hardware VHDL.

2. Considerente teoretice

Automatele elementare sunt circuite logice secvențiale alcătuite dintr-un registru de memorie și un circuit logic combinațional.

Registrul de memorie, denumit și registru de stare, este format dintr-un număr de bistabili, de regulă de același tip, ale căror intrări de ceas sunt conectate împreună formând astfel intrarea de ceas a automatului (intrarea CK). Starea unui automat este dată de valorile logice ale bistabililor din registrul de stare și, în consecință, este susceptibilă de modificare după fiecare tranziție activă a semnalului aplicat intrărilor de ceas.

Circuitul logic combinațional are dublu rol: calculează ieșirile automatului și starea următoare a acestuia. Starea următoare a unui automat este calculată în funcție de starea prezentă (indicată de registrul de stare) și în funcție de starea semnalelor de intrare. Starea următoare înlocuiește stare prezentă imediat după ce apare prima tranziție activă a semnalului de ceas. În calculul semnalelor de ieșire, pe lângă starea prezentă a automatului, în funcție de tipul automatului, mai poate interveni starea semnalelor de intrare.

2. 1. Clasificarea automatelor sincrone

- a) După modul de calcul al ieșirii:
 - Automate de tip Medvedev iesirea automatului este identică cu starea automatului:

ieşire = stare prezentă stare viitoare = G(intrare, stare prezentă)

• Automate de tip Moore - ieșirea este dependentă numai de starea prezentă a automatului:

ieşire = F(stare prezentă) stare viitoare = G(intrare, stare prezentă)

• Automate de tip Mealy - ieșirea este dependentă de intrare și de starea prezentă a automatului:

ieșire = F (intrare, stare prezentă) stare viitoare = G (intrare, stare prezentă)

b) După modul de utilizare a ieșirii calculate:

- · Automate cu ieşire imediată;
- Automate cu ieşire întârziată;

Schemele bloc de principiu ale automatelor de tip Mealy și Moore sunt prezentate în fig. 1.

Observaţii:

- Automatele cu utilizarea imediată a ieșirilor prezintă dezavantajul că fenomenele tranzitorii (de scurtă durată) ce apar imediat după tranziția activă a semnalului de ceas, sunt transmise direct la ieșirile automatului.
- Automatele cu întârziere prezintă în plus față de cele imediate un registru de memorie în care se stochează ieșirile calculate.
- Pentru automatele Mealy imediate, modificarea intrărilor are efect imediat asupra ieşirilor ceea ce înseamnă că modificarea ieşirilor are loc în acelaşi tact cu modificarea intrărilor.
- Pentru automatele Moore imediate, modificarea ieşirilor se face cu o întârziere de un tact în raport cu modificarea intrărilor. Intrările ce se modifică în tactul t, afectează starea curentă a automatului din tactul t+1, care mai departe determină schimbarea ieşirilor tot în tactul t+1. Deci, la ieşire, efectul intrărilor este resimţit cu o întârziere de o perioadă a semnalului de ceas, cu toate că automatul este referit ca un automat imediat.
- La automatele cu întârziere, ieșirile calculate sunt înscrise într-un registru de memorie suplimentar, altul decât cel de stare. Înscrierea se face la tactul următor al ceasului atunci când se presupune că regimul tranzitoriu este stins. În acest mod, față de cazul automatelor imediate, la cele cu întârziere, se mai adaugă o întârziere suplimentară de un tact. Astfel că răspunsul unui automat Mealy cu întârziere apare după un tact, iar pentru un automat Moore cu întârziere după două.





Fig. 1. Scheme bloc de principiu pentru automate de tip Mealy, respectiv Moore

2. 2. Modalități de reprezentare a automatelor

A.) Graful de tranziție a stărilor

Este o metodă intuitiva ce permite descrierea şi verificarea rapidă a funcționării unui automat. Pentru fiecare nod al grafului, reprezentat printr-un cerculeţ, se asociază o stare a automatului, iar fiecare arc orientat între două noduri corespunde tranziţiei între două stări.



a) Forma grafului pentru un automat Mealy

b) Forma grafului pentru un automat Moore

Fig. 2 Exemple de garfuri de tranziție pentru cele două tipuri de automate

Observații:

- În cazul automatelor de tip Mealy, în cerculeţ se trece codul stării, iar pe arc se trec variabilele de intrare ce provoacă tranziția respectivă precum și ieșirea determinată de acestea.
- La automatele Moore, ieșirea nu depinde de stare motiv pentru care în cerculeț se trece codul stării și valoarea ieșirii, iar pe arc se trece combinația intrării ce generează tranziția.
- Pentru exemplificare, în fig. 2 se prezintă câte un graf pentru fiecare caz.

B.) Tabelul de tranziție a stărilor

Informația conținută în diagrama de tranziție poate fi transpusă într-o formă mai utilă pentru sinteza automatului, această formă poartă denumirea de tabel de tranziție. Transpunerea celor două grafuri de tranziție a stărilor din figura 2, în tabele de tranziție se arată în tabelele ce urmează.

Tabelul de tranziție a stărilor corespunzător grafului din fig. 2. b)

Stare prezenta	Intrari	Stare urmatoare	lesiri
Q_1 Q_0	$X_1 X_0$	$Q_1 Q_0$	Υ
0 0	0 0	0 1	1
0 0	0 1	1 0	1
0 0	10	0 0	0
0 0	11	0 0	0
0 1	00	0 1	1
0 1	0 1	0 1	0
0 1	10	0 1	0
0 1	1 1	1 0	0
1 0	0 0	0 0	0
1 0	0 1	1 0	1
1 0	10	1 0	1
1 0	1 1	0 1	0
1 1	хх	x x	Х

Tabelul de tranziție a stărilor corespunzător grafului din fig. 2. b)

Stare prezentă	Intrare	Stare viitoare	Ieş ire
$Q_I Q_0$	X	$Q_I Q_0$	Y
0 0	0	0 1	0
0 0	1	1 1	0
0 1	0	1 0	0
0 1	1	0 0	0
1 0	0	1 1	0
1 0	1	0 1	0
1 1	0	0 0	1
1 1	Ī	1 0	Ī

2.3. Analiza automatelor elementare

Studiul funcționării unui automat elementar dat se numește **analiză**. Analiza unui automat are drept scop determinarea funcțiilor F și G astfel încât funcționarea automatului să poată fi prezisă pe baza schemei electrice a acestuia. Etapele parcurse în analiza unui automat sunt reliefate în următoarele două exemple:

Exemplul: Să se analizeze funcționarea automatului sincron din fig. 3:




Fig. 3. Exemplu de automat Moore

Din analiza schemei electrice se observă că este vorba despre un automat Moore imediat caracterizat de: o intrare notată X; doua ieşiri notate Z1, Z0 și un registru de stare format din doi bistabili D, ceea ce înseamnă că automatul are cel mult 4 stări distincte.

Etapă	Observații
Pasul 1: Determinarea semnalelor de excitație a bistabililor Prin semnale de excitație sunt referite semnalele aplicate intrărilor pasive ale bistabililor (D pentru bistabili D, JK pentru bistabili JK, etc.). Un semnal de excitație este sintetizat cu ajutorul unui CLC ce are drept intrări starea curentă și intrările automatului. Odată delimitat acest CLC se trece la descrierea sa matematică.	Pentru automatului din fig. 3, semnale de excitație sunt calculate de cele două circuite combinaționale delimitate cu linie punctată și au următoarele expresii logice: $D_I = \begin{vmatrix} \overline{x} & Q_\theta \\ Q_I & \overline{Q_\theta} \end{vmatrix} \text{,} D_\theta = \begin{vmatrix} \overline{x} & Q_I \\ x & \overline{Q_I} \end{vmatrix}$
Pasul 2: Scrierea ecuației funcționale a bistabilului utilizat în registrul de stare al automatului.	Ecuația funcțională a unui bistabil D este dată de relația: $Q^{\ +} = D$

unde prin	Q^{+}	s-a notat starea viitoare a bistabilului.	
-----------	---------	---	--

În cazul bistabililor JK, ecuația funcțională este :

$$Q^+ = \begin{vmatrix} J & \overline{Q} \\ \overline{K} & Q \end{vmatrix}$$

Pasul 3: Determinarea ecuațiilor de tranziție a stărilor

Ecuațiile de tranziție a stărilor se obțin prin înlocuirea semnalelor de excitație, determinate la pasul 1, în ecuația functională a bistabilului scrisă în pasul 2.

Pasul 4: Alcătuirea tabelului de tranziție

Pentru fiecare stare prezentă a automatului, se determină starea următoare în care v-a ajunge automatul luând în calcul totalitatea combinațiilor variabilelor de intrare.

Pentru automatul luat ca exemplu, există o singură variabilă de intrare ceea ce înseamnă că tabelul de tranziție va conține 4x2 linii.

Pentru exemplul	considerat obţinem:
-----------------	---------------------


$$Q_I^+ = D_I = \begin{vmatrix} \overline{x} & Q_0 \\ Q_I & \overline{Q_0} \end{vmatrix}$$
 $Q_0^+ = D_0 = \begin{vmatrix} \overline{x} & Q_I \\ x & \overline{Q_I} \end{vmatrix}$

Stare prezentă	Intrare	Stare viitoare	Ieş iri
$Q_I Q_0$	X	$Q_I^{\scriptscriptstyle +} Q_0^{\scriptscriptstyle +}$	Z_1 Z_0
0 0	0	0 1	0 0
0_0	1	0_0_	0 0
0 1	0	1 1	0 1
0 1	1	0 0	0 1
1 0	0	1 0	1 1
1 0	1	1 1	1 1
1 1	0	1 0	0 1
1 1	1	0 1	0 1

Pasul 5: Trasarea grafului de tranziție

Graful de tranziție extras din tabelul anterior ne arată că automatul din fig. 3 este un numărător binar în cod Gray care, numără înainte pentru x=0 și invers pentru x=1. În plus, odată ajuns la cap de scală procesul de numărare se oprește.

Ieșirea z1 semnalizează prin "unu logic" atingerea stării minime, iar z0 atingerea stării maxime a numărătorului în cod Gray pe 2 biţi.





2. 4. Sinteza automatelor elementare sincrone

Proiectarea unui automat elementar, pornind de la o descriere a funcționării acestuia în cuvinte (cazul cel mai uzual și totodată cel mai dificil), sau de la o diagramă de tranziție se numește sinteză. Procesul de sinteză necesită etapelor prezentate mai jos.

• Descrierea formală a funcționării automatului

Această etapă este cea mai importantă deoarece trebuie să facă trecerea de la descrierea vagă, uneori ambiguă, a limbajului natural spre o specificație clară a funcționării automatului.

Observații:

- de regulă, sunt cunoscute numărul variabilelor de intrare și al celor de ieșire;
- stărilor automatului le sunt asociate mnemonici cât mai sugestive;
- pe parcursul descrierii pot apare probleme ce nu au fost cuprinse în formularea iniţială;
- este posibil ca descrierea corectă să nu rezulte din prima iterație și atunci procesul trebuie reluat;
- rezultatul final al acestei etape este o diagramă de stare sau un tabel de stare ieșire.

• Reducerea numărului de stări ale automatului

Din etapa anterioară este posibil ca descrierea formală să conţină un număr mai mare de stări decât cel strict necesar. Reducerea numărului de stări se bazează pe identificarea stărilor echivalente. Două stări ale automatului sunt echivalente, şi deci pot fi înlocuite cu una singură, dacă ele nu se pot deosebi prin inspectarea stării curente şi a celei următoare. Trebuie remarcat că în procesul de comparare nu participă variabilele de stare.

Se poate demonstra că stările A și B, sunt echivalente dacă sunt îndeplinite următoarele condițiile:

- A şi B trebuie să conducă la aceleaşi valori ale variabilelor de ieşire ale automatului, pentru automatele Mealy această condiție trebuie îndeplinită pentru toate variabilele de intrare;
- pentru fiecare combinație de intrare în parte, din A și B trebuie să se ajungă în aceeași stare următoare.

Observații:

- Foarte adesea, în practică, sunt aplicații în care anumite combinații ale variabilelor de intrare nu apar niciodată, caz în care atât ieșirile cât și stările următoare ale automatului nu au nici o semnificație pentru acesta. În tabelul tranzițiilor aceste cazuri se notează cu don't care și sunt tratate ca în cazul simplificărilor de funcții binare.
- Două stări binare, A și B, pot fi echivalente chir dacă nu conduc spre aceleași stări următoare numai cu condiția realizării de echivalențe între stările următoare, "ţintite", de stările iniţiale A si B.

- Există metode automate de reducere a stărilor însă sunt mai puțin utilizate de proiectanți, deoarece în baza experienței acumulate, aceștia pot face o descriere minimală a funcționării unui automat.
- Nu întotdeauna, un număr redus de stări înseamnă și o implementare mai simplă, există și situații în care creșterea numărului de stări poate simplifica proiectul.

• Asignarea stărilor automatului

În această etapă, pentru fiecare stare a automatului, stare până acum referită printr-o mnemonică, i se asociază un *cod binar unic*. Asocierea de coduri binare, pentru fiecare stare a automatului, se poate face în mod arbitrar sau urmărind un anumit criteriu. Deoarece există mai multe posibilități de codare a stărilor, vor exista tot atâtea variante de scheme logice de realizare, echivalente funcțional dar deosebite ca mod de interconectare. Este greu de estimat care schemă logică, dintre cele posibile, este cea mai redusă în complexitate.

Uzual, codarea stărilor se face cel mai adesea arbitrar, sau folosind un criteriu de optimizare cum ar fi: codarea cu variație minimă sau codarea cu dependență redusă față de intrări.

Codificarea cu variație minimă constă în asignarea unor coduri astfel încât trecerea între două stări succesive ale automatului să se facă prin modificarea unui număr cât mai redus de biţi ai cuvântului de stare. Această codificare prezintă avantajul că generează expresii simple pentru funcțiile ce calculează stările următoare.

Codificarea cu dependență redusă față de intrări. Funcțiile de tranziție și cele de ieșire depind atât de starea curentă cât și de intrări. Pe căile de tranziție necondiționate nu se testează nici o variabilă de intrare, în schimb pe cele condiționate se poate ajunge la testarea tuturor variabilelor de intrare. Codificare care conduce la expresii ale funcțiilor de tranziție cu o dependentă cât mai redusă fața de intrări este denumită *codificare cu dependentă redusă*.

Observații:

- numărul maxim al stărilor distincte ale unui automat cu n bistabili este egal cu: 2^n .
- pentru stări apropiate din punct de vedere funcțional se recomandă alocarea unor cuvinte de cod care să difere printrun singur bit (codare cu variație minimă);
- dacă există stări nefolosite se alege cea mai convenabilă codare pentru stările utilizate, nu trebuie să ne limităm strict la codarea binară naturală;
- schimbarea codului unei stări provoacă modificarea întregii scheme logice a automatului;
- acolo unde este posibil, se recomandă separarea din setul variabilelor de stare a biţilor, sau a grupurilor de biţi, cu semnificatie precisă referitoare la schimbarea iesirilor automatului;

• Alcătuirea tabelului de tranziție / ieșire

După ce s-au efectuat etapele anterioare, se optează pentru un tip de bistabil, după care se trece la alcătuirea tabelului de tranziție/ieșire. În acest tabel se trec și semnalele de excitație ai bistabililor automatului. După rezolvarea acestei etape, problema se reduce la implementarea unor funcții binare, funcțiile de excitație a bistabililor și funcțiile de ieșire ale automatului.

• Deducerea ecuațiilor funcțiilor de excitație și a celor de ieșire

Din tabelul rezultat la pasul anterior se extrage forma analitică a funcțiilor de excitație și a celor de ieșire, după care, prin diverse procedee se minimizează aceste expresii în vederea implementării automatului cu un hardware minimal.

• Implementarea automatului

Rezultatul final al acestei etape este o schemă logică care trebuie să realizeze o funcționare conformă cu diagrama automatului. Spunem o schemă logică deoarece pot fi o multitudine de realizări logice ale aceluiași automat.

2. 4. Utilizarea limbajului VHDL pentru implementarea automatelor sincrone

În mod evident, cea mai avantajoasă metodă de descriere a automatelor sincrone este cea comportamentală.

Am arătat anterior că în structura internă a unui automat putem distinge un registru de stare și două circuite logice combinaționale: unul pentru calculul stării viitoare și altul pentru calculul ieșirii. Referitor la descrierea acestor blocuri funcționale cu ajutorul VHDL sunt valabile următoarele reguli:

- Circuitul logic de calcul al ieșirii poate fi descris fie printr-un proces special destinat acestui scop, fie prin declarații concurente.
- Registrul de stare trebuie să fie descris în mod obligatoriu printr-un proces declanșat de semnalul de ceas și eventual (dacă există) de semnalul de reset.
- Logica de calcul a stării viitoare poate fi descrisă printr-un proces separat de celelalte sau poate fi inclusă în procesul destinat registrului de stare.

Se observă așadar că există posibilitatea de a descrie automatul cu două sau cu trei procese. Din punct de vedere al uşurinței de proiectare, mai ales pentru începători, se recomandă descrierea cu trei procese. Din punct de vedere al performanțelor circuitului rezultat în urma sintezei, în literatura de specialitate se arată că este mai avantajoasă descrierea cu două procese.

Referitor la codificarea stărilor automatului, există două posibilități:

a) Codificarea este făcută de compilator după nişte reguli interne (de regulă, metoda implicită de codificare este cea binară iar dacă se doreşte optimizarea din punct de vedere al vitezei de răspuns se foloseşte codificarea de tip "one hot".

Pentru declararea stărilor automatului trebuie introduse declarații similare celor de mai jos:

```
type st_val is (st0, st1, st2);
signal stare_prez, stare_viit: st_val;
```

b) **Codificarea stărilor poate fi forțată** după dorința noastră prin intermediul unor declarații similare celor de mai jos:

```
subtype stare_Automat: is std_logic_vector(1 downto 0);
signal stare_prezenta, stare_viitoare :stare_Automat;
constant st0: stare_Automat :='01';
constant st1: stare_Automat :='11';
constant st2: stare_Automat :='11';
```

În cele ce urmează prezentăm câteva exemple de automate de tip Mealy și Moore descrise prin două sau trei procese cu sau fără impunerea codificării stărilor automatului.

◆ Exemplul 1: Descrierea în limbaj VHDL a unui automat de tip Moore (Varianta 1 - descriere folosind trei procese)

Observaţii	Codul VHDL
Secțiune dedicată includerii de librării	Exemplu de automat Moore cu 5 stari
•	library ieee;
	<pre>use ieee.std_logic_1164.all;</pre>
Secțiune dedicată descrierii entității. În cazul de față:	
- nume entitate este: <i>moore;</i>	entity moore is
- intrarea de ceas : clk ;	<pre>port (clk, reset: in std_logic;</pre>
- intrarea de ștergere: reset;	data_out: out std_logic;
- intrările automatului: <i>data_in;</i>	afis_stare: out std_logic_vector (2 downto 0);
- ieşirea automatului: <i>data_out;</i>	data_in: in std_logic_vector (1 downto 0));
- afişare stare automat: afis_stare ;	end moore;
Sectiune dedicată descrierii arhitecturii.	architecture arh_comport of moore is
În cazul de față:	type st_val is (st0, st1, st2, st3, st4);
- numele arhitecturii este: arh_comport ;	signal stare_prez, stare_viit: st_val;
- arhitectura este asociată cu entitatea: <i>mealy</i> ,	begin
- stările automatului sunt introduse printr-o enumerare,	proces ptr. registrul de stare
codificarea prpriu-zisă este lăsată pe seama	reg_stare: process (clk, reset)
compilatorului;	begin
- sunt folosite 3 procese: reg_stare pentru descrierea	<pre>if (reset = '1') then</pre>
registrului de stare, st_viit pentru determinare stare	stare_prez <= st0;
viitoare și <i>iesire</i> pentru determinarea ieșirilor	elsif (clk ='1' and clk'event) then
automatului;	stare_prez <= stare_viit;
- graful de funcționare al automatului este:	end if;
	<pre>end process reg_stare;</pre>
RESET	proces ptr. calcul stare viitoare
\sim 3 \sim 00 $^{()}$ $^{()}$	st_viit: process (stare_prez, data_in)
$00\left(\begin{array}{c} 10 \\ \hline \end{array}\right)$	begin
√ ↑	case stare_prez is
	when st0 =>
$01/\sqrt{10}$ 11 $10/\sqrt{0X}$	case data_in is
0X 11 10	when "00" => stare_viit <= st0;
	when "01" => stare_viit <= st4;
$11 \left(\frac{\text{S4}}{\text{S2}} \right)$	<pre>when "10" => stare_viit <= st1;</pre>
$\left(\frac{S2}{1}\right)$	<pre>when "11" => stare_viit <= st2;</pre>
`\	when others => null;
X1 1X	end case;
$\sqrt{\frac{s_3}{s_1}}$	when st1 =>
\circ	case data_in is
())xo	when "00" => stare_viit <= st0;
•	when "10" => stare_viit <= st2;
Observații referitoare la procesul <i>reg stare</i> :	<pre>when others => stare_viit <= st1;</pre>
- este folosit pentru a descrie funcționarea registrului	end case;
de stare al automatului;	when st2 =>
- lista de senzitivități cuprinde intrarea de ceas și	case data_in is
intrarea de reset;	when "00" => stare_viit <= st1;
	when "01" => stare_viit <= st1;
 intrarea de reset este activă pe unu logic; intrarea de ceas este activă pe tranziția pozitivă; 	when "10" => stare_viit <= st3;
- intrarea de ceas este activa pe tranziția pozitiva;	when "11" => stare_viit <= st3;
Obcarvatii referitoare la procesul et wiit:	when others => null;
Observaţii referitoare la procesul st_viit :	end case;
- este folosit pentru a determina starea viitoare a	when st3 =>
automatului;	case data_in is
- lista de senzitivități cuprinde starea prezentă și	<pre>when "01" => stare_viit <= st4;</pre>
intrările automatului;	when "11" => stare_viit <= st4;
- starea viitoare a automatului depinde de starea	when others => stare_viit <= st3;
prezentă și de intrările automatului;	end case:


end case;

selecția după starea prezentă se face prin declarații

```
when, iar selecția în funcție de intrările automatului
                                                            when st4 =>
    se face cu declarații de tip case;
                                                                      case data_in is
                                                                          when "11" => stare_viit <= st4;</pre>
Observații referitoare la procesul iesire:
                                                                          when others => stare_viit <= st0;</pre>
    este folosit pentru determinarea ieşirii automatului pe
                                                                      end case;
    baza stării prezente a automatului;
                                                            when others => stare_viit <= st0;</pre>
    lista de senzitivități cuprinde doar starea prezentă a
                                                            end case;
    automatului;
                                                            end process st_viit;
                                                            -- proces ptr. calcul iesiri
-- depind doar de starea prezenta
Observații referitoare la afișarea stării automatului:
    afișarea stării este necesară doar din considerente
                                                            iesire: process (stare prez)
    didactice;
                                                            begin
    în acest exemplu, codificarea stărilor este făcută de
                                                            case stare_prez is
    complilator – în consecință nu știm ce asocieri a făcut
                                                                      when st0 => data_out <= '1';
                                                                                      afis_stare <="111";
                                                                      when st1 => data_out <= '0';
    propunem următoarea combinație pentru a vizualiza
                                                                                      afis_stare <="001";
    schimbarea stărilor (este ca și cum am calcula un nou
                                                                      when st2 => data_out <= '1';
    set de iesiri din automat):
                                                                                      afis_stare <="010";
              st0 \rightarrow 111;
                                                                      when st3 => data_out <= '0';
              st1 \rightarrow 001;
                                                                                      afis_stare <="011";
              st2 \rightarrow 010;
                                                                      when st4 => data_out <= '1';
              st3 \rightarrow 011;
                                                                                      afis_stare <="100";
              st4 \rightarrow 100;
                                                                      when others => data_out <= '0';</pre>
                                                                                      afis_stare <="110";
                                                            end case;
                                                            end process iesire;
                                                            end arh_comport;
                                                            NET "clk" LOC = "P56";
Fişierul de constrângeri
                                                            NET "reset" LOC = "P83";
NET "data_in<1>" LOC = "P37";
                                                            NET "data in<0>" LOC = "P40";
                                                            NET "afis_stare<2>" LOC = "P62";
                                                            NET " afis_stare <1>" LOC = "P65";
                                                            NET " afis_stare <0>" LOC = "P67";
                                                            NET "data_out" LOC = "P82";
```


◆ Exemplul 2: Descrierea în limbaj VHDL a unui automat de tip Moore (Varianta 2 - descriere folosind două procese)

Observaţii	Codul VHDL	
Secțiune dedicată includerii de librării	Exemplu de automat Moore cu 5 stari	
•	library ieee;	
	use ieee.std_logic_1164.all;	
Secțiune dedicată descrierii entității. În cazul de față:		
- nume entitate este: moore ;	entity moore is	
- intrarea de ceas : <i>clk;</i>	<pre>port (clk, reset: in std_logic;</pre>	
- intrarea de ștergere: reset;	<pre>data_out: out std_logic(1 downto 0);</pre>	
 intrările automatului: data_in; 	<pre>afis_stare: out std_logic(1 downto 0);</pre>	
- ieşirea automatului: <i>data_out;</i>	<pre>data_in: in std_logic_vector (1 downto 0));</pre>	
 afişare stare automat: afis_stare; 	end moore;	
Secţiune dedicată descrierii arhitecturii.	architecture arh_comport of moore is	
În cazul de față:	<pre>subtype st_val is std_logic_vector(1 downto 0);</pre>	
 numele arhitecturii este: arh_comport; 	<pre>signal stare_prez, stare_viit: st_val;</pre>	
- arhitectura este asociată cu entitatea: <i>moore</i> ;	<pre>constant stA : st_val := '00';</pre>	
- sunt folosite 2 procese;	<pre>constant stB : st_val := '01';</pre>	
	<pre>constant stC : st_val:='10';</pre>	
	begin	
Observații referitoare la procesul <i>reg_stare</i> :	proces ptr. registrul de stare	
- este folosit pentru a descrie funcționarea registrului	reg_stare: process (clk, reset)	
de stare al automatului;	begin	
 lista de senzitivităţi cuprinde intrarea de ceas şi 	<pre>if (reset = '1') then</pre>	
intrarea de reset;	stare_prez <= stA;	
 intrarea de reset este activă pe zero logic; 	elsif (clk ='1' and clk'event) then	
- intrarea de ceas este activă pe tranziția pozitivă;	<pre>stare_prez <= stare_viit; end if;</pre>	
	<pre>end process reg_stare;</pre>	
	proces ptr. CLC	
	comb: process (stare_prez, data_in)	
	begin	
Custini de finactionere el enterestribili ester	stare_viit <= stare_prez;	
Graful de funcționare al automatului este:	case stare_prez is	



◆ Exemplul 3: Descrierea în limbaj VHDL a unui automat de tip Mealy (descriere folosind trei procese)

Observaţii	Codul VHDL
Secţiune dedicată includerii de librării	Example of a 5-state Mealy FSM
	library ieee;
	<pre>use ieee.std_logic_1164.all;</pre>
Secțiune dedicată descrierii entității. În cazul de față:	entity mealy is
- nume entitate este: mealy ;	port (
- intrarea de ceas : <i>clk;</i>	clk, reset: in std_logic;
- intrarea de ștergere: reset;	data_out: out std_logic;
- intrările automatului: <i>data_in;</i>	afis_stare: out std_logic_vector(1 downto 0);
- ieşirea automatului: data_out;	data_in: in std_logic_vector (1 downto 0));
	end mealy;
Secțiune dedicată descrierii arhitecturii.	architecture arh_comport of mealy is
În cazul de față:	<pre>type st_val is (st0, st1, st2, st3, st4);</pre>
- sunt folosite 3 procese: reg_stare pentru descrierea	<pre>signal stare_prez, stare_viit: st_val;</pre>
registrului de stare, st_viit pentru determinare stare	begin
viitoare și <i>iesire</i> pentru determinarea ieșirilor	
automatului;	proces ptr. registrul de stare
	reg_stare: process (clk, reset)
Observații referitoare la procesul <i>reg_stare</i> :	begin
- este folosit pentru a descrie funcționarea registrului	<pre>if (reset = '1') then</pre>
de stare al automatului;	stare_prez <= st0;
- lista de senzitivități cuprinde intrarea de ceas și	elsif (clk'event and clk ='1') then
intrarea de reset;	<pre>stare_prez <= stare_viit; end if;</pre>
- intrarea de reset este activă pe zero logic;	1 3.12
- intrarea de ceas este activă pe tranziția pozitivă;	<pre>end process reg_stare;</pre>
	proces ptr. determinare stare viitoare
	st_viit: process (stare_prez, data_in)
Craful de functionare al automatului ester	
Graful de funcționare al automatului este:	



Observaţii referitoare la procesul st_viit:

- este folosit pentru a determina starea viitoare a automatului;
- lista de senzitivităţi cuprinde starea prezentă şi intrările automatului;
- starea viitoare a automatului depinde de starea prezentă și de intrările automatului;
- selecția după starea prezentă se face prin declarații when, iar selecția în funcție de intrările automatului se face cu declarații de tip case;

Observații referitoare la procesul iesire:

- este folosit pentru determinarea ieşirii automatului pe baza stării prezente şi a intrărilor automatului;
- lista de senzitivități cuprinde starea prezentă și intrările automatului;

Observații referitoare la afișarea stării automatului:

- afișarea stării este necesară doar din considerente didactice:
- codificarea binară a stărilor S0, S1, S2, S3, S4 este lăsată pe seama compilatorului de VHDL:
- propunem următoarea combinație pentru a vizualiza schimbarea stărilor (este ca şi cum am calcula un nou set de ieşiri din automat):

```
- S0 \rightarrow 111; S1 \rightarrow 001; S2 \rightarrow 010;
```

```
- S3 \rightarrow 011; S4 \rightarrow 100;
```

```
begin
case stare_prez is
when st0 =>
        case data_in is
            when "00" => stare_viit<= st0;</pre>
            when "01" => stare_viit<= st4;
            when "10" => stare_viit<= st1;</pre>
            when "11" => stare_viit<= st2;
            when others => null;
        end case:
when st1 =>
        case data_in is
            when "00" => stare_viit<= st0;</pre>
            when "10" => stare_viit<= st2;</pre>
            when others => stare_viit<= st1;</pre>
        end case;
when st2 =>
        case data_in is
            when "00" => stare_viit<= st1;</pre>
            when "01" => stare_viit<= st1;
            when "10" => stare_viit<= st3;</pre>
            when "11" => stare_viit<= st3;</pre>
            when others => null;
        end case;
when st3 =>
        case data_in is
          when "01" => stare_viit<= st4;
          when "11" => stare_viit<= st4;</pre>
          when others => stare_viit<= st3;</pre>
        end case:
when st4 = 3
        case data in is
          when "11" => stare_viit<= st4;</pre>
          when others => stare_viit<= st0;</pre>
        end case:
when others => stare_viit<= st0;</pre>
end case;
end process st_viit;
-- proces ptr. calcul iesire din automat
iesire: process (stare_prez, data_in)
begin
case stare_prez is
when st0 =>
        afis_stare<= "000";
        case data_in is
            when "00" => data_out <= '0';</pre>
            when others => data_out <= '1';</pre>
            end case;
when st1 => data_out <= '0';
            afis_stare<= "001";
when st2 =>
        afis_stare<= "010";
        case data_in is
            when "00" => data_out <= '0';</pre>
            when "01" => data_out <= '0';</pre>
            when others => data_out <= '1';</pre>
        end case;
when st3 => data_out <= '1';</pre>
            afis_stare<= "011";
when st4 =>
        afis_stare<= "100";
        case data_in is
            when "10" => data_out <= '1';</pre>
            when "11" => data_out <= '1';</pre>
            when others => data_out <= '0';</pre>
        end case;
when others => data_out <= '0';</pre>
             afis_stare<= "110";
end case;
end process iesire;
end arh_comport;
```


Fisierul de constrângeri:	NET "clk" LOC = "P56";
	NET "reset" LOC = "P83";
	NET "data_in<1>" LOC = "P37";
	NET "data_in<0>" LOC = "P40";
	NET "afis_stare<2>" LOC = "P62";
	NET "afis_stare<1>" LOC = "P65";
	NET "afis_stare<0>" LOC = "P67";
	NET "data_out" LOC = "P82";



3. Desfășurarea lucrării

3.1. Analiza automatelor sincrone.

A. Folosind metode similare celor prezentate în partea teoretică, determinați graful de tranziție pentru automatele din figura 6.



3.2. Sinteza automatelor sincrone.

- **A.** Folosind metodologia de proiectare a automatelor sincrone determinaţi schema logică a unui numărător sincron bidirecţional pe 3 biţi.
- B. Pentru automatele descrise în exemplele VHDL, determinați câte o schemă logică folosind bistabili la alegere.

3.3. Aplicații cu VHDL.

- **A.** Verificaţi pe macheta de laborator cu CPLD, descrierile VHDL prezentate ca exemple.
- **B.** Descrieți în limbaj VHDL automatele sincrone ce funcționează după grafurile de tranziție din figura 2.
- C. Folosind facilitatea ISE WebPack prin care se permite introducerea schemelor logice ale sistemelor digitale, implementaţi schemele din figura 6 şi comparaţi rezultatele obţinute cu cele de la subpunctul 3.1. din desfăşurarea lucrării.

Mode de lucru:

- variabilele de intrare vor fi implementate cu switch-uri de pe macheta de laborator;
- starea automatului se afișează în cod binar pe două sau trei LED-uri existente pe macheta de laborator;
- starea semnalelor de ieşire se afişează în cod binar pe alte LED-uri (rămase libere) de pe macheta de laborator;
- semnalul de ceas al automatului se preia de la oscilatorul de 25,175MHz de pé macheta de laborator, eventual printr-o divizare prealabila a frecvenței.



Anexa 1. Porți logice: simboluri și tabele de adevăr

=.				
NR. CRT.	DENUMIRE	SIMBOL	TABEL DE ADEVĂR	OBSERVAŢII
1	INVERSOR (NOT)	A → → Y	$\begin{array}{c c} A & Y = \overline{A} \\ \hline 0 & 1 \\ 1 & 0 \end{array}$	Realizează negarea variabilei de intrare;
2	ŞI (AND)	Å → Y → ₩ -	A B Y = AB 0 0 0 0 1 0 1 0 0 1 1 1	 Realizează funcţia de minim a variabilelor de intrare. Funcţionare: dacă A=0 atunci Y=0 (poartă blocată); dacă A=1 atunci Y=B (poartă deschisă); Există porţi AND cu 2,3,4 sau 8 intrări.
3	ŞI- NU (NAND)	A B D Y	$ \begin{array}{c cccc} A & B & Y = \overline{AB} \\ \hline 0 & 0 & 1 \\ 0 & 1 & 1 \\ 1 & 0 & 1 \\ 1 & 1 & 0 \end{array} $	 Realizează inversul funcţiei logice de la punctul 2. Există porţi NAND cu 2,3,4 sau 8 intrări.
4	SAU (OR)	A D Y	$ \begin{array}{c ccccccccccccccccccccccccccccccccccc$	 Realizează funcţia de maxim al variabilelor de intrare. Funcţionare: dacă A=1 atunci Y=1 (poartă blocată); dacă A=0 atunci Y=B (poartă deschisă); Există porţi OR cu 2,3,4 sau 8 intrări.
5	SAU - NU (NOR)	A B D-Y		 Realizează inversul funcţiei logice de la punctul 4. Există porţi NOR cu 2,3,4 sau 8 intrări.
6	SAU - EXCLUSIV (XOR)	A Y	$ \begin{array}{c ccccccccccccccccccccccccccccccccccc$	Moduri de interpretare: realizează adunarea modulo doi; funcţie de anticoincidenţă; funcţie de complementare comandată: dacă A=0 atunci Y=B dacă A=1 atunci Y= B
7	SAU – EXCLUSIV NEGAT (XNOR)	A B Y	$ \begin{array}{c ccccccccccccccccccccccccccccccccccc$	Realizează inversul funcției logice de la punctul 6.

Anexa 2 : Formele canonice ale funcțiilor binare

Forma canonică constituie o altă modalitate de reprezentare a funcțiilor binare în care, descrierea funcționării se face analitic. Scrierea canonică a unei funcții binare se poate face în două moduri:

- prin utilizarea unei sume a tuturor *mintermenilor* pentru care funcția binară prezintă valoarea "1" cazul primei forme canonice, denumită și **formă canonică disjunctivă**;
- prin utilizarea unui produs al tuturor *maxtermenilor* pentru care funcția binară prezintă valoarea "0"- cazul celei de-a doua forme canonice denumită și **formă canonică conjunctivă.**

Definiții:

- Mintermenul este un produs logic la care participă fiecare variabilă de intrare o singură dată: sub formă directă dacă variabila de intrare este unu logic, sau sub formă negată dacă variabila de intrare este zero logic.
- Maxtermenul este o sumă logică, (un produal), la care participă fiecare variabilă de intrare luată o singură dată: sub formă directă - dacă variabila de intrare este zero logic, sau sub formă negată - dacă variabila de intrare este unu logic.

Exemplu: Pentru funcția de transfer prezentată în figura 2 obținem:

• Modul de definire al min/max - termenilor se prezintă în tabelul de mai jos:

Linie	Vector de intrare X	MINTERMEN	MAXTERMEN	Vector de iesire Y
	$x_3 x_2 x_1$			y_2 y_1
О	0 0 0	$\mathbf{m}_{\odot} = \overline{\mathbf{x}}_{\mathcal{S}} \cdot \overline{\mathbf{x}}_{\mathcal{S}} \cdot \overline{\mathbf{x}}_{\mathcal{I}}$	$\mathbf{M}_{0} = x_{3} + x_{2} + x_{1}$	0 1
1	0 0 1	$\mathbf{m}_1 = \overline{\mathbf{x}}_3 \cdot \overline{\mathbf{x}}_2 \cdot \mathbf{x}_1$	$\mathbf{M}_1 = \mathbf{x}_3 + \mathbf{x}_2 + \overline{\mathbf{x}}_1$	0 1
2	0 1 0	$\mathbf{m}_2 = \overline{\mathbf{x}}_3 \cdot \mathbf{x}_2 \cdot \overline{\mathbf{x}}_1$	$\mathbf{M}_2 = \mathbf{x}_3 + \overline{\mathbf{x}}_2 + \mathbf{x}_1$	1 0
3	0 1 1	$\mathbf{m}_3 = \overline{\mathbf{x}}_3 \cdot \mathbf{x}_2 \cdot \mathbf{x}_1$	$\mathbf{M}_3 = \mathbf{x}_3 + \overline{\mathbf{x}}_2 + \overline{\mathbf{x}}_1$	1 1
4	1 0 0	$\mathbf{m}_4 = \mathbf{x}_3 \cdot \overline{\mathbf{x}}_2 \cdot \overline{\mathbf{x}}_1$	$\mathbf{M}_4 = \overline{x}_3 + x_2 + x_1$	0 0
5	1 0 1	$\mathbf{m}_5 = \mathbf{x}_3 \cdot \overline{\mathbf{x}}_2 \cdot \mathbf{x}_1$	$\mathbf{M}_5 = \overline{x}_3 + x_2 + \overline{x}_1$	0 1
6	1 1 0	$\mathbf{m}_{6} = \mathbf{x}_{3} \cdot \mathbf{x}_{2} \cdot \overline{\mathbf{x}}_{1}$	$\mathbf{M}_{6} = \overline{x}_{3} + \overline{x}_{2} + x_{1}$	0 0
7	1 1 1	$\mathbf{m}_7 = \mathbf{x}_3 \cdot \mathbf{x}_2 \cdot \mathbf{x}_1$	$\mathbf{M}_7 = \overline{x}_3 + \overline{x}_2 + \overline{x}_1$	1 1

• Prima formă canonică (forma disjunctivă) a celor două funcții binare:

$$y_2 = \mathbf{m}_2 + \mathbf{m}_3 + \mathbf{m}_7 = \overline{x}_3 \cdot x_2 \cdot \overline{x}_1 + \overline{x}_3 \cdot x_2 \cdot x_1 + x_3 \cdot x_2 \cdot x_1 = \begin{bmatrix} \overline{x}_3 \cdot x_2 \cdot \overline{x}_1 \\ \overline{x}_3 \cdot x_2 \cdot x_1 \\ x_3 \cdot x_2 \cdot x_1 \end{bmatrix}$$

$$y_1 = \mathbf{m}_0 + \mathbf{m}_1 + \mathbf{m}_3 + \mathbf{m}_5 + \mathbf{m}_7 = \overline{x}_3 \cdot \overline{x}_2 \cdot \overline{x}_1 + \overline{x}_3 \cdot \overline{x}_2 \cdot x_1 + \overline{x}_3 \cdot x_2 \cdot x_1 + x_3 \cdot \overline{x}_2 \cdot x_1 + x_3 \cdot x_2 \cdot x_1 = 0$$

$$= \begin{bmatrix} \bar{x}_{3} \cdot \bar{x}_{2} \cdot \bar{x}_{1} \\ \bar{x}_{3} \cdot \bar{x}_{2} \cdot x_{1} \\ \bar{x}_{3} \cdot \bar{x}_{2} \cdot x_{1} \\ x_{3} \cdot \bar{x}_{2} \cdot x_{1} \\ x_{3} \cdot x_{2} \cdot x_{1} \end{bmatrix}$$

• A doua formă canonică (forma conjunctivă) a celor două funcții binare:

$$y_2 = M_0 \cdot M_1 \cdot M_4 \cdot M_5 \cdot M_6 = (x_3 + x_2 + x_1)(x_3 + x_2 + \overline{x}_1)(\overline{x}_3 + x_2 + x_1)(\overline{x}_3 + x_2 + \overline{x}_1)(\overline{x}_3 + \overline{x}_2 + \overline{x}_1)$$

$$= \begin{vmatrix} x_3 & x_3 & \overline{x}_3 & \overline{x}_3 & \overline{x}_3 \\ x_2 & x_2 & x_2 & x_2 & \overline{x}_2 \\ x_1 & \overline{x}_1 & x_1 & \overline{x}_1 & x_1 \end{vmatrix}$$

$$y_{i} = \mathbf{M}_{2} \cdot \mathbf{M}_{4} \cdot \mathbf{M}_{6} = (x_{3} + \overline{x}_{2} + x_{1})(\overline{x}_{3} + x_{2} + x_{1})(\overline{x}_{3} + \overline{x}_{2} + x_{1}) = \begin{vmatrix} x_{3} & \overline{x}_{3} & \overline{x}_{3} \\ \overline{x}_{2} & x_{2} & \overline{x}_{2} \\ x_{1} & x_{1} & x_{1} \end{vmatrix}$$

Observaţii:

- Se remarcă faptul că atât mintermenii, cât şi maxtermenii, sunt dependenţi numai de starea logică a variabilelor de intrare şi nu depind de valorile de ieşire ale funcţiei logice.
- Din analiza expresiilor celor două forme canonice se observă că, deși descriu aceleași funcție logică, cu cât o formă canonică este mai restrânsă cu atât cealaltă este mai amplă.
- În practică se recomandă utilizarea primei forme canonice pentru funcțiile binare care au un număr mai redus de valori "adevărat", printre valorile funcției, și a formei a doua în caz contrar.
- Pentru exemplul considerat, se obțin expresii mai simple dacă se utilizează prima formă canonică pentru y2, respectiv cea de-a doua formă pentru y1.


Anexa 3 : Bistabili

O deosebirea fundamentală între un latch și un bistabil constă în modul în care are loc modificarea ieșirilor. Astfel, pentru latch-uri ieșirea se poate modifica oriunde pe nivelul activ al semnalului de ceas, pe când, pentru bistabili modificarea ieșirii se face întotdeauna sincron cu o anumită tranziție a semnalului de ceas, denumită tranziție de basculare.

Definiții:

- Tranziția de basculare, sau tranziția activă, a semnalului de ceas este acea tranziție, negativă sau după caz pozitivă, care poate modifica ieșirea bistabilului.
- **Tranziția neutră** a semnalului de ceas este opusul tranziției de basculare. Această tranziție nu poate modifica ieșirea bistabilului în nici o situație.

Tipuri de bistabili



Bistabilii realizații în structuri integrate prezintă, pe lângă intrările specifice, una sau două intrări ce sunt tratate prioritar. Aceste intrări, când sunt activate, permit aducerea forțată a bistabilului într-o stare logică în mod independent de semnalul de ceas și idiferent de starea logică a intrărilor pasive.

Û

1 1 1

Intrarea de aducere forţată a bistabilului în starea zero, este de regulă activă pe nivelul Low al semnalului aplicat, și este denumită \overline{RESET} sau \overline{CLEAR} ; notaţiile uzuale pentru această intrare sunt \overline{R} respectiv \overline{CL} .

Intrarea de aducere forțată a bistabilului în starea unu, este de regulă activă pe nivelul Low al semnalului aplicat, și este denumită \overline{SET} sau \overline{PRESET} ; notațiile uzuale pentru această intrare sunt \overline{S} respectiv \overline{PR} .

Ținând cont de observațiile anterioare, în figura de mai jos se prezintă două simboluri complete de bistabili.



Lista conexiunilor resurselor I/O la circuitul CPLD de tip XC95108

1. Resurse de pe placa de bază

Resursa	Pin CPLD XC95108
OSC (25,175 MHz)	P9
LD 2	P1
BTN1	P2

2. Resurse de pe placa DIO1

Butoane cu revenire	Pin CPLD XC95108
BTN1	P56
BTN 2	P57
BTN 3	P58
BTN 4	P61
BTN 5	P83

Activare digiţi afişaj (Anod comun)	Pin CPLD XC95108
A1	P63
A2	P66
A3	P68
A4	P70

Switch-uri	Pin CPLD XC95108
SW1	P37
SW2	P40
SW3	P43
SW4	P45
SW5	P47
SW6	P50
SW7	P52
SW8	P54

Activare segmente afişaj (comanda pe catod)	Pin CPLD XC95108
CA	P39
СВ	P41
CC	P44
CD	P46
CE	P48
CF	P51
CG	P53

Bareta cu LED-uri	Pin CPLD XC95108
LD1	P62
LD 2	P65
LD 3	P67
LD 4	P69
LD 5	P71
LD 6	P75
LD 7	P80
LD 8	P82

Semnale PS2	Pin CPLD XC95108
KCLK	P35
KDAT	P33

Semnale VGA	Pin CPLD XC95108
HS	P34
HV	P36
R	P24
G	P26
В	P32

