
ДИПЛОМСКИ РАД · ФТН НОВИ САД · 2026


Системско пројектовање и хардверска имплементација акцелератора за проналажење путање заснованог на GBFS алгоритму

Марко Хорстман, EE27/2022

Ментор: др Вук Врањковић, ванредни професор



Проблем: путања на мапи 100×100



GBFS хеуристика


$$h(n) = 2 \cdot |dx - dy| + 3 \cdot \min(dx, dy)$$

Предност даје се дијагоналним правцима

Улаз:
зидови (тамно)
старт (зелено)
циљ (црвено)

Решење: путања (наранџасто)

Профајлирање одређује шта иде у хардвер




Обе функције у акцелератор

Исти број позива: једна без друге значила би комуникацију у свакој итерацији.

Процесор: само упис мапе и читање путање.

Један чвор = једна 24-битна реч



Адреса = 100 * X + Y


≈ 30 kB

Потербно за целу мапу (10.000 чворова)

270 kB

блок меморије на располагању на чипу

Виртуелна платформа и процена перформанси



SystemC / TLM · процена Vitis HLS

10.007

тактова по итерацији

7,078 ns

периода такта (141 MHz)


70,83 µs

по итерацији

Од софтвера до RTL описа




Коначни аутомат, 13 стања




Упис у CONTROL покреће решавање. MOVE се враћа у EVALUATE док се не пронађе циљ или не нестане валидних чворова, а DONE враћа аутомат у IDLE.

Шта акцелератор враћа




Акцелератор: претражени чворови



Процесор: путања из низа родитеља

Четворострука паралелизација претраге



4 × 2500

чворова, четири BRAM банке


≈ 40.000

тактова без паралелизације

≈ 10.000

тактова са паралелизацијом

Систем на Zybo плочи




Zynq процесор · AXI4-Lite · адаптер ширине · рутери меморије · 4 × BRAM · 100 MHz

Регистри и „лепљиви“ прекид

Регистар	AXI адреса	Садржај
START	0x40010000	startX [13:7], startY [6:0]
END	0x40010004	endX [13:7], endY [6:0]
CONTROL	0x40010008	било који упис покреће решавање
STATUS	0x4001000C	[0] done (лепљив) · [1] busy · [2] solved

Језгро: импулс од 1 такта → Омотач памти done → irq = 1 док процесор не упише 1 у STATUS[0]

Критична путања: рачунање хеуристике



9,9 ns ≈ 101 MHz

eval_i → bram_din, низ аритметичких операција у EVALUATE блоку.
×2 је померање, ×3 померање и сабирање.

Време по итерацији: процена и RTL

Системски ниво (HLS)

10.007 × 7,078 ns

70,83 µs

RTL (тактови из симулације)

10.036 × 9,9 ns

99,36 µs

≈ 71 %

процењено време у односу на прорачунато за RTL. Број тактова скоро исти (+29). разлику прави период такта.

Искоришћење ресурса

Ресурс	HLS процена	Језгро	Цео систем	На чипу
LUT	1.233	563	1.588 (9,0 %)	17.600
FF	520	333	1.186 (3,4 %)	35.200
BRAM 18K	10	0	20 (16,7 %)	120
DSP	2	0	0	80

Језгро мање од процене, и поред 4 MOVE блока

BRAM 2×: хардвер чува пуну 24-битну реч

Систем већи: AXI, рутери, контролер

Провере на три нивоа

Ниво	Провера	Мапе	Исход
VHDL тест бенч	језгро, визуелно	3	3/3
UVM окружење	језгро + омотач, цела меморија	10 + 1	11/11
Плоча, Linux	цео систем, после исправки	1	испуњено

Грешке нађене тек на плочи

Прекид од 1 такта

→ лепљиви прекид и STATUS регистар

Адреса бајта, не речи

→ адаптер прослеђује битове [15:2]

Правци даљег рада

01

Проточна обрада

≈ 1 такт по чвору, уместо 4

02

Већи фактор паралелизације

Фактор 8: ≈ 50,36 μs по итерацији

03

Кеширање најбољих чворова

Одређен број кандидата у регистрима

04

Регистар у критичној путањи

Пресецање пре множења константама, виша учестаност

05

UVM регресија коначног дизајна

Поновити тестове над верзијом са исправкама

06

Шира верификација

Насумичне мапе, адаптер и рутери у симулацији

Хвала на пажњи

Дипломски рад · Марко Хорстман