****

**TREBALL FINAL DE MÀSTER**

**TÍTOL: Anàlisi de la interconnexió de dispositius lògics programables mitjançant Ethernet**

**AUTOR:** **Peshevski, Marko**

**DATA DE PRESENTACIÓ:** **Febrer, 2017**

**COGNOMS: Peshevski NOM: Marko**

**TITULACIÓ: Màster Universitari en Enginyeria de Sistemes Automàtics i Electrònica Industrial (MUESAEI)**

**PLA:**

**DIRECTOR: Mariano López García**

**DEPARTAMENT: EEL - Departament d'Enginyeria Electrònica**

**QUALIFICACIÓ DEL TFM**

|  |  |  |
| --- | --- | --- |
|  | **TRIBUNAL** |  |
| **PRESIDENT** | **SECRETARI** | **VOCAL** |

##### DATA DE LECTURA:

###### Aquest Projecte té en compte aspectes mediambientals:  Sí  No

**RESUM**

**Paraules clau (màxim 10):**

|  |  |  |  |
| --- | --- | --- | --- |
|  |  |  |  |
|  |  |  |  |
|  |  |  |  |

**ABSTRACT**

**Keywords (10 maximum):**

|  |  |  |  |
| --- | --- | --- | --- |
|  |  |  |  |
|  |  |  |  |
|  |  |  |  |

**SUMARI**

1. Introducció8
   1. Objectius8
2. FPGA9
   1. Estructura9
   2. Nuclis de propietat intel·lectual11
   3. MicroBlaze12

Generació de Hardware12

Programació de Software14

1. Ethernet15
   1. Pila de protocol per capes15
   2. Funcionament d’Ethernet a la placa utilitzada 17
   3. Protocols utilitzats 18
2. Implementació pràctica23
   1. LwIP28
   2. Pila programada per l’autor34
3. Resultats experimentals41
   1. Mètode d’estudi41
   2. Resultats de les proves43
   3. Comparació entre les piles0
4. conclusions i treball futur0
   1. Conclusió0
   2. Treball futur0
5. Bibliografia i Annexes0

**SUMARI DE FIGURES**

Figura 1. Estructura de la FPGA, altament simplificada 9

Figura 2. Cel·la lògica individual simplificada d’una FPGA 9

Figura 3. Representació simplificada d’un dels interruptors d’interconnexió d’una FPGA 10

Figura 4. Representació simplificada d’un dels blocs d’entrada/sortida de la FPGA 10

Figura 5. Foto de la placa utilitzada en aquest treball 11

Figura 6. Extracte d’una llista de IP cores disponibles per l’usuari 12

Figura 7. Vista de configuració dels mòduls IP core triats pel projecte en curs 13

Figura 8. Assignació d’adreces de l’espai de memòria de MicroBlaze 13

Figura 9. Captura de pantalla del programari Software Development Kit 14

Figura 10. Representació del model OSI 15

Figura 11. Diferents categories de cablejat per Ethernet que es poden trobar 16

Figura 12. Representació de vàries topologies de xarxes possibles 16

Figura 13. Diagrama que representa el funcionament d’Ethernet a la placa utilitzada 17

Figura 14. Diagrama que representa la estructura d’una trama Ethernet 19

Figura 15. Diagrama que representa la estructura d’un paquet IPv4 20

Figura 16. Diagrama que representa la estructura d’un paquet ARP 21

Figura 17. Diagrama que representa la estructura d’un paquet ICMP 22

Figura 18. Creació d’un projecte nou al programari XPS 23

Figura 19. Selecció de la FPGA utilitzada i el sistema que s’hi vol implementar 24

Figura 20. Selecció dels mòduls predefinits per la placa en qüestió que s’està utilitzant 24

Figura 21. Vista després d’exportar el disseny del XPS 25

Figura 22. Creació d’un nou Board Support Package 25

Figura 23. Selecció de la capa de software d’un BSP 26

Figura 24. Configuració dels elements que integren un BSP 26

Figura 25. Creació d’un nou projecte d’aplicació 27

Figura 26. Selecció de BSP que es vol fer servir pel projecte d’aplicació 27

Figura 27. Proves d’eco amb les diferents implementacions sobre un cable Cat3 43

Figura 28. Proves d’eco amb les diferents implementacions sobre un cable Cat6 44

Figura 29. Proves d’eco amb les diferents sumes de verificació 46

1. INTRODUCCIÓ

En aquest treball s’estudien els dispositius coneguts com FPGA, de l’anglès Field Programmable Gate Array. Aquests dispositius han crescut en popularitat al llarg de les últimes dècades degut a què cada cop s’han fet més accessibles i han incorporat major nombre d’elements lògics. A grans trets, són dispositius que permeten reprogramar les connexions entre els *blocs lògics* a l’interior dels mateixos, per aconseguir des de funcions lògiques senzilles, fins a aplicacions relativament complexes que necessitin d’una elevada densitat a nivell d’electrònica. El principal avantatge que ofereixen aquests dispositius respecte a d’altres dispositius similars i d’altres mètodes per implementar funcions lògiques és la seva gran integració (solen ser circuits integrats molt densos, amb un nombre d’elements lògics des de desenes de milers fins a milions), i la seva reprogramabilitat, a diferència dels circuits integrats i sistemes sobre xip dedicats.

Per altra banda, en aquest mateix treball s’analitza i estudia la connectivitat Ethernet. Aquesta connectivitat ja té una llarga vida, existeix des de la dècada dels 1970. És àmpliament coneguda i àmpliament utilitzada, tant a nivells industrials com a nivells d’electrònica de consum. És, per tant, de gran interès conèixer com funciona, i quines són les seves possibilitats i limitacions. Per sobre d’Ethernet, que només correspon a les capes física i de control d’accés al medi, generalment s’hi poden trobar altes protocols, com ara: ARP, TCP/IP, Token Ring, Token Bus, etcètera. Aquests protocols són els que realment treballen amb les dades que es volen intercanviar entre els dos (o més) punts a la xarxa que estiguin comunicats.

En la present obra s’estudia i analitza com es poden unir tots dos mons, i quins són els avantatges i inconvenients. Essent que TCP/IP és una pila de protocols de comunicació global i molt utilitzada, existeixen moltes implementacions de la mateixa sobre moltes arquitectures diferents. En aquest document s’empra una de les implementacions més conegudes, lwIP. Generalment aquesta implementació s’utilitza en sistemes incrustats, amb microprocessadors restringits en espai de memòria. Aquesta implementació es compara contra una implementació molt més bàsica, feta per l’autor, que permet intercanviar dades entre dos nodes en una xarxa ja existent, que respon només a algun dels protocols més bàsics d’una possible pila de protocols per establir una connexió entre dos equips connectats en una xarxa.

* 1. Objectius

Alguns dels objectius que s’han perseguit amb aquest treball són:

* Conèixer en profunditat el funcionament d’Ethernet a nivell de bit d’informació.
* Conèixer en profunditat alguns dels protocols més emprats a les comunicacions d’avui en dia (Internet).
* Dissenyar un sistema incrustat sobre una FPGA.
* Conèixer amb el màxim detall possible com funciona una implementació pràctica de la pila de protocols d’Internet per sistemes incrustats.
* Intentar desenvolupar una pila de protocol bàsica que permet respondre a peticions d’eco en una xarxa.
* Mesurar els temps que tarda una pila i l’altra en processar un paquet d’eco i comparar resultats.

1. FPGA
   1. Estructura

Aquests dispositius, el nom dels quals traduït literalment és: formació de portes (lògiques) programables al camp (*in situ*); són un tipus de dispositius electrònics que permeten la generació de funcions lògiques, i aplicacions més complexes, mitjançant la reprogramació de l’estat dels seus blocs lògics i l’estat de les interconnexions entre aquests. Una imatge qualitativa de l’estructura interna d’una FPGA podria ser la de la Figura 1.



Figura . Estructura de la FPGA, altament simplificada

Els blocs lògics, coneguts també com cel·les lògiques són els elements capaços de realitzar funcions lògiques. Un exemple d’una cel·la es pot trobar a la Figura 2.



Figura . Cel·la lògica individual simplificada d’una FPGA

Segons es pot veure en aquesta Figura, cada cel·la d’una FPGA consisteix de 4 bits d’entrada (a, b, c i d), que permeten entrar informació a la cel·la a través de les taules d’entrada (LUT, Look Up Table), sigui del món exterior, com de la resta de cel·les. L’altra entrada (carry in), permetria encadenar cel·les per poder fer circuits sumadors més complexes utilitzant els sumadors complets (FA, Full-Adder de les cel·les), per exemple. En aquestes cel·les, el que se selecciona en el moment de la programació de la pròpia FPGA és l’estat dels multiplexors, per aconseguir que la cel·la es comporti d’una determinada manera. A la sortida hi ha un biestable de tipus D (DFF, D Flip-Flop), governat per un senyal de rellotge, que és, en general, global a totes o la majoria de cel·les. Aquest biestable és molt important degut a què els circuits que s’hagin de generar a les FPGA normalment han de ser síncrons. Cal notar que una cel·la real sol ser més complexa, amb més entrades i probablement amb més elements lògics al seu interior.

Altres elements presents a les FPGA són els recursos d’interconnexió. Aquests permeten encaminar les connexions entre els blocs lògics i els blocs d’entrada/sortida. Aquests recursos d’interconnexió consisteixen d’interruptors programables que permeten seleccionar quins camins han de seguir les pistes d’interconnexió dels blocs lògics de la FPGA. Una representació altament simplificada es pot veure a la Figura 3.



Figura . Representació simplificada d’un dels interruptors d’interconnexió d’una FPGA

Per últim, els elements que falta descriure d’una FPGA són els blocs d’entrada/sortida. Aquests blocs són trossos d’electrònica que permeten configurar les connexions de la lògica generada pels blocs lògics, i connectada pels recursos d’interconnexió, amb els pins que connecten la FPGA al món exterior. Generalment solen incorporar electrònica per poder fer que un pin en concret sigui entrada/sortida, o estigui en estat d’alta impedància (control tri-estat).



Figura . Representació simplificada d’un dels blocs d’entrada/sortida de la FPGA

* 1. Nuclis de propietat intel·lectual

Degut a l’àmplia disponibilitat de portes lògiques dintre d’una FPGA, aquestes es poden programar perquè es comportin com altres sistemes sencers. Per exemple, trossos de la lògica disponible a la FPGA es poden programar per comportar-se com un microcontrolador, amb uns perifèrics determinats, a triar per l’usuari segons necessitats de l’aplicació. La resta de la lògica disponible es podria fer servir per implementar, per exemple, funcions lògiques que necessiten ser executades molt ràpidament, com ara les d’una memòria d’accés aleatori disponible pel microcontrolador, o algun tipus de processat de senyal digital que s’executi en paral·lel amb el microcontrolador, de forma molt més ràpida.

Aquest tipus de programació aporta una flexibilitat molt gran, només limitada per la quantitat d’elements lògics disponibles. És per això que els grans fabricants de FPGA desenvolupen i permeten fer servir, de vegades sota llicència, els anomenats nuclis de propietat intel·lectual (de l’anglès Intellectual Property core). Els IP cores són implementacions en llenguatge de descripció de hardware (generalment VHDL o Verilog) d’algun dispositiu dins la lògica de la FPGA. Poden ser de diferents tipus: un controlador de memòria RAM DDR, un controlador d’accés al medi per Ethernet, un perifèric SPI, un microcontrolador sencer, etcètera. Quan aquests IP cores són implementats en llenguatge de descripció de hardware s’anomenen soft-cores. Més endavant, a la secció 4, es descriuran amb més detall els IP cores utilitzats en aquest treball.

Existeixen també versions permanents dels soft-cores, que són incrustats al silici de la pròpia FPGA, generalment en forma de microprocessador. Aquests últims s’anomenen hard-cores, i existeix una gran varietat dels mateixos. Generalment s’utilitzen de forma híbrida en conjunt amb la resta de la lògica de la FPGA, fent servir algun bus d’interconnexió entre totes dues parts. Els grans fabricants es decanten per un o un altre tipus. Per exemple, el fabricant Xilinx ofereix models de FPGA amb un microprocessador PowerPC incrustat, mentre que per altra banda Altera ofereix molts models amb un ARM incrustat.

Per aquest treball, degut a la disponibilitat al departament, s’utilitza una placa amb FPGA d’un dels principals fabricants del mercat, Xilinx. La placa en qüestió és la Avnet Spartan-6 LX9 MicroBoard. Aquesta placa duu una FPGA XC6SLX9 de Xilinx. Aquesta FPGA és un dels models bàsics del fabricant Xilinx, i l’usuari disposa entre d’altres, de 9152 blocs lògics amb taules d’ent i un màxim de 200 entrades/sortides. Aquesta placa duu incorporada connectivitat Ethernet fins a 100 Mb/s, que s’utilitzarà en aquest treball.



Figura . Foto de la placa utilitzada en aquest treball

* 1. MicroBlaze

MicroBlaze és el nom que rep la implementació de microcontrolador soft-core del fabricant Xilinx. Aquest és un microcontrolador de tipus RISC (de l’anglès Reduced Instruction Set Computing), amb un nombre reduït d’instruccions de codi màquina. Aquests tipus de microcontroladors estan dissenyats per ser el més ràpid possibles amb la filosofia de tenir instruccions més senzilles d’executar sobre hardware suficientment potent com per executar-les fent servir el mínim nombre de cicles de rellotge. El MicroBlaze fa servir un bus d’interconnexió AXI (Advanced eXtensible Interface) entre els seus perifèrics i memòria, igual que els microcontroladors ARM més moderns. Això fa que sigui relativament fàcil de programar per aquest microcontrolador, utilitzant un llenguatge d’alt nivell[[1]](#footnote-1) com podria ser C.

Generació de Hardware

La generació de hardware per una FPGA del fabricant Xilinx es fa mitjançant una eina del mateix fabricant (Xilinx Platform Studio) que permet incorporar IP cores a un disseny de hardware com si es tractés d’una llista seleccionable. Aquesta eina consta de tot el necessari per triar els IP cores que l’usuari necessita i fer tot el disseny, generació d’arxius i compilació perquè el següent pas sigui programar pel microcontrolador MicroBlaze en llenguatge C/C++.

Un exemple dels IP cores que es poden seleccionar en aquest programari es pot trobar a la Figura 6. Com es pot veure, existeixen gran varietat de IP cores: controladors d’interrupcions, controladors d’accés directe a memòria (DMA) i IP cores per depurar codi sobre MicroBlaze, entre d’altres.



Figura . Extracte d’una llista de IP cores disponibles per l’usuari

Un cop es tenen seleccionats els IP cores que necessita l’usuari pel seu disseny aquests es mostren en una altra part del programari on es pot veure com estaran organitzats segons els busos d’interconnexió entre els mateixos (busos hardware). En aquesta altra vista també es poden configurar paràmetres dels mòduls individualment, triar en quines adreces de memòria estaran situats, etcètera. Aquesta part del programari es pot veure a la Figura 7.




Figura . Vista de configuració dels mòduls IP core triats pel projecte en curs

Una vista útil més del programari és la d’assignació d’adreces de memòria del disseny. En aquest cas, com la placa utilitzada té una memòria LPDDR de 64 MB i MicroBlaze no té cap problema per executar codi des de memòria RAM, s’utilitza el IP core per controlar aquesta memòria per tenir un espai pràcticament il·limitat pel codi del programa (tenint en compte que l’aplicació en qüestió és *petita*).




Figura . Assignació d’adreces de l’espai de memòria de MicroBlaze

Un cop tot el disseny ha estat configurat correctament, per poder utilitzar-lo per carregar-lo a una FPGA l’usuari ha de generar un arxiu conegut com *bitstream*. Aquest és l’arxiu de configuració de la lògica de la FPGA. Un cop es té aquest arxiu es pot carregar a la FPGA i el hardware es configurarà tal com l’usuari l’ha dissenyat. Aleshores, com es té un microcontrolador al sistema, aquest mateix s’ha de programar per executar el codi de l’usuari. Abans de poder fer aquesta programació, però, s’ha d’exportar el projecte necessari per fer servir aquest hardware generat des de l’entorn de desenvolupament de software.

Programació de Software

Un cop es té generat el programa que farà que la FPGA quan sigui programada es comporti a nivell electrònic segons s’ha dissenyat, cal desenvolupar el codi pel microcontrolador que s’ha decidit incloure al disseny. Això es fa des d’un altre paquet del programari que ofereix el fabricant (Xilinx Software Development Kit). Dins d’aquest programari es requereix importar el projecte que s’ha exportat del programari descrit prèviament. Això porta a l’usuari a tenir un projecte que defineix una plataforma hardware. Un cop es té aquest projecte dins l’espai de treball es requereix crear un altre tipus de projecte que dóna accés a tota la propietat intel·lectual necessària (llibreries) per controlar els perifèrics dels IP cores des del software que executarà el MicroBlaze. Aquest segon projecte s’anomena Board Support Package (BSP). Un cop creat el BSP, l’usuari pot crear tants projectes d’aplicació com necessiti, on programarà el seu software com per qualsevol altre microcontrolador, en llenguatge C/C++. Es pot veure una captura de pantalla d’aquest programari a la Figura 9. En aquesta figura, a la pestanya Project Explorer de l’esquerra es poden veure els tres projectes descrits anteriorment: *app*, *standalone\_bsp\_0* i *xps\_hw\_platform*.



Figura . Captura de pantalla del programari Software Development Kit

1. Ethernet
   1. Pila de protocol per capes

Com s’ha dit prèviament, Ethernet en sí és un estàndard que només s’aplica sobre les capes física i d’accés al medi en una xarxa d’equips interconnectats. Això vol dir que Ethernet no tracta les dades *útils* de cap manera. Generalment, són els protocols de nivells superiors els que tracten amb les dades. Tots aquests protocols, dividits per les anomenades capes, estan englobats dins de l’estàndard conegut com model OSI (de l’anglès Open Systems Interconnection) de l’Organització Internacional per a l’Estandardització (ISO). Aquest model defineix les capes de protocol que es necessita per connectar-se a la xarxa de xarxes, Internet. Una representació del model OSI es pot trobar a la Figura 10.



Figura . Representació del model OSI

Ethernet és l’encarregat de lligar els sistemes físicament i a nivell de paquets de dades, tal com es descriu a les normatives IEEE 802.3 i 802.2. A la capa física s’hi troba el tipus de connexió que s’ha d’utilitzar per tenir connectivitat Ethernet. Generalment la connectivitat física d’Ethernet són cables amb parells diferencials trenats. Segons la taxa de bits que es vol fer servir, hi ha diferents estàndards dintre de la pròpia connectivitat Ethernet. Generalment els estàndards són de 10/100/1000 Mbit/s. El nombre de parells trenats també depèn de si es vol comunicació full-duplex o n’hi ha suficient amb half-duplex. Aquests estàndards requereixen de diferents tipus de cablejat. Per exemple, a la Figura 11 es pot veure una comparativa entre cables de diferents categories, que serveixen per les diferents velocitats. Les diferències entre uns cables i uns altres generalment són: la quantitat de parells diferencials disponibles, la millora en aïllament entre aquests i la densitat del trenat dels mateixos. Per exemple, per funcionar a 10 Mbit/s no fan falta més que cables de categoria 3, amb 2 parells trenats, mentre que per funcionar a 100 Mbit/s es necessiten cables de categoria 5 com a mínim. També existeixen cables de categories superiors, que permeten velocitats de transmissió superiors als 1000 Mbit/s, arribant en alguns casos fins a 10 Gbit/s.



Figura . Diferents categories de cablejat per Ethernet que es poden trobar

En aquesta figura es pot veure que els parells dels cables de categoria 3 estan trenats molt poc densament i no tenen cap tipus d’aïllament electromagnètic, ni entre ells ni respecte a l’ambient. A l’altre extrem es troben els cables de categoria 6a, que estan aïllats front a interferències electromagnètiques mitjançant apantallament del cable amb malla de coure, i també entre ells fent servir una pel·lícula metal·litzada d’alumini-mylar.

En una xarxa Ethernet tots els equips connectats tenen la seva pròpia adreça física, també coneguda com adreça d’accés al medi (MAC). Aquesta adreça ha de ser única segons el tipus de dispositiu. Es tracta d’una adreça de 6 bytes on els 3 primers identifiquen el fabricant del dispositiu connectat a la xarxa, i els altres 3 identifiquen el model del dispositiu fabricat per aquell fabricant. Normalment s’expressa en notació hexadecimal (base 16), amb el valor dels bytes separats per dos punts. Per exemple, en el cas de Xilinx, l’adreça de fabricant que li correspon és: 00:35:0a.

Generalment, les xarxes Ethernet segueixen una topologia en estrella, on tots els equips estan connectats a un enrutador que dirigeix els paquets. Però això no és cap requisit. Es pot tenir, per exemple, una connexió punt a punt entre dos equips, o una connexió en anell si hi ha varis equips a connectar. A la Figura 12 es mostren algunes topologies utilitzades en les xarxes.



Figura . Representació de vàries topologies de xarxes possibles

* 1. Funcionament d’Ethernet a la placa utilitzada

El funcionament d’Ethernet a la placa utilitzada és similar al de tots els dispositius que compleixin l’estàndard. Es tracta bàsicament d’un circuit integrat que interpreta els senyals que arriben a través dels parells trenats del cable. A més d’aquest xip, es necessita una capa de hardware/software que gestiona l’accés al medi (MAC, de l’anglès Medium Access Control). En aquest cas, la capa MAC està integrada a la lògica de la FPGA a través d’un IP core de Xilinx, EmacLite. Aquesta capa és qui es comunica amb el circuit integrat. Una descripció gràfica es pot veure a la Figura 16.



Figura . Diagrama que representa el funcionament d’Ethernet a la placa utilitzada

El circuit integrat que fa de PHY (de l’anglès PHYsical layer, en referència a la capa física del model OSI) en la placa utilitzada és el DP83848J de Texas Instruments. Segons el datasheet d’aquest xip, és capaç de comunicar-se amb la xarxa a un màxim de 100 Mbit/s, i gestiona automàticament la negociació de velocitat de transmissió amb la resta de dispositius de la xarxa, segons la normativa IEEE 802.3. Aquest xip es comunica amb la FPGA a través d’un bus sèrie anomenat MII, de l’anglès Media Independent Interface. Aquest és un bus sèrie de 4 bits en paral·lel per transmissió i 4 bits en paral·lel per recepció de dades. Això fa que no necessiti freqüències massa altes per aconseguir aquestes taxes de bits. Utilitzant rellotges de 25 MHz n’hi ha suficient per aconseguir 100 Mbit/s. A més d’aquests 8 bits també es fan servir una sèrie de senyals de gestió d’aquesta comunicació, per gestionar-la el més eficientment i ràpida possible. Al nivell del programa del MicroBlaze, aquesta comunicació la gestiona una llibreria proporcionada per Xilinx. Així doncs, l’usuari és responsable de posar en marxa els perifèrics i configurar-los correctament. Aquest funcionament es descriurà amb més detall al capítol 4.

* 1. Protocols utilitzats

En aquest treball es fan servir varis protocols que són transportats per la xarxa Ethernet. Com s’ha dit anteriorment, Ethernet no treballa amb les dades i per tant només és un *mitjà de transport* de les trames necessàries per intercanviar dades entre els equips connectats a la xarxa. Els protocols que es fan servir estan encapsulats dins d’aquestes trames. Cal notar que aquests protocols no són exclusius d’Ethernet, i que són els que també es fan servir a través de la xarxa de xarxes, Internet. Alguns dels protocols més coneguts i utilitzats són:

* IP (Internet Protocol), engloba tots els protocols necessaris per tal que la xarxa de xarxes pugui funcionar.
* ARP (Address Resolution Protocol), que serveix per descobrir les adreces físiques (adreces MAC) que té un dispositiu a la xarxa.
* DHCP (Dynamic Host Configuration Protocol), que serveix per tal de que els clients en una xarxa puguin ser configurats automàticament per l’amfitrió per poder connectar-se a Internet i ser identificats pels altres equips d’aquesta xarxa.
* TCP (Transfer Control Protocol), és un dels protocols d’intercanvi de dades a Internet més utilitzats. Conté funcions de reenviament i detecció/control d’errors en les comunicacions. És un protocol orientat a connexió, és a dir, tots dos equips s’han de posar d’acord per comunicar-se, i tots dos han de confirmar les dades rebudes.
* UDP (User Datagram Protocol), un altre dels protocols més utilitzats a Internet. No és orientat a connexió i permet enviar i rebre dades a més altes velocitats que TCP, degut a què les dades no són crítiques. Aquest protocol és més eficient que TCP perquè *desaprofita* menys bytes transmesos degut a què no es controlen errors ni recepció de dades.
* ICMP (Internet Control Message Protocol), és un dels protocols més bàsics que permet regular el tràfic a la xarxa. És el protocol fonamental per poder, per exemple, comunicar missatges d’error, notificar que un servei determinat no està disponible, o provar si un equip es troba a la xarxa o no.

A continuació es descriuen amb cert detall els protocols que s’utilitzaran més endavant al treball, en la secció 4.

Trames Ethernet

Per tal de poder transmetre dades a través del medi físic es requereix que les trames Ethernet tinguin un format específic. En aquest cas, és un format simple on s’ha d’enviar:

* Un preàmbul que serveix per sincronitzar els equips que s’estiguin comunicant en aquell moment.
* L’adreça física (MAC) de destí de les dades encapsulades en aquella trama.
* L’adreça física (MAC) d’origen de les dades encapsulades en aquella trama.
* El tipus de dades (EtherType) encapsulades en aquella trama. Els valors són estandarditzats. Per exemple el valor 0x0800 indica que les dades encapsulades corresponen a IPv4, mentres que 0x0806 indica que les dades són ARP.
* Les dades encapsulades. Si la llargària total del paquet encapsulat no arriba als 46 bytes s’ha de omplir amb valors nuls.
* Una seqüència de control de trama (FCS, de l’anglès Frame Check Sequence), consistent del resultat d’executar un algoritme de comprovació de redundància cíclic (CRC) de 32 bits (4 bytes) sobre tota la trama. Generalment aquest algoritme és transparent a l’usuari i s’executa a nivell de hardware a la capa MAC del dispositiu connectat a la xarxa.

A la Figura 13 es pot veure una representació gràfica d’aquesta trama.



Figura . Diagrama que representa la estructura d’una trama Ethernet

A continuació es descriuen els protocols que van encapsulats dins de la trama Ethernet, i que permeten intercanviar dades *útils* entre els equips connectats a la xarxa.

Paquets IPv4

El protocol bàsic que s’utilitza per l’intercanvi de dades tant dins d’una xarxa local com a la xarxa de xarxes és IP versió 4. Aquest és un protocol extens que permet intercanvi de dades dintre d’una xarxa on tots els equips connectats estan adreçats amb una adreça IP, diferent de l’adreça física, que permet identificar-los independentment del dispositiu, i permet organització lògica dels equips, mitjançant formació de xarxes i subxarxes. L’adreça IP consta de 4 bytes de llargària. En aquest protocol els paquets de dades se solen separar entre una capçalera, que dóna informació sobre l’origen i destí del paquet entre d’altres, i les dades encapsulades en aquest paquet. La capçalera dels paquets IPv4 ha de contenir, com a mínim:

* La versió de protocol IP que s’està utilitzant (4 o 6), 4 bits.
* La llargària de la capçalera IP, comptada en paraules de 4 bytes (32 bits), 4 bits. Això dóna un màxim de 15, per tant 15 · 32 bits = 480 bits = 60 bytes. És a dir, una capçalera de IPv4 mai hauria de ser més llarga de 60 octets.
* Un camp anomenat Serveis Diferenciats de 6 bits. Aquest camp permet distingir entre tipus de trames IPv4, per tractar-les amb major o menor prioritat, per exemple.
* Un camp anomenat Notificació de Congestió Explícita, de 2 bits. Aquest camp serveix per, si hi ha congestió a la xarxa, es pugui notificar als equips de destí i origen, sense pèrdua de paquets. Generalment aquests protocols no s’utilitzen amb freqüència.
* La llargària total del paquet IP, incloent les dades, comptant bytes. Aquest és un camp de 16 bits, i per tant permetria que els paquets tinguin una llargària màxima de fins a 65535 bytes.
* Un camp anomenat Identificació, que permet identificar els paquets, de 16 bits. Com que aquesta identificació hauria de ser única pel que duri la connexió i transmissió entre els dos equips de la xarxa, això limita altament les velocitats de transmissió, així que generalment no s’utilitza per res.
* El camp anomenat Flags, de 3 bits. Aquest camp té un bit que indica si el paquet IPv4 ha hagut de ser fragmentat en vàries transmissions diferents (MF, de l’anglès More Fragments), si les dades no cabessin en un sol paquet, i per tant han de venir més fragments. També té un bit (DF, de l’anglès Don’t Fragment) segons el qual l’originador del paquet pot demanar que no se separin les dades durant la transmissió, saltant pels diferents punts de la xarxa. El tercer bit està reservat, segons la especificació.
* El camp que indica, si haguessin d’haver més fragments, quin nombre de fragment s’està tractant en el paquet actual. Aquest camp té una llargària de 13 bits, però el seu número es mesura en unitats de 8 bytes. El primer paquet de la transmissió sempre comença tenint un 0.
* El *temps de vida* que li queda al paquet, 8 bits. Aquest temps de vida es mesura restant d’un nombre màxim. Es resta un per cada salt que fa aquest paquet a la xarxa, entenent com salt passar d’un equip a un altre. Això impedeix que un paquet quedi donant voltes per la xarxa de forma indefinida.
* Un camp que defineix el protocol de les dades encapsulades en aquest paquet IPv4, de 8 bits. Alguns exemples són: 0x01 pel protocol ICMP, 0x11 per UDP, 0x06 per TCP.
* El camp que comprova la suma de verificació de la capçalera del paquet en qüestió, de 16 bits. Aquest valor s’obté calculant el complement a u, de la suma de tota la capçalera en complement a u, assumint com si la capçalera estigués formada per paraules de 16 bits.
* L’adreça IP d’origen del paquet, de 32 bits (4 bytes).
* L’adreça IP de destí del paquet, de 32 bits (4 bytes).
* Per últim, el camp de les dades encapsulades en aquest paquet, de llargària variable.

A la Figura 14 es pot veure una representació gràfica d’aquest paquet.



Figura . Diagrama que representa la estructura d’un paquet IPv4

A continuació es descriuen els protocols que es faran servir més endavant, encapsulats dins del paquet IPv4.

Paquet ARP

El protocol ARP serveix per resoldre les adreces físiques dels dispositius connectats a una xarxa. Per utilitzar aquest protocol, l’equip que necessiti saber la direcció física d’un altre pot emetre un paquet Ethernet broadcast (dirigit a tots els dispositius d’aquella xarxa física), fent servir com a adreça MAC de destí l’adreça FF:FF:FF:FF:FF:FF. Els paquets ARP es composen de les següents dades:

* Medi a què s’està accedint, 16 bits. Per una xarxa Ethernet, aquest valor ha de ser 0x0001.
* Tipus de protocol que s’utilitza a la xarxa a què s’accedeix, 16 bits. Per IPv4, el valor ha de ser 0x0800. Normalment s’utilitzen els mateixos valors que el EtherType de la trama Ethernet.
* Llargària de les adreces físiques (MAC), comptant bytes, 8 bits. Per Ethernet, aquest camp ha de ser 6.
* Llargària de les adreces lògiques (IP), comptant bytes, 8 bits. Per IPv4, aquest camp ha de ser 4.
* Codi d’operació, 16 bits. Codi que defineix què ha de fer el receptor amb aquest paquet. Pot ser una petició (1) o una resposta (2).
* Adreça física de qui envia el paquet, llargària 6 bytes.
* Adreça lògica de qui envia el paquet, llargària 4 bytes.
* Adreça física del destinatari del paquet, llargària 6 bytes. Quan no se sap i es vol descobrir l’adreça física del dispositiu ubicat a una determinada adreça lògica, aquest camp es plena amb valors nuls.
* Adreça lògica del destinatari del paquet, llargària 4 bytes.

A la Figura 14 es pot veure una representació gràfica d’aquest paquet.



Figura . Diagrama que representa la estructura d’un paquet ARP

Paquet ICMP

El protocol ICMP serveix per regular el tràfic a la xarxa. Això es refereix a, per exemple, notificar a l’originador d’una transmissió de la pèrdua del seu paquet, o que el paquet no ha pogut arribar al destinatari en el nombre de salts (temps de vida) establert. Entre d’altres, aquest protocol permet fer peticions i respostes de paquets anomenats eco. Això permet comprovar l’estat de la xarxa, i en quin temps es poden enviar i rebre paquets d’un lloc a un altre. Aquesta funció serà la que s’utilitzarà extensament als capítols 4 i 5 per fer les proves comparant entre les diferents implementacions de piles de protocol. El paquet ICMP està composat per les següents dades:

* Tipus de missatge que es fa servir, 8 bits. Alguns d’aquests tipus són, per exemple: 0 per una resposta a un paquet eco, 3 quan el destinatari d’algun paquet és inabastable, 8 per una petició d’eco, i 11 per informar que un paquet ha arribat a 0 del seu temps de vida.
* Codi que acompanya el tipus de missatge, 8 bits. Aquest codi dóna més detalls sobre el tipus de missatge del que s’està informant.
* Suma de verificació del paquet ARP, 16 bits. És el mateix algoritme que el que comprova la capçalera IPv4, però en aquest cas s’aplica a tot el paquet ARP.
* Identificador i nombre de seqüència, 32 bits, generalment utilitzats per associar una petició d’eco amb una resposta d’eco.
* Altres dades. Aquí s’hi podria incloure una data i hora d’enviament del missatge (si es tractés d’una petició d’eco), per exemple. El receptor de la petició d’eco retorna aquestes dades sense modificació. Això fa que quan l’originador de la petició d’eco inicial rebi les dades sàpiga quant de temps ha passat, degut a què la seva referència de data i hora no ha canviat, així que les pot comparar directament.



Figura . Diagrama que representa la estructura d’un paquet ICMP

1. Implementació PRàctica

Abans de descriure les parts de software de la implementació pràctica d’aquest treball caldria establir un escenari comú de hardware utilitzat, per tal de poder fer comparacions entre les diferents implementacions de software sense afavorir cap d’ambdues. Així doncs, a continuació es detallarà el projecte de creació de hardware amb el programari anteriorment descrit (secció 2.3.1).

El primer pas a seguir per tal d’aconseguir crear un sistema de hardware amb IP cores de Xilinx és crear un projecte nou des del programari XPS, com mostra la Figura 18.




Figura . Creació d’un projecte nou al programari XPS

Un cop creat el projecte per aquest hardware que es vol dissenyar, el programari demana a l’usuari que triï la placa de desenvolupament (si fos necessari) que vol fer servir, o si fa servir una FPGA sobre un sistema dissenyat apart. En el cas d’aquest treball es pot seleccionar directament la placa del fabricant Avnet utilitzada. Això vol dir que el XPS configura el projecte com si es tractés de la FPGA Spartan6, del model utilitzat en la placa LX9 MicroBoard de Avnet, amb una freqüència de rellotge de referència de la FPGA de 66.67 MHz.

En el cas del treball se selecciona un sistema format per un sol MicroBlaze, tot i que sobre aquesta FPGA es poden implementar sistemes de fins a 2 MicroBlaze funcionant en paral·lel. A més d’això, com a estratègia d’optimització dels recursos de la FPGA se selecciona Throughput (traduït literalment de l’anglès rendiment, en aquest cas es refereix a capacitat de procés), perquè:

1. Per l’aplicació que es vol fer el codi s’executarà des d’una memòria RAM externa, i per tant no és necessari que quedi espai pel codi de MicroBlaze.
2. És imprescindible que el codi s’executi el més ràpid possible, encara que sigui a costa d’utilitzar més recursos de sistema.

Així doncs, aquest punt del procés es mostra a la Figura 19.




Figura . Selecció de la FPGA utilitzada i el sistema que s’hi vol implementar

En el pas següent, el XPS presenta a l’usuari totes les opcions que té preconfigurades per la placa utilitzada pel projecte, si n’hagués algunes. En aquest cas, mostra tots els perifèrics que hi ha a la placa i es podrien utilitzar, com ara el cas d’Ethernet, la memòria RAM LPDDR externa a la FPGA i un canal de comunicació sèrie (UART) sobre USB, per exemple. Per aquest treball es trien els següents dispositius:

* Ethernet, per poder fer servir la connectivitat.
* LPDDR, per no tenir limitacions de codi de software.
* UART sobre USB, per poder mostrar missatges a l’ordinador. Aquest mòdul no és necessari per un funcionament correcte del software que es desenvoluparà, és només per mostrar missatges.
* Un mòdul timer, necessari per la llibreria LwIP que s’explicarà més endavant.

Aquest punt del procés es pot veure a la Figura 20.




Figura . Selecció dels mòduls predefinits per la placa en qüestió que s’està utilitzant

Un cop passat aquest punt ja s’està pràcticament a punt per generar els fitxers necessaris. L’usuari arriba al mateix punt que el que es mostrava a les Figures 7 i 8. En aquest cas no cal afegir altres IP cores, ni fer modificacions sobre els que ja hi ha, així que es pot procedir a exportar el bitstream i tots els arxius necessaris per poder programar el software per MicroBlaze des del programari Xilinx Software Development Kit, tal com s’havia mencionat a la secció 2.3.2. Un cop el pas de generar el bitstream i preparar l’entorn de desenvolupament ha finalitzatl’usuari es troba amb una vista similar a la de la Figura 21, amb el programari Software Development Kit.




Figura . Vista després d’exportar el disseny del XPS

A partir d’aquí, els passos a seguir són pocs per començar a crear el codi de l’aplicació. En primer lloc, com s’havia dit a la secció 2.3.2., s’ha de crear un Board Support Package, per poder utilitzar llibreries de software que controlin els IP cores del disseny. Aquest pas es pot veure a la Figura 22.




Figura . Creació d’un nou Board Support Package

Seguint aquest pas a l’usuari li apareix la finestra de la Figura 23. Aquí es permet triar un nom pel BSP i fer servir una capa de software per sobre de MicroBlaze. La opció standalone és una opció bàsica, que permet accedir als recursos del processador i poca cosa més. La opció xilkernel, en canvi, és una espècie de nucli de sistema operatiu que permet fer planificació de tasques, sincronització, fils d’execució, etcètera. Aquesta opció no interessa pel treball, així que s’ha de seleccionar la opció standalone.




Figura . Selecció de la capa de software d’un BSP

Un cop seleccionada la capa de software que duu aquest BSP, l’usuari es troba amb la finestra de la Figura 24. Aquesta figura permet incloure algunes llibreries estàndard que dóna el fabricant, com per exemple la seva implementació de LwIP que serà la que s’utilitzarà a la secció següent. Si no es necessiten fer més modificacions al BSP, aquest ja es pot crear prement OK.




Figura . Configuració dels elements que integren un BSP

Un cop creat el BSP, l’única cosa que falta per poder començar a programar l’aplicació és crear un projecte d’aplicació. Això es fa des del mateix menú que el que s’havia creat el BSP, com es pot veure a la Figura 25.




Figura . Creació d’un nou projecte d’aplicació

Un cop creat aquest nou projecte d’aplicació apareix la finestra de la Figura 26, on l’usuari ha de donar un nom al projecte, i triar quina plataforma de hardware vol fer servir, i quin BSP vol fer servir amb aquesta plataforma de hardware.




Figura . Selecció de BSP que es vol fer servir pel projecte d’aplicació

Quan ja s’ha donat un nom al projecte d’aplicació i s’ha triat fer servir el BSP que s’havia creat anteriorment, prement Next l’usuari es troba amb una pantalla de l’assistent on pot triar una plantilla d’aplicació de les que hi ha disponibles. D’aquestes opcions, per aquest treball, es tria Empty Application perquè el codi que s’afegirà no s’assembla a cap de les opcions oferides.

* 1. LwIP

La llibreria LwIP és una llibreria de codi obert àmpliament coneguda que implementa la pila de protocols necessària per tal de poder establir una connexió amb Internet (TCP/IP) generalment des d’un sistema incrustat amb poca memòria disponible (tant memòria RAM com memòria de programa). És una llibreria escrita en codi C altament optimitzat que, per si sola, requereix al voltant de 40 kilobytes d’espai de memòria de programa i una desena de kilobytes de memòria RAM (segons la utilització i requeriments de la xarxa). Aquesta llibreria és totalment independent del medi utilitzat per connectar-se a la xarxa, així que només processa els paquets amb informació *útil* per l’aplicació en qüestió. Entre d’altres, permet fer servir pràcticament tots els protocols utilitzats a Internet:

* IP, de l’anglès Internet Protocol, sigui la versió 4 o la versió 6.
* ICMP, de l’anglès Internet Control Message Protocol.
* UDP, de l’anglès User Datagram Protocol.
* TCP, de l’anglès Transfer Control Protocol.
* ARP, de l’anglès Address Resolution Protocol.
* IGMP, de l’anglès Internet Group Management Protocol.
* PPPoE, de l’anglès Point-to-Point Protocol over Ethernet.
* DNS, de l’anglès Domain Name System.
* DHCP, de l’anglès Dynamic Host Configuration Protocol.

Així doncs, al ser una llibreria de codi obert és extensament utilitzada en aplicacions de tot tipus. La filosofia de desenvolupament d’aquesta llibreria és que sigui totalment modular. Amb un nucli basat fortament en IP (sigui versió 4 o 6) s’hi munten mòduls que gestionen la resta de protocols. LwIP pretén ser una llibreria relativament senzilla d’utilitzar, i que un cop configurada (en temps de compilació) es gestiona més o menys *automàticament*. Per tant, el bucle principal d’una aplicació programada en C per un sistema incrustat amb un sol processador i un sol fil d’execució que faci servir LwIP, podria arribar a ser tan simple com:

Codi . Codi d’un possible bucle mínim d’aplicació que utilitza la llibreria LwIP

Com es pot veure al Codi anterior, aquesta llibreria es basa en tenir un temporitzador que s’activa cada certa quantitat de temps. Aquesta quantitat ha de ser suficient perquè el processador tingui temps per resoldre totes les tasques que la llibreria té pendents (paquets que encara esperen ser processats, i tasques periòdiques similars), però tampoc pot ser massa gran perquè sinó les funcions de codi que gestionen algunes cues o alguns processos interns tardarien molt en tornar a executar-se la següent vegada, introduint retards en les funcions de xarxa del dispositiu en qüestió. En aquest cas, la llibreria fa servir dos tipus de temporitzadors:

* Un temporitzador ràpid, que generalment es recomana sigui de com a molt 250 ms de període.
* Un temporitzador lent, que generalment té un període de 500 ms (el doble del temporitzador ràpid). El fet que sigui un múltiple del temporitzador ràpid no és casualitat, doncs així es fa servir només un temporitzador hardware. Això permet que els altres temporitzadors disponibles a la plataforma es facin servir per altres coses.

En aquest cas, la plataforma hardware (MicroBlaze) ja s’ha dissenyat sabent això, i només té un temporitzador hardware disponible. Aleshores només cal escriure el codi per fer servir aquesta llibreria. A continuació es descriurà el codi en C escrit per aconseguir que l’aplicació arrenqui i sigui capaç de respondre a peticions d’eco des d’un ordinador de la mateixa xarxa.

Funció principal

A la funció principal, abans d’executar codi de la llibreria LwIP s’han d’inicialitzar els perifèrics necessaris del processador. En aquest cas són els perifèrics en si (la capa Ethernet MAC i el temporitzador) i les interrupcions de sistema pels mateixos perifèrics. Un cop donats aquests dos passos, cal posar en marxa la interfície de xarxa de la llibreria LwIP. Fet això la llibreria *funciona sola*. El procés de contestar a una petició d’eco és dut a terme per les capes baixes de la llibreria i això fa que sigui transparent per l’usuari de la llibreria (que en canvi és responsable de gestionar les comunicacions TCP, si existissin). En el Codi 2 a continuació es pot veure la funció principal (main) de l’aplicació.

Codi . Funció principal de l’aplicació amb llibreria LwIP

Inicialització del temporitzador

La funció que inicialitza el temporitzador es pot consultar al Codi 3 a continuació.

Codi . Funció d’inicialització del temporitzador

Gestió d’interrupció del temporitzador

La funció que gestiona el temporitzador es pot consultar al Codi 4 a continuació.

Codi . Funció de gestió d’interrupció del temporitzador

Inicialització de les interrupcions

La funció que inicialitza el perifèric d’interrupcions es pot consultar al Codi 5 a continuació.

Codi . Funció d’inicialització del controlador d’interrupcions

Inicialització de LwIP

La funció que inicialitza la llibreria LwIP es pot consultar al Codi 6 a continuació.

Codi . Funció d’inicialització la llibreria LwIP

Arrencant l’aplicació

La funció que arrenca l’aplicació per poder respondre a peticions TCP es pot consultar al Codi 7 a continuació.

Codi . Funció que arrenca l’aplicació

Callbacks de l’aplicació

Les funcions que són cridades quan s’accepta una connexió nova i quan es reben dades es poden consultar als Codis 8 i 9 a continuació. En aquest cas, aquestes funcions només han de notificar la llibreria que el paquet s’ha rebut.

Codi . Funció callback de connexió acceptada

Codi . Funció callback de paquet rebut

Funcions d’utilitat per imprimir adreces IP

Les funcions cridades des de la inicialització de LwIP per imprimir les adreces IP configurades es poden consultar al Codi 10 a continuació.

Codi . Funcions d’utilitat per imprimir adreces IP i configuració de la interfície

Tot el codi junt amb comentaris es pot consultar als annexes d’aquest document.

* 1. Pila programada per l’autor

La pila de protocols bàsica per respondre a peticions d’eco programada per l’autor d’aquest treball se centra en ser el més senzilla i ràpida d’executar possible, per necessitar de la menor quantitat de memòria possible i introduir la menor latència entre paquets possible. Això s’aconsegueix gràcies a optimitzacions petites en el codi C utilitzat. Aquesta opció es presenta en el treball perquè ofereix una manera mínima de funcionar en una xarxa amb altres dispositius i programar protocols propis, dissenyats específicament per l’aplicació que s’estigui programant. Aquests protocols idealment, prescindint de llibreries grans, permetrien que una aplicació fos més lleugera i pogués executar-se amb menys recursos. Per tant els avantatges, si aquest mètode demostra ser més ràpid o igual que l’anterior, són evidents.

A l’hora d’implementar aquesta pila bàsica en C sobre MicroBlaze s’han trobat varis problemes. Sense cap ordre concret, alguns d’ells són:

* A la xarxa Ethernet, els paquets es transmeten començant pel byte més significatiu. Això pot confondre molt degut a què en el MicroBlaze les dades es guarden en l’ordre invers. Això vol dir que quan s’ha de fer alguna operació sobre aquestes, s’ha de tindre en compte aquesta inversió.
* A l’hora de contestar a peticions d’eco, i en general a qualsevol paquet que tingui comprovació d’errors, la operació que més temps consumeix és el càlcul de la suma de verificació. Per millorar això existeixen dues opcions: fer aquesta implementació el més òptima que es pugui (sigui utilitzant codi molt optimitzat de C o utilitzant codi d’assemblador), o utilitzar propietats matemàtiques de la suma de verificació. Segons el document RFC 1071 (millorar per enllaç bibliogràfic [x]), quan es fan poques modificacions a un paquet (com podria ser el cas de respondre a una petició d’eco, només es canvia un camp), no és estrictament necessari recalcular tota la suma de verificació. Això vol dir que si tenim la suma de verificació original, només cal restar-hi els valors que eliminem del paquet, i sumar-hi els que afegim. Sempre respectant l’ordenació de bytes descrita al punt anterior.
* Fer servir les interrupcions sobre MicroBlaze resulta bastant confús perquè requereix de varis passos diferents, i el fabricant no ofereix molta documentació al respecte.
* A l’hora de crear estructures amb elements de llargàries diferents (per exemple variables de 8 i 32 bits) cal vigilar amb com ordenarà això a l’espai de memòria el compilador del programa. Pot ser que per defecte tingui habilitada la funció d’alinear les dades a la llargària predeterminada per aquell sistema. En aquest cas sí passa, i el compilador alinea les dades a 32 bits. Generalment aquesta solució és desitjada perquè d’aquesta manera el compilador ha de traduir els accessos a memòria en un menor numero d’instruccions d’assemblador, resultant en un codi més òptim. Però per l’aplicació en qüestió és un problema perquè els paquets que es volen tractar fan servir variables de llargàries diferents. Aquest problema es pot solucionar indicant al compilador que respecti l’ordre i mida de les variables que es volen guardar en l’estructura, encara que això resulti en una implementació pitjor dels accessos a memòria. En el llenguatge C, la majoria de compiladors accepten l’atribut d’estructura \_\_packed\_\_. Així, totes les estructures que defineixen tipus de paquets s’han declarat amb: **typedef struct \_\_attribute\_\_((\_\_packed\_\_))**; solucionant així aquest problema.
* Sembla ser que, un cop carregat el codi a la memòria RAM de la placa de la FPGA, si es fa un reset des del botó d’usuari la placa deixa de respondre a les trames d’Ethernet. En canvi, arrencant l’aplicació de nou des de l’entorn de desenvolupament no té aquest efecte. No s’ha pogut descobrir perquè succeeix.

A continuació es descriurà el codi per parts, igual que en la secció anterior.

Funció principal

A la funció principal, en aquest cas, només cal inicialitzar els perifèrics (el controlador d’interrupcions i la capa Ethernet MAC). Inicialitzats aquests perifèrics després ja es poden processar les trames d’Ethernet tal com arribin. Així doncs el codi per inicialitzar serà més curt que en la secció anterior. En el Codi 11 a continuació es pot veure la funció principal (main) de l’aplicació.

Codi . Funció principal de l’aplicació sense llibreria LwIP

Inicialització de les interrupcions

La funció que inicialitza el perifèric d’interrupcions es pot consultar al Codi 12 a continuació.

Codi . Funció d’inicialització del controlador d’interrupcions

Inicialització del perifèric Emaclite

La funció que inicialitza el perifèric Emaclite es pot consultar al Codi 13 a continuació.

Codi . Funció d’inicialització del perifèric Emaclite

Callbacks de l’aplicació

Les funcions que són cridades quan s’ha rebut o s’ha enviat un paquet es poden consultar als Codis 14 i 15 a continuació.

Codi . Funció callback de paquet rebut

Codi . Funció callback de paquet enviat

Tipus de paquets

Les definicions de tipus d’estructures utilitzades es troben als Codis 16 (trama Ethernet), 17 (paquet IPv4), 18 (ARP), i 19 (ICMP) a continuació. Aquestes definicions són d’especial importància per la simplificació del tractament del paquet que donen.

Codi . Definició de tipus d’estructura per trames Ethernet

Codi . Definició de tipus d’estructura per paquets IPv4

Codi . Definició de tipus d’estructura per paquets ARP

Codi . Definició de tipus d’estructura per paquets ICMP

Variables i funcions d’ajuda

Les variables globals que es fan servir al programa es poden veure al Codi 20 a continuació. Les funcions d’ajuda per imprimir adreces IP i MAC es poden trobar al Codi 21.

Codi . Variables globals utilitzades al programa

 Codi . Funció d’utilitat per imprimir adreces MAC

Trossos de codi del bucle principal

El codi que tracta els paquets ARP i ICMP quan arriben (trossos que faltaven al Codi 11) es pot trobar a continuació, en els codis 22 i 23.

Codi . Codi que tracta els paquets ARP

Codi . Codi que tracta els paquets ICMP de petició d’eco

1. Resultats experimentals
   1. Mètode d’estudi

Per fer les proves experimentals per poder posar a prova les implementacions de pila de protocol al respondre a una petició d’eco s’ha decidit fer-ho des d’una màquina Linux. La principal raó és que la utilitat ping de Linux dóna molta més informació que la de Windows. Per tots els temps per sota d’un milisegon la utilitat de Windows simplement diu <1ms, mentre que la de Linux dóna la informació completa.

Per poder automatitzar les proves el màxim possible el que s’ha fet és un petit script de bash (terminal de Linux) que executa els pings i guarda el resultat en un arxiu. En aquest script l’únic important que hi ha és la línia que executa el ping. Es pot veure aquest script al Codi 24. Els arguments amb què s’executa la utilitat ping són:

* sudo, permisos de superusuari requerits per poder tenir un interval per sota de 200 ms.
* 192.168.1.200, adreça IP de la placa utilitzada, la mateixa en tots els casos.
* -c 100, quantitat de paquets que es volen intercanviar, en aquest cas 100.
* -s $i, quantitat de bytes que contindrà cada paquet d’eco, anirà incrementant segons el valor del comptador del bucle. És a dir, des de 20 fins a 1000 bytes, en salts de 10, tornant un total de 99 valors per prova.
* -q, la opció --quiet, que només retorna el resultat estadístic de la prova, sense retornar els resultats individuals de cada eco
* -i 0.01, l’interval en segons entre cada petició d’eco des de l’ordinador. En aquest cas són 10 ms, perquè no s’espera cap temps d’anada i tornada del paquet d’eco més llarg que aquest temps.
* -w 0.01, la quantitat de temps màxima durant la qual l’ordinador espera resposta. Passat aquest temps dóna la petició com a perduda i compta un paquet perdut.

Codi . Script de bash utilitzat per realitzar totes les proves

Aleshores, un cop es té l’arxiu de text corresponent a la prova, d’aquesta es poden extreure les dades i utilitzar-les en un full de càlcul per fer més càlculs o gràfics per poder comparar. Un resultat d’una de les proves fetes podria assemblar-se a les següents línies a la terminal de Linux:

Codi . Possible resposta d’una prova d’eco

En aquestes línies, es poden identificar varis paràmetres d’utilitat per les proves que interessen per aquest treball:

* 420, número de bytes continguts com a dades en el paquet ICMP.
* 100 packets transmitted, el nombre de paquets transmesos.
* 100 packets received, el nombre de paquets rebuts.
* 0% packet loss, el percentatge de paquets perduts (sense resposta).
* rtt min/avg/max/mdev, les dades estadístiques de temps de la prova. rtt es refereix a temps d’anada i tornada, des que el paquet surt del PC fins que torna en forma de resposta del receptor. Els altres valors són mínim, mitjana, màxim i desviació estàndard de tots els valors, respectivament.

D’aquestes dades el que es farà és extreure els mínim, mitjana, màxim i desviació estàndard dels resultats. En totes les proves realitzades no s’ha vist cap en què hagués pèrdua de paquets, així que aquesta informació no és útil. Aquest fet és d’esperar perquè es tracta d’una xarxa Ethernet domèstica on no hi ha congestió ni una densitat elevada de tràfic.

Un cop establert el mètode per fer proves, el que cal és definir les proves que es volen fer. En aquest treball s’han decidit fer les següents proves:

* Prova amb ambdues implementacions, fent servir un cable Cat3.
* Prova amb ambdues implementacions, fent servir un cable Cat6.
* Prova amb la implementació de l’autor, utilitzant mètodes diferents per calcular la suma de verificació, per intentar veure l’impacte que té aquesta.
* Prova amb la implementació de l’autor, utilitzant un hardware que executa codi des de la memòria RAM LPDDR de la placa i un altre que executa codi des de la memòria interna de MicroBlaze, directament sobre la FPGA. Aquesta prova no es pot dur a terme amb la implementació LwIP degut a què el codi resultant és més gran que el màxim de memòria de programa que hi cap a la FPGA (32 kilobytes).
  1. Resultats de les proves

Proves amb cable Cat3

Com s’ha mencionat anteriorment, una de les proves que s’ha realitzat és la d’executar el script del Codi 25, amb la implementació de protocols corresponent a la FPGA, utilitzant un cable Cat3 (amb només 2 parells diferencials). Els resultats d’aquestes proves es poden veure a les Taules 1 i 2 i la Figura 27. En les taules només s’han extret valors cada 100 bytes per economia d’espai, però a la figura es troben representat tots els valors, des de 20 bytes fins a 1000.

Taula . Resultats de la prova amb cable Cat3 per la llibreria LwIP

|  |  |  |  |  |
| --- | --- | --- | --- | --- |
| Bytes transmesos | RTT mínim (ms) | RTT mitjà (ms) | RTT màxim (ms) | RTT desv. est. (ms) |
| 100 | 0.988 | 1.015 | 1.051 | 0.025 |
| 200 | 1.136 | 1.190 | 1.218 | 0.035 |
| 300 | 1.349 | 1.372 | 1.397 | 0.033 |
| 400 | 1.534 | 1.559 | 1.585 | 0.033 |
| 500 | 1.718 | 1.742 | 1.770 | 0.045 |
| 600 | 1.912 | 1.929 | 2.005 | 0.055 |
| 700 | 2.094 | 2.117 | 2.143 | 0.023 |
| 800 | 2.285 | 2.315 | 2.355 | 0.053 |
| 900 | 2.470 | 2.497 | 2.534 | 0.049 |
| 1000 | 2.660 | 2.686 | 2.718 | 0.044 |

Taula . Resultats de la prova amb cable Cat3 per la implementació de l’autor

|  |  |  |  |  |
| --- | --- | --- | --- | --- |
| Bytes transmesos | RTT mínim (ms) | RTT mitjà (ms) | RTT màxim (ms) | RTT desv. est. (ms) |
| 100 | 0.628 | 0.656 | 0.688 | 0.029 |
| 200 | 0.748 | 0.776 | 0.808 | 0.031 |
| 300 | 0.871 | 0.899 | 0.932 | 0.025 |
| 400 | 0.989 | 1.005 | 1.040 | 0.019 |
| 500 | 1.122 | 1.126 | 1.144 | 0.034 |
| 600 | 1.240 | 1.261 | 1.295 | 0.045 |
| 700 | 1.366 | 1.392 | 1.416 | 0.048 |
| 800 | 1.498 | 1.518 | 1.539 | 0.044 |
| 900 | 1.614 | 1.650 | 1.674 | 0.043 |
| 1000 | 1.749 | 1.777 | 1.804 | 0.026 |

Figura . Proves d’eco amb les diferents implementacions sobre un cable Cat3

Proves amb cable Cat6

La segona prova que s’ha realitzat és similar a l’anterior, variant el cable utilitzat. Els resultats d’aquesta prova es poden veure a les Taules 3 i 4 i la Figura 28. Segons els valors de les taules i la figura, no sembla que hagi una diferència apreciable entre utilitzar cable de Cat3 i cable de Cat6, sempre i quan la comunicació sigui a 100 Mbit/s.

Taula . Resultats de la prova amb cable Cat6 per la llibreria LwIP

|  |  |  |  |  |
| --- | --- | --- | --- | --- |
| Bytes transmesos | RTT mínim (ms) | RTT mitjà (ms) | RTT màxim (ms) | RTT desv. est. (ms) |
| 100 | 0.870 | 1.017 | 1.046 | 0.022 |
| 200 | 1.165 | 1.196 | 1.220 | 0.028 |
| 300 | 1.356 | 1.375 | 1.396 | 0.027 |
| 400 | 1.535 | 1.564 | 1.590 | 0.054 |
| 500 | 1.717 | 1.743 | 1.775 | 0.044 |
| 600 | 1.899 | 1.931 | 1.968 | 0.062 |
| 700 | 2.095 | 2.124 | 2.153 | 0.060 |
| 800 | 2.291 | 2.323 | 2.346 | 0.011 |
| 900 | 2.465 | 2.502 | 2.528 | 0.062 |
| 1000 | 2.660 | 2.683 | 2.709 | 0.010 |

Taula . Resultats de la prova amb cable Cat6 per la implementació de l’autor

|  |  |  |  |  |
| --- | --- | --- | --- | --- |
| Bytes transmesos | RTT mínim (ms) | RTT mitjà (ms) | RTT màxim (ms) | RTT desv. est. (ms) |
| 100 | 0.644 | 0.667 | 0.695 | 0.025 |
| 200 | 0.754 | 0.785 | 0.809 | 0.040 |
| 300 | 0.868 | 0.903 | 0.930 | 0.031 |
| 400 | 0.984 | 1.007 | 1.044 | 0.027 |
| 500 | 1.115 | 1.136 | 1.164 | 0.033 |
| 600 | 1.237 | 1.264 | 1.284 | 0.012 |
| 700 | 1.368 | 1.400 | 1.423 | 0.044 |
| 800 | 1.492 | 1.520 | 1.544 | 0.034 |
| 900 | 1.622 | 1.647 | 1.683 | 0.015 |
| 1000 | 1.756 | 1.780 | 1.847 | 0.045 |

Figura . Proves d’eco amb les diferents implementacions sobre un cable Cat6

Proves amb diferents sumes de verificació

La tercera prova que s’ha realitzat varia de les anteriors. Se segueix fent servir el cable Cat6, degut a què no s’han observat diferències entre Cat3 i Cat6. En aquest cas, el que canvia és la implementació de la suma de verificació del paquet ICMP de petició d’eco. La implementació *ràpida* és la que es podia trobar al Codi 23. En aquest cas, la implementació *lenta* consistirà en recalcular la suma de verificació de tot el paquet fent servir l’algoritme sense cap optimització. El Codi 26 mostra la funció que calcula la suma de verificació. Els resultats d’aquesta prova es poden veure a les Taules 4, 5 i 6 i la Figura 29.

Taula 5. Resultats de la prova amb la suma de verificació *ràpida*

|  |  |  |  |  |
| --- | --- | --- | --- | --- |
| Bytes transmesos | RTT mínim (ms) | RTT mitjà (ms) | RTT màxim (ms) | RTT desv. est. (ms) |
| 100 | 0.630 | 0.659 | 0.691 | 0.026 |
| 200 | 0.748 | 0.775 | 0.807 | 0.033 |
| 300 | 0.888 | 0.909 | 0.931 | 0.042 |
| 400 | 0.987 | 1.011 | 1.037 | 0.013 |
| 500 | 1.122 | 1.128 | 1.163 | 0.041 |
| 600 | 1.230 | 1.262 | 1.287 | 0.021 |
| 700 | 1.372 | 1.387 | 1.411 | 0.021 |
| 800 | 1.495 | 1.520 | 1.543 | 0.032 |
| 900 | 1.618 | 1.644 | 1.666 | 0.050 |
| 1000 | 1.754 | 1.772 | 1.805 | 0.024 |

Taula 6. Resultats de la prova amb la suma de verificació *lenta*

|  |  |  |  |  |
| --- | --- | --- | --- | --- |
| Bytes transmesos | RTT mínim (ms) | RTT mitjà (ms) | RTT màxim (ms) | RTT desv. est. (ms) |
| 100 | 0.865 | 0.898 | 0.917 | 0.013 |
| 200 | 1.186 | 1.208 | 1.241 | 0.048 |
| 300 | 1.509 | 1.537 | 1.561 | 0.012 |
| 400 | 1.726 | 1.853 | 1.890 | 0.049 |
| 500 | 2.163 | 2.187 | 2.221 | 0.031 |
| 600 | 2.497 | 2.522 | 2.549 | 0.049 |
| 700 | 2.748 | 2.851 | 2.874 | 0.058 |
| 800 | 3.156 | 3.178 | 3.207 | 0.043 |
| 900 | 3.472 | 3.512 | 3.547 | 0.075 |
| 1000 | 3.824 | 3.851 | 3.871 | 0.068 |

Taula 7. Resultats de la prova amb la implementació LwIP

|  |  |  |  |  |
| --- | --- | --- | --- | --- |
| Bytes transmesos | RTT mínim (ms) | RTT mitjà (ms) | RTT màxim (ms) | RTT desv. est. (ms) |
| 100 | 0.990 | 1.017 | 1.046 | 0.021 |
| 200 | 1.161 | 1.193 | 1.233 | 0.031 |
| 300 | 1.350 | 1.381 | 1.405 | 0.013 |
| 400 | 1.438 | 1.557 | 1.584 | 0.039 |
| 500 | 1.719 | 1.748 | 1.774 | 0.043 |
| 600 | 1.900 | 1.932 | 1.956 | 0.031 |
| 700 | 2.044 | 2.114 | 2.137 | 0.056 |
| 800 | 2.282 | 2.307 | 2.341 | 0.046 |
| 900 | 2.477 | 2.503 | 2.527 | 0.055 |
| 1000 | 2.533 | 2.684 | 2.851 | 0.065 |

Figura 29. Proves d’eco amb les diferents sumes de verificació

Com es pot veure a la Figura 29, la diferència entre els diferents mètodes és clara. Sembla ser que per un nombre de bytes petit les 3 implementacions s’assemblen, però a mesura que creix el nombre de bytes la diferència és cada cop més gran. També es pot apreciar que el grup de línies de la implementació LwIP (línies fosques del centre), i les línies de la implementació de l’autor *ràpida* (línies més baixes) són relativament paral·leles. Això sembla indicar que hi ha algun factor que suma una certa espera de temps a la llibreria LwIP que a la implementació *ràpida* de l’autor no hi és. La implementació *lenta* és, evidentment, cada cop més lenta a mesura que creix el nombre de bytes, perquè s’ha de recórrer un nombre de posicions de memòria més gran.

Codi 26. Funció que implementa l’algoritme de càlcul de la suma de verificació *lenta*

* 1. Comparació entre les piles

1. conclusions i treball futur
   1. Conclusió
   2. Treball futur
2. Bibliografia i Annexes

AGRAÏMENTS

1. Alt nivell en comparació amb el llenguatge d’assemblador. [↑](#footnote-ref-1)