SISTEMAS PARALELOS

Clase 9 - Tendencias en HPC





Agenda de la clase anterior

Programación híbrida

Agenda de esta clase

Tendencias en HPC

TENDENCIAS EN HPC

Impacto del consumo energético

 El objetivo de HPC ha sido incrementar el rendimiento y ocasionalmente el cociente precio/rendimiento



www.top500.org

TOP500

- Ranking que lista las 500 supercomputadoras más potentes del mundo.
 - Comenzó en 1993 manteniéndose hasta la actualidad.
 - Se actualiza 2 veces al año (junio y noviembre).
 - Para el cálculo de la potencia se emplea un benchmark específico llamado LINPACK.

Rank	System	Cores	Rmax (TFlop/s)	Rpeak (TFlop/s)	Power (kW)
1	Supercomputer Fugaku - Supercomputer Fugaku, A64FX 48C 2.2GHz, Tofu interconnect D, Fujitsu RIKEN Center for Computational Science Japan	7,630,848	442,010.0	537,212.0	29,899
2	Summit - IBM Power System AC922, IBM POWER9 22C 3.07GHz, NVIDIA Volta GV100, Dual-rail Mellanox EDR Infiniband, IBM DOE/SC/Oak Ridge National Laboratory	2,414,592	148,600.0	200,794.9	10,096

Impacto económico del consumo energético de HPC

Notable incremento en el consumo de energía eléctrica



Fugaku 29.9MW US\$ 50830000



Summit 10.1MW US\$ 17200000



Sierra 7.4MW US\$ 12600000



Sunway TaihuLight 15.3MW US\$ 26000000

Impacto económico del consumo energético de HPC




Fugaku 29.9MW US\$ 50830000

- En Argentina, la potencia eléctrica demandada por un hogar es 0.25 kW (prom.)
- → La potencia demandada por Fugaku equivale a 99666 hogares
- → Asumiendo 4 residentes por hogar, Fugaku equivale al consumo de 398664 residentes.

 Ciudad de Santa Fe, Argentina posee 391164 habitantes (INDEC, 2010)



Impacto social y medioambiental de HPC



OMS estima que 7 millones de muertes ocurren cada año debido a la contaminación atmosférica

En las Américas, mueren más de 131 mil personas en países de bajos ingresos y 96 mil en países de altos ingresos por causas vinculadas a la polución del aire

GINEBRA | 25 de marzo de 2014 — En nuevas estimaciones publicadas este 25 de marzo, la Organización Mundial de la Salud (OMS) informa que en 2012 unos 7 millones de personas murieron —una de cada ocho del total de muertes en el mundo- como consecuencia de la exposición a la contaminación atmosférica. Esta conclusión duplica con creces las estimaciones anteriores y confirma que la contaminación atmosférica constituye en la actualidad, por sí sola, el riesgo ambiental para la salud más importante del mundo. Si se redujera la contaminación atmosférica podrían salvarse millones de vidas.

 Representa uno de los mayores obstáculos para alcanzar la escala de los Exaflops




www.green500.org

GREEN500


- Ranking que lista las 500 supercomputadoras más eficientes desde el punto de vista energético del mundo.
 - Comenzó en 2006 manteniéndose hasta la actualidad.
 - Se actualiza 2 veces al año (junio y noviembre).
 - Al igual que el TOP500, para el cálculo de la potencia se emplea un benchmark específico llamado LINPACK. Además, se debe medir el consumo energético durante su ejecución

Green500 Data

Rank	TOP500 Rank	System	Cores	Rmax (TFlop/s)	Power (kW)	Power Efficiency (GFlops/watts)
1	301	MN-3 - MN-Core Server, Xeon Platinum 8260M 24C 2.4GHz, Preferred Networks MN-Core, MN-Core DirectConnect, Preferred Networks Preferred Networks Japan	1,664	2,181.2	55	39.379



Acelerador: dispositivo de hardware diseñado para mejorar el rendimiento del sistema











Dispositivo	GFLOPS (SP)
Intel® Xeon® Platinum 8360Y Processor (36 cores, 72 ht, 2.3-3.4 Ghz)	2650
NVIDIA A100 PCIe (6912 núcleos CUDA)	19960



Dispositivo	GFLOPS (SP)	Watt (TDP)	GFLOPS/Watt
Intel® Xeon® Platinum 8360Y Processor (36 cores, 72 ht, 2.3-3.4 Ghz)	2650	250	10.6
NVIDIA A100 PCIe (6912 núcleos CUDA)	19960	250	79.84





Dispositivo	GFLOPS (SP)	Watt (TDP)	GFLOPS/Watt
Intel® Xeon® Platinum 8360Y Processor (36 cores, 72 ht, 2.3-3.4 Ghz)	Consumo	dimiento mejor de potencia se a energética m	mantiene
NVIDIA A100 PCIe (6912 núcleos CUDA)	19960	250	79.84

Crecimiento del uso de hardware especializado en otras áreas

FPGAs



Home » Industry Segments » Datacenter » FPGAs Accelerate Machine Learning at Baidu

FPGAs Accelerate Machine Learning at Baidu

October 30, 2016 by Rich Brueckner

Home

Technologies

Sectors

AWS Embraces FPGAs, 'Elastic' GPUs
By George Leopold

Exascale

Home » HPC Software » High Performance Analytics » Intel FPGAs Break Record for Deep Learning Facial

Home / News / Microsoft Goes All in for FPGAs to Build Out Al Cloud

Microsoft Goes All in for FPGAs to Build Out Al Cloud

Intel FPGAs Break Record for Deep Learning Facial

Michael Feldman | September 27, 2016 08:42 CEST





Recognition







168

Neb Se promise

workloa

sors.

April 13, 2017

Solutions

By Linda Barney

Technologies

Resource Library

Sectors

ExascaleSpecials

Events

Job Bank

Editor's note: In this contributed feature, Linda Barney describes the ongoing technical collaboration between CERN and Intel to develop a co-packaged Xeon/FPGA processor.


CERN openiab Explores New CPU/FPGA Processing

Software giant bets the (server) farm on reconfigurable computing

Microsoft has revealed that Altera FPGAs have been installed across every Azure cloud server, creating what the compa calling "the world's first AI supercomputer." The deployment spans 15 countries and represents an aggregate performance than one eva-on. The appropriate was made by Microsoft CEO Satva Nadella and engineer Daug Burger during

Crecimiento del uso de hardware especializado en otras áreas

ASICs (especialmente para IA)




Google TPUs




Apple neural engine



Intel VPUs



Popularización de hardware especializado







Desafío de programación

- Aumenta costos de programación y complejidad
- Complica mantenimiento y extensión de código a futuro

- Originalmente diseñadas para procesamiento de gráficos.
 Debido a su gran potencia de cálculo, las empresas fabricantes comenzaron a aumentar su grado de programación
- Motivó el surgimiento de nuevas técnicas, lenguajes y herramientas para la programación de GPUs, lo cual permite utilizar a las mismas como arquitecturas paralelas para resolver problemas de propósito general




- La significativa diferencia de rendimiento que existe entre las CPUs y las GPUs se debe a que sus filosofías de diseño son muy distintas
 - CPUs destinan los recursos de silicio principalmente a memorias caché y a núcleos de compleja organización que permitan explotar ILP.
 - GPUs emplean la mayor parte del silicio disponible en unidades funcionales.
 Cada una de ellas tiene un conjunto de núcleos simples que comparten lógica de control, ejecutan instrucciones en orden y operan en grupos como si fueran un procesador vectorial.




https://youtu.be/-P28LKWTzrl

- A diferencia de las CPUs, las GPUs tienen una jerarquía de memoria compleja
 - Memoria global: es una memoria off-chip que sirve de memoria principal. Ancho de banda limitado y latencia alta comparado a memorias on-chip o caché.
 - Memoria compartida: Memoria on-chip caracterizada por alto ancho de banda y baja latencia. Se administra por software y es accesible por todos los hilos activos de un multiprocesador.
 - Memoria de constantes: Memoria rápida pero pequeña y de sólo lectura, ubicada dentro de la memoria global. Es visible por todos los hilos.
 - Memoria de texturas: Similar a la de constantes. Memoria off-chip optimizada para localidad especial 2D.




- Las primeras aplicaciones no gráficas eran programadas en término de operaciones gráficas usando lenguajes como OpenGL o DirectX → Resultaba engorroso y propenso a errores
- Tanto la industria como la academia propusieron varios lenguajes que permiten abstraerse de los gráficos.
 - CUDA, OpenCL, OpenACC, SYCL
- Al día de hoy, son 3 las empresas que comparten el mercado de las GPUs.
 - Aunque Intel es la más grande, sólo domina el segmento correspondiente a placas integradas y de bajo rendimiento.
 - En el segmento de alto rendimiento, hasta hace 2 años AMD y NVIDIA eran los únicos proveedores (NVIDIA supera ampliamente a AMD)

- Las GPUs son arquitecturas de memoria compartida, inspiradas en el modelo SIMD de Flynn
- Por sus características, se adaptan mejor para aplicaciones que admiten paralelismo de datos, especialmente aquellas que son intensivas en cómputo (CPU-bound)



CUDA


- Estándar de facto para programación de GPUs en HPC
- Modelo de ejecución (host-device) y arquitectura de memoria de CUDA



- El host es el responsable de administrar la memoria del dispositivos y sus transferencias, además de invocar la ejecución de los kernels.
- Un kernel es un trozo de código que ejecutan miles de hilos primitivos en paralelo en la GPU.

OpenCL

- Estándar para programación paralela multi-plataforma
- Modelo de ejecución (host-device) y arquitectura de memoria de OpenCL



 Similar a CUDA pero con un enfoque más general ya que no sólo aplica a GPUs (CPUs, Xeon Phi's, FPGAs, DSPs, entre otros)

SYCL

- Estándar para programación paralela multi-plataforma
- Basado en OpenCL pero buscando reducir esfuerzo de programación
 - Memoria Compartida Unificada
 - Reducciones paralelas (integradas)
 - Funciones a nivel de work-groups y sub-groups
 - Accessors
 - Interoperabilidad con otras APIs

	Tesla 2.0 (GT200)	Fermi	Kepler	Maxwell	² ascal	Volta	Turing	Ampere	Hopper/ Lovelace
2006	2008	2010	2012	2014	2016	2017	2018	2020	2022

- Algunas características destacadas
 - Rediseño de los SMXs pasando a llamarse SMMs → Hasta 1.35x de mejora en rendimiento por core y 2x de mejora en eficiencia energética
 - Integración con CPUs de ARM
 - Esquema de Memoria Unificada entre CPU y GPU para evitar reservas de memoria individuales (por software)

	Tesla 2.0 (GT200)	Fermi	Kepler	Maxwel	Pascal	\'olta	Turing	Ampere	Hopper/ Lovelace
2006	2008	2010	2012	2014	2016	2017	2018	2020	2022

- Algunas características destacadas
 - Orientada a mejorar la organización de la memoria y los buses de interconexión (adoptó HBM).
 - NVLINK, bus de alta velocidad (80 Gb/s) que reemplaza al PCIe (16 Gb/s).
 - Esquema de Memoria Unificada entre CPU y GPU para evitar reservas de memoria individuales (por hardware)
 - Soporte para precisión mixta → método que utiliza diferentes niveles de precisión dentro de una sola operación para lograr eficiencia computacional sin afectar el resultado final

	Tesla 2.0 (GT200)		Kepler	Maxwell	Pascal	Volta	Turing	Ampere	Hopper/ Lovelace
2006	2008	2010	2012	2014	2016	2017	2018	2020	2022

- Algunas características destacadas
 - Orientada al uso de Machine Learning → Incorpora soporte para precisión media (float de 16 bits) mediante núcleos específicos (Tensor cores)
 - Adopta HBM2
 - NVLINK 2.0

	Tesla 2.0 (GT200)		Kepler	Maxwell	Pascal	Volta	Turing	Ampere	Hopper/ Lovelace
2006	2008	2010	2012	2014	2016	2017	2018	2020	2022

- Algunas características destacadas
 - Muy similar a Volta: Volta orientada al sector de alto rendimiento, Turing orientada al sector consumidor
 - Incorpora soporte específico para Ray-Tracing → Núcleos dedicados

GPUs de AMD

- En el año 2006, AMD compró la empresa de placas gráficas ATI, lo que le permitió incrementar notablemente su capacidad de producir e innovar hardware gráfico.
- Al igual que NVIDIA, para cada arquitectura, ofrece placas para diferentes segmentos (escritorio, integradas, mobile, workstation, servidores)

Advanced Micro Devices graphics processing unit

















Radeon R200 series (2001)

Radeon R500 (2005)

Radeon HD 2000 series (2007a)

Radeon HD 3000 series (2007b)

series (2008)

Radeon HD 4000 Radeon HD 5000 series (2009)

Radeon HD 6000 series (2010)

Radeon HD 7000 series (2012)













Radeon Rx 200 series (2013)

Radeon RX 400 series (2016)

Radeon RX 500 series (2016)

Radeon RX Vega series (released 2017)


Radeon RX 5000 series (released 2019)

Radeon RX 6000 series (released 2020)

Más conservador que NVIDIA


GPUs de AMD

- La adquisición de ATI le permitió a AMD innovar en hardware gráfico → Un resultado son las Unidades de Procesamiento Acelerado (APU).
- Las APUs combinan una CPU y una GPU en el mismo chip, y se basan en la arquitectura GCN
- Pueden ser una buena opción desde la perspectiva del compromiso preciorendimiento (buenos cocientes de eficiencia energética).
- Se ofrecen para computadoras de escritorio y notebooks.



Memoria de Alto Ancho de Banda (HBM)


- Una de las innovaciones más importantes de AMD en los últimos años es su tecnología Memoria de Alto Ancho de Banda (HBM)
 - HBM es un nuevo tipo de memoria RAM que organiza los chips de memoria en forma vertical y apilada (memoria 3D) y que puede ser aprovechado tanto por GPUs como CPUs.
 - Múltiples mejoras: significativo ahorro de espacio y considerables aumentos en la velocidad de comunicación y en la eficiencia energética
 - Incorporada en las GPUs con nombre clave Fiji de de AMD en 2015.
 También fue adoptada por NVIDIA para sus placas de la arquitectura Pascal en 2016.



XEON PHI


Intel Xeon Phi

- Arquitectura desarrollada por Intel para competir con las GPUs
- Primera generación lanzada en 2013 (Knights Corner, KNC)
 - Coprocesador de hasta 61 núcleos x86 con unidades vectoriales extendidas (512 bits) y SMT (4 hilos hardware por núcleo).
 - Caché L1 de 64 Kb +
 Caché L2 de 512 Kb
 - Interconexión en forma de anillo de alta velocidad
 - Conexión al host a través del bus PCle Gen2




Intel Xeon Phi – Knights Corner

- Ejecuta un sistema operativo propio basado en Linux
- Compatibilidad de código con procesadores Xeon → requiere compilación cruzada
- Dos modos de ejecución:
 - Nativo
 - Offload



Intel Xeon Phi

- Segunda generación lanzada en 2015: Knights Landing (KNL)
- Capacidad de operar autónomamente
- Características arquitectónicas
 - Hasta 36 Tiles interconectados por malla 2D
 - Cada Tile incluye 2 núcleos:
 - Basados en la micro-arquitectura Intel Atom (fuera de orden, 4 hilos hw por núcleo)
 - 2 unidades vectoriales por núcleo
 - Caché L2 compartida de 1 MB
- Compatibilidad plena con arquitectura x86




Intel Xeon Phi Processor High Performance Programming Knights Landing Edition . Jim Jeffers, James Reinders, Avinash Sodani.

Intel Xeon Phi - Knights Landing


 Incorporación de memoria de alto ancho de banda (HBM) mediante tecnología MCDRAM

Modo cache




- ✓ Transparente al usuario
- No requiere cambios en el código fuente
- ✓ Puede sufrir pérdida de rendimiento

Modo flat



- Ofrece el mayor ancho de banda y la más baja latencia
- Usualmente requiere cambios en el código fuente

Modo híbrido



 Combinación de las dos anteriores

Knights Landing (KNL): 2nd Generation Intel® Xeon Phi™ Processor. Avinash Sodani.


Intel Xeon Phi

- Tercera generación lanzada en 2017: Knights Mill (KNM)
- Variante de KNL orientada a Deep Learning → Incorpora instrucciones que duplican/cuadriplican rendimiento en FP32/FP16 pero reducen a la mitad en FP64
- Intel discontinuó la línea Xeon Phi en 2019 para orientarse a otros productos




- La familia de GPUs Xe consiste de un conjunto de microarquitecturas:
 - Xe-LP → Integradas y de bajo consumo
 - Xe-HPG → Gaming (alto rendimiento)
 - Xe-HP → Datacenter (alto rendimiento)
 - Xe-HPC → HPC





X^e Execution Unit

- Thread control
- Register file
- Branch
- Send
- Multiple issue ports
- Configurable mapping of vector pipes
 - Floating Point
 - Integer
 - Extended Math
 - FP64 (optional)
 - Matrix Extension (XMX) (optional)






- Ponte Vecchio → GPU de la serie Xe-HPC
 - Aun no lanzada comercialmente, pero siendo integradas a la supercomputadora Aurora del Laboratorio Argonne, EEUU




Precision	Intel Ponte Vecchio	NVIDIA Hopper H100
FP32	52 TFLOP/s	60 TFLOP/s
FP64	52 TFLOP/s	30 TFLOP/s
XMX Float TF32	419 TFLOP/s	NA NA
XMX BF16	839 TFLOP/s	2,000 TFLOP/s
XMX FP16	839 TFLOP/s	2,000 TFLOP/s
XMX INT8	1,628 TFLOP/s	4,000 TFLOP/s

FPGAs y ASICs

- Las FPGA se crearon en el año 1984 por los co-fundadores de Xilinx,
 Ross Freeman y Bernard Vonderschmitt → Idea innovadora
- Desde entonces, las FPGAs han evolucionado significativamente incorporando características como la adopción de estándares de E/S de alta velocidad, mejoras en la compatibilidad con las CPUs y un continuo aumento en la cantidad de recursos de las placas.
- Inicialmente usadas para procesamiento digital de señales, hoy su uso se ha extendido (datacenter, IA, criptografía, etc)



- Una FPGA consiste de circuitos integrados reconfigurables compuestos por interconexiones programables que unen bloques lógicos programables, bloques de memoria embebidos y bloques DSPs → Hardware programable
- La comunicación con el exterior se realiza a través de los bloques de E/S, los cuales se organizan en forma de anillo alrededor de la circunferencia del dispositivo.




- CPUs y GPUs presentan topologías y rutas de datos estáticas para procesar las instrucciones de los programas → los recursos de las FPGAs puede ser configurados e interconectados para crear pipelines de instrucciones a medida en los cuales procesar los datos
- Por ejemplo, si un algoritmo sólo necesita realizar cierto tipo de aritmética con enteros, ¿vale la pena destinar recursos para punto flotante? ¿para otro tipo de operaciones que no sean las de interés?

La aplicación se desarrolla para que se adecúe al hardware.


- Si bien tanto la frecuencia del reloj como el pico de rendimiento suelen ser más bajos que los correspondientes a las CPUs y a las GPUs, la capacidad de configurar el hardware para que se adapte al problema específico a resolver le da la posibilidad de obtener mejores rendimientos.
- Además, como no hay desperdicio de recursos de silicio, en general son más eficientes desde el punto de vista energético

Dispositivo	GFLOPS (SP)	Watt (TDP)	GFLOPS/Watt	
Intel® Xeon® ER-4669 v3 (18 cores, 36 ht, 2.1-2.9 Ghz)	604.8	135	4.48	
NVIDIA Tesla K40 (2880 núcleos CUDA, 745 Mhz)	4290	300	8.05	
Xilinx Virtex7 XCTV200T (2160 bloques DSP, ~740 Mhz)	1636	~40	~41	

PARALLEL PROCESSING IN GPU AND FPGA



- Tens to hundreds of processing cores
- Pre-defined instruction set and datapath widths
- Optimized for general purpose computing



- Thousands of processing cores
- Pre-defined instruction set and datapath widths
- Highly effective at parallel execution




- Millions of programmable digital logic cells
- No predefined instruction set or datapath widths
- Hardware-timed execution, massively parallel






CPU vs FPGA



- No siempre es conveniente emplear FPGAs. Entre otras características, para obtener alto rendimiento se requiere:
 - Operaciones aritméticas simples (punto fijo → mejor)
 - Amplio paralelismo de datos
 - Estructuras de control regulares y sencillas

Complejo flujo de programación




- Opciones para Entrada de diseño: CAD vs HDL vs HLS
 - Los diseños generados a partir de herramientas CAD son más fáciles leer y comprender, aunque solo suelen funcionar con proyectos pequeños.
 - Para diseños complejos, la opción tradicional es el uso de Lenguajes de Descripción de Hardware (HDL), un enfoque basado en código.
 - En los últimos años, se han desarrollado alternativas de alto nivel a los HDLs, llamadas Lenguajes de Alto Nivel (HLL) o también Síntesis de Alto Nivel (HLS)

- □ Lenguaje de Descripción de Hardware (HDL) → es un lenguaje de programación especializado que se utiliza para definir la estructura, diseño y operación de circuitos electrónicos, especialmente los digitales.
- □ Verilog y VHDL son las opciones más populares de HDL → Aunque fueron desarrollados bajo principios similares, su sintaxis es diferente siendo VHDL más verboso y propenso a errores
 - ©Tediosos y propensos a errores
 - Complejidad adicional por noción explícita del tiempo

- Baja productividad
- © Dificultan el mantenimiento

```
1 module MISR (dat in, reset, clock, dat out);
       2 input [3:0]dat in;
       3 input reset, clock;
       4 output [3:0]dat out;
       5 req [3:0]dat out;
       6 req [3:0] misr tempreg;
                                                               module PISO #(parameter N Bits = 4)
                                                                              ModelSim 12345678/UP COUNTER.v - Default _____ + a ×
       8 always@(posedge clock
       9 begin
                                                     //Student Name: XYZ
                                                     //Student Number: 12345678
                if (reset == 1)
      10
                                                     //Design Name : up counter
                                                     // File Name : up counter.v
                dat out <= 4'b0000
      11
                                                     // Function : 8 bit Up counter
19
    module up counter
                                                          , // Output of the counter
    module TOP(A,B,C,CHECK,OUT);
21
                                                     enable , // enable for counter
22
                                                          . // clock Input
                                                            // reset Input
23
    input A,B,C;
                                               14
    output CHECK, OUT;
                                               15
                                                    //-----Define Ports-----
                                                    //-----Output Ports-----
    wire F, FB, FS;
25
                                               17
                                                    output [7:0] out;
26
                                                    //-----Input Ports-----
                                               19
                                                     input enable, clk, reset;
27
    mj3 M1(.A(A),.B(B),.C(C),.F(F));
                                                     //----Internal Variables-----
28
    invmj3 M2(.A(A),.B(B),.C(C),.FB(FB));
                                               21
                                                     reg [7:0] out;
                                                     //-----Code Starts Here-----
29
                                               23
                                                     always @(posedge clk)
    assign CHECK = F ^ FB;
30
                                               24
                                                    if (reset)
                                               25
                                                     begin
31
                                               26
                                                      out <= 8'b0 ;
32
                                               27
                                                     else if (enable)
33
    mj33 M3(.A(A),.B(B),.C(C),.FS(FS));
                                               29
                                                      begin
34
                                                      out <= out + 1;
                                               31
                                                      end
35
    assign OUT = (CHECK) ? F : FS;
                                               32
                                                    endmodule
36
37
    endmodule
```

- En la década del 2000, varios fabricantes de FPGAs empezaron a ofrecer herramientas para síntesis de alto nivel (HLS)
- Bajo este enfoque, los programadores desarrollan el código usando lenguajes de alto nivel (HLL), como C, C++ o SystemC → la herramienta es responsable de generar el código HDL equivalente.




- El uso de HLS permite que los desarrolladores trabajen a un nivel de abstracción más alto y produzcan diseños de hardware reusables, sin requerir una amplia experiencia en el tema.
- Este enfoque ha permitido reducir los tiempo de desarrollo en la industria (time-to-market)
 - Disminuye costo de programación
 - Aumenta productividad
 - Brinda portabilidad (OpenCL)
 - Facilita mantenimiento

Más allá del lenguaje utilizado, el proceso de sintetización puede tomar horas y no hay garantía de que tenga éxito!

 No hay tendencias claras respecto al rendimiento y uso de recursos

ASICs

- Un Circuito Integrado de Aplicación Específica (ASIC) hace referencia a un chip destinado a cumplir el propósito para el cual fue diseñado y que no puede ser reprogramado/modificado para realizar otra función
- Los ASICs están presentes en muchos de los dispositivos que nos rodean habitualmente: autos, televisores, celulares, heladeras, entre otros.







Google TPU

Avalon Miner

Intel VPU

FPGAs y ASICs



Resumen de aceleradores

- Si bien cada dispositivo cuenta con sus características propias, existen diversos aspectos que son comunes a todos ellos:
 - Complejidad de programación
 - Técnicas de programación y optimización específicas, múltiples niveles de paralelismo, balance de carga, diversidad de modelos de lenguajes/modelos de programación, ausencia de estándar (consolidado)
 - Memoria del dispositivo separada
 - Al estar separada de la memoria del host, su administración es clave para obtener alto rendimiento
 - Recientemente se han desarrollado modelos de memoria unificada
 - Patrón de acceso a la memoria
 - Requieren de patrones de acceso específicos para obtener el mejor rendimiento, que no siempre coinciden con los de las CPU

Resumen de aceleradores

- Si bien cada dispositivo cuenta con sus características propias, existen diversos aspectos que son comunes a todos ellos
 - Many-cores
 - Gran cantidad de núcleos pequeños
 - Multi-hilado
 - Aplicado de diferentes maneras, buscan ocultar la latencia de la memoria
 - Vectorización (SIMD)
 - · Cada uno con su enfoque, comparten el "espíritu"
 - Ejecución de instrucciones en orden
 - La lógica de control está simplificada
 - Memorias caché más pequeñas
 - La mayor parte de los recursos se destina a unidades funcionales
 - Cobra mayor importancia explotar localidad de datos

Bibliografía usada para esta clase

- M. Giles and I. Reguly, Trends in high-performance computing for engineering calculations, Philosophical Transactions of the Royal Society A: Mathematical, Physical and Engineering Sciences, vol. 372, no. 2022, p. 20130319, 2014.
- M. Vestias and H. Neto, Trends of CPU, GPU and FPGA for high-performance computing, in Field Programmable Logic and Applications (FPL), 2014 24th International Conference on, Sept 2014, pp. 1-6.
- E. Rucci, Evaluación de Rendimiento y Eficiencia Energética de Sistemas Heterogéneos para Bioinformática, Tesis Doctoral, UNLP, 2016.