

Universidad de Costa Rica

Facultad de Ingeniería

Escuela de Ingeniería Eléctrica

IE0408 - Laboratorio de Electrónica 2

II ciclo 2025

Reporte de proyecto final

Controlador PID Analógico para controlar un Filtro Sallen-key

José David Monge Gutiérrez C35017

Marlon Gutiérrez Vásquez C33619

Grupo 01 - Mesa 09

Profesor: Ing.. Cristopher Mc Guinness Rodríguez

8 de diciembre del 2025

Índice

1. Objetivos	1
1.1. Objetivos General	1
1.2. Objetivos Específicos	1
2. Resumen	2
3. Nota teórica	3
3.1. Filtro Sallen Key	3
3.2. Controlador PID	3
3.3. Implementación de un PID	4
4. Lista de equipos	6
5. Lista de componentes	7
6. Medición de componentes	8
7. Diseño	9
7.1. Modelado de la planta (Filtro Sallen Key)	9
7.2. Diseño del PID	10
7.3. Diseño de parámetros del circuito analógico del PID.	10
7.3.1. Restador	10
7.3.2. PID analógico	11
7.4. Sumador	12
8. Simulaciones del circuito completo.	13
9. Resultados experimentales	15
9.1. Implementación física de la planta Sallen–Key	15
9.2. Identificación experimental de la planta	15
9.3. Diseño del controlador PID a partir del modelo identificado	17
9.4. Cálculo de los parámetros para el circuito del PID analógico	17
9.5. Implementación del circuito completo	18
9.6. Resultados experimentales	18
9.7. Parámetros de desempeño y caracterización dinámica	19
10. Discusión de resultados	20
11. Conclusiones	21
12. Anexos	23

Índice de figuras

3.1. Filtro Sallen Key	3
3.2. Diagrama de bloques de un PID	3
3.3. Diagrama de un PID analógico paralelo.	4
7.1. Filtro Sallen key en TINA	9
7.2. Filtro Sallen key respuesta al escalón	9
7.3. Parametros del PID tuner	10
7.4. Esquemático del diseño del restador.	11
7.5. Esquemático de diseño del PID.	12
7.6. Esquemático del diseño del sumador de las subetapas del PID.	13
8.1. Respuesta temporal del sistema	13
8.2. Respuesta temporal ajustada.	14
9.1. Respuesta al escalón de la planta Sallen–Key implementada físicamente.	15
9.2. Respuesta escalón con la función obtenida de forma analítica.	16
9.3. Pantalla de <i>PID Tuner</i> con los parámetros del controlador y especificaciones esperadas.	17
9.4. Respuesta del sistema ante cambios manuales en la referencia.	18
9.5. Respuesta del sistema en lazo cerrado ante una referencia cuadrada.	19
9.6. Respuesta del sistema ante la aplicación de una perturbación.	19
9.7. Medición del sobrepaso máximo $M_p\%$ mediante cursores sobre la respuesta temporal.	20
9.8. Medición del tiempo muerto a partir de la respuesta al escalón de referencia.	20

Índice de tablas

1.	Equipos utilizados en los laboratorios	6
2.	Lista de componentes para el proyecto	7
3.	Lista medición de componentes	8

1. Objetivos

1.1. Objetivos General

- Diseñar e implementar un controlador PID analógico para un filtro Sallen Key.

1.2. Objetivos Específicos

- Modelar la planta que se va a controlar.
- Diseñar un controlador mediante el uso de Matlab
- Diseñar los circuitos para implementar el controlador de forma analógica.
- Implementar el controlador y los actuadores de forma analógica.

2. Resumen

En este proyecto se diseñó e implementó un controlador analógico para un filtro sellen-key. Donde mediante el uso de herramientas como Matlab se caracterizó la planta real con el fin de obtener su modelo. Con este modelo se diseñó un controlador con Matlab que posteriormente fue implementado usando Opamps realzando un PID en paralelo. Con este controlador se logró obtener una señal que sigue a la referencia, que tiene un sobrepaso adecuado, tiempo de reacción bueno y se adapta a las interferencias.

3. Nota teórica

3.1. Filtro Sallen Key

Para esta ocasión se utilizara como planta un circuito Sallen Key. Un filtro Sallen Key se caracteriza por ser un filtro activo de segundo orden, debido a que tiene dos capacitores. Debido a que se conoce el orden del filtro y es relativamente utilizado se optó por elegirlo como planta. Ya que, se tiene certeza de como va a ser su modelo y es útil poder controlar con un PID uno de estos filtros tan usados.[1]




Figura 3.1: Filtro Sallen Key

3.2. Controlador PID

Los controladores PID son los mecanismos de control más usado y probablemente de los más importantes en la parte del control. Estos mecanismos se usan para una variedad de situaciones, aunque no siempre tienen parte integrativa o derivativa, se pueden usar desde para que un robot pueda seguir una línea con sensores o hasta para controlar procesos industriales. La característica principal de un controlador PID es que es un sistema de lazo cerrado, por lo cual al estar retroalimentado este variara según como se encuentre la salida. En la figura 3.2 se puede observar el diagrama de bloques típico de un PID.




Figura 3.2: Diagrama de bloques de un PID

En esta figura se puede observar como se hace una resta de la referencia con la salida de la planta. Esto se conoce como la señal de error, esta señal entra al controlador y de ahí sale la señal de control, que posteriormente entra al actuador y luego llega a la planta. Aunque, en este caso al ser un circuito lo que se va a controlar y se usara un PID analógico no se tendrá,

un componente que sea un actuador como tal, ya que la señal de control sera la entrada de la planta.

La señal de error es la clave para que el PID mande una señal de control más grande si es que la salida de la planta esta muy lejos de la referencia. Esto también es afectado por la parte proporcional del PID, ya que entre más grande esta más amplifica la señal de error. Por otra parte, la parte integrativa del PID permite corregir los errores acumulados. Mientras que la parte derivativa permite corregir según la tasa de cambio del sistema. Por lo cual un controlador PID no solo responde a si la planta esta muy lejos de la referencia, sino que responde a una parte integrativa y derivativa.

En general los controladores PID se diseñan para que se cambien los valores K_p , K_d y K_i . Esto debido a que estos valores multiplican a la parte proporcional, derivativa e integrativa respectivamente. Por lo cual, si se quiere aumentar una parte en especifico del PID se puede hacer mediante estos valores. Además, mediante el cambio de estos valores se cambian las posiciones de los ceros y polos del sistema. Los sistemas que se utilizaran para obtener el controlador PID, también se basan en cambiar estos valores. [2]

3.3. Implementación de un PID

Considere la siguiente Figura para comprender la implementación de la PID utilizada para este proyecto:




Figura 3.3: Diagrama de un PID analógico paralelo.

Se tiene que un PID se puede modelar de distintas formas, entre ellas se encuentra su forma paralelo, la cual está descrita como [3]:

$$\frac{U(s)}{E(s)} = K_p + \frac{K_I}{s} + sK_D \quad (3.1)$$

Una ventaja de esta de esta forma es que el PID esta en paralelo por lo que de esta manera los coeficientes son independientes de si. Además, se utilizaron circuitos integradores, derivadores,

sumadores y restadores; los cuales fueron estudiados exhaustivamente en el curso de electrónica 2 por lo que se conoce bastante bien como funcionan. [\[4\]](#)

En donde las contantes de tiempo de la etapa I y D estan dadas por

$$T_i = \frac{K_p}{K_i}, \quad T_d = \frac{K_d}{K_p} \quad (3.2)$$

Mientras que, dado que estas dos etapas tienen componentes RC sus constantes de tiempo se pueden escribir como:

$$T_I = R_I C_I, \quad T_D = R_D C_D \quad (3.3)$$

4. Lista de equipos

La lista de equipos utilizados en el experimento se muestra

Tabla 1: Equipos utilizados en los laboratorios

Equipo	Modelo	Manual
Osciloscopio Digital	Rigol MSO5074	Link
Generador de Señales	Agilent 332100A	Link
Medidor multifunción	Agilent 33405A	Link
Fuente DC	Rigol DP832	Link
Fuente DC	Agilent E3630A	Link

5. Lista de componentes

La lista de componentes utilizados en el experimento se muestra en la Tabla 2.

Tabla 2: Lista de componentes para el proyecto

Componente	Cantidad
Capacitor 10 μ F	4
Resistor 1 k Ω	8
Resistor 5 k Ω	1
Resistor 10 k Ω	2
Resistor 33 k Ω	1
Trimmer 5 k Ω	1
Trimmer 10 k Ω	2
Trimmer 50 k Ω	1
OPAMP LF353	6

6. Medición de componentes

Tabla 3: Lista medición de componentes

Componente	Sigla	Valor nominal	Valor real	Error (%)
Resistor	R_1	1 k Ω	0.99817 k Ω	0.183
Resistor	R_2	1 k Ω	0.98208 k Ω	1.792
Resistor	R_3	1 k Ω	0.97835 k Ω	2.165
Resistor	R_4	1 k Ω	0.98963 k Ω	1.037
Resistor	R_5	1 k Ω	0.99380 k Ω	0.620
Resistor	R_6	1 k Ω	0.99447 k Ω	0.553
Resistor	R_7	1 k Ω	0.99568 k Ω	0.432
Resistor	R_8	1 k Ω	1.01154 k Ω	1.154
Resistor	R_{11}	5 k Ω	5.0759 k Ω	1.518
Resistor	R_9	10 k Ω	9.847 k Ω	1.530
Resistor	R_{10}	10 k Ω	9.9314 k Ω	0.686
Resistor	R_{12}	3.3 k Ω	3.2636 k Ω	1.103
Trimmer	T_2	5 k Ω	5.2721 k Ω	5.442
Trimmer	T_1	10 k Ω	9.9721 k Ω	0.279
Trimmer	T_4	10 k Ω	10.2751 k Ω	2.751
Trimmer	T_3	50 k Ω	50.9923 k Ω	1.985
Capacitor	C_1	10 μ F	8.9 μ F	11.0
Capacitor	C_2	10 μ F	9.5 μ F	5.0
Capacitor	C_3	10 μ F	10.6 μ F	6.0
Capacitor	C_4	10 μ F	9.6 μ F	4.0

7. Diseño

En este apartado se presentan el diseño y simulaciones de todas las etapas del proyecto.

7.1. Modelado de la planta (Filtro Sallen Key)

Para modelar la planta se optó por usar la herramienta de System identification. Para esta herramienta se necesita obtener los datos de la entrada y salida con respecto a un muestreo de tiempo. Para esta ocasión se usó el simulador de TINA para obtener los pares de datos. En la figura 7.1 se puede observar como se simuló el circuito, y mediante una función de TINA se pudieron obtener los datos simulados.




Figura 7.1: Filtro Sallen key en TINA




Figura 7.2: Filtro Sallen key respuesta al escalón

Con estos datos obtenidos se probaron varios modelos pero el que termino teniendo mayor similitud de todos fue un modelo de dos polos subamortiguado y con un delay:

$$G(s) = \frac{2,5146e^{-0,45765}}{1 + 2(0,23354)(0,17454)s + (0,17454s)^2} \quad (7.1)$$

Con este modelo ya se puede iniciar a diseñar el PID. Ahora es importante notar que este no sera el modelo que se usara en la realidad, ya que este proceso se debe realizar al circuito que se implementa.

7.2. Diseño del PID

Para poder diseñar el PID se debe tener claro que se busca corregir con este, por una parte que cambios queremos ver en la respuesta final. Para este caso lo principal es que el valor final siga la referencia, también limitar la oscilación, reducir el sobrepaso y no cambiar mucho el tiempo de asentamiento. Ahora con esto en mente usando la herramienta en matlab de PID tuner se puede obtener los valores de K_p , K_d y K_i para estos objetivos. En la figura 7.3 se indica que los valores de las diferentes características de la planta con el controlador. Para estas características la ganancia de cada una de estas etapas es:

$$K_p = 5.93, \quad K_i = 20.35, \quad K_d = 0.26 \quad (7.2)$$

Performance and Robustness	
	Tuned
Rise time	0.576 seconds
Settling time	2.06 seconds
Overshoot	7.13 %
Peak	1.07

Figura 7.3: Parametros del PID tuner

7.3. Diseño de parámetros del circuito analógico del PID.

7.3.1. Restador

Para poner crear el lazo de control realimentado, se requiere calcular la señal de error, la cual es el resultado de restar la señal de referencia con la señal realimentada. Para que luego sea esta señal la que entre en el bloque del controlador PID. Entonces, la idea es que se realice la resta de las señales "puras" es decir, sin amplificación en ninguna de sus señales, es por esto que se colocaron todas las resistencias de esta etapa iguales a 1 kΩ. De esta forma se garantiza la ganancia unitaria. Esta etapa se puede ver en Figura 7.4




Figura 7.4: Esquemático del diseño del restador.

7.3.2. PID analógico

Ahora bien, con los valores obtenidos en la sección anterior de K_p , K_i y K_d se puede obtener las constantes de tiempo para la etapa integral y derivativa según las relaciones propuestas en la nota teórica, por lo tanto:

$$\begin{aligned} T_i &= \frac{K_p}{K_i} = \frac{5.93}{20.35} = 0.29 \text{ s} \\ T_d &= \frac{K_d}{K_p} = \frac{0.26}{5.93} = 0.0438 \text{ s} \end{aligned} \quad (7.3)$$

Para la etapa proporcional, se sabe que esta posee una ganancia de 5.93. Entonces si se define un valor de $R_3 = 1 \text{ k}\Omega$, el valor de R_4 debe ser:

$$R_4 = 5.93 \cdot 1 \times 10^3 = 5.93 \text{ k}\Omega \quad (7.4)$$

Después para la etapa integral y derivativa, como su constante de tiempo está descrita por el producto de su respectiva resistencia y capacitancia, se va a definir un valor de $10 \mu\text{F}$ para ambos capacitores, por lo que sus resistencias se calculan como:

$$\begin{aligned} R_i &= \frac{T_i}{C_i} = \frac{0.29}{10 \times 10^{-6}} = 29 \text{ k}\Omega \\ R_d &= \frac{T_d}{C_d} = \frac{0.0438}{10 \times 10^{-6}} = 438 \Omega \end{aligned} \quad (7.5)$$

En la Figura 7.5 se puede apreciar los valores de esta etapa.




Figura 7.5: Esquemático de diseño del PID.

7.4. Sumador

Después de esto, se deben sumar las entradas de estas tres subetapas para obtener la respuesta completa del PID, es por esto se colocó el sumador, como se presente sumar las señales sin alterar sus ganancias, el sumador se definió como un sumador unitario es por esto que todas sus resistencias se definieron como $1\text{ k}\Omega$. Este diseño se puede apreciar en la Figura 7.6




Figura 7.6: Esquemático del diseño del sumador de las subetapas del PID.

Cabe destacar que de acuerdo con el diagrama de bloques de la Figura 3.2, la señal de salida del PID se debe conectar con la entrada de la planta modelada en la sección 6.1.

8. Simulaciones del circuito completo.

Ahora bien, teniendo definido los parámetros de diseño para cada etapa, lo que queda por hacer es obtener la respuesta esperada de todo el sistema. Para esto, se colocó cada una de las etapas tal y como se muestra en la Figura 3.2.

Entonces, al simular la respuesta temporal del sistema se obtiene la Figura 8.1




Figura 8.1: Respuesta temporal del sistema

Como se puede apreciar, la respuesta tiende a oscilar antes de alcanzar su valor en estado estable, por lo que se puede notar una discrepancia con respecto al resultado espera según lo obtenido en *Matlab*, aún cuando la definición de parámetros se realizó con respecto a los

resultados obtenidos en este programa. Esta diferencia de puede deber a los distintos métodos numéricos que usa **Matlab** y **TINA-TI** para estimar sus resultados.

Por lo tanto, con la finalidad de garantizar un mejor desempeño de la respuesta del sistema, se van a realizar los siguientes ajustes.

- Se va a aumentar la ganancia de la etapa diferenciar al aumentar su resistencia a $5\text{ k}\Omega$.
- Se incrementa el valor R_{10} en la Figura 7.6 a $7\text{ k}\Omega$.

Esto debido a que con esto se logra incrementar la ganancia de la etapa derivativa, por lo se "anticipa" los cambios de error y aumenta la constante de amortiguamiento χ . De la misma forma, al aumentar R_{10} en el sumador se reduce el peso efectivo que entra en la sección P, disminuyendo la ganancia del lazo.

Tras realizar estas modificaciones se obtiene la siguiente respuesta temporal.




Figura 8.2: Respuesta temporal ajustada.

Al comparar las dos respuestas temporales se puede apreciar que los ajustes realizados resultaron apropiados para mejorar el desempeño del sistema. Ya que ahora se reporta un sobre paso de apenas 838.53 mV , y el tiempo de asentamiento es de aproximadamente 2.24 s .

9. Resultados experimentales

En esta sección se describe el procedimiento seguido para obtener el modelo experimental de la planta real, el diseño del controlador PID a partir de dicho modelo y la implementación del lazo de control completo en hardware. Se presentan además las formas de onda medidas en el osciloscopio para distintos escenarios de operación y la forma en que se calcularon parámetros dinámicos como el sobrepaso máximo M_p , el tiempo muerto y el tiempo de asentamiento.

9.1. Implementación física de la planta Sallen–Key

En primer lugar se construyó en protoboard la planta a controlar, correspondiente a un filtro Sallen–Key pasa bajos de segundo orden. Para ello se utilizaron los valores nominales definidos en el diseño: $R_1 = R_2 = 10 \text{ k}\Omega$, $R_3 = 3.3 \text{ k}\Omega$, $R_4 = 5 \text{ k}\Omega$ y $C_1 = C_2 = 10 \text{ }\mu\text{F}$, empleando un amplificador operacional LF353 alimentado con fuentes simétricas.

La entrada del filtro se excitó con un escalón proveniente del generador de funciones y se midieron simultáneamente la señal de entrada y la salida del filtro. La forma de onda obtenida se muestra en la Figura 9.1.



Figura 9.1: Respuesta al escalón de la planta Sallen–Key implementada físicamente.

9.2. Identificación experimental de la planta

Los datos de salida registrados se exportaron como archivo de texto y posteriormente se procesaron en MATLAB. Debido al elevado número de muestras capturadas, se realizó un submuestreo uniforme hasta obtener aproximadamente 5000 pares de datos para la señal de salida, con el fin de reducir el tamaño del conjunto de datos y facilitar su uso en la herramienta *System Identification Toolbox* (SIT).

Con este conjunto de datos se ajustó un modelo de segundo orden más tiempo muerto. En forma general, el modelo continuo considerado es:

$$G(s) = \frac{K_s}{1 + 2\zeta\omega_n s + (\omega_n s)^2} e^{-T_d s} \quad (9.1)$$

Donde K_s es la ganancia estática, ζ el factor de amortiguamiento, ω_n la frecuencia natural y T_d el tiempo de retardo identificado. La herramienta SIT ajustó los parámetros del modelo de

manera que la respuesta simulada coincidiera con la respuesta experimental medida al escalón, obteniéndose un ajuste de 98.3 %. Además, la ecuación que mejor describe la dinámica de la planta es la siguiente:

$$G(s) = \frac{274.74}{s^2 + 4.61s + 118.86} e^{-0.00015s} \quad (9.2)$$

Además como forma complementaria, la ecuación de transferencia se puede determinar de forma analítica. De acuerdo con [5], la ecuación de transferencia analítica del filtro Sallen–Key no inversor se expresa como

$$G_1(s) = \frac{\left(1 + \frac{R_b}{R_a}\right) \frac{1}{C_1 C_2 R_1 R_2}}{s^2 + s \left(\frac{1}{C_1 R_2} + \frac{1}{C_1 R_1} - \frac{R_b}{C_2 R_2 R_a} \right) + \frac{1}{C_1 C_2 R_1 R_2}}. \quad (9.3)$$

Al evaluar todos los parámetros del circuito, se obtiene la siguiente forma numérica:

$$G_1(s) = \frac{251.52}{s^2 + 4.85s + 100}. \quad (9.4)$$

Para validar su comportamiento, se probó su comportamiento ante una entrada escalón unitario. Obteniendo la Figura 9.2.




Figura 9.2: Respuesta escalón con la función obtenida de forma analítica.

En términos generales, se puede apreciar que la respuesta sigue la tendencia marcada por la respuesta experimental. Sin embargo, como mediante el modelo obtenido con SIT se obtuvo un fit del 98.3 % se tomará que mejor representa la dinámica de la planta. El método analítico simplemente se toma como una representación alternativa.

9.3. Diseño del controlador PID a partir del modelo identificado

Una vez obtenido el modelo experimental $G(s)$, se integró dentro de la herramienta SISOTOOL de MATLAB utilizando el mismo sistema de control alimentado de la Figura 3.2, pero con el nuevo modelo para la planta obtenido experimentalmente. Donde el controlador $C(s)$ se ubica en serie con la planta y se retroalimenta la salida para cerrar el lazo de control. La estructura seleccionada para el controlador PID, como se mencionó anteriormente, es un PID-paralelo, por lo que mediante el bloque de *PID Tuner* fue posible encontrar los valores de mejor ajuste para los parámetros de este modelo. La Figura 9.3 presenta la interfaz de *PID Tuner* con los parámetros obtenidos para el controlador PID paralelo y las especificaciones esperadas.




Figura 9.3: Pantalla de *PID Tuner* con los parámetros del controlador y especificaciones esperadas.

9.4. Cálculo de los parámetros para el circuito del PID analógico

Tomando como punto de partida las expresiones de diseño del PID analógico paralelo utilizadas en la etapa de anterior, se calcularon los valores de los componentes de la siguiente forma.

Primero se calcularon las constantes de tiempo asociadas a las acciones integral y derivativa:

$$T_i = \frac{K_p}{K_i} = \frac{4.8781}{21.7534} = 0.224, \quad T_d = \frac{K_d}{K_p} = \frac{0.273}{4.8781} = 0.056. \quad (9.5)$$

En la implementación analógica, estas constantes se realizan mediante redes RC . Se definieron capacitores de valor fijo $C_i = C_d = 10 \mu\text{F}$ en las etapas integral y derivativa, por lo que las resistencias asociadas se obtienen de

$$R_i = \frac{T_i}{C_i} = \frac{0.224}{10 \times 10^{-6}} = 22.4 \text{ k}\Omega, \quad R_d = \frac{T_d}{C_d} = \frac{0.056}{10 \times 10^{-6}} = 5.6 \text{ k}\Omega. \quad (9.6)$$

Para la etapa proporcional, se sabe que esta posee una ganancia de 4.8781. Entonces si se define un valor de $R_3 = 1 \text{ k}\Omega$, el valor de R_4 debe ser:

$$R_4 = 4.8781 \cdot 1 \times 10^3 = 4.8781 \text{ k}\Omega \quad (9.7)$$

9.5. Implementación del circuito completo

Una vez calculados los nuevos valores de los componentes, se armó el controlador PID analógico en protoboard, donde las estos valores de resistencias se obtuvieron mediante trimmers. En donde, las etapas fueron conectadas en cascada: laproporcional, integral y derivativa, y sumando sus salidas mediante un sumador operacional unitario. A la entrada del controlador se conectó la salida del restador, donde se calcula la señal de error como diferencia entre la referencia y la salida realimentada de la planta. Finalmente, la salida del PID se conectó a la entrada del filtro Sallen–Key, cerrando así el lazo de control en hardware.

9.6. Resultados experimentales

Con el sistema completo armado, se realizaron tres tipos de pruebas experimentales, registrando siempre la referencia en color amarillo y la salida de la planta controlada en color azul:

1. Cambios manuales en la referencia, donde se variaron abruptamente los niveles de la señal de entrada para observar la capacidad del sistema de seguir diferentes valores deseados.
2. Entrada de referencia de tipo cuadrada, generada con el generador de funciones, para estudiar la respuesta temporal frente a escalones repetitivos.
3. Pruebas con perturbación aplicada en color magenta, inyectando una señal adicional en la planta para observar la respuesta del sistema ante este tipo de señal.

Las formas de onda asociadas a estos escenarios se muestran en las Figuras 9.4, 9.5 y 9.6, respectivamente.



Figura 9.4: Respuesta del sistema ante cambios manuales en la referencia.




Figura 9.5: Respuesta del sistema en lazo cerrado ante una referencia cuadrada.




Figura 9.6: Respuesta del sistema ante la aplicación de una perturbación.

9.7. Parámetros de desempeño y caracterización dinámica

Con el circuito implementado se procedió a caracterizar experimentalmente el sobrepaso máximo M_p , el tiempo muerto L y el tiempo de asentamiento al 2% $t_{a\%2}$ del sistema en lazo cerrado. Para ello se utilizó la respuesta a un cambio de referencia de tipo escalón y se colocaron cursores en el osciloscopio para medir directamente estos parámetros sobre la señal de salida. La Figura 9.7 muestra el uso de los cursores para determinar el valor de $M_p\%$ y la Figura 9.8 ilustra la medición del tiempo muerto a partir del instante en que se aplica el escalón de referencia.




Figura 9.7: Medición del sobrepaso máximo $M_p\%$ mediante cursores sobre la respuesta temporal.




Figura 9.8: Medición del tiempo muerto a partir de la respuesta al escalón de referencia.

Finalmente, el tiempo de asentamiento $t_{a\%2}$ se determinó experimentalmente utilizando la respuesta del sistema ante la referencia cuadrada de la Figura 9.5, identificando el instante a partir del cual la salida permanece dentro de una banda de tolerancia alrededor del valor final.

Tras analizar las especificaciones de cada etapa se tiene que experimentalmente se cumplió:

$$M_p\% = 10.25\%, \quad L = 105\text{ms}, \quad t_{a\%2} = 310\text{ms} \quad (9.8)$$

10. Discusión de resultados

En esta sección se muestran los resultados experimentales obtenidos permiten evaluar el desempeño del controlador PID implementado en hardware y contrastarlo con las predicciones

obtenidas a partir del modelo identificado. En primer lugar, la respuesta de la planta controlada mostró un comportamiento estable y adecuado ante los distintos escenarios de prueba. En el caso de los cambios manuales en la referencia, el sistema logró seguir transiciones abruptas sin oscilaciones significativas, lo cual evidencia una acción proporcional dominante capaz de corregir el error de forma inmediata. Por otra parte, cuando la referencia fue una señal cuadrada, la salida mantuvo un seguimiento estable con un retardo evidente durante los flancos, lo cual se asocia al límite dinámico natural de la planta y al *slew rate* del circuito.

La prueba con perturbaciones también mostró un comportamiento coherente con un sistema bien compensado: al incluir una señal adicional en el sumador, la salida presentó pequeñas oscilaciones transitorias, pero rápidamente retornó al régimen estacionario. Esto confirma que el margen de robustez del diseño es suficiente para rechazar perturbaciones sin perder estabilidad.

En términos de los parámetros temporales, a partir de las mediciones experimentales reportadas en la sección anterior se obtuvieron los valores de $M_p\%$, L y $t_{a2}\%$ experimentales. En la figura 9.3 correspondiente al *PID Tuner* del modelo identificado se observa que, de acuerdo con la estimación realizada, se esperaba un $M_p\% = 7.003\%$, $L = 0.0212$ s y $t_{a2}\% = 0.39$ s. Las diferencias entre estas predicciones y los valores experimentales se justifican por diversas fuentes de discrepancias inherentes al montaje físico: tolerancias de los componentes, variación efectiva de los capacitores, limitaciones del amplificador operacional y el algoritmo de estimación propio de *Matlab*, por que en el circuito real se presentan dinámicas adicionales que no están en el algoritmo, generando así este *slew rate* notorio

A pesar de estas diferencias, el desempeño experimental se mantiene dentro de los rangos considerados adecuados para un sistema de segundo orden compensado mediante control PID. En un sistema bien diseñado suele presentar un sobrepaso menor al 15 % para tareas de regulación general, criterio que en este caso se cumple, dado que el valor experimental de 10.25 % se mantiene por debajo del umbral típico [6] [7].

Del mismo modo, la relación entre tiempo de asentamiento y velocidad de respuesta observada en la práctica concuerda con las expectativas teóricas descritas en [8], donde se señala que en lazo cerrado se debe lograr una rápida convergencia al valor deseado sin sacrificar estabilidad ni aumentar excesivamente el sobrepaso.

Además es importante notar que no se tuvo que mover los valores de K_p , K_i y K_d a la hora de aplicarse experimentalmente el controlador. En general siempre hay que hacer ajustes pero en este caso el dejar los valores como estaban daba los mejores resultados posibles. Esto puede deberse a debido que se utilizó un sistema que toma datos reales y con esto realiza el modelo de la planta. De esta forma se tuvo un modelo tan cercano la realidad que hasta toma en cuenta perturbaciones o cambios que en la teoría no deberían de pasar.

Por otra parte, al observar la señal de nota que esta posee un error permanente ligero en todo momento. En las figuras del osciloscopio se puede notar como aunque las dos líneas estén muy cerca, nunca una está encima de la otra. Esto se puede deber a diferencia entre los valores reales y teóricos, y además a offset y problemas introducidos por los Opamps ya que estos componentes tienen hasta un cierto grado de precisión. Esto por esto que además se tiene un tiempo muerto más grande debido a que hay que sumarle el tiempo de reacción de cada Opamp.

11. Conclusiones

En general se consiguió de manera satisfactoria diseñar e implementar un PID analógico para un filtro Sallen key. Donde mediante el modelado de la planta usando la extracción de pares ordenados del osciloscopio y el uso de *Matlab* se logró caracterizar un modelo de planta a controlar. Donde a su vez se logró diseñar un controlador PID usando *Matlab* con esta planta encontrada. Posteriormente a la hora de implementar este controlador de forma analógica se encontró que este no necesitaba ser ajustado. Esto indica que el modelo de la planta corresponde

a uno muy cerca de la realidad confirmando que se tiene un buen modelo de la planta real. Además se observó que aunque se tengan interferencias, como la señal parásita que se le sumó, la planta logra estabilizarse y seguir igual la referencia planteada. Por otra parte, se notó que el sistema responde más lento y tiene un pequeño error permanente, esto se debe a que los circuitos integrados del controlador tienen un cierto tiempo muerto que no se toma en cuenta en el diseño del controlador. Además que los valores de los componentes no son exactamente iguales que los teóricos que también afecta cómo reacciona el circuito. En general el circuito cumple con un sobre paso, tiempo muerto y tiempo de asentamiento que se consideran adecuados para lo que se planteó en el diseño por lo que se considera como una implementación exitosa.

12. Anexos

Anexo A: Datasheet del transistor LF353.



LF353

SLOS012C – MARCH 1987 – REVISED MARCH 2016

www.ti.com

6 Specifications

6.1 Absolute Maximum Ratings

over operating free-air temperature range (unless otherwise noted)⁽¹⁾

		MIN	MAX	UNIT
V _{CC+}	Supply voltage		18	V
V _{CC-}	Supply voltage		-18	V
V _{ID}	Differential input voltage		±30	V
V _I	Input voltage ⁽²⁾		±15	V
	Duration of output short circuit		Unlimited	s
	Continuous total power dissipation		500	mW
	Lead temperature 1.6 mm (1/16 inch) from case for 10 s		260	°C
T _J	Junction temperature		150	°C
T _{stg}	Storage temperature	-65	150	°C

- (1) Stresses beyond those listed under *Absolute Maximum Ratings* may cause permanent damage to the device. These are stress ratings only, which do not imply functional operation of the device at these or any other conditions beyond those indicated under *Recommended Operating Conditions*. Exposure to absolute-maximum-rated conditions for extended periods may affect device reliability.
- (2) Unless otherwise specified, the absolute maximum negative input voltage is equal to the negative power supply voltage.

6.2 ESD Ratings

		VALUE	UNIT
V _(ESD)	Electrostatic discharge	Human-body model (HBM), per ANSI/ESDA/JEDEC JS-001 ⁽¹⁾	±2000
		Charged-device model (CDM), per JEDEC specification JESD22-C101 ⁽²⁾	±1000

- (1) JEDEC document JEP155 states that 500-V HBM allows safe manufacturing with a standard ESD control process.
- (2) JEDEC document JEP157 states that 250-V CDM allows safe manufacturing with a standard ESD control process.

6.3 Recommended Operating Conditions

over operating free-air temperature range (unless otherwise noted)

		MIN	MAX	UNIT
V _{CC+}	Supply voltage	3.5	18	V
V _{CC-}	Supply voltage	-3.5	-18	V
V _{CM}	Common-mode voltage	V _{CC-} + 4	V _{CC+} - 4	V
T _A	Operating temperature	0	70	°C

6.4 Thermal Information

THERMAL METRIC ⁽¹⁾		LF353		UNIT
		D (SOIC)	P (PDIP)	
		8 PINS	8 PINS	
R _{θJA}	Junction-to-ambient thermal resistance	106.6	55.1	°C/W
R _{θJC(top)}	Junction-to-case (top) thermal resistance	51.5	45	°C/W
R _{θJB}	Junction-to-board thermal resistance	46.5	32.2	°C/W
ψ _{JT}	Junction-to-top characterization parameter	9.8	22.6	°C/W
ψ _{JB}	Junction-to-board characterization parameter	46.1	32.2	°C/W

- (1) For more information about traditional and new thermal metrics, see the *Semiconductor and IC Package Thermal Metrics* application report, [SPRA953](#).

6.5 Electrical Characteristics

 $T_A = 0^\circ\text{C}$ to 70°C , $V_{CC\pm} = \pm 15\text{ V}$ (unless otherwise noted)

PARAMETER	TEST CONDITIONS	MIN	TYP	MAX	UNIT
V_{IO} Input offset voltage	$V_{IC} = 0$, $R_S = 10\text{ k}\Omega$				
	$T_A = 25^\circ\text{C}$		5	10	
	Full range ⁽¹⁾			13	mV
α_{VIO} Average temperature coefficient of inputs offset voltage	$V_{IC} = 0$, $R_S = 10\text{ k}\Omega$		10		$\mu\text{V}/^\circ\text{C}$
I_{IO} Input offset current ⁽²⁾	$V_{IC} = 0$				
	$T_A = 25^\circ\text{C}$		25	100	pA
	$T_A = 70^\circ\text{C}$			4	nA
I_{IB} Input bias current ⁽²⁾	$V_{IC} = 0$				
	$T_A = 25^\circ\text{C}$		50	200	pA
	$T_A = 70^\circ\text{C}$			8	nA
V_{ICR} Common-mode input voltage range	Lower limit of range	-11	-12		
	Upper limit of range	11	15		V
V_{OM} Maximum peak output voltage swing	$R_L = 10\text{ k}\Omega$	± 12	± 13.5		V
A_{VD} Large-signal differential voltage	$V_O = \pm 10\text{ V}$, $R_L = 2\text{ k}\Omega$				
	$T_A = 25^\circ\text{C}$	25	100		
	Full range ⁽¹⁾	15			V/mV
r_i Input resistance	$T_J = 25^\circ\text{C}$		10^{12}		Ω
CMRR Common-mode rejection ratio	$R_S \leq 10\text{ k}\Omega$	70	100		dB
k_{SVR} Supply-voltage rejection ratio	See ⁽³⁾	70	100		dB
I_{CC} Supply current			3.6	6.5	mA

(1) Full range is 0°C to 70°C

(2) Input bias currents of a FET-input operational amplifier are normal junction reverse currents, which are temperature sensitive. Pulse techniques must be used that will maintain the junction temperatures as close to the ambient temperature as possible.

(3) Supply-voltage rejection ratio is measured for both supply magnitudes increasing or decreasing simultaneously.

6.6 Switching Characteristics

 $V_{CC\pm} = \pm 15\text{ V}$, $T_A = 25^\circ\text{C}$, over operating free-air temperature range (unless otherwise noted)

PARAMETER	TEST CONDITIONS	MIN	TYP	MAX	UNIT
V_{O1}/V_{O2} Crosstalk attenuation	$f = 1\text{ kHz}$		120		dB
SR Slew rate		8	13		V/ μs
B1 Unity-gain bandwidth			3		MHz
V_n Equivalent input noise voltage	$f = 1\text{ kHz}$, $R_S = 20\text{ }\Omega$		18		$\text{nV}/\sqrt{\text{Hz}}$
I_n Equivalent input noise current	$f = 1\text{ kHz}$		0.01		$\text{pA}/\sqrt{\text{Hz}}$

Referencias

- [1] Wilaeba Electrónica, “Filtro pasa bajos activo de 2^o orden sellen-key,” Septiembre 2018. Consultado el 15 de octubre de 2025.
- [2] National Instruments, “Explicación sobre el controlador pid y la teoría,” 2025. Consultado el 15 de octubre de 2025.
- [3] V. Mazzone, “Controladores pid.” Documento PDF, 2002. Control Automático 1, Universidad Nacional de Quilmes.
- [4] Acsystème, “Serial or parallel pid, which structure to pick?,” 2021. Consultado el 15 de octubre de 2025.
- [5] W. E. Electrónica, “Filtro pasa bajos activo de 2do orden sellen-key,” 2017. Acceso: 20 de agosto de 2026.
- [6] N. S. Nise, *Control Systems Engineering*. Wiley, 8 ed., 2019.
- [7] K. Ogata, *Modern Control Engineering*. Prentice Hall, 5 ed., 2010.
- [8] R. C. Dorf and R. H. Bishop, *Modern Control Systems*. Pearson, 13 ed., 2017.