Computer Organization Lab 5

0616014 楊政道 0616225 張承遠

1. Memory Stall Cycles

Operation	abbreviation	Delay(cycle)
Send the address	t_{sa}	1
Access single cache content	t_{asc}	2
Access L1 cache content	t_{a1c}	1
Access L2 cache content	t _{a2c}	10
Access memory content	t _{am}	100
Send a word of data	$t_{\rm sw}$	1

1.1 One-word-wide memory organization

$$\begin{array}{ll} t_{\text{hit penalty}} &= t_{\text{sa}} + t_{\text{asc}} + t_{\text{sw}} = 4_{\text{cycles}} \\ t_{\text{miss penalty}} &= t_{\text{sa}} + 8 * (t_{\text{sa}} + t_{\text{am}} + t_{\text{sw}} + t_{\text{asc}}) + t_{\text{asc}} + t_{\text{sw}} = 836_{\text{cycles}} \end{array}$$

1.2 Wider memory organization

$$\begin{split} t_{\text{hit penalty}} &= t_{\text{sa}} + t_{\text{asc}} + t_{\text{sw}} = 4_{\text{cycles}} \\ t_{\text{miss penalty}} &= t_{\text{sa}} + 8 * (t_{\text{sa}} + t_{\text{am}} + t_{\text{sw}} + t_{\text{asc}}) / 8 + t_{\text{asc}} + t_{\text{sw}} = 108_{\text{cycles}} \end{split}$$

bandwidth = 8表示一次可以搬移8 words, 多一個 / 8。

1.3 Two-level memory organization

$$\begin{split} t_{\text{hit penalty}} &= t_{\text{sa}} + t_{\text{a1c}} + t_{\text{sw}} = 3_{\text{cycles}} \\ t_{\text{L1 cache miss penalty}} &= t_{\text{sa}} + 4 * (t_{\text{sa}} + t_{\text{a2c}} + t_{\text{sw}} + t_{\text{a1c}}) + t_{\text{asc}} + t_{\text{sw}} = 55_{\text{cycles}} \\ t_{\text{L2 cache miss penalty}} &= t_{\text{sa}} + 4 * (t_{\text{sa}} + t_{\text{a2c}} + t_{\text{sw}} + t_{\text{a1c}}) + 32 * (t_{\text{sa}} + t_{\text{am}} + t_{\text{sw}} + t_{\text{a2c}}) + t_{\text{asc}} + t_{\text{sw}} = 3639_{\text{cycles}} \end{split}$$

2. Compare and Discuss

經過觀察三種不同cache model,可以發現第二種cache model總是比第一種cache有較好的 performance,因為第二種cache與第一種cache的差別在於當發生cache miss時,第二種cache model可以一次傳輸8個word的data 從Memory到Cache,相較於一次只能傳輸1個word data的第一種cache model,performance當然比較好。

而由於讀取memory中資料的penalty過大,在第三種model中在memory跟cache之間再加入一個cache以避免發生memory讀值,但經由這四個測資並沒有明顯的感受到和前兩個的差異,甚至有些還造成更大的penalty,推測的原因應該是第三種model要在測資規模大的時候才能夠顯著的展現出他的優勢,因為相較於前面兩個model,對於compulsory miss事件需要做的事情比較多(除了從memory讀值和更新L1 cache外,還需要更新L2 cache),因此在測資規模不大的情況之下,很難展現出第三種model的優勢。