


Universidade de Brasília

Departamento de Ciência da Computação

Aula 15 Implementação RISC-V Multiciclo – Unidade de Controle



Caminho de Dados Multiciclo





Etapa	Tipo-R	Acesso à Memória	Desvios Condicionais	Desvios Incondicionais					
Busca da Instrução	IR<=Mem[PC] PCback<=PC PC<=PC+4								
Decodificação, Leitura dos registradores		A<=Reg[IR[19:15]] B<=Reg[IR[24:20]] SaidaULA<=PCBack+imm							
Execução, cálculo do endereço	SaidaULA<=A op B	SaidaULA<=A+imm	Se (A==B) PC<=SaidaULA	Reg[IR[11:7]]<=PC+4 PC<=SaidaULA					
Acesso à memória, conclusão tipo-R	Reg[IR[11:7]]<=SaidaULA	Load: MDR<=Mem[SaidaULA] Store: Mem[SaidaULA]<=B							
Conclusão lw		Load: Reg[IR[11:7]]<=MDR							



- Controle feito em uma série de etapas
- Técnicas de Implementação:
 - Máquinas de Estado Finito
 - ☐ Microprogramação


Representação Inicial	Diagrama de estados finitos	Microprograma
Controle de Sequenciação	Função de próximo estado explícita	Contador de programa + ROM
Representação Lógica	Equações Lógicas	Tabelas Verdade
Técnica de Implementação	PLA	ROM




Máquina de Estados Finitos - MEF


- Diagrama de Estados
- Cada nó do diagrama representa um estado
- A transição entre estados é indicada por arcos
- As condições de disparo de uma transição são associadas aos arcos
- Cada estado corresponde a um ciclo de relógio

State Transition Diagram





MOORE Machine: Outputs on States



MEALY Machine: Outputs on Transitions





MEF do Controle do RISC-V Multiciclo


Análise do controle para toda a ISA implementada

5 etapas:


- Busca da Instrução
- 2) Decodificação
- 3) Execução
- Acesso à Memória e Conclusão Tipo-R
- 5) Conclusão LW








Etapa	Tipo-R	Acesso à Memória	esso à Memória Desvios Condicionais				
Busca da Instrução	IR<=Mem[PC] PCback<=PC PC<=PC+4						
Decodificação, Leitura dos registradores		A<=Reg[IR[B<=Reg[IR[SaidaULA<=PC	24:20]]				
Execução, cálculo do endereço	SaidaULA<=A <i>op</i> B	SaidaULA<=A+imm	Se (A==B) PC<=SaidaULA	Reg[IR[11:7]]<=PC+4 PC<=SaidaULA			
Acesso à memória, conclusão tipo-R	Reg[IR[11:7]]<=SaidaULA Load: MDR<=Mem[SaidaULA] Store: Mem[SaidaULA]<=B						
Conclusão lw		Load: Reg[IR[11:7]]<=MDR					






- Conjunto de estados
- Função de próximo estado: Determinada pelo estado atual e entrada
- Saída: Determinada pelo estado atual (Moore) e possivelmente pela entrada (Mealy)






Controle do RISC-V com MEF

- estrutura da máquina de estados:
 - lógica de saída
 - □ lógica de transição
 - □ registrador de estado
 - entradas externas (código da instrução)








Controle com MEF

- Implementação com ROM (Look Up Table)
 - Simples!
- Tamanho da memória
 - 11 bits endereço:2048 posições de memória
 - □ 21 bits de dados

Logo ROM de 42kibits

Quantas posições de memória são realmente utilizadas?

Porém, ineficiente





EscrevePC: Acionado nos estados 0 ou 9

S3	S2	S1	S0
0	0	0	0
1	0	0	1

EscrevePC =
$$\overline{s_3}$$
. $\overline{s_2}$. $\overline{s_1}$. $\overline{s_0}$ + s_3 . $\overline{s_2}$. $\overline{s_1}$. s_0


■ NS₀: Acionado nos estados 0, 2, 6 ou 1(caso opcode=jal)

Op6	Op5	Op4	Op3	Op2	Op1	Op0	S3	S2	S1	S0
X	X	X	X	X	X	X	0	0	0	0
X	X	X	X	X	X	X	0	0	1	0
X	X	Х	X	X	Х	Х	0	1	1	0
1	1	0	1	1	1	1	0	0	0	1

$$NS_{0} = \overline{s_{3}}.\overline{s_{2}}.\overline{s_{1}}.\overline{s_{0}} + \overline{s_{3}}.\overline{s_{2}}.s_{1}\overline{s_{0}} + \overline{s_{3}}.s_{2}.s_{1}\overline{s_{0}} + Op_{6}.Op_{5}.\overline{Op_{4}}.Op_{3}.Op_{2}.Op_{1}.Op_{0}.\overline{s_{3}}.\overline{s_{2}}.\overline{s_{1}}.s_{0}$$

Controle com MEF

Implementação com PLA (Programmable Logic Array)



Mais eficiente:


Pode compartilhar termos de produtos

- Apenas entradas que possuem saídas ativas
- □ Pode considerar *don't cares*

Tamanho=(Entradas×N.Prod.)+(Saidas×N.Prod)

Tamanho: (11×17)+(21×17)=544 células

Obs.: Precisa refazer a colocação das bolinhas!!!





Microprogramação

Problemas da MEF:

- O projeto da parte de controle através de diagramas de transição de estados pode rapidamente se tornar inviável se o número de estados for muito grande
- MEF's de processadores complexos (x86 e x64) podem ter milhares de estados

Uma alternativa para projeto é seguir um processo semelhante à programação




Microprogramação

- Uma microinstrução é definida pelos valores dos sinais de controle que atuam na unidade operativa durante um estado da MEF (ESTADO)
- A execução de uma instrução do processador pode então ser realizada através de uma sequência de microinstruções (TRANSIÇÕES)
- O conjunto de microinstruções que implementa o controle de um processador é chamado de microprograma (DIAGRAMA DE ESTADOS)



Estrutura do Sequenciador

Unidade de Controle





Microprograma


- O sequenciamento das microinstruções é realizado de forma similar a de um programa normal
 - microinstruções são usualmente executadas em sequência → correspondem aos caminhos no diagrama de estados.
 - em alguns casos, a sequência a ser seguida depende de informações externas (código da instrução, flags, exceções, interrupções). Nestes casos, são necessários mecanismos de desvio.



ROM de despacho 1								
Opcode	Opcode Instrução							
0110011	Tipo-R	0110						
1101111	jal	1001						
1100011	beq	1000						
0000011	lw	0010						
0100011	SW	0010						


ROM de despacho 2								
Opcode	Instrução	Saída						
0000011	lw	0011						
0100011	SW	0101						

Número do Estado	Ação	CtrlEnd
0	Incrementa	3
1	ROM de despacho 1	1
2	ROM de despacho 2	2
3	Incrementa	3
4	Volta ao início	0
5	Volta ao início	0
6	Incrementa	3
7	Volta ao início	0
8	Volta ao início	0
9	Volta ao início	0





Unidade de Controle






- A microinstrução é dividida em campos que atuam sobre conjuntos de elementos da unidade operativa
- Os campos são escolhidos de acordo com sua finalidade.
 O controle da ULA, por exemplo, é associado a um campo
- O microprograma é usualmente implementado em ROM, PLA, EEPROM,
 FLASH, etc., onde cada microinstrução tem seu próprio endereço




Função dos campos das Microinstruções

Nome do Campo	Função do Campo				
Ctrl da ULA	Especifica a operação da ULA no ciclo de <i>clock</i> . Resultado é sempre escrito no registrador SaidaULA				
Origem A	Especifica o primeiro operando da ULA				
Origem B	Especifica o segundo operando da ULA				
Ctrl do Banco Regs	Especifica leitura ou escrita no Banco de Registradores, e a origem do valor de escrita				
Ctrl da Memória	Especifica leitura ou escrita na Memória.				
Ctrl do PC	Especifica a origem do PC				
Sequenciação	Especifica com atingir a próxima microinstrução				



Etapa	Tipo-R	Acesso à Memória	Desvios Condicionais	Desvios Incondicionais				
Busca da Instrução		IR<=Mem[PC] PCback<=PC PC<=PC+4						
Decodificação, Leitura dos registradores		A<=Reg[IR[B<=Reg[IR[SaidaULA<=PC	24:20]]					
Execução, cálculo do endereço	SaidaULA<=A <i>op</i> B	SaidaULA<=A+imm	Se (A==B) PC<=SaidaULA	Reg[IR[11:7]]<=PC+4 PC<=SaidaULA				
Acesso à memória, conclusão tipo-R	Reg[IR[11:7]]<=SaidaULA	Load: MDR<=Mem[SaidaULA] Store: Mem[SaidaULA]<=B						
Conclusão lw		Load: Reg[IR[11:7]]<=MDR						





	ALU Ctrl		ALU		ORIG A												P(Ct			Se	q
	OpALU 1	OPALU 0	OrigA 1	OrigA 0	OrigB 1	OrigB 0	Escrev Reg	Mem2 Reg 1	Mem2 Reg 0	EscIR	louD	Le Mem	Esc Mem	Escrev PCB	Orig PC	Esc PC condic	Escrev PC	CtrlEnd 1	CtrlEnd 0		

MicroISA

Nome do Campo

Valor

Sinais Ativos

		Add	ALUOp=00	ULA faz uma soma	de
	Ctrl ULA	Sub	ALUOp=01	ULA faz uma subtração	
		Funct	ALUOp=10	O campo funct define a operação	
		PC	OrigAULA=10	Primeiro operando é o registrador PC	
	OrigA	Α	OrigAULA=01	Primeiro operando vem do Banco de Registradores	
		PCBack	OrigAULA=00	Primeiro operando é o registrador PCBack	
		В	OrigBULA=00	Segundo operando vem do Banco de Registradores	
	OrigB	4	OrigBULA=01	Segundo operando é o valor 4	
	Oligb	Imm	OrigBULA=10	Segundo operando vem da unidade Geração de Imediato	
		Read		Le os dois registradores definidos nos campos rs1 e rs2	
		WriteULA	Mem2Reg=00 EscreveReg=1	Escreve em rd o valor calculado pela ULA	
	Ctrl BR	WritePC4	Mem2Reg=01 EscreteReg=1	Escreve em rd o valor de PC+4	
		WriteMem	Mem2Reg=10 EscreveReg=1	Escreve em rd o valor lido da Memória	
		ReadInstr	IouD=0 LeMem=1 EscreveIR=1	Lê uma instrução da memória	
	Ctrl Mem	ReadData	IouD=1 LeMem=1	Lê um dado da memória	
		WriteData	IouD=1 EscreveMem	Escreve um dado na memória	
		PC+4	OrigPC=0 EscrevePC=1 EscrevePCB=1	Escreve PC+4 no PC e salva PC em PCback	
	Ctrl PC	BranchAddress	OrigPC=1 EscrevePCCond=1	Desvio condicional	
		JumpAddress	OrigPC=1 EscrevePC=1	Desvio incondicional	
		Incr	CtrlEnd=11	Incrementa o estado atual	
	Sog	Fetch	CtrEnd=00	Volta ao início	
	Seq	Disp1	CtrlEnd=01	Usa a ROM de despacho1	
		Disp2	CtrlEnd=10	Usa a ROM de despacho 2	

Comentário



Endereço	Label	Ctrl ULA	OrigA	OrigB	Ctrl BR	Mem	Ctrl PC	Seq	microcódigo
0x00	Fetch:	Add	PC	4		ReadInstr	PC+4	Incr	0010010001010100111
0x01		Add	PCBack	lmm	Read			Disp1	
0x02	Mem1:	Add	Α	lmm				Disp2	
0x03	Lw2:					ReadData		Incr	
0x04					WriteMem			Fetch	
0x05	Sw2:					WriteData		Fetch	
0x06	R-Type1:	Funct	А	В				Incr	
0x07					WriteALU			Fetch	
0x08	Beq1:	Sub	А	В			BranchAddress	Fetch	
0x09	Jal1:				WritePC4		JumpAddress	Fetch	

ROM de despacho 1					
Endereço	Conteúdo				
0110011	0110				
1101111	1001				
1100011	1000				
0000011	0010				
0100011	0010				

ROM de despacho 2					
Endereço	Conteúdo				
0000011	0011				
0100011	0101				

Obs.: O microcódigo depende da posição dos sinais nos campos!



Exercício

- Considerando o workload do compilador gcc, qual a CPI média do RISC-V multiciclo implementado?
 - Load: 22% (5 ciclos)
 - Store: 11% (4 ciclos)
 - Operações logico-aritméticas: 49% (4 ciclos)
 - Desvios Condicionais: 16% (3 ciclos)
 - Desvios Incondicionais: 2% (3 ciclos)

$$CPI = 0.22 \times 5 + 0.11 \times 4 + 0.49 \times 4 + 0.16 \times 3 + 0.02 \times 3 = 4.04$$