
Jméno: Martin Bublavý

Login: xbubla02

Architektura navrženého obvodu (na úrovni RTL)

Schéma obvodu:



Obrázek 1: RTL schéma

Popis funkce:

Akonáhle je CNT_EN a REC_EN aktívne, začína counter CNT počítať. Ak je CNT rovný/väčší 16 ("10000") tak začína čítať counter CNT_2. Podľa hodnoty CNT_2 sa určuje, do ktorého bitu vektora DOUT sa zapisuje hodnota DIN. Hodnota sa do DOUT zapisuje vždy keď má counter CNT hodnotu 16, následne sa resetuje.

Návrh automatu (Finite State Machine)


Schéma automatu:

Legenda:

- Stavy automatu: EXPECTING_START_BIT; EXPECTING_FIRST_BIT; RECEIVING_DATA;

EXPECTING_STOP_BIT; TRANSFER_SUCESS

- Vstupné signály: CNT; CNT_2; D_IN




Obrázek 2: Schéma automatu

Popis funkce:

- UART_FSM má 5 stavov (EXPECTING_START_BIT; EXPECTING_FIRST_BIT; RECEIVING_DATA; EXPECTING_STOP_BIT; TRANSFER_SUCESS), pri začiatku procesu sa nachádza v stave EXPECTING_START-BIT a čaká sa na 'start_bit' (log. '0'). Akonáhle sa zaznamená, prechádza sa do stavu EXPECTING_FIRST_BIT a counter CNT začína počítať. Po 24 hodinových signáloch sa zapíše nultý bit dátového slova do nultého bitu DOUT a prechádza sa do stavu RECEIVING_DATA. Následne sa tento dej opakuje ďalších 7 krát no už len po každých šestnástich hodinových signáloch. O počte zapísaných bitov udržuje prehľad 2. counter CNT_2. Akonáhle sa zapíše 7. bit prechádza sa do stavu EXPECTING_STOP_BIT, opäť sa čaká 16 hodinových signálov a potom sa kontroluje či je na vstupe log. '1' (stop bit) a prechádza sa do stavu TRANSFER_SUCESS, v ktorom sa nastáví DOUT_VLD na log '1'. Následne sa opäť prechádza do stavu EXPECTING_START_BIT, DOUT_VLD sa nastavi na log. '0' a celý dej sa opakuje.

Simulácia 1. bytu:

-



Obrázek 3: Simulácia prijatia 1. bytu