

半导体


2026 年 03 月 20 日

以台积电发展史为镜，看本土晶圆代工行业的战略机遇

——行业深度报告

投资评级：看好（维持）

行业走势图



数据来源：聚源

相关研究报告

《先进封装龙头积极抢滩布局，产业进入“扩产+提价”新阶段——行业点评报告》-2026.1.18

《AI 算力自主可控的全景蓝图与投资机遇——行业投资策略》-2026.1.8

《供应链安全事件催化，半导体材料/设备自主可控有望提速——行业点评报告》-2026.1.8

陈蓉芳（分析师）

chenrongfang@kysec.cn

证书编号：S0790524120002

陈瑜熙（分析师）

chenyuxi@kysec.cn

证书编号：S0790525020003

向俊儒（联系人）

xiangjunru@kysec.cn

证书编号：S0790125070018

● 核心观点：本土 Fab 龙头有望复刻海外龙头成长路径，利润释放期将近

晶圆代工赛道兼具高资本与生态壁垒，台积电的成功印证了生态-技术-产能-订单的飞轮法则，本土 Fab 已经在生态、技术及产能有所铺垫，当前赢来多重催化：短期受下游补库与涨价驱动盈利修复；中长期受国产替代与存储工艺创新打开广阔空间。随着前期高额资本开支步入达峰回落期，规模效应渐显，本土代工龙头有望顺应“China for China”趋势复刻海外标杆路径，全面步入利润释放期。

● 海外视角：代工模式、OIP 和 GigaFab 的布局推动台积电的成功

我们商业模式、技术创新及产能扩张三大维度复盘台积电的发展史。我们认为，公司开创性的纯代工模式与 OIP 开放创新平台构筑了深厚的生态壁垒，叠加 GigaFab 带来的极致规模效应，使得台积电在各类前沿新技术的落地上具备了极高的胜率。凭借技术端的高效转化与产能端的前瞻性布局，台积电得以深度绑定全球头部客户；而核心大客户的确定性订单，又反过来为公司提前投入大量资本开支提供了强有力的底层支撑，形成生态-技术-产能-订单的正向飞轮，驱动台积电在每一代先进制程的迭代中始终保持绝对的领跑地位。

● 行业视角：Foundry 资本与生态壁垒较高，地缘冲突催生本土 Fab 龙头

半导体晶圆代工是兼具极高资本与生态壁垒的周期成长型赛道。当前，国际大厂的演进路径已走向分化：在先进逻辑领域，台积电凭借海量订单反哺巨额研发与资本开支的飞轮效应稳居绝对龙头，三星与 Intel 则加速追赶；而在成熟制程领域，核心竞争力正加速向特色工艺平台转移，其对定制化服务要求极高，具备生命周期长、客户粘性强的显著特征。

同时，地缘政治博弈、AI 需求增长与区域补贴政策正形成强力共振，驱动全球晶圆制造格局加速重构并转向割裂。在产能本土化的历史浪潮下，本土 Fab 厂商有望依托国内广阔的市场腹地与政策红利，复刻台积电的成长路径。

● 本土视角：涨价、先进逻辑国产替代与存储逻辑晶圆代工带动本土 Fab 需求

短期来看，受下游汽车与工控市场补库带动、原材料成本传导，叠加台积电逐步收缩成熟制程代工，晶圆代工行业迎来全面涨价，本土 Fab 厂盈利能力有望显著修复。中长期看，先进逻辑芯片的国产替代与存储 CBA 架构的加速渗透，将催生海量晶圆产能需求。本土 Fab 厂商前期凭借高额资本开支抢占国产替代先机，随着未来资本投入逐步达峰回落，折旧压力将被稳步增长的收入规模逐渐摊薄，行业利润弹性有望步入释放期。

受益标的：（1）Fab：中芯国际、华虹半导体、晶合集成、燕东微、华润微等。

（2）半导体设备：北方华创、中微公司、拓荆科技、中科飞测、精测电子、华海清科、芯源微、微导纳米、长川科技、华峰测控等。

风险提示：地缘政治风险、成熟制程短期产能过剩、宏观经济复苏不及预期、国产替代与技术突破进度不及预期、存储涨价挤压终端需求

目 录

1、海外视角：从台积电看代工行业发展史.....	5
1.1、商业模式：创新开启代工模式，打造大同盟生态系统.....	6
1.1.1、纯代工模式的飞轮为台积电构建了极强的资本和技术护城河.....	6
1.1.2、创建开放技术平台，打造半导体产业的大同盟生态系统.....	7
1.2、技术创新：后段互连、前段制造及后道封装同步发力.....	9
1.2.1、PC 互联网时代：铜互连+Low K 与浸没式光刻工艺助力台积电建立优势.....	10
1.2.2、移动互联网时代，Gate Last HKMG、InFo 助力台积电与苹果建立合作.....	13
1.2.3、AI 时代：EUV 技术、先进封装助力台积电战胜英特尔.....	16
1.2.4、当前的技术重点：GAA、背板供电与新型互连材料.....	19
1.3、产能扩张：构建全球化、集群化的“Giga-foundry”生产体系.....	22
1.3.1、PC 互联网时代：台积电代工模式创立之初为满足需求激进扩充产能.....	22
1.3.2、移动互联网时代押宝 28nm 节点，绑定大客户，推动制程竞争，布局 GigaFab.....	24
1.3.3、AI 时代：台积电进入全球产能布局阶段，先进制程成为扩产重点.....	25
2、行业视角：Foundry 是壁垒极高的周期成长行业.....	27
2.1、晶圆代工是上游设备/材料与下游设计的桥梁，垂直分工的枢纽.....	27
2.1.1、晶圆代工提供基于一系列技术平台的芯片制造服务.....	27
2.1.2、半导体代工需求多样，按工艺平台可分为逻辑、模拟、功率等多类.....	28
2.2、晶圆代工行业壁垒极高，主要体现在资本、生态和技术三大方面.....	29
2.2.1、资本壁垒：高强度投入驱动技术代差.....	29
2.2.2、生态壁垒：从供应链全面整合到客户深度绑定实现闭环.....	30
2.3、市场：周期轮动不改成长底色，算力需求引领结构转型.....	30
2.4、格局：先进逻辑与特殊工艺分野，地缘冲突造就本土龙头.....	33
2.4.1、产业龙头竞逐先进制程，二线玩家重心转移至特色工艺.....	33
2.4.2、地缘冲突加剧，国产头部半导体代工厂有望复刻台积电成长路径.....	36
3、本土视角：本土代工双雄竞逐，卡位国产替代核心赛道.....	37
3.1、需求侧：库存周期陆续见底，国产替代+存储逻辑晶圆贡献长期增长.....	37
3.1.1、库存周期：下游市场陆续开始补库，全面复苏尚需时间.....	37
3.1.2、China For China 从成熟节点向先进节点开始渗透.....	38
3.1.3、存储龙头加速导入 CBA 工艺，成熟节点逻辑代工迎增量市场.....	40
3.2、供给侧：产能满载印证需求旺盛，代工景气度持续向上.....	43
3.3、中芯国际、华虹半导体基本面梳理.....	44
3.3.1、中芯国际：技术攻坚引领国产替代.....	44
3.3.2、华虹：特色工艺护城河，专注高附加值赛道.....	47
3.3.3、财务：Capex 先行，折旧高峰将至，收入稳步增长下利润或将逐步释放.....	49
4、受益标的.....	51
5、风险提示.....	52

图表目录

图 1：复盘台积电成长历程.....	5
图 2：代工商业模式、前瞻技术布局及生态整合是台积电的核心支柱.....	6
图 3：Fabless 公司在大部分年份具有比 IDM 公司更高的市场规模增速.....	7
图 4：海量外部订单支持下，台积电能够同时保持高额资本支出与安全的现金流.....	7


图 5: 台积电构建涵盖 IP、EDA 等的大同盟生态系统.....	8
图 6: 开放创新平台 OIP 加速客户产品推出	8
图 7: 台积电元件资料与 IP 数量 (件) 自 OIP 推出后迅速增长.....	9
图 8: 台积电制程设计套件数量 (件) 自 OIP 推出后迅速增长	9
图 9: 台积电通过各类技术创新一直走在制程迭代最前列.....	10
图 10: 铝布线主要通过干法刻蚀, 而铜则采用沉积+CMP (大马士革/镶嵌工艺)	10
图 11: 铜降低电阻, Low k 降低电容, 共同带来芯片速度的提升.....	12
图 12: 台积电铜互连注重工程落地, 最终获得市场份额.....	12
图 13: 浸润式光刻机通过提高折射率来降低光刻机分辨率.....	13
图 14: HKMG 技术增加介质厚度, 减少量子隧穿效应	14
图 15: 晶体管结构朝着更强栅极控制能力的方向演进.....	15
图 16: 台积电在 16nm 节点开始量产 FinFET, 后依靠工艺优势赢得份额	15
图 17: InFo 能够减小封装厚度、改善性能并降低成本	16
图 18: EUV 降低工艺难度与步骤 (金属互连层为例)	17
图 19: EUV 将减少关键曝光次数	17
图 20: EUV 光刻成本下降 20-57%.....	17
图 21: EUV 加速量产爬坡 (以 7nm 为例)	17
图 22: CoWoS 相对能够提升互联密度	18
图 23: 硅中介板是提升互联密度的核心	18
图 24: 台积电 3D Fabric 联盟保证客户能低成本的使用设计.....	19
图 25: 台积电先进封装解决方案涵盖 AI/CPU/网络交换/汽车及移动等.....	19
图 26: 复杂的 BEOL 设计成为芯片密度提升的瓶颈	20
图 27: 背板供电大幅简化上层 BEOL 设计	21
图 28: 1994-2008 年全球半导体市场规模显著提升	22
图 29: 互联网渗透率提升带动了 PC 出货量的显著增长	23
图 30: 功能机是 PC 互联网时代的另一大市场增量.....	23
图 31: PC 互联网时代激进扩充产能, 1994-2001 年 7 年产能增长近 8 倍, 收入稳步增长.....	23
图 32: 28nm 是台积电迄今较为长寿的逻辑节点	24
图 33: 28nm 单季度收入占比最高达到了 37%.....	24
图 34: GigaFab 是台积电在移动互联网时代的核心产能战略.....	25
图 35: AI 时代叠加地缘政治风险提升, 台积电开启全球产能扩张.....	25
图 36: 晶圆代工作为垂直分工枢纽, 衔接产业两端.....	27
图 37: 代工 FAB 专注于晶圆制造, 不参与设计、封测等环节	28
图 38: 研发费用随制程微缩指数级增加	29
图 39: 先进制程节点设备成本高昂	29
图 40: 三巨头资本加码, 高额 Capex 驱动行业领先	30
图 41: 半导体产业链环环相扣, 上下游深度协同.....	30
图 42: 台积电 3DFabric 生态联盟提供系统级解决方案.....	30
图 43: 晶圆代工在周期轮动中不断向上突破.....	31
图 44: 穿越短期波动, 代工市场长期增长动能明确.....	31
图 45: 逻辑芯片与存储器驱动高增, 模拟芯片与微处理器稳定扩容 (单位: 亿美元)	32
图 46: 终端应用份额向数据处理高度集中.....	32
图 47: 高性能计算成为台积电最大营收板块 (单位: 亿美元)	32
图 48: 5nm 及以下先进制程将成为代工市场规模的绝对主力 (单位: 十亿美元)	33
图 49: 半导体代工行业呈现出一超多强的格局.....	33

图 50: 台积电、Intel、三星及 Rapidus 正积极布局 2nm 及以下先进制程	34
图 51: 台积电计划在未来两年陆续推出 N2P/N2X/N3A/A16 等节点	34
图 52: 三星试图在 2nm 节点实现跟进	35
图 53: Intel 推进“四年五个制程节点”计划	35
图 54: 台积电先进制程预测产能领先三星与 intel (截至 2025Q4, 8 英寸 KWPM)	35
图 55: 成熟节点产能 (20nm 及以上) 主要 Foundry 主力节点有所分化	36
图 56: 中国成熟制程节点市占率持续扩张, 先进制程扩张有望接力	37
图 57: 模拟芯片公司库存天数筑底 (天)	38
图 58: 数字芯片公司库存天数筑底 (天)	38
图 59: 模拟芯片公司主动提升库存 (存货: 亿元)	38
图 60: 数字芯片公司主动提升库存 (存货: 亿元)	38
图 61: 中芯国际与华虹半导体中国区收入占比稳步提升	39
图 62: 预计 2023-2028 年中国区智能算力年复合增速超过 40%	39
图 63: CBA 工艺实现 CMOS 与存储制造分离	41
图 64: CBA 工艺具有更优电性能与热稳定性	41
图 65: 铠侠采用 CBA 工艺的 3D NAND 产品存储密度较 5代提升	41
图 66: CAB 工艺显著减少芯片面积	41
图 67: 4F ² 架构将源极、栅极、漏极从水平改为垂直放置	42
图 68: 4F ² DRAM 有望使用 CBA 技术	42
图 69: 长存 Xtacking 结构采用“分立制造+混合键合”的 CBA 工艺	42
图 70: DRAM 加速向 4F ² 垂直架构演进	42
图 71: 中芯国际与华虹 8 英寸晶圆产能规模持续攀升	43
图 72: 中芯国际与华虹产能利用率维持高位	43
图 73: 2025 年全球八英寸产能正式进入负增长局面	43
图 74: 中芯国际位居全球代工份额前三	44
图 75: 消费电子取代智能手机跃升为中芯国际第一大下游市场	47
图 76: 华虹制程节点稳步上移	47
图 77: 华虹工艺平台多元发展	47
图 78: 华虹下游收入结构较为稳定	49
图 79: 国产代工厂产能扩张驱动资本开支高企	49
图 80: 高额折旧致短期毛利承压, 资本开支饱和后毛利率有望逐步修复	50
表 1: 台积电在早期绑定多数芯片设计巨头	6
表 2: 铜由于成本较低及较好的导电性, 成为 18 微米及以上制程的主要互连金属	11
表 3: 台积电在 2019 年 N7+ 节点首次开始使用 EUV 技术生产芯片	17
表 4: GAA 在多个特性超越 FinFET	20
表 5: 台积电、三星、英特尔角逐 GAA 与 BSPDN	21
表 6: 晶圆代工涵盖逻辑、MEMS、CIS、NVM 等众多工艺, 旨在提供全面的制造解决方案, 而非单纯的制程竞赛	28
表 7: 中国算力规模的迅速提升将带动我国先进制程代工市场规模提升	40
表 8: 中芯国际提供电源/模拟、DDIC、NVM 等一系列工艺平台	44
表 9: 中芯国际 12 英寸晶圆厂布局	45
表 10: 华虹各产线情况	48
表 11: 华虹半导体提供嵌入式存储、功率器件、模拟及电源管理等多类工艺平台	48
表 12: 受益标的盈利预测表	51

1、海外视角：从台积电看代工行业发展史

台积电于 1987 年创立于中国台湾新竹科学园区，发展 30 多年来已经成为全球芯片代工制造服务的龙头，员工超过 51000 人，为客户生产的芯片应用广泛，包括高性能运算、电脑、通讯产品、消费性及工业用电子产品、行动装置、汽车电子等。据 CounterPoint，2025 年三季度，台积电凭借其加速的 3nm 产能爬坡、AI GPU 强劲的 4/5nm 利用率以及 CoWoS 产能的扩大，占据了 72% 的纯晶圆代工市场，稳坐行业首位，是全球半导体产业的命脉。基于台积电的重要性，我们对其发展历程进行了复盘：

图1：复盘台积电成长历程



资料来源：台积电官网、网易新闻、腾讯新闻等、开源证券研究所


通过上述复盘，我们梳理出台积电成功的三个关键节点：

(1) 创立之初创新开启代工模式，建立行业纽带：早在 90 年代，台积电就以创新者的姿态开启了半导体代工模式，并在产业发展初期与高通、英伟达等日后的全球科技巨头紧密连，奠定了深厚的合作根基，为其后续发展积攒了强大的势能。同时台积电大胆押宝铜制程，终结了 IBM 的技术霸权，并大获成功，凭 130 纳米的铜制程工艺大幅提升了市场占有率。

(2) 移动互联网时代布局 OIP 与 GigaFab，绑定大客户：在全球半导体产业链转移以及移动互联网蓬勃发展的浪潮中，台积电精准抓住机遇，凭借 InFo 的创新与 28nm 节点上大胆的产能扩张与苹果达成深度合作。凭借这一紧密合作关系，台积电不仅在技术研发和产品良率上建立起显著优势，还在芯片生态建设方面持续投入，不断夯实自身在行业中的核心地位，并在每一次制程的迭代中得到大量的订单背书。

(3) AI 时代前瞻布局，引领先进封装+先进制程：随着摩尔定律逐渐逼近极限，以及人工智能产业的迅速崛起，台积电凭借前瞻性的战略眼光，提前布局先进封装技术，在新的技术周期中脱颖而出，成为行业内先进封装领域的领军者。同时，台积电在制程竞赛中持续保持领先，成为 5nm 以下先进制程代工的无冕之王。

图2：代工商业模式、前瞻技术布局及生态整合是台积电的核心支柱



资料来源：台积电官网、中国新闻网、人民网等、开源证券研究所

下文从商业模式、技术演进及产能扩张三个维度复盘台积电的发展史。

1.1、商业模式：创新开启代工模式，打造大同盟生态系统

1.1.1、纯代工模式的飞轮为台积电构建了极强的资本和技术护城河

台积电通过极致的中立性构筑信任护城河：台积电的核心商业准则是“不与客户竞争”。与三星、英特尔等 IDM 厂商不同，台积电通过纯代工模式消除了 Fabless 关于 IP 泄露和产能排挤的顾虑，从而成为了全球半导体行业的“公地”，在早期吸引了几乎所有顶尖芯片设计商深度绑定。


表1：台积电在早期绑定多数芯片设计巨头

公司名称	合作时间	关键产品/契机	目前关系状态
英伟达	1998 年	RIVA 128 / TNT 显卡	BlackWell、Rubin、Hopper 等主力产品全线交由台积电代工生产
博通	1994 年	网络交换芯片/定制 ASIC	核心交换芯片及 Google TPU 等 ASIC 定制芯片全线交友台积电生产
高通	2001 年	3G/4G 基带与骁龙 SoC	长期合作伙伴，大部分产品由台积电生产，少量产品由三星生产
苹果	2014 年	A8 芯片 (iPhone 6)	每一代最先进制程的主力订单贡献者
AMD	2018 年	Zen 2 架构 (7nm)	主力战友，大量产品依赖台积电电生产

资料来源：英伟达官网、台积电官网、IT 之家等、开源证券研究所

代工模式同样带动了 Fabless 模式的发展。据 IC insights，2002 年，Fabless 厂商/系统 IC 公司的销售额仅占整个 IC 市场的 13%，而到 2020 年，Fabless 的市场份额来到了 32.8%。我们认为 Fabless 市场份额的跃升本质上是半导体产业从制造为王向设计引领转型的历史必然。

图3: Fabless 公司在大部分年份具有比 IDM 公司更高的市场规模增速




数据来源: IC Insights、开源证券研究所

我们认为代工模式的成熟，成功将极高门槛的资本开支转化为了社会化基础设施，使得全球芯片竞争的重心从传统的制造工艺比拼，转向了架构创新与算法设计的综合博弈。这种设计与制造解耦的深度演进，不仅孕育了英伟达、高通等算力巨头，更驱动了苹果、特斯拉等系统厂商开启芯片设计的黄金时代。展望未来，我们认为在 AI 算力需求与先进制程演进的共振下，这种轻资产、高迭代的 Fabless 加专业制造 Foundry 模式的趋势将会延续，成为主导半导体产业的核心范式。

另一方面，从台积电自身来看，其构建了以资本开支为核心的盈利闭环：通过高强度的研发投入确保工艺领先，获取溢价订单并转化为丰厚利润，进而支撑下一代制程的再投入。随着技术演进，先进制程的准入门槛已呈指数级攀升，这种马太效应将先发优势转化为难以逾越的资金与规模屏障。对于后进者而言，这不仅是技术代差的追赶，更是沉淀成本与资本效率的双重博弈，台积电由此确立了在产业链中极强的议价权与竞争护城河。

图4: 海量外部订单支持下，台积电能够同时保持高额资本支出与安全的现金流




数据来源: Wind、开源证券研究所

1.1.2、创建开放技术平台，打造半导体产业的大同盟生态系统

台积电在 2008 年开始通过开放技术平台打造大同盟生态系统，在不断提升自身工艺技术水平的同时，帮助客户提高了设计效率，带来客户粘性的增加，并形成工

艺与客户粘性正向循环。早期在服务客户的过程中，台积电发现他的客户中在开发产品的过程中有许多技术或知识是重复的，包括 IC 设计辅助工具、制程技术与 IP 等。通过知识共享，将能进一步为客户节省开发时间及成本，为此，台积电发展出设计服务平台组织，提供设计标准及不具商业机密的 IP 给客户，以帮助客户缩短开发产品的时间。此后，台积电在此基础上建立了开放创新平台 OIP。


图5：台积电构建涵盖 IP、EDA 等的大同盟生态系统



资料来源：台积电官网

新的模式下，台积电能协助 IC 设计公司和 IP 供应商的媒合，同时确保 IC 设计公司使用 IC 设计辅助工具时能与台积电的制程技术相容。透过 OIP，台积电快速缩短与客户的沟通成本，最终协助客户达成“第一次投片即生产成功”。据台积电年报，16 奈米 FinFET 强效版制程技术量产后，在 2015-2016 年期间，总计接获超过 90 个客户产品投片，其中大部分都是第一次投片即生产成功。其市场应用，更包含了移动设备、服务器及图形芯片等产品。至 2021 年经芯片验证完成的 IP 与元件资料库，矽智财组合已超过 4 万个，当台积电在开放创新平台所累积的知识资产越多时，客户将越依赖此一平台，形成一个促进产业发展的正向循环。

·放创新平台 OIP 加速客户产品推出




资料来源：台积电官网

对客户而言，我们认为“大同盟”生态为台积电构筑了极高的客户转换成本，形成了事实上的垄断壁垒。在半导体行业，客户更换代工厂并非简单的产能迁移，而是涉及到整个底层设计库的迁移与重新学习成本。由于台积电的 PDK（工艺设计套件）已经成为绝大多数芯片设计公司的首选开发环境，一旦客户采用了台积电认证的 IP 和标准单元库，其设计文件在物理层面便产生了对台积电工艺的强路径依赖。如果客户试图为了降低成本而转单至竞争对手，不仅需要承担重新验证设计的巨额沉没成本，更要面临良率波动带来的高市场风险。


因此，台积电虽然在代工价格上往往高于同行，但凭借“一次流片成功(First Time Success)”的确定性溢价，依然能够牢牢锁定苹果、英伟达等头部客户。这种由生态系统产生的网络效应，使得台积电不仅是芯片的制造者，更成为了整个半导体设计流程规则的制定者，从而构建了生态系统这一极高的壁垒。

图7：台积电元件资料与 IP 数量（件）自 OIP 推出后迅速增长



数据来源：台积电官网、开源证券研究所

图8：台积电制程设计套件数量（件）自 OIP 推出后迅速增长



数据来源：台积电官网、开源证券研究所

1.2、技术创新：后段互连、前段制造及后道封装同步发力

在 130nm 铜制程、28nm 高介电层金属栅极（HKMG）、以及 N7+ 引入 EUV（极紫外光刻）等关键技术拐点上，台积电的决策胜率极高。其研发体系不仅追求极致的微缩逻辑，更注重良率的快速爬坡，这是其能够支撑大规模商业化落地的技术底色。我们从互联网时代、移动互联网时代和 AI 时代三个阶段复盘台积电的重点技术演进，涵盖铜互连、Gate Last HKMG、浸没式 DUV 工艺及 EUV 的采用等多个重大节点，分别对应了在不同时间段与 IBM、三星电子及英特尔的竞争。

图9：台积电通过各类技术创新一直走在制程迭代最前列




资料来源：Yole Group、EDN China

1.2.1、PC 互联网时代：铜互连+Low K 与浸没式光刻工艺助力台积电建立优势

铜互连大幅降低 RC 延迟，并提高电子迁移可靠度。上世纪 90 年代进入 0.18 μ m 节点后，铝互连在线宽、性能和可靠性上显露瓶颈。铜因电阻低且易沉积被视为替代首选，但无法干法刻蚀成形成为关键障碍。IBM 工程师借鉴大马士革金属镶嵌的“先刻槽、后填充”思路，提出在介电层刻出沟槽再填铜并平整化的工艺（即“大马士革工艺”），成功绕开铜刻蚀难题，推动了多层铜互连与更细线宽的量产可行性。

图10：铝布线主要通过干法刻蚀，而铜则采用沉积+CMP（大马士革/镶嵌工艺）



* 镶嵌(Damascene): 在半导体制程中，表示用金属镶嵌所需的部分。

* 化学机械抛光(CMP, Chemical Mechanical Polishing): 使用化学腐蚀及机械力对加工过程中的硅晶圆或其它基板材料进行平坦化处理。

资料来源：芯存社公众号

点还包括：(1)可降低 15% RC Delay 效应；(2)可提高电子迁移可靠度三十到五十倍；(3)其 via 的电阻值也比一般常用的 tungsten plug vias 低五倍。因此，铜制程低阻抗的特性使得晶片内的电压能够遍及晶片内的元件，进而提高晶片的效能，这项特性对低电压、高密度的电子元件尤其重要，因其可能因过大的阻抗而导致过高的 IR Drop。同时，台积电的铜制程设计准则与其他业者相较更为严格，客户在使用此技术设计其产品时，设计密集度也可因此而提高许多。


表2：铜由于成本较低及较好的导电性，成为18微米及以上制程的主要互连金属

对比维度	铜互连工艺	铝互连工艺
电阻率与导电性	电阻率低，导电性能优异。仅次于银和金，能高效降低电流传输中的能量损耗。	电阻率较高。导电性低于铜，电流传输时能量损耗相对更大。
抗电迁移性能	极强。比铝提升两个数量级。原子间金属键结合力强，不易出现连线空洞，大幅延长芯片寿命。	较弱。原子易脱离晶格位置，产生电迁移现象，易导致导线断裂或空洞，影响可靠性。
RC 延迟与信号传输	延迟小。因电阻率低且寄生电容小，信号串扰少，能实现更高频率的信号传输。	延迟较大。随集成度提升，信号串扰和畸变问题愈发明显，难以满足高速电路需求。
核心制作工艺	双大马士革工艺。通过介质沉积、刻蚀沟槽、电镀填铜及 CMP 抛光完成，需额外阻挡层防止铜扩散。	蒸铝与刻蚀工艺。工艺非常成熟，通过沉积铝薄膜后进行干/湿法刻蚀成布线，无需阻挡层。
制造成本	长期成本更低。虽然初期设备投入高，但工序可减少 20%-30%，在精细布线中综合成本优势明显。	初期成本低。工艺成熟度极高，但在高集成度芯片制造中，因需增加辅助工序，成本优势逐渐丧失。
芯片功耗	功耗更低。适配笔记本电脑、移动通信等对续航和低功耗要求高的设备。	功耗较高。在电池供电类设备中，对续航能力的影响较为明显。
工艺适配性	与低介电常数 (Low-k) 介质兼容性好。但在极窄线宽 (<20nm) 下易受表面散射效应影响。	与二氧化硅绝缘材料粘附性好，易形成欧姆接触，但高温处理易破坏浅 PN 结。
应用场景	主流先进方案。适用于 0.12 μm 及以下的先进纳米级制程，如高性能 CPU、GPU。	成熟/低端方案。曾主导 20 世纪 60-90 年代，目前多用于成熟制程、分立器件或低要求电路。

资料来源：半导体产业纵横公众号、开源证券研究所

尽管铜的电阻率极低，但单独使用无法解决电容问题，因此铜互连+Low-k 介质的组合成为行业标配：一方面通过铜降低电阻 (R)：铜的电阻率 ($1.68 \mu\Omega \cdot \text{cm}$) 仅为铝的 60%，减少信号传输损耗。同时，低介电常数材料 (Low-k Dielectric) 通过降低绝缘介质的 k^* 值，直接减少金属线间的电容耦合。其核心原理是：降低介电常数：传统 SiO_2 的 $k=3.9$ ，而 Low-k 材料 (如碳掺杂氧化物 CDO) 的 k^* 可降至 2.5-2.8，电容减少 30%-40%，带来 RC 时间常数的同步优化，芯片速度提升 20%-30%。另一方面，Low-k 材料不易支持电场建立，削弱相邻金属线间的电荷相互作用，从而能够降低串扰概率。

图11: 铜降低电阻, Low k 降低电容, 共同带来芯片速度的提升




资料来源: 中国科学院半导体研究所公众号

虽然台积电和 IBM 都选择了铜作为互联的材料, 但针对 Low k 材料的选择则存在分歧, IBM 在材料选择上极为激进, 其推崇涂布式低介电材料 (SOG)。这种工艺理论上能获得更低的介电常数, 从而降低寄生电容并提升芯片速度。台积电则在蒋尚义领导的研发团队在评估后, 果断放弃了 IBM 授权的 SOG 技术, 转而选择与应用材料合作, 开发 CVD 工艺。台积电选用了结构更稳定的氟硅玻璃 (FSG) 及后来的黑钻石材料。

最终 IBM 的 SOG 材料虽然电学性能优异, 但物理性质非常脆弱, “像海绵一样多孔且脆”, 在后续的 CMP 和封装工序中极易发生剥离和裂纹。台积电的 CVD 路线虽然在介电常数参数上略显保守, 但其材料与金属层的粘合性更好, 工艺窗口更宽。因此, 台积电在 2002 年 8 月宣布成为首家完成低介电系数制程生产验证的公司, 同时在 2003 年领先业界使用 0.13 微米 Low k 制程为客户量产多种产品, 当年 0.13 微米高阶制程产品收入贡献率达到 17%。

图12: 台积电铜互连注重工程落地, 最终获得市场份额



资料来源: 台积电官网、Electronics Weekly 等、开源证券研究所

此外, 台积电凭借浸润式曝光技术在 PC 互联网时代一举战胜英特尔与三星, 成为代工行业当之无愧的王者。在 90nm 世代, 光刻工艺有两种路线, 第一种是采用 157nm 光刻机, 这也是当时佳能和尼康所投入研发的方案, 而另一种则是台积电联合 ASML 所推出的 193nm 浸润式光刻机方案。由于 157nm 波长光刻机的光穿透率很低, 在镜头材料、感光物质的穿透率及耐蚀刻性、光罩的材料等方面均存在一定瓶颈, 因此 157nm 光刻机在当时进展较为缓慢。

而台积电联合 ASML，通过在 193nm 光刻机下铺一层纯水，将等效波长降低到 134nm，不仅能比干式的 157nm 多增进一世代，而且比其更容易开发。技术路线确定之后，台积电在 2002 年就研发出了 193nm 浸润式光刻技术，在 2003 年 12 月从 ASML 引入了第一台浸没式光刻机，并在 2006 年采用专有浸润式曝光技术领先业界顺利量产 65nm，作为对比，台积电专有浸润式曝光技术的每片晶圆缺陷数量小于 7 个，而非台积电的专有技术产出的晶圆缺陷数高达十万级。此后，台积电在浸润式曝光机时代中持续迭代，奠定了代工行业龙头的地位。

图13：浸润式光刻机通过提高折射率来降低光刻机分辨率

$$\downarrow R = k_1 \times \frac{\lambda}{NA (n * \sin\theta)}$$

ArFi 浸润式曝光机通过在投影物镜下边加一层纯水（将折射率 n 从 1 提升至纯水的 1.44），将 193nm 的 ArF 光源波长等效到 134nm，另辟蹊径地提高了光刻机的分辨率

资料来源：中国科学院半导体研究所、开源证券研究所

（此处涉及光刻机及光刻工艺相关技术，我们对其做简要阐述：光刻就像是用一把用光做的刀在晶圆上刻出芯片电路和晶体管的图案，芯片制程越高，所需的“光刀”也就越精细，对应到技术层面，“光刀”的精细程度由光刻机的分辨率描述，表示光刻机能够清晰地在硅晶圆上投影的最小特征尺寸，可以把它理解为两个相邻的点能够被区分的最小距离。

总结而言，光刻机分辨率 R 越小，能生产出的芯片制程越高。光刻分辨率（R）由瑞利判据决定，具体而言 $R = k_1 * \lambda / NA$ ：（1） λ ：光源波长，波长越短，衍射效应越不明显，则更多掩模版上的细节能被投影到晶圆。具体而言：KrF 光刻机波长为 248nm、ArF 为 193nm，EUV 为 13.5nm；（2） k_1 ：比例因子，通常由光刻的工艺来决定，取值范围通常为 0.25~0.5，受照明与掩模设计、RET/OPC 算法、抗蚀剂与后段工艺、光子统计噪声、图形特性以及产线稳定性/良率策略等共同决定；（3）NA：是描述光学系统“能收集 / 聚焦光束多少角度”的无量纲数值，计算公式为 $n * \sin \theta$ ，n 代表像折射率，空气中 n 为 1，纯水中为 1.44， θ 代表是透镜能接受或发出光线的最大半角。）

1.2.2、移动互联网时代，Gate Last HKMG、InFo 助力台积电与苹果建立合作


半导体行业的技术演进遵循着摩尔定律的核心逻辑：在更小的空间内实现更强的性能和更低的功耗。晶体管微缩过程会带来纵向（栅极）和横向（沟道）两个维度的问题，HKMG 和 FinFET 分别从材料和结构层面创新，推动了摩尔定律继续演进。具体而言：

其一：High K 介质层的采用。纵向的微缩带动栅极电容厚度与面积缩小，厚度微缩导致量子隧穿效应显著，形成栅极漏电流，增加静态功耗并影响电路可靠性，若保持厚度，电容面积缩小将导致电容缩减，影响栅极控制能力，因此，提高栅介质层的介电常数成为保证栅极控制能力并减少量子隧穿效应的唯一途径，对应的技

术则为 High K。

其二：金属栅极的采用：在 High K 技术之前，行业普遍采用多晶硅作为栅极介质，并通过掺杂 N 型与 P 型半导体实现功函数和阈值电压的调节。但当晶体管进一步微缩时，多晶硅的耗尽效应会影响栅极控制能力，且 High K 介质与多晶硅界面将发生反应，形成界面缺陷，导致“费米能级钉扎”现象，使得功函数和阈值电压无法准确调节，而集成电路建立在稳定的阈值电压的基础之上，因此多晶硅无法适用于 High K 之后的栅极。因此，使用创新的金属材料或者工艺在 High K 介质上沉积功函数可调且界面稳定的金属栅极成为趋势。

图14：增加介质厚度，减少量子隧穿效应



资料来源：Sk 海力士


在移动互联网时期，我们认为台积电 Gate Last 技术路线的选用为其构筑了一定的优势。HKMG 的早期，业界存在 Gate first 和 Gate last 两大工艺路线之争，由于通常情况下金属无法承受高温退火工艺，Gate first 工艺选择了特殊的能够承受高温退火的金属材料作为栅极，优点在于工艺简单成本较低，且在早期良率较高，缺点则在于材料选择较为局限，很难灵活选择功函数。而 Gate Last 工艺则先使用多晶硅作为伪栅极进行高温退火，然后再通过工艺将多晶硅伪栅极替代为金属栅极，工艺较为复杂，但功函数调节灵活。再往后，随着晶体管尺寸更进一步微缩，Gate first 工艺下 PMOS 管的特性越来越难控制，工艺难度也越来越高。而 Gate-last 工艺可以很好地控制栅极材料的功函数，而且还能为 PMOS 管的沟道提供有利改善沟道载流子流动性的硅应力，因此 Gate-last 工艺非常适合低功耗，高性能产品使用。

台积电在早期即选择了 Gate Last 的技术路线，而一些早期采用 Gate-first 路线的竞争对手（如 IBM 联盟、三星和联电的部分工艺）后来在解决高温兼容性和阈值电压控制问题上遇到了困难，在 20nm 节点开始转向 Gate Last，而台积电 Gate Last HKMG 工艺早已成熟，这也使得台积电的 Gate-last 方案在性能和量产稳定性方面更具优势。

其三：FinFET 的采用（英特尔称 Tri-Gate）。横向的微缩带来了短沟道效应的问题。本质上，随着晶体管尺寸的微缩，原本主要由栅极电压控制的沟道区域开始

受到源极和漏极电场的影响，导致栅极对电流的控制能力下降，甚至产生源漏极的横向漏电流。为了提高栅极对沟道的控制能力，芯片厂商采用了 FinFET 的结构，将栅极与沟道的接触面从平面变为“马鞍”形，使得栅极电压可以从多个维度对沟道施加电势，而源漏极电势对沟道的影响则相对减弱，因此栅极的控制能力得到提升，同时漏电流得以降低，芯片静态功耗同样有所下滑。


图15：晶体管结构朝着更强栅极控制能力的方向演进



资料来源：Semiconductor Engineering、开源证券研究所

台积电直到 2014 年底才开始其 16 纳米 FinFET 工艺的风险生产，相比之下英特尔在 2011 年的 22nm 节点就已经开始将 Tri Gate 投入大规模商业生产，但由于台积电在制造工艺上的优势，其 16nm FinFET 节点良率显著优于英特尔等竞争对手，当英特尔遭遇 14 纳米工艺的良率爬坡挑战时，台积电的 16 纳米工艺快速成熟并大量出货，赢得了市场份额，这也为台积电未来的制程迭代始终走在最前埋下了伏笔。

图16：台积电在 16nm 节点开始量产 FinFET，后依靠工艺优势赢得份额




资料来源：EEPW、全球半导体观察等、开源证券研究所

2016 以后，InFo 成为杀死比赛的关键。在新款 iPhone7 及其 A10 处理器，这家领先的公司率先在消费级市场推出堆叠封装(PoP)晶圆级封装(WLP)。苹果进行了一项战略转型，为其新款 A10 处理器选择了台积电的全新集成扇出型 PoP(inFO-PoP)技术。通过 inFO 工艺，苹果能够提供极薄的叠层封装，拥有大量的 I/O 焊盘和更佳

的散热管理。据 System Plus Consulting 的报告,当时与传统的基于 PoP 的系统相比,A10 处理器的厚度显著减少了 30%。此外,台积电还省去了许多昂贵的制造步骤,使得 A10 处理器同样兼顾成本优势。

再往后看,苹果大订单的助力帮助台积电在未来每一代节点走在了最前方,形成订单、产能利用率、工艺改进、订单的正向飞轮。

图17: InFo 能够减小封装厚度、改善性能并降低成本



资料来源: EETimes

1.2.3、AI 时代: EUV 技术、先进封装助力台积电战胜英特尔

在 AI 时代, EUV 与先进封装帮助台积电走在了最前列。如果说互联网时代与移动互联网时代的竞争在于单颗晶体管的微缩与功耗控制,那么 AI 时代的核心逻辑已转向“算力密度”与“异构集成”。台积电凭借其在 EUV 时代的稳健节奏以及对先进封装(CoWoS/SoIC)的战略前瞻,成功将技术领先转化为生态壁垒,在与 Intel 的先进制程竞赛中实现了从并行竞争到全面领跑的跨越。


(1) EUV 帮助台积电在晶体管密度与制程迭代走向极致

随着摩尔定律的持续以及逻辑器件相关的面积缩小,一个问题随之产生:仅依靠浸没式多重图形技术,这种缩小还能维持多久,以及向极紫外(EUV)技术的过渡需要在何时进行。

逻辑器件的制造复杂度(以关键曝光次数来表示)节点间大致呈线性增长,直到 10 纳米节点时出现一个拐点。若继续基于浸没式光刻技术进行缩小,从 7 纳米节点开始,曝光次数将急剧增加;而极紫外(EUV)技术的引入,通过用极紫外(EUV)替代 ArFi 多重图形曝光,将有效遏制这一趋势。此外光刻曝光次数的增加还伴随


着蚀刻、沉积、清洗和计量步骤数量的激增，这一点在图 18 中有所体现。随着极紫外（EUV）技术的引入，这些工艺步骤的数量将大幅减少。

图18: EUV 降低工艺难度与步骤（金属互连层为例）



资料来源:《Getting ready for EUV in HVM》(Gerald Dicker 等, 2015)


图19: EUV 将减少关键曝光次数



资料来源:《Getting ready for EUV in HVM》(Gerald Dicker 等, 2015)


EUV 带动的工艺步骤的减少将会有效的降低每片晶圆的工艺成本，据《Getting ready for EUV in HVM》(Gerald Dicker 等, 2015)，当用极紫外（EUV）替代双间隔层 ArFi 工艺时，每层的图形化成本可降低 50% 以上。同时由于极紫外技术减少了加工步骤数量，这将加快未来节点的良率提升时间和上市时间。

图20: EUV 光刻成本下降 20-57%



资料来源:《Getting ready for EUV in HVM》(Gerald Dicker 等, 2015)

图21: EUV 加速量产爬坡（以 7nm 为例）



资料来源:《Getting ready for EUV in HVM》(Gerald Dicker 等, 2015)

复盘三家领先代工厂在 EUV 时代的策略：三星采用了比较激进的策略，在 2018 年的 7nm LPP 全层面导入当时尚未成熟的 EUV 技术以谋求弯道超车，却因光罩薄膜缺失及光罩不成熟等供应链短板陷入良率爬坡泥潭，导致错失苹果等关键客户的新品上市窗口。

英特尔则陷入了对 DUV 技术的路径依赖，高估了多重曝光的物理极限而推迟引入 EUV，致使 10nm 工艺因复杂度失控而停滞数年。

而台积电则制定了 N7（DUV）保量产、N7+（EUV）试水温的双轨制策略——先利用成熟的 DUV 工艺抢占先机，锁定苹果 A12/麒麟 980 等旗舰订单确立营收基本盘，随即在 N7+ 节点通过在少数关键层引入 EUV 进行低风险验证与迭代，在技术落地和商业落地实现了平衡，不仅帮助台积电在对手受困时平滑完成了 EUV 的学习曲线，更为其后续 5nm 及 3nm 节点的垄断奠定根基。

表3: 台积电在 2019 年 N7+ 节点首次开始使用 EUV 技术生产芯片

年份	2015	2016	2017	2018	2019	2020	2021	2022	2023	2024	2025
----	------	------	------	------	------	------	------	------	------	------	------

请务必参阅正文后面的信息披露和法律声明


年份	2015	2016	2017	2018	2019	2020	2021	2022	2023	2024	2025
台积电 (TSMC)	16 FF+	N10		N7	N7+	N5	N4	N3	N3E		N2 GAA
三星 (Samsung)	14nm LPE/LPP	10nm LPE	10nm LPP	8nm LPP	7nm LPP	5nm LPE	4LPE	SF3E GAA		SF3 2代 GAA	SF2
英特尔 (Intel)	14nm	14nm+	14nm++	10nm	10nm	10nm SuperFin	Intel 7		Intel 4	Intel 3	Intel 18A

资料来源：各公司官网、开源证券研究所

(2) 先进封装助力台积电在 AI 算力芯片实现垄断


以 2.5D/3D 封装为代表的先进封装是 AI 时代的必选方案。当前 AI 芯片高度依赖以 CoWoS 为代表的 2.5D/3D 封装实现算力芯片与 HBM 等缓存的高速通信。CoWoS 意指 chip on wafer on substrate，通过在基板加入硅中介板（硅相比有机基板能实现更密集的布线）来提升算力芯片与 HBM 的通信带宽，从而满足 Transformer 架构访存密集的需求。

图22：CoWoS 相对能够提升互联密度



资料来源：半导体行业观察公众号

图23：硅中介板是提升互联密度的核心




资料来源：台积电官网、开源证券研究所

CoWoS 助力台积电在 AI 时代实现垄断。早在 2011 年，台积电即在《Advanced Reliability Study of TSV Interposers and Interconnects for the 28nm Technology FPGA》中提出通过 TSV 加 interposer 技术能够实现高布线密度互连，并在 2012 年 Xilinx 的 7V2000T/7V580T 首次实现了运用。此后台积电陆续发布一系列基于硅晶圆实现互联与晶圆级系统封装的研究，并得到海思、Xilinx 及英伟达等一系列客户的支持，其中英伟达在 2016 年发布的 TESLA GP100 则是业界首个采用 CoWoS 的基于 ASIC 的 AI 加速器，在之后的 GPU 产品中，英伟达也沿用了 CoWoS 技术，直到现在。

而英特尔虽然早在 2014 年就发布了 EMIB 技术（类似台积电当前的 CoWoS-L），但是其主要目的或是为了满足自身 CPU 良率和互联的问题，所有的设计规则、材料标准、测试流程，全都是为了 Intel 自己的产品线定制的（英特尔直到 2021 年才宣布对外开放 IFS 代工），这导致其缺乏标准化的 PDK（工艺设计套件）和开放的 EDA 生态，外部客户（Fabless）无法低成本接入，成为 EMIB 技术商业化的最大掣肘。回到我们在商业模式部分提到的 OIP，台积电 CoWoS 一开始就是为了商业化而提出，并在 OIP 的基础上建立了 3D Fabric 联盟，联合 Cadence、Synopsys 把 EDA 工具打通，保证了所有客户能够低成本的使用台积电的技术与设计。


图24：台积电 3D Fabric 联盟保证客户能低成本的使用设计



资料来源：台积电官网、开源证券研究所

虽然此前提到的主要应用于移动终端中 InFO 与应用于 AI 芯片的 CoWoS 是台积电最著名的两个先进封装平台，但台积电的布局并不局限于此，台积电的 3D Fabric 旨在为 AI/HPC、CPU、网络交换、汽车、移动及 VR/AR 提供一系列解决方案，帮助客户在不同领域实现最大程度的能效成本比。

图25：台积电先进封装解决方案/网络交换/汽车及移动等



资料来源：Semi vision

1.2.4、当前的技术重点：GAA、背板供电与新型互连材料

(1) GAA 结构进一步增强栅极控制能力。在 20nm 节点及以下，FinFET 结构的采用大幅提升了栅极对沟道的控制能力，但随着尺寸进一步向下演进，鱼鳍型的栅极变得越来越细、越来越矮，由于接触面积不够，栅极对电荷的控制力减弱，导致漏电问题严重。因此，为了解决沟道控制能力，GAA 将原本 FinFET 中采用的鳍

片横过来，称之为纳米片（Nanosheet），让栅极从四周包围纳米片（参见图 15），增加了栅极与沟道的有效接触面积，极大降低了漏电，成为 3/2nm 及以下节点的重要技术。

表4：GAA 在多个特性超越 FinFET


特性比较	FinFET (鳍式场效应晶体管)	GAA (环绕式栅极晶体管)	说明
栅极控制能力	三面环绕	四面或多面环绕(Nanosheet/Nanowire)	GAA 提供更全面的通道控制，有效抑制短通道效应
漏电流	相对较高(随尺寸微缩问题更严重)	更低	更佳的静电特性减少漏电，有助于降低功耗
通道宽度调整	固定(依鳍片数量)	可调(依纳米片宽度与数量)	GAA 提供设计弹性，可依需求调整驱动电流
性能/功耗比	佳	更优	在相同功耗下可有更高性能，或在相同性能下功耗更低
微缩潜力	3 奈米以下遭遇瓶颈	被视为延续摩尔定律至 1 奈米世代甚至更低的关键技术	更能抵抗微缩带来的物理限制

资料来源：Aminext、开源证券研究所

(2) 背板供电简化布线设计、减短信号路径并降低信号串扰，带来性能提升。

数据逻辑工艺需要首先在晶圆上制造晶体管，再往上制造数十层金属层，为晶体管供电，并在晶体管 and 外部世界之间传输信号。电路尺寸的缩小意味着晶体管和互连线都必须缩小。过去，这几乎是次要考虑因素，但如今互连线的缩小难度已超过晶体管。例如，大多数极紫外光刻技术实际上用于互连线（触点、通孔和金属层），而非晶体管层本身。除了缩小导线本身的物理尺寸外，芯片上晶体管数量的增加也意味着互连线数量的增加。这导致所需互连线层数的持续增长。互连线层数的增加意味着更高的制造成本、更复杂的布线设计以及信号路径变长导致的性能下降。

图26：复杂的 BEOL 设计成为芯片密度提升的瓶颈




资料来源：Semianalysis

BSPDN 的核心理念是将电源布线移至晶圆背面。这为信号布线（保留在正面）和移至背面的电源布线腾出了空间。采用 BSPDN 技术后，供电性能在两方面得到提升。首先，为晶体管供电的互连线长度显著缩短。在 3nm 工艺节点上，仅正面供电需要穿过 15 层以上的金属层，而背面供电可能只需要不到 5 层金属层，并且可以使用更粗（电阻更低）的导线。因此，线路电阻造成的功率损耗可以降低大约一个数量级。其次，BSPDN 降低了对互连线尺寸大幅缩小的需求。在 100nm 以下的工艺范围内，铜线的电阻会随着直径的缩小呈指数级增长。而如今，随着尖端工艺的线宽已远小于 20nm，电阻问题变得尤为关键。高线路电阻会造成功耗浪费，并在

芯片中产生过多的热量，因此是不可取的。

总的来说，与高性能设计中类似的仅前端工艺相比，BSPDN 在功耗方面可提升约 15-20%。此外，背板供电还能提高信号质量，当电源线和信号线离得太近时，电流流动产生的电磁场会干扰邻近的信号，产生串扰，背板供电在物理上实现供电线路和信号线路的分离，能够极大改善信号的完整性。

图27：背板供电大幅简化上层 BEOL 设计



资料来源：Semianalysis

综合来看，当前行业焦点已从单纯的线宽微缩转向晶体管架构（FinFET 向 GAA/Nanosheet/MBCFET 演进）与供电网络（BSPDN）的结构性创新。台积电凭借庞大的客户生态与成熟的设计服务，在 N2 节点采取稳扎稳打的策略；三星利用存储器工艺优势率先量产 GAA；英特尔则通过“四年五个节点计划”，激进押注背面供电技术以争夺技术领导权。

表5：台积电、三星级英特尔竞逐 GAA 与 BSPDN

特性	台积电(TSMC)	三星(Samsung Foundry)	英特尔(Intel Foundry)
主力/即将量产节点	N3P, N3X (FinFET); N2 (GAA Nanosheet)	SF3, SF2 (GAA MBCFET)	Intel 3 (FinFET); 20A (GAA RibbonFET + PowerVia)
下世代关键节点	N2P, A16 (GAA + BSPDN)	SF1.4 (GAA MBCFET + BSPDN)	18A (GAA RibbonFET + PowerVia), 14A
GAA 晶体管技术	奈米片(Nanosheet)	多桥通道场效应晶体管(MBCFET)	RibbonFET
背面供电技术	NanoFlex™ 支援的 BSPDN (N2P/A16 导入)	BSPDN (SF2 后续版本或 SF1.4 导入)	PowerVia (20A 开始导入)
技术成熟度/生态系	极高，客户群广泛，设计服务完整	快速追赶，记忆体整合优势，积极扩展客户	IDM 2.0 转型中，美国本土制造优势，积极争取外部订单
量产时程 (GAA)	N2 已于 2025 年第四季度量产	SF3 已量产，2025 年第一代 SF2 量产，第二代预计 2026 年	20A 已于 2024 年下半年开始，18A 已于 2025 年下半年量产

资料来源：Aminext、台积电官网、与非网 eefocus 公众号、开源证券研究所

1.3、产能扩张：构建全球化、集群化的“Giga-foundry”生产体系


我们在本部分依然从不同时间节点复盘台积电的产能与资本支出策略，主要分为 PC 与移动互联网时代、移动互联网时代、IoT 与 AI 时代三部分展开。

总而言之，台积电在代工模式创立之初通过激进的产能扩产满足了客户的需求，在移动互联网时代，台积电通过押宝 28nm 实现成功，并在此阶段通过强大的供应链实力绑定了大客户苹果，背靠苹果的海量订单与对最先进制程的需求，台积电能够在最先进制程的采用和订单得到背书，降低了商业投入的风险。此外，台积电通过大量的产能布局提高了超大规模晶圆厂的运营效率，实现了极高的生产灵活性和资源共享率。最后，在 AI 时代，台积电继续背靠苹果与英伟达等大客户的海量订单在最先进的制程节点稳步推进，并在全球地缘政治加剧的背景下，开启全球产能布局，大幅降低了提升了供应链的稳定性。

1.3.1、PC 互联网时代：台积电代工模式创立之初为满足需求激进扩充产能


PC 互联网时代，互联网渗透率提升带动 PC 出货量与半导体市场规模。20 世纪 90 年代，美国互联网渗透率快速提升，从 1994 年的 4.9% 迅速提升至 2003 年的 61.7%，与此相对应，PC 出货量在此期间也显著攀升，带动全球半导体需求提升，2000 年，全球半导体市场达 2040 亿美元，较 1999 年成长约 37%。虽然 2000 年的提前拉库存对未来几年的半导体市场造成了打击，但从中长期看，PC 出货量的提升带来了半导体市场在未来几年的稳步提升，全球半导体市场规模达到 2130 亿美元，首次走出 2000 年互联网危机的阴霾，自此伴随着 PC 出货量的增长与功能机的崛起，半导体行业市场规模稳步增长，2001-2008 年 CAGR 达到 8.7%。

图28：1994-2008 年全球半导体市场规模显著提升




数据来源：WSTS、FRED、开源证券研究所

图29：互联网渗透率提升带动了PC出货量的显著增长



资料来源：Jon Peddie Research、开源证券研究所

图30：功能机是PC互联网时代的另一大市场增量




数据来源：UND、开源证券研究所

聚焦台积电在此期间的产能策略，我们发现台积电PC互联网时代激进扩充产能，1994-2001年7年产能增长近8倍：具体而言，公司通过自建3厂、4厂、6厂、12厂、美国Watertech的生产基地快速拓展自有产能，并通过资本运作的方式完成了德碁半导体德（7厂）与世大半导体（8厂）德收购。此外，公司也加速转向12英寸的晶圆产线，提高产出效率，台南和新竹的两座12英寸晶圆厂更是为未来的GigaFab奠定了基础，公司在2005-2008年持续在12和14厂扩充产能，产能的稳步提升成为公司业绩增长的基石。综合来看，1994年台积电产能为51万片8英寸晶圆，到2008年，总产能达到938万片8英寸晶圆，14年年复合增长率高达23%。

产能的快速扩张也对应了较高的资本开支，公司在1995-2021年期间均保持了50%以上的资本密集度，在1997年、2000年与2001年甚至超过60%。虽然周期高点较大的资本支出对公司自由现金流造成了较大的影响，但往后看，随着行业重回增长，此前较多的产能布局助力公司拿下了更多的市场份额，公司收入自2001年下滑后，保持了7年稳定的增长，直到2008年金融危机。

图31：PC互联网时代激进扩充产能，1994-2001年7年产能增长近8倍，收入稳步增长




资料来源：Wind、台积电年度报告、开源证券研究所

1.3.2、移动互联网时代押宝 28nm 节点，绑定大客户，推动制程竞争，布局 GigaFab

2009 年张忠谋回归。2010 年，张忠谋看到了 28nm 节点市场需求的潜力，将 2010 年的资本支出增加了一倍，达到 59 亿美元，主要集中在 28nm 制程上。相比其他成熟制程，晶圆上平面设计的极限在 28nm 可以达到最优化成本，后续开始的 16/14nm 需要导入 FinFET 工艺，晶圆制造成本会上升至少 50% 以上，只有类似于手机这种有大体量的应用领域可以分摊成本。因此在许多非消费类的相关应用中，28nm 的工艺稳定性，以及性能和成本的参数，都相对更有性价比。


从结果来看，28nm 节点不仅是台积电营收跨越式增长的引擎，更凭借极长的生命周期带来持续的现金流，为更先进节点的研发与资本投入贡献了力量（晶圆厂通常在折旧完毕后即成为高盈利的优质资产，因此节点越长寿命效益越高）。我们梳理数据发现 28nm 工艺在量产后展现出惊人的商业韧性，其收入占比超 20% 的持续时间高达 23 个季度，顶峰单季营收占比达 37%，成为迄今为止最长寿命与顶峰单季度收入占比最高的逻辑节点（0.11-0.18um 节点在成熟之后主要生产模拟芯片，因此也具有强的商业韧性）。

图32：28nm 是台积电迄今较为长寿的逻辑节点



数据来源：台积电官网、开源证券研究所


图33：28nm 单季度收入占比最高达到了 37%



数据来源：台积电官网、开源证券研究所

在产能规划维度，台积电首创的超大规模晶圆厂（GigaFab）模式，构筑了制造端的绝对护城河。通过产业集群效应，该模式不仅确保了对苹果、英伟达等核心客户百万片级订单的瞬时吞吐能力，更在供应链协同及水电资源配置上实现了行业最优的运营效率。我们认为，GigaFab 的核心即规模效应，这种整合制造平台确保了不同产线间工艺参数的高度一致性，使客户在享受充分的产能弹性的同时，无需承担昂贵的跨厂区重新验证成本，缩短了良率爬坡周期与产品上市时间，成为绑定顶级客户的关键运营壁垒。

图34：GigaFab 是台积电在移动互联网时代的核心产能战略




资料来源：台积电官网、Wind、开源证券研究所

1.3.3、AI 时代：台积电进入全球产能布局阶段，先进制程成为扩产重点

地缘政治下的全球化韧性：面对全球半导体供应链重构，台积电正从“中国台湾核心”转向“全球布局”。通过在美国、日本、德国等战略区域扩张产能，台积电在平衡地缘风险的同时，进一步拉近了与终端市场的物理距离。这种多中心、高冗余的产能布局，使其在不确定性日益增加的全球环境中，依然保持了最强的供应稳定性。

图35：AI 时代叠加地缘政治风险提升，台积电开启全球产能扩张



资料来源：台积电官网、开源证券研究所

在扩产节点选择上，台积电选择将主要资源投向先进制程。预计 2025 年 Q4，据 SEMI，台积电 7nm 及以下先进制程约当 8 英寸产能为 119 万片，远超 Intel（65 万片）与三星（24 万片）。从制程迭代来看，台积电 2018 年量产 7nm、2020 年量产

N5、2022 年量产 N3、2025 年量产 N2 GAA，在良率方面远超竞争对手，据 KeyBanc Capital Markets 的报告，截至 2025 年中期，台积电的 N2 制程以 65% 的良率遥遥领先，并设定了更高的良率目标。英特尔的 Intel 18A 制程正迅速追赶，良率达到 55%，并通过其路线展现出在未来达到与台积电相近水平的潜力。至于，三星的 SF2 制程则面临严峻的良率挑战，仅为 40%。此外，从晶体管密度来看，TechInsights 的分析显示，台积电 N2 工艺的高密度 (HD) 标准单元晶体管密度达到了 $313 \text{ MTr} / \text{mm}^2$ ，远超 Intel 18A ($238 \text{ MTr} / \text{mm}^2$) 和三星 SF2 / SF3P ($231 \text{ MTr} / \text{mm}^2$)。

面对成熟节点代工市场，台积电或将逐步退出。据经济日报，台积电近年受惠 AI 晶片与高速运算需求高增，3nm 以下先进制程与先进封装产能长期处于供不应求状态，CoWoS 与 SoIC 等先进封装产能更连续多年扩张，在缺工、建厂成本攀升与工期拉长的压力下，既有厂区的空间与人力成为关键稀缺资源，促使台积电启动 6 英寸与 8 英寸成熟制程结构性优化，将资源转向高毛利与高成长的 AI 相关业务。台积电先前在法说会中坦言，已降低部分 6 英寸与 8 英寸晶圆产能，并以「优化资源配置」为原则，将既有产线运用更具弹性，同时仍会持续支援既有客户需求。供应链解读，台积电并非全面退出成熟制程，而是将 8 英寸转为策略性支援角色，并透过产能整并与设备出售，逐步将成熟制程重心外移。


2、行业视角：Foundry 是壁垒极高的周期成长行业

2.1、晶圆代工是上游设备/材料与下游设计的桥梁，垂直分工的枢纽

2.1.1、晶圆代工提供基于一系列技术平台的芯片制造服务

晶圆代工是半导体垂直分工体系的枢纽，为下游设计厂商提供芯片制造服务。在中游环节，代工厂首先提供 PDK、IP 和 EDA 支持以绑定客户，再依据 Fabless 厂商的设计蓝图进行首次流片，待原型验证通过后进入大规模量产阶段，通过光刻、刻蚀等数百道复杂工序，逐层构建电路图形。最后，将整片晶圆切割成单个晶粒进行封装、测试，产出成品芯片进行交付。这一制造过程向上游延伸，紧密联动以硅片、光刻机等为代表的材料设备产业。此外，制造出的晶圆向下游辐射，最终服务于消费电子、汽车电子、人工智能及一系列应用场景。


图36：晶圆代工作为垂直分工枢纽，衔接产业两端



资料来源：华虹公司招股说明书、开源证券研究所

晶圆代工厂的出现是半导体产业专业化分工的结果。传统的 IDM 模式要求企业贯通设计、制造、封测全流程。1987 年 TSMC 开启了“纯代工”模式，将轻资产的芯片设计与重资产的芯片制造分离，形成了“Fabless + Foundry”的产业模式。具体而言，Fabless 公司聚焦设计与创新，而 Foundry 则专注于制造工艺的研发与产能扩张，交由 OSAT 厂商完成封装与测试后，最终形成可交付的芯片。我们认为，以晶圆代工为核心的专业化分工极大提升了全产业链效率，驱动制造工艺沿摩尔定律快速迭代。

图37：代工 FAB 专注于晶圆制造，不参与设计、封测等环节



资料来源：中颖电子招股说明书、开源证券研究所

2.1.2、半导体代工需求多样，按工艺平台可分为逻辑、模拟、功率等多类

晶圆代工并非单一维度的制程竞赛，而是基于下游应用场景的多元化技术演进。根据底层技术逻辑、电学特性及加工工艺的不同，代工平台主要可划分为逻辑工艺和特殊工艺，以台积电为例，其特殊工艺包含 MEMS、CIS、NVM、MS/RF、模拟、HV、BCD、ULP 等多个平台，为不同场景提供全面的产品支持。以台积电为例，我们对 9 种工艺进行了梳理。

表6：晶圆代工涵盖逻辑、MEMS、CIS、NVM 等众多工艺，旨在提供全面的制造解决方案，而非单纯的制程竞赛

工艺	全称	介绍	应用
Logic	逻辑工艺 (Logic)	主要是基于 CMOS（互补金属氧化物半导体）技术，通过光刻、刻蚀、薄膜沉积等几十道工序，在硅片上构建数以亿计的微小晶体管，实现信息的二进制逻辑运算和处理。	先进逻辑主要应用于手机处理器、高效能运算（HPC）和人工智能（AI）芯片；成熟的逻辑工艺则常用于汽车电子和物联网（IoT）设备。
MEMS 工艺	微型机电系统 (Micro Electro- Mechanical Systems)	微米级尺寸的微型机电集成系统，它利用类似半导体的微加工技术，将微传感器、微执行器、微结构件以及驱动/控制电路集成到一块或多块芯片上	消费电子、移动通信、汽车电子、工业和医疗设备等多个领域。其功能范围涵盖运动传感、麦克风、生物传感、微型扬声器、医用超声换能器等。
CIS 工艺	CMOS 图像传感器 (CMOS Image Sensor)	利用 CMOS 半导体工艺将光学图像转换为电子信号的器件	智能手机、数码相机、汽车辅助驾驶、安防监控、医疗影像等。
NVM	非易失性存储器 (Non-Volatile Memory)	用于生产断电后数据不丢失存储器的特定工艺技术	汽车电子、消费电子、家用电器、智能卡、计算机、有线和无线通信、医疗设备、工业自动化、物联网和可穿戴设备等。
MS/RF	混合信号/射频 (Mix Signal/Radio Frequency)	主要用于处理连续模拟信号或高频信号的 RF 电路与处理离散数字信号的 Mixed-Signal 电路	广泛应用于智能手机、Wi-Fi、5G 等无线通信芯片中，实现高效的信号处理与传输。
Analog	模拟电路 (Analog)	模拟芯片作为连接现实世界与数字系统的通信接口，能够精准地将生物特征、光、热、速度、压力、温度和声音等自然模拟信号转换为数字信号。	应用于智能手机、平板电脑、汽车电子、计算机、音频设备、电子医疗设备和家用电器等几乎任何领域。
HV	高压平台 (High Voltage)	主要用于制造需要承受高电压、驱动显示屏幕或管理功率的芯片	车用显示、OLED 屏幕驱动（SDDI）、工控 MCU 及电源管理（PMIC）等
BCD	双极型-互补金属氧化物半	一种将双极型晶体管（Bipolar）、互补金属氧化物	BCD 工艺广泛应用于需要进行功率转换和管

导体-双重扩散金属氧化物半导体 (Bipolar-CMOS-DMOS)		半导体 (CMOS) 和双扩散金属氧化物半导体 (DMOS) 三种不同技术整合在同一硅芯片上的单片集成工艺	理的领域，如汽车电子（车身控制、驱动）、移动设备电源管理 (PMIC)、工业控制、LED 驱动和智能电源等。
ULP	超低功耗 (Ultra Low Power)	提供超低漏电 (ULL) 内核器件、ULL SRAM 和低工作电压 (低 Vdd) 解决方案。能效对于数字化转型至关重要，同时也是降低能耗、延长电池寿命和减少碳排放的关键	主要用于可穿戴设备、家用电器到工业 4.0 和智慧城市等各种物联网 (IoT) 应用及边缘 AI


资料来源：台积电官网、中科院半导体研究所公众号、开源证券研究所

2.2、晶圆代工行业壁垒极高，主要体现在资本、生态和技术三大方面

2.2.1、资本壁垒：高强度投入驱动技术代差


晶圆代工资本壁垒极高，研发费用与设备成本呈指数级增长。研发端看，根据 SEMI 数据，从 65nm 到 3nm，研发费用从 0.29 亿美元激增至约 10 亿美元，增幅超 30 倍。而节点研发仅能提供“入场券”，将技术转化为产能所需的设备投资更为惊人。建设 5 万片/月产能所需的设备投资从 90nm 产线的 19 亿美元增长至 2nm 的 175 亿美元，1.4nm 节点更高达 223 亿美元。我们认为，由研发与设备共同构成的巨额资本投入，已成为晶圆代工行业的核心壁垒。

图38：研发费用随制程微缩指数级增加



数据来源：SEMI Engineering、开源证券研究所


图39：先进制程节点设备成本高昂



数据来源：SEMI、开源证券研究所

晶圆代工行业的竞争，本质是以高额 Capex 驱动领先。2021 年后，为抢占技术制高点，三巨头资本开支集体跃升：台积电从 2020 年的 184 亿美元增长至 2022 年的 355 亿美元；英特尔同期也从 145 亿美元增至 251 亿美元。尽管 2023-2024 年行业短期调整，开支有所回调，但龙头企业的扩张战略并未动摇。台积电 2025 年后的规划已重归强劲增长轨道，2026 年指引高达 520-560 亿美元。自 2022 年以来，仅台积电、英特尔、中芯国际三家厂商的合计资本开支水位始终保持 600 亿美元/年以上。我们认为，常态化的高额 Capex 投入正持续抬升行业准入门槛。

图40：三巨头资本加码，高额 Capex 驱动行业领先




数据来源：Wind、开源证券研究所

2.2.2、生态壁垒：从供应链全面整合到客户深度绑定实现闭环

生态层面，从宏观产业协同到微观闭环，晶圆代工产业链高度整合。宏观层面，半导体产业链条环环相扣，代工厂商不仅要攻克制造技术，还要打通上下游合作。微观层面，行业龙头从单一制造迈向构建闭环生态。台积电于2022年创建“3DFabric”平台，通过与EDA、IP等共7个环节的头部企业开展合作，为客户提供从芯片设计、制造到封装的“一站式”系统级解决方案，供应链与单一生态高度耦合，迁移成本较大，使客户产生路径依赖。


客户层面，龙头企业与大客户通过深度捆绑共同穿越技术周期。台积电在3nm工艺研发初期选择自担缺陷成本，为苹果节省数十亿美元。而苹果则通过稳定订单摊薄台积电的高额研发与建厂成本，形成“技术领先→获取稳定大量订单→超前布局研发，产能扩张→进一步领先”的正向循环。

图41：半导体产业链环环相扣，上下游深度协同



资料来源：generative value、开源证券研究所

图42：台积电 3DFabric 生态联盟提供系统级解决方案




资料来源：台积电官网

2.3、市场：周期轮动不改成长底色，算力需求引领结构转型

代工龙头营收与行业周期共振，增长韧性与 alpha 日益凸显。受金融危机冲击，

全球半导体市场规模从 2008 年 Q1 的 628 亿美元骤降至 2009 年同期的 437 亿美元，台积电营收亦从 28 亿美元腰斩至 11 亿美元。而伴随 2010 年后移动互联网浪潮，行业开启十年上行周期，台积电营收从 2009Q1 的低点增长至 2021Q4 的 158 亿美元，增幅超过 13 倍，大幅跑赢行业。2022 年后，半导体行业进入库存调整阶段，景气度虽短期承压，但台积电凭借技术卡位，在 2024 年于 AI 热潮驱动下率先复苏，走出较行业更为陡峭的增长斜率。我们认为，虽然代工厂重资产特质短期内易放大周期波动，但长期投入所形成的技术与产能护城河，为其提供了穿越周期获取超额增长的核心动能。


图43：晶圆代工在周期轮动中不断向上突破



数据来源：ifind、开源证券研究所

晶圆代工迎来新一轮增长周期。根据 SEMI 数据，晶圆代工行业在 2020-2022 年由 5G 手机、PC 等多元需求驱动的“缺芯”超级周期，市场规模从 2000 年的 781 亿美元快速跃升至 2022 年 1225 亿美元的历史峰值后，于 2023 年回调 10.8%至 1088 亿美元，完成库存修正。2024 年，受 AI 与高性能计算热潮拉动，市场规模预计反弹至 1289 亿美元。展望未来，行业增长中枢明确上移，2024-2030 年复合年均增长率预计达 15.7%。至 2030 年市场规模有望突破 3000 亿美元。

图44：穿越短期波动，代工市场长期增长动能明确




数据来源：SEMI、开源证券研究所

从产品维度看，逻辑与存储双轮驱动，模拟芯片与微处理器稳定扩容。根据 WSTS，逻辑芯片市场规模从 2002 年 318 亿美元增长超 5 倍至 2024 年的 1977 亿美

元，其增长由技术节点进步直接驱动，受益于 AI 及 HPC 对先进制程的刚性需求，预计 2025 年将进一步攀升至 2182 亿美元。存储市场同期虽实现从 273 亿美元到 2182 亿美元的跨越，但周期属性显著。在 2023 年因消费电子需求疲软与龙头主动减产深度回调至 923 亿美元后，受益于价格反弹与 AI 服务器增量需求，2024 年市场规模同比激增 136%至 2182 亿美元，呈现典型的周期性复苏。相较之下，模拟芯片和微处理器市场规模增长温和，需求较为平稳。


图45：逻辑芯片与存储器驱动高增，模拟芯片与微处理器稳定扩容（单位：亿美元）



数据来源：WSTS、开源证券研究所


从下游市场看，AI 驱动下数据处理已跃升为晶圆代工最大终端市场。2020 年 Q1 至 2025 年 Q2，在 AI 服务器、云端训练芯片及先进封装的强劲需求拉动下，台积电高性能计算收入自 307 亿美元跃升至 1852 亿美元，增速与占比持续领先。据 Omdia 数据，数据处理板块规模于 2023 至 2025 年间新增约 2000 亿美元，总收入实现翻倍增长，其收入占比已攀升至 46%，预计 2026 年将突破 50%。相较之下，有线与无线通信板块份额稳定在 20%左右；消费电子等传统需求则持续收缩。工业与汽车板块在智能化趋势中温和回落，预计 2025 年下半年触底。展望未来，随 AI 算力需求持续快速增长，数据处理引领地位或将长期延续。

图46：终端应用份额向数据处理高度集中



资料来源：Omdia、半导体产业纵横公众号


图47：高性能计算成为台积电最大营收板块（单位：亿美元）



数据来源：台积电官网、开源证券研究所

从技术节点来看，5nm 及以下先进制程将成为代工市场规模的绝对主力。据 SEMI，2025 年 5nm 及以下先进制程代工市场规模占全晶圆代工市场规模比例约一半，随制成继续向下迭代，到 2030 年，这一比例将会更高，且小于等于 2nm 节点的晶圆代工市场规模将会达到 1066 亿美金，占晶圆代工市场比例为 34.4%。

图48：5nm 及以下先进制程将成为代工市场规模的绝对主力（单位：十亿美元）




资料来源：SEMI

2.4、格局：先进逻辑与特殊工艺分野，地缘冲突造就本土龙头

先进制程代工集中度较高，成熟节点/特殊工艺竞争较为分散。综合而言，台积电凭借其加速的 3nm 产能爬坡、AI GPU 强劲的 4/5nm 利用率以及 CoWoS 产能的扩大，2025 年 Q3 占据了 72% 的纯晶圆代工市场。尽管三星仍位居第二，但由于其先进工艺节点的良率提升缓慢，市场份额环比下滑。三星晶圆代工正优先提升其 SF2（2nm）工艺的良率，以期在先进工艺节点上重获竞争力。以中芯国际、联电和格芯为代表的厂商当前仍主要聚焦成熟节点与特色工艺。

图49：半导体代工行业呈现出一超多强的格局




资料来源：CounterPoint

2.4.1、产业龙头竞逐先进制程，二线玩家重心转移至特色工艺

7nm 以下的先进制程已演变为极高资本壁垒的寡头市场。随着摩尔定律放缓，先进制程的研发试错与 EUV 等昂贵设备的采购成本剧增（参见上文 2.2.1 节），全球具备先进制程量产能力的厂商已缩减至台积电、三星和英特尔三家，此外日本

Rapidus 在政府支持下正积极布局 2nm 节点。

图50：台积电、Intel、三星及 Rapidus 正积极布局 2nm 及以下先进制程



数据来源：Semianalysis

台积电背靠海量先进制程订单支持，拥有充足的资金进行跨代研发。同时台积电背靠成熟的前道工艺与技术平台布局，并且在后道先进封装方面拥有技术与产能的绝对优势，因此掌握了较强的定价权，并囊括了绝大部分头部 Fabless 厂商的先进节点订单，进一步巩固了其行业领先地位，形成正向循环。当前台积电 2nm 已经如期实现量产，往后看，台积电 N2P 和 N2X 衍生工艺有望于 2026 年推出，带来小幅改进；同时，台积电还计划在 2026 年下半年推出首个采用背面供电的 GAA 制程节点 A16。


图51：台积电计划在未来两年陆续推出 N2P/N2X/N3A/A16 等节点



数据来源：Semianalysis


三星与英特尔作为市场追赶者，正通过架构创新与积极的资本开支尝试缩小市场差距。三星率先在 3nm 节点引入 GAA（全环绕栅极）架构以期实现技术超车；英特尔则推进“四年五个制程节点”计划并率先引入 High-NA EUV 设备重塑代工业务。但两者在良率爬坡、成本控制和代工生态建设上仍面临持续挑战。

图52：三星试图在 2nm 节点实现跟进



资料来源：Semianalysis


图53：Intel 推进“四年五个制程节点”计划



资料来源：Semianalysis

从当前各节点产能来看，台积电基本在 3-5nm 节点实现垄断，并逐步向 2nm 及以下发力。据 CWW，到 2026 年，台积电的 2nm 月产能将提升至 12 万至 13 万片，大幅领先竞争对手；英特尔与三星在 8-16nm 所对应的 DUV FinFET 阶段有所发力，但台积电凭借 3-5nm 的绝对优势和稳健的产能爬坡能力，仍在先进制程整体格局中保持领先地位。当前 Intel 和三星在 GAA 时代开始再度发力（参见上文 1.2.4 节）。

图54：台积电先进制程预测产能领先三星与 intel（截至 2025Q4，8 英寸 KWPM）




数据来源：SEMI、开源证券研究所

在 28nm 及以上的成熟制程领域，国际传统二线代工厂的战略重心已从产能扩张转向盈利优化。联电、格芯等厂商停止了向 7nm 以下节点的资本投入，转而通过严格控制新增资本开支，最大化利用已折旧完毕的现有产线，维持稳定的现金流与资产回报率。成熟制程的核心竞争力逐渐向特色工艺平台转移。为了避免常规逻辑芯片的同质化价格竞争，代工企业将资源集中于高压 BCD、射频 SOI、图像传感器（CIS）及嵌入式存储等特色工艺。这些工艺对定制化服务要求高，具有较长的生命周期和极高的客户粘性。

从各家成熟节点代工厂商工艺平台与节点拆分，各家 Foundry 主力节点与工艺平台有所分化。台积电在所有细分节点均保持领先，且在 21-33nm（28nm 世代）优势显著。中芯国际的产能结构涵盖全谱系，且 21-33nm 占比较高，逐步加码高性能逻辑工艺市场，有望减少对低端市场的依赖。相比之下，晶合集成（主攻 55nm DDIC）与世界先进（主攻 0.13μm PMIC）与华虹半导体（主攻 NVM、功率及模拟与电源管理）呈现出鲜明的特定工艺导向，主要产能集中在 47nm 以上的中低端或特色工

艺节点。

图55：成熟节点产能（20nm 及以上）主要 Foundry 主力节点有所分化



数据来源：SEMI、开源证券研究所


注：产能口径不包含存储，单位：KWPM（8 英寸）

2.4.2、地缘冲突加剧，国产头部半导体代工厂有望复刻台积电成长路径

地缘政治因素影响芯片供应链稳定性，半导体自主可控加速。地缘政治、AI 芯片需求与区域补贴政策正形成合力，将全球晶圆制造格局推向“China for China”、“US for US”及“Non-China for Non-China Customers”三大阵营的分化态势。在海外针对我国芯片供应链持续施加高压封锁的背景下，单纯依赖海外代工厂已成为影响我国芯片供应稳定性的潜在风险敞口。我们认为，构建独立且完整的本土芯片制造体系已从“可选项”转变为“必选项”。未来，中国有望在与全球体系部分脱钩的背景下，独立孕育出一套从设备、材料到制造的完整生态，无论是先进制程还是成熟制程，都或将诞生具备全球竞争力的细分领域龙头。

就半导体制造而言，回顾过去几年，中国半导体制造产业在成熟制程领域的已见成效，随着本土晶圆厂产能的持续爬坡与良率提升，当前 28nm 及以上成熟制程已基本实现供应链的自主可控。中国大陆 2025 年计划建设的 3 座晶圆厂，主要集中于成熟制程领域。与中芯国际、华虹集团等企业的扩产规划高度契合，这些产线主要服务于汽车芯片、工业控制等内需市场，意味着汽车电子、物联网、电源管理等关键领域的芯片安全得到了高度保障。据 TrendForce，2023 年成熟节点中国大陆产能占比为 31%，到 2027 年，该数字有望达到 39%。

图56：中国成熟制程节点市占率持续扩张，先进制程扩张有望接力



资料来源：TrendForce

往后看，我们认为先进制程的国产化将接力成熟制程，成为芯片自主可控的下一阶段核心逻辑，中国先进逻辑晶圆代工市占率有望稳步提升（参见 3.1.2）。


3、本土视角：本土代工双雄竞逐，卡位国产替代核心赛道

3.1、需求侧：库存周期陆续见底，国产替代+存储逻辑晶圆贡献长期增长


3.1.1、库存周期：下游市场陆续开始补库，全面复苏尚需时间

工业、汽车等市场库存周期迎来反转，消费电子仍受存储压制，订单全面回流尚需时间。消费电子与通讯市场受存储涨价限制，目前仍在筑底过程当中，据中芯国际 2025 年 Q4 法说会，消费类存储产能有望在 2026 年 Q3 开始逐步释放，当前部分中低端消费类订单已经开始回流，在政策补贴的持续刺激之下，我们认为消费电子市场有望逐步筑底。


库存端：IC 厂商库存周转天数筑底，已进入主动建立库存的阶段。IC 设计厂商库存天数自 2023 年一季度达到顶峰，并一路下行，当前仍在下行过程当中，当前下行速度已经趋缓，具体而言，圣邦股份、纳芯微等 8 家模拟芯片公司平均库存天数自 2023 年一季度的 240 天逐步下降至 2025 年第三季度的 158 天；晶晨股份、恒玄科技等 8 家数字芯片公司平均库存天数自 2023 年一季度的 350 天逐步下降至 2025 年第三季度的 163 天。从存货规模来看，圣邦股份、纳芯微等 8 家模拟芯片公司总存货规模在本轮库存周期中并无明显下滑，并自 2024 年四季度后开始稳步向上，晶晨股份、恒玄科技等 8 家数字芯片公司总存货规模在 2022 年四季度达到顶峰，并开始去库存，在 2023 年四季度触底，并开始上行。综合考虑存货周转天数与存货规模，我们认为本轮库存周期当前已经进入主动补库存阶段，库存水位持续抬升，叠加库存天数持续向下，意味着需求端已经逐步开始复苏。

图57：模拟芯片公司库存天数筑底（天）



资料来源：Wind、开源证券研究所

图58：数字芯片公司库存天数筑底（天）


资料来源：Wind、开源证券研究所

图59：模拟芯片公司主动提升库存（存货：亿元）


资料来源：Wind、开源证券研究所

图60：数字芯片公司主动提升库存（存货：亿元）



资料来源：Wind、开源证券研究所

3.1.2、China For China 从成熟节点向先进节点开始渗透

过去几年成熟节点晶圆代工国产替代卓有成效。中芯国际的中国区收入占比从2020年1季度的61.60%开始提升，在2020年四季度至2021年一季度大幅下滑至56%左右，我们推测主因中芯国际当时暂无拿到美国商务部许可，导致华为晶圆代工订单有所下滑。此后，中芯国际中国区收入占比开始稳步向上，2024年开始该数字已经稳定保持在80%以上，至2025年4季度，该数字已经来到87.60%。华虹半导体则表现更为稳健，占比从2020年1季度的61.40%稳步攀升，自2023年4季度起站稳80%关口，并在2025年维持在81%—83%区间。

因此，我们认为20nm及以上成熟节点的国产替代正持续深化，本土设计公司对国内代工龙头的供应链依赖度已大幅提升。


图61：中芯国际与华虹半导体中国区收入占比稳步提升



数据来源：各公司官网、开源证券研究所

往后看，我们认为先进制程的代工的国产替代将会是趋势。过去几年美国的半导体出口管制正持续收紧，除了限制 14/16nm 及以下先进制程设备出口外，近期也进一步限制了台积电等海外晶圆厂对大陆 7nm 及以下高端 AI 芯片的代工服务，阻断了国内企业依赖海外先进制程的路径。与此同时，国内终端市场对先进制程的需求仍在稳步扩大：在手机端，国内高端智能手机的回归带来了每年千万级先进制程 SoC 的代工需求；在算力端，先进代工是 AI 芯片的“物理基座”。AI 模型对单芯片的算力呈指数级上升，据 IDC，2024 年中国智能算力规模为 725.3EFLOPS，预计 2025 年将达到 1,037.3 EFLOPS，2026 年，中国智能算力规模将达到 1,460.3 EFLOPS，为 2024 年的两倍，并在 2028 年达到 2,781.9 EFLOPS，2023-2028 年中国智能算力规模和通用算力规模的五年年复合增长率分别达 46.2%和 18.8%。更高的算力、功耗与内存带宽要求推动了对更高密度、更高能效的先进制程的刚性需求，因此，我们认为 AI 的算力扩张是对先进晶圆代工需求的长期、确定性拉动。

图62：预计 2023-2028 年中国区智能算力年复合增速超过 40%



数据来源：C114 通信网、IDC、开源证券研究所

从供给端而言，自 2022 年起，美国通过商务部发布的一系列出口管控，将“高性能用于训练/推理的先进计算芯片”与用于制造这些芯片的关键设备纳入限制范围，形成对我国成品芯片与制造设备并行管控的双轨策略。政策从首次的 2022 年临时规则开始，随后持续通过联邦公报与一系列 FAQ/修订提高性能门槛、扩展受控物项并

强化对含美国产技术或零部件的“外延管控”，以堵塞通过第三国或改版产品规避的通路。结果而言：一方面显著抑制了中国获得最顶端训练用 GPU 与相关高端制造设备的通道；另一方面，监管的动态收紧（包括 2023-2024 年的多次更新与后续扩展）已把设备、材料与部分代工实体也置于更高的不确定性之下，直接影响顶端产能放量节奏与供应链可得性。在上述制度性约束下，推进国产先进制程扩产不仅是产业升级的自然选择，更是保障算力与制造链“可控性”的战略必需。

综合而言，我们对先进算力芯片的需求与供给进行了测算，预计 AI 算力芯片市场规模将在 2027 年达到 8004 亿元，对应算力芯片需求将达到 800 万张（等效 910B），对应算力芯片晶圆需求将达到约 2.1 万片每月，对应约 35 亿美金的先进制程晶圆代工市场规模。

表7：中国算力规模的迅速提升将带动我国先进制程代工市场规模提升


先进制程代工市场规模预测	2024 年	2025 年	2026 年 E	2027 年 E	2028 年 E	2029 年 E
中国算力规模（EFLOPS，基于 FP16 计算）	725	1124	1712	2561	3769	5457
单卡算力假设（Tflops）	320	320	320	320	320	320
算力卡需求（万张）	227	351	535	800	1178	1705
价格（万元）	10	10	10	10	10	10
AI 芯片市场空间（亿元）	2267	3513	5349			
yoy		55%	52%	50%	47%	45%
良率	20%	25%	29%	33%	37%	41%
Die Size(mm2)	666	666	666	666	666	666
考虑良率后 DPW（颗），晶圆可用面积取 65000mm2	20	24	28	32	36	40
单月 Die 需求（万颗）	19	29	45	67	98	142
晶圆需求（KWPM）	10	12	16	21	27	35
yoy		24%	31%	31%	31%	31%
ASP（美金）	12000	12000	13000	14000	15000	16000
算力芯片先进制程代工市场规模（亿美金）	14	17	25	35	49	68

资料来源：36Kr、腾讯新闻、盛合晶微招股书等、开源证券研究所

3.1.3、存储龙头加速导入 CBA 工艺，成熟节点逻辑代工迎增量市场


存储单元与逻辑单元分离制造驱动性能与热控优化。CBA（CMOS directly Bonded to Array）工艺首先将控制逻辑的 CMOS 电路与存储单元阵列分别在独立晶圆上完成制造，再通过铜键合 W2W 技术进行堆叠。存储与逻辑分离制造解决了传统工序难以兼顾的热预算矛盾。一方面，存储的高温处理不再牺牲 CMOS 晶体管性能，保障了存储可靠性。另一方面，CMOS 晶圆则可在低热预算条件下采用先进工艺节点，从而实现性能提升。我们认为，分离制造使存储与逻辑摆脱热预算相互掣肘，使 CBA 工艺兼具高可靠性与高性能双重优势。

图63: CBA 工艺实现 CMOS 与存储制造分离



资料来源: 铠侠官网


图64: CBA 工艺具有更优电性能与热稳定性



资料来源: 中国科学院半导体研究所


CBA 工艺在 3D NAND 中可规避应力导致的逻辑电路损伤, 并简化外围电路提高密度。传统 3D NAND 架构存在密度、应力、面积三重瓶颈: 外围电路在 128 层以上堆叠中占据超 50% 面积, 严重限制密度提升; 当层数跨越 300 层时, 应力更可能损伤底部逻辑电路, 危及可靠性。而 CBA 工艺以“分立制造+混合键合”破局。通过将存储阵列与外围电路分离加工, CBA 在物理层面上隔绝应力干扰, 使存储晶圆能专注于单元微缩与紧凑排布; 外围电路则可独立优化并精简面积, 一举攻克三大挑战, 为 3D NAND 向更高层数演进提供了清晰路径。

图65: 铠侠采用 CBA 工艺的 3D NAND 产品存储密度较上代提升 50%



资料来源: 铠侠官网


图66: CAB 工艺显著减少芯片面积



资料来源: upweek、铠侠


DRAM 平面微缩逼近物理极限, 4F²+CBA 架构或将逐步引入。随着制程迈入 10nm 以下, 传统平面架构的 DRAM 面临电容体积缩小、电荷保存困难及漏电问题加剧等多重瓶颈, 单纯依靠制程微缩难以为继。为此, 产业转向 4F²架构, 通过将晶体管垂直构建, 芯片面积相较 6F²架构缩减约 30%, 实现了单元尺寸大幅微缩与存储密度显著提升。此外, 垂直结构使电路路径更短, 有效降低了寄生电阻。据 Yole 预计, CBA DRAM 将随着 4F²架构的引入, 于 2027 年开始逐步应用。

图67：4F² 架构将源极、栅极、漏极从水平改为垂直放置



资料来源：Semianalysis

图68：4F² DRAM 有望使用 CBA 技术



资料来源：Yole


国产厂商开启 3D NAND CBA 工艺商用先河，DRAM CBA 工艺落地在即。3D NAND 方面，长江存储于 2019 年率先量产 64 层 Xtacking 产品，开创 CBA 商用先河；2024 年铠侠在 218 层 BiCS Flash 中正式导入 CBA；2025 年三星与长江存储达成专利授权，计划于第 10 代 430 层产品采用 Xtacking。而在 DRAM 方面，CBA 架构正以“4F²单元+分立制造”的技术组合快速切入。2023 年底长鑫与三星就已经发表相关技术论文，三星明确 2025 年完成 4F² VCT DRAM 原型开发，预计将采用存储单元和外围逻辑单元分离的 CBA 工艺。总体而言，从 NAND 量产验证到 DRAM 原型突破，CBA 工艺产业落地已呈燎原之势。

图69：长存 Xtacking 结构采用“分立制造+混合键合”的 CBA 工艺



资料来源：长江存储官网

图70：DRAM 加速向 4F² 垂直架构演进



资料来源：TEL


CBA 工艺有望显著带动 28nm 及以下节点逻辑晶圆代工需求。CBA 工艺推动存储芯片走向“存储阵列+逻辑晶圆”双晶圆堆叠，使逻辑晶圆蜕变为可独立外包的代工品类。制程解耦后，逻辑部分可采用 HKMG、FinFET 等最适工艺，实现系统性能与能效协同优化。如 SK 海力士 HBM4 采用台积电逻辑工艺、三星第 10 代 V-NAND 独立制造外围电路，印证逻辑代工模式已成存储龙头的现实选择。而逻辑晶圆外包代工将催生庞大产能需求。我们认为，若国内存储公司远期 3D NAND 加上 DRAM 能够占到全球 20% 以上的产能份额，远期存储产能有望超 100 万片，若未来均采用 CBA 工艺，将带来海量的逻辑晶圆代工需求，当前全球 20/28nm 逻辑制程总产能仅

80 万片/月，因此，28nm 及以下逻辑晶圆代工或将持续供不应求。

3.2、供给侧：产能满载印证需求旺盛，代工景气度持续


半导体需求持续旺盛背景下，本土代工双雄产能利用率持续高企。2025 年第三季度，中芯国际产能利用率达 95.8%，接近满产，折合 8 英寸标准逻辑的月产能首次突破百万片，达 102.28 万片/月。同期，华虹产能利用率高达 109.5%，创下 2023 年以来新高，产能则稳步攀升至 46.8 万片/月。2025 年中芯国际与华虹产能规模与利用率的同步攀升，反映出“去美化”趋势下国内供应链对本土制造的旺盛需求。展望未来，受益于下游去库存化及 AI 热潮，晶圆代工供不应求或格局仍将持续。

图71：中芯国际与华虹 8 英寸晶圆产能规模持续攀升



数据来源：Wind、开源证券研究所


图72：中芯国际与华虹产能利用率维持高位



数据来源：Wind、开源证券研究所

供需错配产能告急，代工涨价潮起。2025 年第二季度，华虹率先上调成熟制程价格。三季度营收同比增长 20.7%，毛利率同比上升 1.3%，提价效果明显。同时，2025 年 9 月，台积电确认整合 8 英寸产能，并计划于 2027 年末前关停部分产线，三星同样于 2025 年启动八英寸减产。据 TrendForce 预估，2025 年全球八英寸产能将年减约 0.3%，正式进入负增长局面。在此背景下，中芯国际已经对部分产能实施了涨价，涨幅约为 10%。我们认为，晶圆代工供需错配持续传导，晶圆代工龙头定价权或将进一步提升。

图73：2025 年全球八英寸产能正式进入负增长局面



数据来源：TrendForce、开源证券研究所


往后看，无论是中芯国际、华虹半导体，还是其他国产晶圆代工厂商，均布局了可观的增量产能。参见

3.3、中芯国际、华虹半导体基本面梳理

3.3.1、中芯国际：技术攻坚引领国产替代

国产晶圆代工领军者，稳居全球代工前列。作为大陆晶圆代工龙头，中芯国际已构建起覆盖 0.35 微米到先进制程逻辑晶圆代工的技术平台。据 TrendForce 数据，2025 年第三季度，中芯国际市占率达 5%，营收仅次于台积电与三星，位列第三。制程结构方面，公司巩固成熟制程优势，积极攻关先进制程。虽受限于 EUV 设备获取，但凭借 DUV+多重曝光技术，公司成功将制程节点向 7nm 推进。2025 年底，中芯南方 7nm 试验线完成工艺验证，正式通线。

图74：中芯国际位居全球代工份额前三



数据来源：TrendForce、开源证券研究所

从工艺平台来看，中芯国际已构建起全面且深度的特色工艺平台矩阵，精准卡位汽车电子、物联网、新能源及消费电子等高增长下游赛道。

表8：中芯国际提供电源/模拟、DDIC、NVM 等一系列工艺平台

工艺平台	技术简介	应用产品
电源/模拟	基于现有的低功耗逻辑平台可提供模块架构，技术包括双极晶体管、高压 LDMOS 晶体管、精密模拟无源器件和 eFuse/OTP/MTP 非易失性存储器，同时提供有竞争力的 Rds(on)功率器件。	具有成本效益的智慧手机、平板电脑及消费电子产品，如电池管理，DC-DC，AC-DC，PMIC，快速充电器，电机控制器，以及汽车和工业应用。
DDIC	驱动 IC 是控制液晶面板及 AMOLED 面板开关及显示方式的积体电路晶片。随着面板显示解析度及资料传输速度的提高，其对驱动晶片的要求也不断提高。中芯国际持续开发更先进的高压工艺平台，包含大尺寸及中小尺寸面板 IC,并提供具竞争力的 SRAM 单元尺寸	计算机和消费类电子产品以及无线通讯 LCD/AMOLED 显示面板驱动等广泛应用领域
IGBT	IGBT 是一种新型电力半导体器件的平台性器件，具有高输入阻抗，低导通压降，驱动电路简单，开关速度快，电流	可广泛应用于工业变频、白色家电、轨道交通、电动汽车、智能电网、风力发电和太阳能等行业。

密度大等优点。		
eNVM	提供具有成本竞争力的嵌入式非挥发性记忆体平台，包括一次性可程式设计技术，多次性可程式设计技术，嵌入式电可擦除唯读记忆体技术和嵌入式快闪记忆体技术。	可应用于智能卡、微处理器和物联网应用。
NVM	提供具有成本竞争力的闪存技术。中芯国际还提供 ETOX NOR 闪存技术解决方案	通信与数据处理：记忆卡和 USB 棒，手机，移动设备；消费电子：STB/OTT，MP3，可穿戴设备，玩具和游戏，数字电视；工业电子：监控、智能仪表、自动化和机械人等
MS/RF	提供与逻辑工艺兼容的混合信号 / 射频工艺技术，通过与国际领先 EDA 工具供应商的合作，SMIC 提供精确的 RF SPICE 模型和完整的 PDK 工具包	用于射频和无线互联芯片制造并被广泛应用于消费电子，通信，计算机以及物联网等市场领域。
IoT 平台	提供完整的一站式物联网工艺、制造和晶片设计服务，并携手积体电路生态链合作伙伴，为设计公司生产物联网智慧硬体相关晶片产品，中芯国际提供低功耗逻辑及射频工艺，结合嵌入式闪存。	用于智能家居、能源、安防、工业机器人、可穿戴式设备、汽车、交通、物流、环境、智慧农业、健康监护及医疗等多个领域
汽车平台	中芯国际依据 IATF 16949 质量管理体系标准以及 AEC-Q100 测试要求对汽车电子芯片进行严格的质量管控与可靠性验证，通过持续的工艺改良实现品质卓越及生产零缺陷的目标，并多次通过国际知名汽车客户基于 VDA 6.3 要求的审核且获得认可。	主要运用于数字化领域（高级驾驶辅助系统、车载信息娱乐系统、远距离通信与信息系统、eNVM 平台）、模拟式领域（CAN 通讯总线接口、LIN 本地互联网接口以及电路驱动器、BCD 平台）、感应感知领域（高端图像传感器、TOF 3D 图像传感器、激光雷达和卫星位置预测与显示系统）

资料来源：中芯国际官网、开源证券研究所

三大区域集群实现差异化产能布局。从区域分布看，中芯国际形成了长三角、珠三角、京津冀“三足鼎立”布局。具体而言，先进制程研发与量产集中于上海，有望为上海的众多 AI 芯片公司提供高效的支持。北京与天津构成北方成熟工艺集群，华南的深圳工厂则精准定位电源管理与显示驱动芯片，提供 28nm 及以上制程支持。

表9：中芯国际 12 英寸晶圆厂布局


工厂序号	位置	制程工艺	产能
中芯南方（SN1）	上海	14nm FinFET	现有 1.5 万片/月
中芯南方（SN2）	上海	7nm 及以下	计划新增 3.5 万片/月
中芯北方（B1）	北京	0.18 μm-55nm	现有 5.2 万片/月
中芯北方（B2）	北京	65nm-24nm	现有 6.2 万片/月，扩建后达 10 万片/月
中芯京城（B3P1、B3P2）	北京	45/40nm 至 38/32nm	2025 年起投产，两期各规划 5 万片/月,总产能 10 万片/月
中芯深圳（Fab 16 A/B）	深圳	28nm 及以上	规划 4 万片/月，2024 年起达产
中芯西青（7B、7C）	天津	180nm-28nm	2025 年起投产，两期各规划 5 万片/月,总产能 10 万片/月
中芯东方	上海临港	28nm 及以上	第一阶段 2 万片/月，第二阶段新增 3 万片/月，第三阶段新增 5 万片/月，三阶段总计 10 万片/月

资料来源：国际电子商情、开源证券研究所（注：截至 2025 年）

下游来看，消费电子主导增长，工业与汽车接力复苏。公司传统主力智能手机业务，即使在“国补”政策支持下，其收入占比仍持续收缩，至 2025 年第三季度已降至约 21.5%。与此同时，消费电子强势崛起成为最大收入来源，收入占比从 2022 年第四季度的 24.2%攀升至 2025 年第三季度的 43.4%。而工业与汽车作为高附加值板块，收入占比从 2024 年第三季度的 7.9%稳步提升至 2025 年同期的 11.9%，显现明

确复苏势头。

图75：消费电子取代智能手机跃升为中芯国际第一大下游市场




数据来源：中芯国际官网、开源证券研究所

3.3.2、华虹：特色工艺护城河，专注高附加值赛道


制程升级与平台优化并进，夯实特色工艺龙头地位。据 TrendForce 数据，公司 2025 年第三季度全球市占率达 2.6%，位列第六。一方面，制程节点稳步上移，公司收入重心向 55/65nm 与 90/95nm 迁移，两者合计营收占比已从 2021 年的 26.9% 大幅提升至 2025 年上半年的 47.4%。此外，40nm 工艺也已导入 12 款产品并实现出货。另一方面，华虹半导体业持续构建多元化工艺平台。其中，功率器件作为传统优势领域，历年收入占比稳定在 30% 左右。模拟与电源管理平台增长势头强劲，收入占比从 2021 年的 15.4% 攀升至 2025 年上半年的 26.9%，成功卡位汽车电子、工业控制等高增长赛道。

图76：华虹制程节点稳步上移



数据来源：华虹官网、开源证券研究所

图77：华虹工艺平台多元发展



数据来源：华虹官网、开源证券研究所

12 英寸产能稳步扩张，工艺节点进一步下探至 40-28/22nm 节点。具体而言，华虹 8 英寸产线全部位于上海，覆盖从 1μm 到 90nm 的广泛成熟节点，构成当前稳固的产能基座。无锡 12 英寸集群以华虹七厂和九厂为基础，专注于 90nm 至 55nm 等特色工艺。2026 年 1 月，无锡 9B 厂开启土建招标，规划产能 5.5 万片，并将工艺节点下探至 40-28/22nm。

表10：华虹各产线情况

类型	工厂序号	位置	节点	产能
12 英寸	华虹七厂	无锡	90nm 至 65/55nm	一期 4 万片/月，最终 9.45 万片/月
	华虹九厂	无锡	1μm 至 65/55nm	2025 年试生产，一阶段目标 4 万片/月。2026 年底达 5 万片/月；2027 年产能达 8.3 万片
	华虹五厂	上海	65/55nm 至 28/22nm	约 7.5 万片/月
	华虹六厂	上海		
8 英寸	华虹一厂	上海	1μm 至 90nm	约 18 万片/月
	华虹二厂	上海		
	华虹三厂	上海		

资料来源：国际电子商情、开源证券研究所（注：截至 2025 年）

工艺平台方面，华虹半导体依托“8 英寸+12 英寸”双线布局，聚焦特色工艺代工，构筑了极具差异化的竞争壁垒。其核心王牌是功率器件与特色存储：公司不仅是全球首家兼具 8/12 英寸功率器件（如高压 IGBT、超级结）代工能力的企业，深度受益于新能源与工控需求高增的红利；同时在非易失性存储（eFlash/EEPROM 等）领域保持领先，制程下探至 40 纳米，广泛赋能各类 MCU 与智能卡。此外，配合电压覆盖极广的模拟与电源管理以及逻辑射频平台，华虹能够为汽车电子、物联网及智能终端提供一站式的电源控制、通信互联与图像传感制造方案。

表11：华虹半导体提供嵌入式存储、功率器件、模拟及电源管理等多类工艺平台


工艺平台	技术简介	应用产品
嵌入式存储	覆盖 8 英寸 0.35 微米~90 纳米和 12 英寸 90 纳米~40 纳米的嵌入式非易失性存储器代工方案,包含高密度、高性能的 eFlash,EEPROM 和兼容逻辑工艺、低成本的一次编程/多次编程存储器(eOTP/MTP)。制程范围涵盖 0.35um-40nm	车轨 MCU、工控类 MCU、消费类 MCU 及智能卡芯片等
独立式存储	在独立式非易失性存储器平台，公司主要的代工产品包括 NORFlash 与 EEPROM, 多种电子设备均需要使用独立式非易失性存储器。制程范围涵盖 0.35 微米~48 纳米，并提供基于自主知识产权的 NORD 闪存以及业界通用的闪存架构工艺平台	工业、白色家电、汽车电子与各类低功耗物联网设备的 Nor Flash 与 EEPROM
功率器件	公司的功率器件种类丰富，自主研发了领先的深沟槽式超级结 (DT-SJ)、IGBT 等工艺技术，拥有领先业界的汽车电子用 IGBT 背金薄片技术及大规模制造能力。	低压 MOSFET、超级结 MOSFET、IGBT
模拟与电源管理	在模拟与电源管理平台,华虹半导体已自主研发覆盖 8 英寸 0.35 微米~0.11 微米以及 12 英寸 90 纳米~65/55 纳米等多代 BCD 工艺平台,器件种类涵盖中低压、高压以及超高压等各类产品(1.5V-700V),是全球领先的模拟与电源管理工艺技术提供商。覆盖 0.35 微米~65/55 纳米，电压范围 1.5V-700V 的 BCD 工艺平台台	工业控制、汽车电子、通讯、智能手机及平板电脑用电源管理类模拟芯片/信号链类模拟芯片
逻辑与射频	公司的逻辑与射频工艺平台主要包括逻辑、特色射频和图像传感器，是国内主要的射频及图像传感器技术制造方案提供商。主要由 0.35 微米~40 纳米逻辑工艺技术以及 RFSOI、图像传感器、微机电器件等特色工艺组成	逻辑与特色射频应用于 USB 控制、WI-FI、蓝牙及射频前端，图像传感器应用于智能手机、平板电脑、数码产品、安防及车载摄像头

资料来源：华虹半导体官网、开源证券研究所

从下游来看，消费电子基本盘稳固，特色工艺锁定高端需求。消费电子作为基本盘，收入占比长期维持在 55%以上，并于 2025 年第三季度达到 64.1%。工业与汽车作为第二大收入来源，占比稳定在两至三成，其稳固地位直接得益于特色工艺优

势：公司不仅是大陆最大的微控制器代工基地，也是全球产能第一的功率器件代工厂，其深沟槽超级结 MOSFET、车规级 IGBT 等关键技术，在车规与工规领域构筑了深厚护城河。相比之下，通信与计算业务占比较小且波动平缓。总体而言，华虹下游收入结构较为稳定。

图78：华虹下游收入结构较为稳定




数据来源：华虹官网、开源证券研究所

3.3.3、财务：Capex 先行，折旧高峰将至，收入稳步增长下利润或将逐步释放

资本开支先行，把握国产替代主动权。2020 年第一季度至 2024 年第四季度，中芯国际资本开支规模从 7 亿美元攀升至超 70 亿美元，华虹亦从 2 亿美元增长至接近 30 亿美元，投资规模显著扩大。从投资力度看，两家公司的资本开支强度较为激进。中芯国际于 2023 年末触及 120.8%，华虹则在 2024 年末创下 138.7%的峰值，彰显产能扩张与技术升级决心。我们认为国产替代浪潮中，龙头厂商的高资本开支是实现产业链自主可控的必由之路。

图79：国产代工厂商产能扩张驱动资本开支高企




数据来源：Wind、开源证券研究所

高额折旧压制短期盈利，资本开支饱和后毛利率有望迎来修复。随着前期资本开支集中转固，折旧与摊销规模快速攀升。中芯国际方面，折旧与摊销从 2020 年第一季度的 6.7 亿美元大幅上升至 2025 年第三季度的近 10 亿美元，华虹亦从 0.46 亿美元增至 1.87 亿美元，增幅显著。而高额折旧对毛利率的侵蚀自 2023 年起尤为凸显，

并在 2024 年上半年进一步承压。中芯国际毛利率从 2022 年第二季度高点 40% 回落至 2023 年第四季度的 19.3%，华虹方面 2024 年第一季度一度降至 6.4%。总体而言，毛利率受压是产能建设期的短期阵痛。但中长期看，随着产能爬坡与均价提升，规模效应有望驱动单位固定成本下降，支撑毛利率进入修复通道。

图80：高额折旧致短期毛利承压，资本开支饱和后毛利率有望逐步修复



数据来源：Wind、ifind、开源证券研究所

优质资产注入，代工双雄盈利能力迎来改善。2025 年 12 月，中芯国际宣布以约 1.98 倍 PB 的对价收购中芯北方剩余 49% 股权。作为折旧高峰已过优质资产，中芯北方并表后将直接增厚公司业绩。据公司交易报告书，本次收购将直接带动公司 2025 年 1-8 月归母净利润提升 19%。此外，华虹亦公告将以 10.42 倍的 EV/EBITDA 比率收购华力微。据其交易报告书，此次收购预计带动同期收入提升 30.6%，归母净利润增长 269%。资本开支高峰期，中芯国际和华虹通过收并购优化财务结构，为应对外部周期波动与内部成本压力提供了关键缓冲。

4、受益标的

总而言之，站在当前节点，我们认为国产 Fab 厂商面临三重 Beta：

(1) 成熟节点逻辑晶圆代工涨价：受下游汽车工控等市场拉库、原材料价格上涨及台积电逐步退出成熟代工，当前晶圆代工行业迎来全面涨价，此前世界先进宣布将自 4 月起开启第二波涨价，调幅达 10-15%。此外华虹、中芯国际此前亦宣布涨价，代工行业有望迎来盈利能力改善。

(2) 先进制程逻辑晶圆代工国产替代：面临庞大的先进制程需求，当前国产先进制程代工产能较为局限，台积电、intel 和三星 16nm 及以下节点总产能超 278 万片，当前中国先进制程的产能爬坡尚处早期，短期仍难以满足本土旺盛的替代需求。随国产半导体设备逐步实现突破，我们认为先进制程产能有望逐步释放。国产 Fab 市场空间有望大幅拓宽，并带动先进逻辑半导体设备需求。

(3) 存储 CBA 工艺带动逻辑晶圆代工需求：存储逻辑晶圆采用 CBA 工艺或将成为趋势，若国内存储芯片厂商远期产能占到全球 20% 以上，在 CBA 工艺的逐步渗透之下，28/20nm 节点逻辑晶圆代工或将持续供不应求，并带动成熟逻辑半导体设备需求。

受益标的：

(1) Fab：中芯国际、华虹半导体、晶合集成、燕东微、华润微等。

(2) 半导体设备：北方华创、中微公司、拓荆科技、中科飞测、精测电子、华海清科、芯源微、微导纳米、长川科技、华峰测控等。

表12：受益标的盈利预测表

公司简称	公司代码	评级	总市值 (亿元)	净利润 (亿元)				PE		
				2024A	2025E	2026E	2027E	2025E	2026E	2027E
中芯国际	688981.SH	未评级	5432.01	36.99	61.85	74.94	69.47	87.8	72.5	78.2
华虹公司	688347.SH	未评级	1517.48	3.81	5.55	11.19	14.46	273.2	135.6	104.9
晶合集成	688249.SH	未评级	645.44	5.33	11.95	15.28		54.0	42.2	
燕东微	688172.SH	未评级	579.04	-1.78	-12.20	-17.29		不适用	不适用	
华润微	688396.SH	未评级	661.11	7.62	13.72	18.73		48.2	35.3	
北方华创	002371.SZ	买入	3318.86	56.21	71.00	95.05	121.54	46.7	34.9	27.3
中微公司	688012.SH	买入	1959.40	16.16	33.22	45.50	65.00	59.0	43.1	30.1
拓荆科技	688072.SH	买入	957.21	6.88	17.20	24.69	32.17	55.7	38.8	29.8
中科飞测	688361.SH	未评级	573.39	-0.12	4.02	6.35		142.6	90.4	
精测电子	300567.SZ	未评级	377.38	-0.98	2.12	3.66	5.96	178.2	103.1	63.3
华海清科	688120.SH	买入	606.62	10.23	16.00	20.01	24.06	37.9	30.3	25.2
芯源微	688037.SH	买入	347.81	2.03	3.11	5.60	7.86	111.7	62.1	44.3
微导纳米	688147.SH	未评级	330.51	2.27	4.13	5.72		79.9	57.8	
长川科技	300604.SZ	未评级	787.93	4.58	11.36	16.81	21.23	69.4	46.9	37.1
华峰测控	688200.SH	买入	340.38	3.34	6.73	8.38	11.54	50.5	40.6	29.5

资料来源：Wind、开源证券研究所（未评级标的盈利预测来源于 Wind 一致预期，已评级公司盈利预测来源于开源证券研究所，数据截至 2025 年 3 月 16 日）

5、风险提示

（1）地缘政治摩擦与供应链阻断风险。

晶圆代工属于高度全球化的重资产行业，对高端半导体设备、核心零部件及先进材料的依赖度极高。若未来海外进一步收紧对华半导体设备（如先进光刻机、蚀刻机）和前驱体材料的出口管制，将直接制约国内代工厂的扩产进度以及先进制程的研发步伐。

（2）成熟制程短期产能过剩。

在“国产替代”预期驱动下，国内代工厂近年来正大幅扩充 28nm 及以上的成熟制程产能。若未来全球新增产能集中释放，叠加行业整体需求未见显著增长，成熟工艺节点可能在短期面临供大于求的局面，导致晶圆代工价格承压与代工厂产能利用率下滑，毛利率及整体盈利能力大幅受损。

（3）宏观经济复苏不及预期。

晶圆代工订单直接受消费电子、汽车、工业等终端应用市场的景气度影响。若全球宏观经济持续疲软，或新能源汽车、AIoT 等新兴市场的渗透率增速放缓，将导致上游 IC 设计公司去库存周期拉长，进而大幅削减或推迟对代工厂的新增订单需求。

（4）国产替代与技术突破进度不及预期

尽管本土化制造趋势确立，但在部分高阶芯片领域，由于良率、成本及生态绑定等综合因素，部分国内芯片设计企业短期内仍可能优先选择海外成熟代工体系。若国内代工厂在技术节点突破、特色工艺平台建设或良率爬坡上耗时过长，将难以有效承接这部分产能转移。

（5）存储涨价挤压终端需求

存储与逻辑、模拟芯片在智能手机、PC 等消费电子整机中共享 BOM 成本。若存储行业的涨价或紧缺周期持续过长，将大幅抬高下游终端品牌商的制造成本。为维持利润率，终端厂商可能会被迫采取涨价或降配策略，这不仅会抑制消费电子终端的整体销量复苏，还会促使厂商缩减对周边配套芯片的采购预算。这种由于存储成本过高引发的“挤出效应”，将反向压制上游晶圆代工厂成熟制程订单的释放与复苏节奏。

特别声明

《证券期货投资者适当性管理办法》、《证券经营机构投资者适当性管理实施指引（试行）》已于2017年7月1日起正式实施。根据上述规定，开源证券评定此研报的风险等级为R4（中高风险），因此通过公共平台推送的研报其适用的投资者类别仅限定为专业投资者及风险承受能力为C4、C5的普通投资者。若您并非专业投资者及风险承受能力为C4、C5的普通投资者，请取消阅读，请勿收藏、接收或使用本研报中的任何信息。

因此受限于访问权限的设置，若给您造成不便，烦请见谅！感谢您给予的理解与配合。

分析师承诺

负责准备本报告以及撰写本报告的所有研究分析师或工作人员在此保证，本研究报告中关于任何发行商或证券所发表的观点均如实反映分析人员的个人观点。负责准备本报告的分析师获取报酬的评判因素包括研究的质量和准确性、客户的反馈、竞争性因素以及开源证券股份有限公司的整体收益。所有研究分析师或工作人员保证他们报酬的任何一部分不曾与，不与，也将不会与本报告中具体的推荐意见或观点有直接或间接的联系。

股票投资评级说明

	评级	说明
证券评级	买入（Buy）	预计相对强于市场表现 20%以上；
	增持（outperform）	预计相对强于市场表现 5%~20%；
	中性（Neutral）	预计相对市场表现在-5%~+5%之间波动；
	减持（underperform）	预计相对弱于市场表现 5%以下。
行业评级	看好（overweight）	预计行业超越整体市场表现；
	中性（Neutral）	预计行业与整体市场表现基本持平；
	看淡（underperform）	预计行业弱于整体市场表现。

备注：评级标准为以报告日后的 6~12 个月内，证券相对于市场基准指数的涨跌幅表现，其中 A 股基准指数为沪深 300 指数、港股基准指数为恒生指数、新三板基准指数为三板成指（针对协议转让标的）或三板做市指数（针对做市转让标的）、美股基准指数为标普 500 或纳斯达克综合指数。我们在此提醒您，不同证券研究机构采用不同的评级术语及评级标准。我们采用的是相对评级体系，表示投资的相对比重建议；投资者买入或者卖出证券的决定取决于个人的实际情况，比如当前的持仓结构以及其他需要考虑的因素。投资者应阅读整篇报告，以获取比较完整的观点与信息，不应仅仅依靠投资评级来推断结论。

分析、估值方法的局限性说明

本报告所包含的分析基于各种假设，不同假设可能导致分析结果出现重大不同。本报告采用的各种估值方法及模型均有其局限性，估值结果不保证所涉及证券能够在该价格交易。

法律声明

开源证券股份有限公司是经中国证监会批准设立的证券经营机构，已具备证券投资咨询业务资格。

本报告仅供开源证券股份有限公司（以下简称“本公司”）的机构或个人客户（以下简称“客户”）使用。本公司不会因接收人收到本报告而视其为客户。本报告是发送给开源证券客户的，属于商业秘密材料，只有开源证券客户才能参考或使用，如接收人并非开源证券客户，请及时退回并删除。

本报告是基于本公司认为可靠的已公开信息，但本公司不保证该等信息的准确性或完整性。本报告所载的资料、工具、意见及推测只提供给客户作参考之用，并非作为或被视为出售或购买证券或其他金融工具的邀请或向人做出邀请。本报告所载的资料、意见及推测仅反映本公司于发布本报告当日的判断，本报告所指的证券或投资标的的价格、价值及投资收入可能会波动。在不同时期，本公司可发出与本报告所载资料、意见及推测不一致的报告。客户应当考虑到本公司可能存在可能影响本报告客观性的利益冲突，不应视本报告为做出投资决策的唯一因素。本报告中所指的投资及服务可能不适合个别客户，不构成客户私人咨询建议。本公司未确保本报告充分考虑到个别客户特殊的投资目标、财务状况或需要。本公司建议客户应考虑本报告的任何意见或建议是否符合其特定状况，以及（若有必要）咨询独立投资顾问。在任何情况下，本报告中的信息或所表述的意见并不构成对任何人的投资建议。在任何情况下，本公司不对任何人因使用本报告中的任何内容所引致的任何损失负任何责任。若本报告的接收人非本公司的客户，应在基于本报告做出任何投资决定或就本报告要求任何解释前咨询独立投资顾问。投资者应自主作出投资决策并自行承担投资风险，任何形式的分享证券投资收益或者分担证券投资损失的书面或口头承诺均为无效。

本报告可能附带其它网站的地址或超级链接，对于可能涉及的开源证券网站以外的地址或超级链接，开源证券不对其内容负责。本报告提供这些地址或超级链接的目的纯粹是为了客户使用方便，链接网站的内容不构成本报告的任何部分，客户需自行承担浏览这些网站的费用或风险。

开源证券在法律允许的情况下可参与、投资或持有本报告涉及的证券或进行证券交易，或向本报告涉及的公司提供或争取提供包括投资银行业务在内的服务或业务支持。开源证券可能与本报告涉及的公司之间存在业务关系，并无需事先或在获得业务关系后通知客户。

本报告的版权归本公司所有。本公司对本报告保留一切权利。除非另有书面显示，否则本报告中的所有材料的版权均属本公司。未经本公司事先书面授权，本报告的任何部分均不得以任何方式制作任何形式的拷贝、复印件或复制品，或再次分发给任何其他人，或以任何侵犯本公司版权的其他方式使用。所有本报告中使用的商标、服务标记及标记均为本公司的商标、服务标记及标记。

开源证券研究所

上海

地址：上海市浦东新区世纪大道1788号陆家嘴金控广场1号楼3层
邮编：200120
邮箱：research@kysec.cn

深圳

地址：深圳市福田区金田路2030号卓越世纪中心1号楼45层
邮编：518000
邮箱：research@kysec.cn

北京

地址：北京市西城区西直门外大街18号金贸大厦C2座9层
邮编：100044
邮箱：research@kysec.cn

西安

地址：西安市高新区锦业路1号都市之门B座5层
邮编：710065
邮箱：research@kysec.cn