

PB151 Výpočetní systémy

Michal Brandejs
brandejs@fi.muni.cz

12. února 2008

Obsah

1 Pojmy	4
1.1 Základní pojmy	4
2 Číselné soustavy	6
2.1 Koncepce Johna von Neumanna	6
3 Číselné soustavy	6
3.1 Číselné soustavy, Polyadicke soustavy	6
3.2 Převody mezi polyadicke soustavami	7
3.3 Číselné soustavy v počítacové praxi	9
3.4 Aritmetika ve dvojkových kódech	11
4 Kódy	12
4.1 BCD kód	12
4.2 Vnější, detekční a opravné kódy	12
4.3 Kódová vzdálenost a její znázornění	19
4.4 Vztah kódové vzdálenosti a počtu chyb	20
5 Obvody	20
5.1 Booleova algebra	20
5.2 Obvodové znázornění Booleovy algebry	22
5.3 Shefferova algebra, Peirceova algebra	24
5.4 Fyzikální postata signálů, zakázané pásmo	25
5.5 TTL, invertor v TTL, NAND a NOR v TTL	26
5.6 Kombinační logické obvody - základní logické členy	27
5.7 Kombinační logické obvody - ostatní logické členy	28
5.8 Logické obvody	30
5.9 Dekodér, sčítáčky	30
5.10 Úplná sčítáčka, vícemístná sčítáčka	32
5.11 Sekvenční logické obvody, klopný obvod RS	32
5.12 Klopný obvod D	34
5.13 Typické sekvenční obvody	35
5.14 Přenos informací v systému	36
5.15 Sčítáčka v BCD kódu	38
5.16 Násobičky	39
5.17 Rotace bitů, logický a aritmetický posun	39
5.18 Obvod pro rotaci bitů vpravo, vlevo a bez změny, komparátor	41

6 Paměti	41
6.1 Parametry	41
6.2 Vnitřní paměti	43
6.3 Permanentní paměti	44
6.4 Asociativní paměť	45
7 Procesor	45
7.1 Struktura, fáze, registry, typy instrukcí, instrukce, Little/Big-Endian	45
7.2 Instrukce a mikroinstrukce, příznaky	48
8 Pojmy	50
8.1 Větvení	50
8.2 Zásobník, volání podprogramu, V/V operace	53
8.3 Přerušení	56
8.4 Virtuální paměť	58
8.5 Algoritmus LRU	58
8.6 Vyrovnavací (cache) paměť	60
8.7 Použití cache paměti	60
9 Architektura procesorů Intel – Procesor 8086	61
9.1 Zapojení procesorů 8086/88	61
9.2 Typy dat zpracovávané procesory Intel	62
9.3 Adresace paměti procesoru 8086	62
9.4 Registry procesoru	63
9.5 Příznakový registr	63
9.6 Zásobník	64
9.7 Přerušení	65
9.8 Rezervovaná přerušení 8086, počáteční nastavení procesoru	66
9.9 Adresovací techniky	67
9.10 Instrukce MOV	67
9.11 Aritmetické instrukce	67
9.12 Logické instrukce	69
9.13 Rotace, posuvy	70
9.14 Větvení programu	72
9.15 Podmíněné skoky	73
9.16 Zásobník	74
9.17 Volání a návrat z podprogramu	75
9.18 Příznakový registr	75
9.19 Přerušení	76
9.20 Cykly	76
9.21 Ovládání V/V	77
9.22 Další instrukce přesunů dat	77
9.23 Řetězcové instrukce	78
9.24 Instrukce pro podporu BCD aritmetiky	79
10 Architektura procesorů Intel – Procesor 80286	79
10.1 Zapojení	79
10.2 Režimy	80
10.3 Příznakový registr	80
10.4 Registr MSW	80
10.5 Adresace paměti v chráněném režimu	81
10.6 Tabulky popisovačů segmentů	81
10.7 Popisovač datového segmentu	82
10.8 Popisovač instrukčního segmentu	83
10.9 Popisovač systémového segmentu	83
10.10 Segmentové registry	83

10.11	Registry GDTR a LDTR	84
10.12	Použití GDTR, LDTR a segmentových registrů	84
10.13	Úrovně oprávnění	84
10.14	Zpřístupnění datového segmentu	85
10.15	Předání řízení do instrukčního segmentu	85
10.16	Brána pro předání řízení	86
10.17	Použití brány pro předání řízení	86
10.18	Předávání parametrů pomocí brány	86
10.19	Privilegované instrukce	87
10.20	Segment stavu procesu	87
10.21	Segment stavu procesu - obsah	88
10.22	Brána zpřístupňující TSS	88
10.23	Přerušení	88
10.24	Brány pro přerušení	89
10.25	Informace ukládaná do zásobníku	89
10.26	Formát chybového slova	89
10.27	Rezervovaná přerušení	90
10.28	Počáteční nastavení procesoru	90
10.29	Zapnutí chráněného režimu	91
11	Architektura procesorů Intel – Procesor 80386	91
11.1	Popis signálů a registry	91
11.2	Adresace v chráněném režimu a řídicí registry	92
11.3	Popisovače segmentů	93
11.4	Stránkování, Translation Look-aside Buffer (1)	95
11.5	Mapa přístupných V/V bran, přerušení	97
12	Architektura procesorů Intel – Procesor 80486	97
12.1	Zapojení	98
12.2	Rysy procesoru, příznakový registr	98
12.3	Schéma činnosti vyrovnávací paměti	99
12.4	Řídicí registry CR0, CR3	99
12.5	Stránkování	100
12.6	Interní vyrovnávací paměť	100
12.7	Pseudo-LRU	101
13	Architektura procesorů Intel – Procesor Pentium	102
13.1	Rysy procesoru	102
13.2	Blokový diagram	102
13.3	Zřetězené provádění instrukcí	103
13.4	Předvídání podmíněných skoků	103
13.5	Párování instrukcí	104
13.6	Režim správy systému	104
14	Architektura x86-64	105
14.1	Principy architektury x86-64	105
15	RISC	107
15.1	Principy architektury i860	107
15.2	Jednotky a principy i860	108
16	IEEE 754	108
16.1	Koprocesor – FPU 80486, architektura	108
16.2	Typy dat	109
16.3	Zobrazení reálného čísla (1)	110
16.4	Zobrazení reálného čísla (2), zvláštní čísla	110
16.5	Procvičování: Převod čísel do a z IEEE 754	110

16.6 Zvláštní čísla (2)	111
16.7 Určení rozsahu, přesnosti a rozlišitelnosti	111
16.8 Typy operací koprocessoru	112
17 Připojování V/V zařízení	113
17.1 Centronics	113
17.2 RS-232-C (V.24), zapojení, signály	114
17.3 RS-232-C (V.24), průběhy, formáty	115
17.4 Proudová smyčka	115
17.5 Nullmodem	116
17.6 USB Universal Serial Bus	116


1 Pojmy

1.1 Základní pojmy


Pojmy

- **Technické vybavení počítače – Hardware – HW** – souhrnný název pro veškerá fyzická zařízení, kterými je počítač vybaven
- **Programové vybavení počítače – Software – SW**
- **Firmware** – programy tvořící součást technického vybavení počítače
- **1 bit** (z anglického BIrary digiT) 1 b – základní jednotka informace.
- **1 slabika** = 1 byte 1 B – skupina 8 bitů
- **1 slovo** = 1 word – několik (2, 4, 6, 8) slabik
- **Paměť (Memory)** – zařízení pro uchovávání informace (konkrétně binárně kódovaných dat)
- **Adresa v paměti** – číselné označení místa v paměti
- **Nejmenší adresovatelná jednotka** – kapacita místa v paměti, které má vlastní adresu (slabika, slovo)

Osmistopá děrná páska s paritním bitem



Osmistopá děrná páska s paritním bitem



Děrovací zařízení



Kapacity pamětí v mocninách čísla 2

Adresový registr			Paměť
2 ²	2 ¹	2 ⁰	
0	0	0	5
0	0	1	4
0	1	0	3
0	1	1	2
1	0	0	1
1	0	1	0
1	1	0	
1	1	1	

Kapacita paměti

- 1 KB = 2^{10} slabik = 1.024 slabik (kilobyte)
- 1 MB = 2^{20} slabik = 1.048.576 slabik (megabyte)
- 1 GB = 2^{30} slabik = 1.073.741.824 slabik (gigabyte)
- 1 TB = 2^{40} slabik (terabyte)
- 1 PB = 2^{50} slabik (petabyte)
- 1 EB = 2^{60} slabik (exabyte)

- 1 ZB = 2^{70} slabik (zettabyte)
- 1 YB = 2^{80} slabik (yottabyte)

Způsob zápisu (mezera mezi číslem a zkratkou):

- Kapacita paměti je 1 GB.
- 1GB paměť.

2 Číselné soustavy


- RAM – paměť pro čtení i zápis
- ROM – paměť pouze pro čtení
- Paměť s přímým přístupem
- Paměť se sekvenčním přístupem
- Vnitřní (operační) paměť
- Vnější (periferní) paměť
- Registr
- V / V zařízení (I / O Equipment)
- Řadič (Controller) – zařízení převádějící příkazy v symbolické formě (instrukce) na posloupnost signálů ovládajících připojené zařízení

2.1 Koncepce Johna von Neumanna

1945: Architektura "von Neumann"

IAS Computer: Princeton Institute for Advanced Studies

1. Počítač obsahuje operační paměť, ALJ, řadič, V/V zařízení.
2. Předpis pro řešení úlohy je převeden do posloupnosti instrukcí.
3. Údaje a instrukce jsou vyjádřeny binárně.
4. Údaje a instrukce se uchovávají v paměti na místech označených adresami.
5. Ke změně pořadí provádění instrukcí se používají instrukce podmíněného a nepodmíněného skoku.
6. Programem řízené zpracování dat probíhá v počítači samočinně.



3 Číselné soustavy

3.1 Číselné soustavy, Polyadické soustavy

Číselné soustavy

- polyadické
- zbytkových tříd

Polyadické soustavy

zápis

číslo = součet mocnin základu vynásobených číslicemi

$$A = a_n \cdot z^n + a_{n-1} \cdot z^{n-1} + \cdots + a_1 \cdot z^1 + a_0 \cdot z^0$$

$$A = 1 \cdot 10^2 + 2 \cdot 10^1 + 3 \cdot 10^0$$

zhuštěný zápis

běžná je forma zhuštěného zápisu:

$$A = a_n a_{n-1} \dots a_1 a_0$$

$$A = 123$$

$$A = 123_{10}$$

- Zobecnění pro racionální číslo: $A = a_n \cdot z^n + \cdots + a_0 \cdot z^0 + a_{-1} \cdot z^{-1} + a_{-2} \cdot z^{-2} + \cdots + a_{-m} \cdot z^{-m}$
- Zobecnění pro záporná čísla – přidáním znaménka (pro počítače nevhodné)
- Zobecnění pro komplexní čísla – zavedením imaginární jednotky

Soustavy užívané v počítačové praxi

$$z = 2$$

Dvojková

Binární

$$0, 1 \quad z = 8$$

Osmičková

Oktalová

$$0, 1, 2, 3, 4, 5, 6, 7 \quad z = 16$$

Šestnáctková

Hexadecimální

$$0, 1, \dots, 9, A, \dots, F$$

3.2 Převody mezi polyadickými soustavami

$z = 10$	$z = 2$	$z = 8$	$z = 16$
0	000000	0	0
1	001	1	1
2	010	2	2
3	011	3	3
4	100	4	4
5	101	5	5
6	110	6	6
7	111	7	7
8	1000	10	8
9	1001	11	9
10	1010	12	A
11	1011	13	B
12	1100	14	C
13	1101	15	D
14	1110	16	E
15	1111	17	F
16	10000	20	10
17	10001	21	11
...			
32	100000	40	20

Převody mezi soustavami

Číslo v soustavě o základu z^k (kde z a k jsou přirozená čísla) lze převést do soustavy o základu z jednoduše.

Převody

$$\begin{array}{c|c} 2 \leftrightarrow 8 & 8 \not\leftrightarrow 16 \\ \hline 2 \leftrightarrow 16 & 2 \not\leftrightarrow 10 \end{array}$$

Každou k -tici číslic nižší soustavy nahradíme číslicí soustavy vyšší

Převod z 10 soustavy do 2

$12,2_{10} = ?_2$
Rozdělit na celou a desetinnou část čísla:

	0,	2×2
	0	4
12	: 2	0
6	0	8
3	0	1
1	1	6 (0,6 × 2)
0	1	2 (0,2 × 2)
		0
		4
		8
		1
		6

$$12,2_{10} = 1100,0011001100\dots_2$$

Převod z 2 soustavy do 10

$$1100,0011001100_2 = ?_{10}$$

Celá část:

$$1 \times 2^3 + 1 \times 2^2 + 0 \times 2^1 + 0 \times 2^0 = 1 \times 8 + 1 \times 4 + 0 \times 2 + 0 \times 1 = 12$$

Desetinná část:

$$0 \times 2^{-1} + 0 \times 2^{-2} + 1 \times 2^{-3} + 1 \times 2^{-4} + 0 \times 2^{-5} + 0 \times 2^{-6} + 1 \times 2^{-7} + 1 \times 2^{-8} + \dots = 0 \times 0,5 + 0 \times 0,25 + 1 \times 0,125 + 1 \times 0,0625 + \dots = 0,19999\dots$$

Řešení: zaokrouhlení dle poslední číslice rozvoje.

Obecný algoritmus převodu

```
/* Algoritmus pro převod celé části desítkového čísla
do soustavy z */

integer i := 0 ; /* Řád číslice */
integer Číslo := celé_číslo_bez_znaménka ; /* Převáděné číslo */
byte Základ := z ;
byte Číslice [] ; /* Vektor převedených číslic */
while Číslo > 0
begin
    Číslice [i] := Číslo MOD Základ ;
    Číslo := Číslo DIV Základ ;
    i := i + 1 ;
end;
/* V poli Číslice[0] až Číslice[n] jsou uloženy
hodnoty číslic v obráceném pořadí */
```

```
/* Algoritmus pro převod necelé části desítkového čísla
do soustavy z */

integer i ; /* Řád číslice */
real Číslo := necelá_část_čísla ; /* Převáděné číslo */
```

```

byte Základ := z ;
byte Číslice [] ; /* Vektor převedených číslíků */
real Součin ; /* Pracovní proměnná */
for i := 1 to požadovaný počet číslíků
begin
    Součin := Číslo * Základ ;
    Číslice := TRUNC ( Součin ) ;
    Číslo := Součin - Číslice [i] ;
end;
/* V poli Číslice[1] až Číslice[požadovaný počet míst] jsou uloženy
   hodnoty číslíků necelemé části výsledného čísla v přímém pořadí */

```

3.3 Číselné soustavy v počítačové praxi

Zobrazení celého čísla v počítači v binárním tvaru


číslo bez znaménka Číslo pouze kladné v intervalu $< 0; 2^n - 1 >$

Zobrazení např. na 4 bitech ($n = 4$):

0	0	0	0	0
0	0	0	1	1
1	0	0	0	8
1	0	0	1	9
1	1	1	1	15

číslo se znaménkem Kladné i záporné číslo.

Zobrazení celého čísla se znaménkem v binárním tvaru



Zobrazení kladných čísel

Rozsah zobrazení je $< 0; 2^{n-1} - 1 >$
pro $n = 8$: $< 0; 127 >$

Zobrazení záporných čísel: Přímý kód

Přímý kód

- v absolutní hodnotě
rozsah zobrazení je $< -2^{n-1} + 1; -0 >$
pro $n = 4$: $< -7; -0 >, < +0; 7 >$
pro $n = 8$: $< -127; -0 >, < +0; 127 >$

0	0	0	0	0
0	1	1	1	7
0	0	1	1	3
1	0	1	1	-3
0	0	0	0	0
1	0	0	0	-0

Zobrazení záporných čísel: Inverzní kód

Inverzní kód

- inverze bitů (jedničkový doplněk)
rozsah zobrazení je $< -2^{n-1} + 1; -0 >$
pro $n = 4$: $< -7; -0 >, < +0; 7 >$
pro $n = 8$: $< -127; -0 >, < +0; 127 >$

0	0	1	1	3
1	1	0	0	-3
0	0	1	1	3
0	0	0	0	0
1	1	1	1	-0

Zobrazení záporných čísel: Doplňkový kód

Doplňkový kód

- dvojkový doplněk = inverze všech bitů a přičtení jedničky
rozsah zobrazení je $< -2^{n-1}; 2^{n-1} - 1 >$
pro $n = 4$: $< -8; 7 >$
pro $n = 8$: $< -128; 127 >$

0	0	1	0	2
1	1	0	1	+1
1	1	1	0	-2
0	0	0	1	+1
0	0	1	0	2

Doplňkový kód - dvě nuly?

0	0	0	0	0
1	1	1	1	+1
[1] ← 0	0	0	0	0

Přenos ze znaménkového bitu se ignoruje.

Okrajové hodnoty rozsahu zobrazení

1	1	1	1	-1
0	0	0	0	+1
0	0	0	1	1

Okrajové hodnoty rozsahu zobrazení

1	0	0	0
0	1	1	1
			+1
1	0	0	0
			+1
1	0	0	1
0	1	1	0
			+1
0	1	1	1
1	0	0	1
1	0	0	0

co je to za číslo?
nemá absolutní hodnotu
?

7 ≈ +MAX
-7 ≈ -MAX
-8 ≈ -MAX-1

Vztahy mezi zobrazeními

±	Kódová kombinace	Význam v kódu		
		Přímý	Inverzní	Doplňkový
0	0 ...	00	0	0
0	0 ...	01	1	1
0	0 ...	10	2	2

0	1 ...	11	+MAX	+MAX
1	0 ...	00	-0	-MAX
1	0 ...	01	-1	-MAX + 1

1	1 ...	10	-MAX + 1	-1
1	1 ...	11	-MAX	-0
šířka n-bitů				

$$MAX \approx 2^{n-1} - 1$$

3.4 Aritmetika ve dvojkových kódech

Aritmetika ve dvojkových kódech

- Základní operace – **součet**

- Přetečení (přeplnění)** = výsledek operace spadá mimo rozsah zobrazení

Součet v doplňkovém kódu

- všechny bity se sčítají stejně (včetně znaménkového)
- vznikne-li přenos ze znaménkového bitu, tak se ignoruje
- přetečení nastane, pokud se přenos do znaménkového bitu nerovná přenosu ze znaménkového bitu

$$\text{Př.: } \begin{array}{r|rr} & 0 & 110 \\ & 0 & 101 \\ \hline & 01 & 1011 \end{array} \quad \begin{array}{r|rr} & 1 & 010 \\ & 1 & 011 \\ \hline & 10 & 0101 \end{array}$$

Součet v inverzním kódu

- problém dvou nul
- nutnost provádět tzv. *kruhový přenos* = přičtení přenosu z nejvyššího řádu k výsledku

$$\begin{array}{r} -0 \\ +1 \\ \hline \end{array} \quad \begin{array}{r} 1 \cdot 1 \cdot 1 \\ 0 \cdot 0 \cdot 1 \\ \hline 0 \cdot 0 \cdot 0 \end{array}$$

Př.: 1 → + 1 → 0 · 0 · 1

4 Kódy

4.1 BCD kód

Kód BCD (Binary Coded Decimal)

4 bity:

0	0	0	0	0
1	0	0	0	1
2	0	0	1	0
3	0	0	1	1
4	0	1	0	0
5	0	1	0	1
6	0	1	1	0
7	0	1	1	1
8	1	0	0	0
9	1	0	0	1

Zobrazení čísel v BCD kódu

Rozvinutý tvar (unpacked decimal)

- mezitvar, nepoužívá se k výpočtům
- ekvivalentní název = zónový tvar desítkového čísla
- **zóna** = horní půlslabika
 - standardně F_{16}
 - + C_{16}
 - - D_{16}

	Desítkově	Rozvinutý tvar
Př.: 71346 ₁₀		F7F1F3F4C6 ₁₆
-71346 ₁₀		F7F1F3F4D6 ₁₆

Zhuštěný tvar (packed decimal)

- základní zobrazení pro výpočty
- vypouští se všechny zóny kromě nejpravější

	Desítkově	Zhuštěný tvar
Př.: 71346 ₁₀		71346C ₁₆
-71346 ₁₀		71346D ₁₆

4.2 Vnější, detekční a opravné kódy

Vnější kódy

- Každý znak má svoji *ordinální (numerickou) hodnotu*.
- Jednobajtová kódování
- Vícebajtová kódování

Jednobajtová kódování

Vlastnosti zobrazení znak – ordinální hodnota:

- lexikální uspořádání
- snadný převod desítkových číslic na numerickou hodnotu

ASCII American Standard Code for Information Interchange
7bitové kódování

ASCII – 7bitové kódování

	0	1	2	3	4	5	6	7
0	NUL	DLE	space	0	@	P	'	p
1	SOH	DC1	XON	!	1	A	Q	a
2	STX	DC2	"	2	B	R	b	r
3	ETX	DC3	XOFF	#	3	C	S	c
4	EOT	DC4	\$	4	D	T	d	t
5	ENQ	NAK	%	5	E	U	e	u
6	ACK	SYN	&	6	F	V	f	v
7	BEL	ETB	'	7	G	W	g	w
8	BS	CAN	(8	H	X	h	x
9	HT	EM)	9	I	Y	i	y
A	LF	SUB	*	:	J	Z	j	z
B	VT	ESC	+	:	K	[k	{
C	FF	FS	,	<	L	\	l	
D	CR	GS	-	=	M]	m	}
E	SO	RS	.	>	N	^	n	~
F	SI	US	/	?	O	_	o	del

ASCII: Řídicí znaky I.

Dec	Hex	Oct	Rotace	Znak	Kláv	Graficky	Název znaku
0	00	000	000000	NUL	CTRL+@		null
1	01	001	000400	SOH	CTRL+A	⌚	start of heading
2	02	002	001000	STX	CTRL+B	❶	start of text
3	03	003	001400	ETX	CTRL+C	♡	end of text
4	04	004	002000	EOT	CTRL+D	◊	end of transmission
5	05	005	002400	ENQ	CTRL+E	♣	enquiry
6	06	006	003000	ACK	CTRL+F	♠	acknowledge
7	07	007	003400	BEL	CTRL+G	●	bell ♪
8	08	010	004000	BS	CTRL+H	☒	backspace
9	09	011	004400	HT	CTRL+I	○	tab horizontally
10	0A	012	005000	LF	CTRL+J	○	line feed
11	0B	013	005400	VT	CTRL+K	σ	tab vertically
12	0C	014	006000	FF	CTRL+L	♀	form feed
13	0D	015	006400	CR	CTRL+M	♪	carriage return
14	0E	016	007000	SO	CTRL+N	♫	shift out
15	0F	017	007400	SI	CTRL+O	*	shift in

ASCII: Řídicí znaky II.

16	10	020	010000	DLE	CTRL+P	▷	data link escape
17	11	021	010400	DC1	CTRL+Q	◀	device control 1 X-ON
18	12	022	011000	DC2	CTRL+R	↑	device control 2 TAPE
19	13	023	011400	DC3	CTRL+S	!!	device control 3 X-OFF
20	14	024	012000	DC4	CTRL+T	¶	device control 4 TAPE
21	15	025	012400	NAK	CTRL+U	§	negative acknowledge
22	16	026	013000	SYN	CTRL+V	-	synchronous idle
23	17	027	013400	ETB	CTRL+W	↓	end of transm. block
24	18	030	014000	CAN	CTRL+X	↑	cancel line
25	19	031	014400	EM	CTRL+Y	↓	end of medium
26	1A	032	015000	SUB	CTRL+Z	→	substitute
27	1B	033	015400	ESC	CTRL+[←	escape
28	1C	034	016000	FS	CTRL+\	↶	file separator
29	1D	035	016400	GS	CTRL+]	↔	group separator
30	1E	036	017000	RS	CTRL+^	△	record separator
31	1F	037	017400	US	CTRL+_	▽	unit separator

8bitová kódování

- IBM PC

- Kameničtí
- PC-Latin2
- KOI-8čs
- Windows-1250
- ISO-8859-2 (ISO-Latin2)

Dec	Hex	Oct	Rotace	PC	Kam	PCLat	Koi	Win	ISOLat2
128	80	200	100000	Ҫ	Ҫ	Ҫ			
129	81	201	100400	Ӯ	Ӯ	Ӯ			
130	82	202	101000	é	é	é	,		
131	83	203	101400	â	đ	â			
132	84	204	102000	ã	ã	ã	"		
133	85	205	102400	à	Đ	ú	...		
134	86	206	103000	à	Ͳ	ć	†		
135	87	207	103400	ç	č	ç	‡		
136	88	210	104000	è	ě	ł			
137	89	211	104400	ë	Ě	ë	%o		
138	8A	212	105000	è	Ľ	ő	š		
139	8B	213	105400	ř	Í	ő	<		
140	8C	214	106000	í	ŕ	í	ś		
141	8D	215	106400	í	í	ž	Ń		
142	8E	216	107000	Ã	Ã	Ã	Ž		
143	8F	217	107400	À	Á	Ć	Ž		

144	90	220	110000	É	É	É			
145	91	221	110400	æ	ž	Ľ	‘		
146	92	222	111000	Æ	Ž	Í	,		
147	93	223	111400	ô	ô	ô	“		
148	94	224	112000	ö	ö	ö	”		
149	95	225	112400	ó	Ó	Ľ	•		
150	96	226	113000	û	ú	ŕ	—		
151	97	227	113400	ú	Ú	š	—		
152	98	230	114000	ÿ	ý	s			
153	99	231	114400	Ö	Ö	Ö	™		
154	9A	232	115000	Ü	Ü	Ü	š		
155	9B	233	115400	¢	Š	Ͳ	>		
156	9C	234	116000	Ľ	Ľ	ť	ś		
157	9D	235	116400	¥	Ý	Ľ	ť		
158	9E	236	117000	Pt	Ŗ	x	ż		
159	9F	237	117400	f	ť	ć	ż		

Dec	Hex	Oct	Rotace	PC	Kam	PCLat	Koi	Win	ISOLAT2
160	A0	240	120000	á	á	á			
161	A1	241	120400	í	í	í	~		À
162	A2	242	121000	ó	ó	ó	~		~
163	A3	243	121400	ú	ú	ú	L		L
164	A4	244	122000	ň	ň	À	□	□	
165	A5	245	122400	Ñ	Ñ	ä	À	□	E
166	A6	246	123000	a	Ů	Ž			Ś
167	A7	247	123400	o	Ó	z	§	„	„
168	A8	250	124000	ł	š	Ę			
169	A9	251	124400	ń	ř	ę	©		Ś
170	AA	252	125000	ń	ř		§		Ś
171	AB	253	125400	½	Ŕ	ž	„		Ͳ
172	AC	254	126000	¼	¼	Č	¬		Ž
173	AD	255	126400	í	§	§	-		-
174	AE	256	127000	«	«	«	®		Ž
175	AF	257	127400	»	»	»	Ž		Ž

Dec	Hex	Oct	Rotace	PC	Kam	PCLat	Koi	Win	ISOLat2
192	C0	300	140000	Ľ	Ľ	Ľ	Ŕ	Ŕ	Ŕ
193	C1	301	140400	Ľ	Ľ	Ľ	Á	Á	Á
194	C2	302	141000	Ť	Ť	Ť	Â	Â	Â
195	C3	303	141400	Ľ	Ľ	Ľ	Ă	Ă	Ă
196	C4	304	142000	-	-	-	đ	Ă	Ă
197	C5	305	142400	+	+	+	ě	Ĺ	Ĺ
198	C6	306	143000	Ľ	Ľ	Ľ	Ć	Ć	Ć
199	C7	307	143400	Ľ	Ľ	Ľ	č	Ҫ	Ҫ
200	C8	310	144000	Ľ	Ľ	Ľ	Ć	Ć	Ć
201	C9	311	144400	Ľ	Ľ	Ľ	É	É	É
202	CA	312	145000	Ľ	Ľ	Ľ	Ę	Ę	Ę
203	CB	313	145400	Ľ	Ľ	Ľ	Ę	Ę	Ę
204	CC	314	146000	Ľ	Ľ	Ľ	Ł	Ę	Ę
205	CD	315	146400	=	=	=	ð	Í	Í
206	CE	316	147000	Ľ	Ľ	Ľ	ń	Í	Í
207	CF	317	147400	Ľ	Ľ	□	ó	Đ	Đ

208	D0	320	150000	𠂇	𠂇	đ	ô	Đ	Đ
209	D1	321	150400	𠂅	𠂅	Đ	ä	Ń	Ń
210	D2	322	151000	𠂆	𠂆	Đ	ř	Ñ	Ñ
211	D3	323	151400	𠂇	𠂇	Đ	š	Ó	Ó
212	D4	324	152000	𠂉	𠂉	d'	č	Ô	Ô
213	D5	325	152400	𠁥	𠁥	Ñ	ú	Õ	Õ
214	D6	326	153000	𠂊	𠂊	Í	ö	Ö	Ö
215	D7	327	153400	𠁧	𠁧	Í	é	×	×
216	D8	330	154000	𠁨	𠁨	é	à	Ř	Ř
217	D9	331	154400	𠁩	𠁩	»	ý	Ů	Ů
218	DA	332	155000	𠁫	𠁫	ř	ž	Ú	Ú
219	DB	333	155400	𠁬	𠁬	■	ú	Ü	Ü
220	DC	334	156000	𠁭	𠁭	■	^	Ü	Ü
221	DD	335	156400	𠁮	𠁮	T	ý	Ý	Ý
222	DE	336	157000	𠁯	𠁯	Ü	^	T	T
223	DF	337	157400	𠁰	𠁰	■	ß	Þ	Þ

Dec	Hex	Oct	Rotace	PC	Kam	PCI Lat	Koi	Win	ISO Lat2
224	E0	340	160000	α	α	Ó	‘	ŕ	ŕ
225	E1	341	160400	β	β	ß	Á	á	á
226	E2	342	161000	Γ	Γ	Ó	â	â	â
227	E3	343	161400	π	π	Ń	Č	ă	ă
228	E4	344	162000	Σ	Σ	ń	Ď	ä	ä
229	E5	345	162400	σ	σ	ň	Ě	í	í
230	E6	346	163000	μ	μ	Š	Ŕ	ć	ć
231	E7	347	163400	τ	τ	š	CH	ç	ç
232	E8	350	164000	Φ	Φ	Ŕ	Ü	č	č
233	E9	351	164400	Θ	Θ	Ú	Í	é	é
234	EA	352	165000	Ω	Ω	f	Ů	ę	ę
235	EB	353	165400	δ	δ	Ü	Ĺ	ë	ë
236	EC	354	166000	ω	ω	ý	Ľ	ě	ě
237	ED	355	166400	ϕ	ϕ	Ŷ	Ö	í	í
238	EE	356	167000	€	€	ł	Ñ	î	î
239	EF	357	167400	∩	∩	’	Ó	d'	d'
240	F0	360	170000	≡	≡	–	Ó	đ	đ
241	F1	361	170400	±	±	”	Ä	ń	ń
242	F2	362	171000	≥	≥	„	Ŕ	ň	ň
243	F3	363	171400	≤	≤	„	Š	ó	ó
244	F4	364	172000	∫	∫	„	Ť	ô	ô
245	F5	365	172400	§	§	§	Ú	ő	ő
246	F6	366	173000	÷	÷	÷	É	ö	ö
247	F7	367	173400	≈	≈	„	Á	÷	÷
248	F8	370	174000	°	°	„	Ŕ	ř	ř
249	F9	371	174400	•	•	„	Ŷ	ú	ú
250	FA	372	175000	·	·	·	Ž	ú	ú
251	FB	373	175400	√	√	ú	ú	ú	ú
252	FC	374	176000	n	n	Ŕ	ú	ú	ú
253	FD	375	176400	²	²	ř	ý	ý	ý
254	FE	376	177000	■	■	■	ł	ł	ł
255	FF	377	177400	?	?	?	.	.	.

EBCDIC

Extended Binary Coded Decimal Interchange Code (EBCDIC)

- pro BCD kódování
- IBM mainframe operating systems (OS/390, VM, OS/400)

	00	10	20	30	40	50	60	70	80	90	A0	B0	C0	D0	E0	F0
0				sp	¶	–										0
1					/						A	J	1			
2											B	K	S	2		
3											C	L	T	3		
4											D	M	U	4		
5											E	N	V	5		
6											F	O	W	6		
7											G	P	X	7		
8											H	Q	Y	8		
9											I	R	Z	9		
A											:					
B					.	,	#									
C					<	*	%	@								
D					()	-	‘								
E					+	:	>	=								
F					?	"										

Více bajtová kódování

UNICODE • <http://www.unicode.org/>

- standard definuje i název znaku, převodní tabulky malá-velká písmena atp.

- nevýhody: násobná délka textu, větší znaková sada
- UCS-2**
- (Universal Coded Character Set)
 - základní způsob zápisu Unicode znaků, 2 bajty na znak
 - zastaralé, používá se UTF-16
- UCS-4**
- 4 bajty na znak
 - zastaralé, používá se UTF-32

UTF-8 (Unicode Transformation Format)

- nejpoužívanější zobrazení Unicode znaků
- pokud je znak ve standardním ASCII-7, zobrazí se beze změny v 1 bajtu, tzn. nejvyšší bit bajtu je roven nule
- Pokud znak není v ASCII, je zapsán dvěma až šesti bajty (od Unicode 4.0 pouze max. čtyřmi bajty)
 - 1. bajt: počet jedniček zleva vyjadřuje délku sekvence, nula je oddělovač
 - další bajty: v nejvyšších dvou bitech vždy 10
- České znaky mají malé hodnoty, lze všechny zapsat dvěma bajty.

- Příklad: 'Příliš'

50	c5 99	c3 ad	6c	69	c5 a1
P	ř	í	l	i	š

ř: 1100 0101 1001 1001 ř' v unicode U+0159 (hexa)

- Ordinální hodnota se zapisuje $U + 00ED$ (tj. U+hexa číslice).

5	ą	ě	ĥ	ŷ	N	ŕ	ť	ŵ
	0105	0115	0125	0135	0145	0155	0165	0175
6	Ć	Ę	Ḥ	Ƙ	ڻ	ڮ	ڦ	ڢ
	0106	0116	0126	0136	0146	0156	0166	0176
7	ć	ę	ḥ	ƙ	ڻ	ڮ	ڦ	ڢ
	0107	0117	0127	0137	0147	0157	0167	0177
8	Ĉ	Ę	Ĩ	K	ڻ	ڮ	ڦ	ڢ
	0108	0118	0128	0138	0148	0158	0168	0178
9	߱	߳	ߴ	ߵ	߶	߷	߸	߹
	0109	0119	0129	0139	0149	0159	0169	0179
A	߱	߳	ߴ	ߵ	߶	߷	߸	߹
	010A	011A	012A	013A	014A	015A	016A	017A
B	߱	߳	ߴ	ߵ	߶	߷	߸	߹
	010B	011B	012B	013B	014B	015B	016B	017B

Unicode kód od – do	Binární zápis znaku v UTF-8
0000 0000 - 0000 007F	0xxxxxxx
0000 0080 - 0000 07FF	110xxxxx 10xxxxxx
0000 0800 - 0000 FFFF	1110xxxx 10xxxxxx 10xxxxxx
0001 0000 - 001F FFFF	11110xxx 10xxxxxx 10xxxxxx 10xxxxxx
0020 0000 - 03FF FFFF (x)	111110xx 10xxxxxx 10xxxxxx 10xxxxxx 10xxxxxx
0400 0000 - 7FFF FFFF (x)	1111110x 10xxxxxx 10xxxxxx 10xxxxxx 10xxxxxx

- Pomocí UTF-8 lze zobrazit maximálně 231 možných znaků
- Jak rozpoznám úvodní bajt od bajtů následujících?
- Uložení Big-Endian (vyšší řády na nižší adresu)
- Nikdy nejsou pro zakódování znaku použity bajty s hodnotou 0FE (11111110) a 0FF (11111111)
- Proto se někdy (Windows) používá kód $U + FEFF$ jako označení, že následuje UTF-8. Nazývá se **BOM** (Byte-Order Mark). Nalezne-li se U+FFFE, jde o Little-Endian uložení.

UTF-16 • rozšíření základní šířky z 8 na 16 bitů

UTF-32 • rozšíření základní šířky z 8 na 32 bitů

UTF-7 • pro sedmibitový přenos e-mailem (jako Base64)

Big-Endian a Little-Endian

Který bajt slova je uložen na nižší adrese?

Big-Endian – Bajt nejvyššího řádu je uložen na nejnižší adresu. Příklad uložení čísla 123456_{16} ve 32bitovém slově big-endian:

Adresa	00	01	02	03
	00	12	34	56

Používají např. sálové počítače IBM 370, Motorola 68000 a Sun Sparc.

Little-Endian – Bajt nejnižšího řádu je uložen na nejnižší adresu. Příklad uložení čísla 123456_{16} ve 32bitovém slově little-endian:

Adresa	00	01	02	03
	56	34	12	00

Používá např. INTEL x86(současná PC), DEC Alpha.

Middle-Endian – Pořadí bajtů 3 – 4 – 1 – 2 nebo 2 – 1 – 4 – 3.

Bi-Endian – Např. procesor PowerPC (Power Macintosh) umožňuje pracovat s Big-Endian i Little-Endian.

- Bity v bajtu jsou big-endian bez ohledu na pořadí bajtů.
- Označení big-endian a little-endian převzato z románu jonathana Swifta Gulliverovy cesty: nepochopené nařízení vládce rozbíjet vejce na menším konci, zatímco tradičně se vejce rozbíjelo na konci větším.
- E-mailová adresa je little-endian. Americký způsob zápisu data mm/dd/yy je middle-endian, evropský dd/mm/yy little-endian, japonský yy/mm/dd big-endian pro evropské/americké datum.


Detekční kódy

- zavedení nadbytečnosti (redundance)
- *parita*
 - sudá (even)
 - lichá (odd)
- Kód 2 z 5:

0		0 0 0 1 1
1		0 0 1 0 1
2		0 0 1 1 0
3		0 1 0 1 0
4		0 1 1 0 0
5		1 0 1 0 0
6		1 1 0 0 0
7		0 1 0 0 1
8		1 0 0 0 1
9		1 0 0 1 0

Opravné kódy

Př.: Ztrojení



4.3 Kódová vzdálenost a její znázornění


Kódová (Hammingova) vzdálenost

Definice


Kódová vzdálenost d = počet bitů, v nichž se liší dvě sousední platné kódové kombinace.

Znázornění pomocí Hammingovy krychle:


- trojrozměrná (xyz)
- dvojrozměrná (xy)
- jednorozměrná (x)
- trojrozměrná



- dvojrozměrná



- jednorozměrná



4.4 Vztah kódové vzdálenosti a počtu chyb


Detekce a oprava k chyb

Vztahy

Detekce k chyb: $d \geq k+1$

Oprava k chyb: $d \geq 2k+1$

- Jiné znázornění:



5 Obvody

5.1 Booleova algebra

Booleova algebra

- GEORGE BOOLE (1815 - 1864) - Irský matematik, v roce 1854 zvláštní druh algebry (uplatnění až v roce 1938).
- Boolova algebra je nauka o operacích na množině {0,1}.

Definice

Def.: B.A. je množina B o alespoň 2 prvcích nad níž jsou definovány operace operace sčítání, násobení a negace splňující tyto axiomy:

- (předp.: $a, b, c \in B$):
 - $a + b \in B$
 - $a \cdot b \in B$
- Existuje prvek 0, pro který platí: $a + 0 = a$
- Existuje prvek 1, pro který platí: $a \cdot 1 = a$

Pokračování definice

- Komutativní zákon:
 - $a + b = b + a$
 - $a \cdot b = b \cdot a$
- $a + (b \cdot c) = (a + b) \cdot (a + c)$
- $a \cdot (b + c) = (a \cdot b) + (a \cdot c)$
- Pro každý prvek a existuje prvek $\bar{a} \in B$:
 - $a \cdot \bar{a} = 0$
 - $a + \bar{a} = 1$

Základní operace

B. A. užívá jen 3 základní operace:

- Logický (Booleův) součin AND $\wedge \cap \times$.
- Logický (Booleův) součet OR $\vee \cup +$
- Negace \bar{x} NOT $\neg \sim$ (před operandem)


Způsoby popisu:

- Pravdivostní tabulka
- Graficky v rovině = Vennovy diagramy
- Matematický aparát


Pravdivostní tabulka:

a	b	$a + b$	$a \cdot b$	\bar{a}
0	0	0	0	1
0	1	1	0	1
1	0	1	0	0
1	1	1	1	0

Vennovy diagramy:




Vennovy diagramy:




Využití Booleovy algebry

- 1938 - Shannon pro popis průchodnosti kontaktního zapojení
- Kontakt ovládaný dvouhodnotovou proměnnou a




Zapojení kontaktů



Můstkové zapojení


- Na meze použitelnosti B. A. se narazí v případě tzv. *můstkových zapojení*



- Průchod schématem popisuje výraz: $ab + ac\bar{b} + \bar{a}cb + ab$
- Větev c lze projít v libovolném směru
- B.A. lze jednoznačně popsat všechna sérioparalelní schémata vyjma můstkových zapojení.

5.2 Obvodové znázornění Booleovy algebry


Obvodové znázornění Booleovy algebry



Pravidla pro kresbu značek

- Vstup je vždy zleva, výstup zprava
- Značky se nesmějí otáčet
- Spoje mají být rovnoběžné s okraji listu

Př: $f = a \cdot \bar{c} + \bar{b} \cdot c$




Minimalizace počtu operací B-algebry

- **1. Matematické úpravy**


Př: $\bar{x}yz + \bar{x}yz = \bar{x}z(\bar{y} + y) = \bar{x}z$

- **2. Využitím jednotkové krychle**

Př: $f = \bar{x}\bar{y}z + \bar{x}yz + x\bar{y}\bar{z} + x\bar{z}$




- **3. Karnaughova mapa - normalizací Vennova diagramu**



souvislé prostory proměnných.

Pro vyšší řády nejsou

Př: $f = \bar{x}\bar{y}z + \bar{x}yz + x\bar{y}\bar{z} + x\bar{z}$



$$f = x\bar{z} + \bar{x}z$$

B-algebra je nevhodná pro technickou realizaci - příliš velký počet operací (\cdot , $+$, $-$)

5.3 Shefferova algebra, Peirceova algebra

Shefferova algebra


- Je vybudovaná na jedné logické funkci = negace logického součinu NAND
- Pro libovolný počet proměnných $f = \overline{x \cdot y}$
- Pravidla:
 - $\overline{x \cdot x} = \overline{x}$
 - $\overline{x \cdot 0} = 1$
 - $\overline{x \cdot 1} = \overline{x}$
 - $\overline{\overline{x \cdot y} \cdot 1} = \overline{\overline{x \cdot y}} = x \cdot y$
 - $\overline{\overline{x \cdot x} \cdot \overline{y \cdot y}} = \overline{\overline{x \cdot y}} = x + y$
- Pomocí operace NAND lze realizovat všechny operace Booleovy algebry
- Platí zákon komutativní: $\overline{x \cdot y} = \overline{y \cdot x}$
- Neplatí zákon asociativní: $\overline{\overline{x \cdot y} \cdot z} \neq x \cdot \overline{y \cdot z} \neq \overline{x \cdot y \cdot z}$

Peirceova algebra

- Vystavěna na operaci NOR (negace logického součtu) - obdobné jako S-algebra.
- **Převod minimalizované formy B-algebry na S-algebру:**
Opakovánou aplikací de Morganových pravidel - $a + b = \overline{\overline{a} \cdot \overline{b}}$
Př: $f = \overline{\overline{b} \cdot c + \overline{a} \cdot c + \overline{a}b\overline{d}} =$


$$\begin{aligned} f &= \overline{\overline{b} \cdot c + \overline{a} \cdot c + \overline{a}b\overline{d}} = \\ &= \overline{\overline{\overline{b} \cdot c} \cdot \overline{\overline{a} \cdot c} \cdot \overline{\overline{a}b\overline{d}}} \end{aligned}$$

Obvodové znázornění S-algebry



$$f = \overline{\overline{x_0 \cdot x_1 \cdot \dots \cdot x_n}}$$

Obvodové znázornění P-algebry



$$f = \overline{x_0 + x_1 + \dots + x_n}$$

5.4 Fyzikální postava signálů, zakázané pásmo


Fyzikální podstata signálů

LOGIC. HODNOTA	HLADINOVÉ					IMPULSOVÉ	
	RELÉ		IMPULSOVÉ				
1	I↑ Proud prochází	I↑ Větší proud	U↑ Vyšší napětí	U↑ Přítomnost impulsu	U↑ Kladná polarita		
0	I↑ Proud neprochází	I↑ Menší proud	U↑ Nižší napětí	U↑ Nepřítomnost impulsu	-U Záporná polarita		

Fyzikální podstata signálů

LOGIC. HODNOTA	AMPLITUDA		KMITOČET	FÁZE
	U↑ Vyšší amplituda	I↑ Vyšší kmitočet	U↑	U↑
1				
0				

Magnetické obvody





- Hodnoty jsou stanoveny pro každou výrobní technologii zvlášť.
- $L \sim 0$ $H \sim 1$ – Pozitivní logika
- $L \sim 1$ $H \sim 0$ – Negativní logika


5.5 TTL, invertor v TTL, NAND a NOR v TTL

Technologie TTL (transistor-transistor logic)


- Základní stavební prvek je tranzistor NPN.
- Parametry TTL:
 - napájecí napětí +5V
 - $L < 0,8V$ $L \sim 0,4V$
 - $H > 2,0V$ $H \sim 2,4V$

Invertor v TTL


$$f = \bar{y}$$



NAND pomocí dvou tranzistorů



NOR pomocí dvou tranzistorů




5.6 Kombinační logické obvody - základní logické členy

Kombinační logické obvody


- Základní logické členy:

- Invertor
- AND
- OR
- NAND
- NOR

Invertor



AND




OR

$$y = x_1 + x_2$$

USA

DIN




NAND

$$y = \overline{x_1 \cdot x_2}$$

USA

DIN




NOR


$$y = \overline{x_1 + x_2}$$

USA

DIN



Př: NOR



5.7 Kombinační logické obvody - ostatní logické členy

Kombinační logické obvody

- Ostatní logické členy:
 - Nonekvivalence - XOR
 - Ekvivalence - NOXOR

Nonekvivalence – XOR

- Značení:

- $\not\equiv$
- \oplus
- $=1$
- M2


x_1	x_2	y
0	0	0
0	1	1
1	0	1
1	1	0

Nonekvivalence – XOR



$$y = \overline{x_1 \oplus x_2}$$

USA

DIN



- Př: Generátor parity : $y = a \oplus b \oplus c \oplus d = (a \oplus b) \oplus (c \oplus d)$




- Schématická značka:

Ekvivalence - NOXOR

USA


DIN



5.8 Logické obvody

Logické obvody


- *Multiplexor*: $Z = A \cdot X + \bar{A} \cdot Y$



- 4vstupý multiplexor – 4 datové vstupy, 2 adresové vstupy


A_1	A_2	Q
0	0	D_0
0	1	D_1
1	0	D_2
1	1	D_3

- $Q = \overline{A_1} \cdot \overline{A_2} \cdot D_0 + \overline{A_1} \cdot A_2 \cdot D_1 + A_1 \cdot \overline{A_2} \cdot D_2 + A_1 \cdot A_2 \cdot D_3$




5.9 Dekodér, sčítáčky


Dekodér



$$\begin{aligned}D_0 &= \overline{A_1} \cdot \overline{A_2} \\D_1 &= \overline{A_1} \cdot A_2 \\D_2 &= A_1 \cdot \overline{A_2} \\D_3 &= A_1 \cdot A_2\end{aligned}$$



Realizace MPX pomocí dekodéru:



Sčítáčky

- Sčítáčka MODULO 2 $x + y = z$

- tabulka

x	y	z
0	0	0
0	1	1
1	0	1
1	1	0

- rovnice

$$z = \bar{x} \cdot y + x \cdot \bar{y}$$

Sčítáčky

- Polosčítáčka

- tabulka

x	y	S	P
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1


- rovnice

$$S = \bar{x} \cdot y + x \cdot \bar{y}$$

$$P = x \cdot y$$


5.10 Úplná sčítačka, vícemístná sčítačka

Úplná sčítačka pro jeden binární řád



x_i	y_i	p_{i-1}	s_i	p_i
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

Vícemístná sčítačka




- Př.: Navrhněte sčítačku pro 32 řádů a zapište pravdivostní tabulku (2×32 vstupů, 32 výstupů). kniha 45 ř./s. a 500 stran = 22 500 ř.


knihovna na celou stěnu: 2 000 knih
knihoven : 400 miliard
protože pravd. tabulka by měla 2^{64} řádků = 18×10^{18}

5.11 Sekvenční logické obvody, klopný obvod RS

Sekvenční logické obvody




Sekvenční obvod:



- Základní paměťový člen: Klopný obvod RS


- R ... RESET (nulování)
- S ... SET (nastavení)




- RS řízený nulami:

\bar{R}	\bar{S}	Q_i
1	0	1
0	1	0
1	1	Q_{i-1}
0	0	Zakázaný stav

RS řízený nulami




RS řízený jedničkami




Obvod RS řízený jedničkami s časovou synchronizací.

- **Klopný obvod řízený**

– hladinou




– hranou



5.12 Klopný obvod D


Klopný obvod D

- Ddelay (vzorkovací K.o.)






D	C	Q_i
1	1	1
0	1	0
?	—	Q_{i-1}

- Realizace D-KO pomocí RS:



Klopný obvod JK




U většiny KO navíc:

R....reset


5.13 Typické sekvenční obvody

Typické sekvenční obvody v počítačích

- Sériová sčítáčka:




- Paralelní registr = střádač:




5.14 Přenos informací v systému

Přenos informací v systému

- Sériový:




- Paralelní:




Převod sériová informace → paralelní pomocí posuvného registru

Sériový přenos

Dvoustavová komunikace




Čtyřstavová komunikace




Přenosová rychlosť


- v bitech za sekundu
- v počtu změn stavu za sekundu (baud rate, Bd)
- Uvnitř počítače přenos paralelně pomocí sběrnice.
Využití paralelních registrů:



- Sériový registr (posuvný registr):




Jedním taktem signálu CLK se informace posune o jeden D-KO.





Sériový registr (posuvný registr)

- Čítače:



Dvojkový čítač 0...15, 0...15, ...



Dvojkový čítač 0...15


5.15 Sčítačka v BCD kódu

Sčítačka v BCD kódu

- Součet dvou čísel vyjádřený:

Dvojkově:	BCD:	Desítkově:
0 0000	0 0000	0
0 0001	0 0001	1
...
0 1001	0 1001	9
0 1010	1 0000	10
0 1011	1 0001	11
0 1100	1 0010	12
0 1101	1 0011	13
0 1110	1 0100	14
0 1111	1 0101	15
1 0000	1 0110	16
1 0001	1 0111	17
1 0010	1 1000	18
1 0011	1 1001	19


převod 2 → BCD




5.16 Násobičky

Násobičky

- Sekvenční násobení (bez znaménka)




Kombinační násobička




5.17 Rotace bitů, logický a aritmetický posun

Rotace bitů

- Doleva




- Doprava




Logický posun (Logical shift)

- Doleva




- Doprava



Aritmetický posun (Arithmetic shift)


- Doleva



– Znaménkový bit se nemění !

– \sim násobení $\times 2$


- Doprava



– Znaménkový bit se kopíruje do nižšího řádu.


– \sim dělení /2

Blok operační jednotky




5.18 Obvod pro rotaci bitů vpravo, vlevo a beze změny, komparátor

Obvod pro rotaci vlevo, vpravo a beze změny



Komparátor



6 Paměti

6.1 Parametry

Paměti

- Máme tyto druhy:
 - vnější paměti
 - vnitřní paměti
 - registry
- **Parametry pamětí:**
 - vybavovací doba (tj. čas přístupu k záznamu v paměti) = 10 ns...100 ms
 - rychlosť toku dat (tj. počet prenesených bitov za sekundu)
 - kapacita paměti (tj. počet bitov, slabik, slov)
 - cena za bit
 - přístup

- * přímý
- * sekvenční
- destruktivnost při čtení
- energetická závislost a nezávislost
- statika a dynamika
- spolehlivost – definujeme v rozmezí teplot (např. 1 porucha za 5000 hodin, 1 chyba na 1013 bitů toku)

- **Parametry aplikované na typech pamětí:**

- vnější paměti
- vnitřní paměti
- zápisníková paměť = sada registrů
- řídicí paměť - pro zaznamenání stavu programů
- vyrovnávací paměť (též cache) – k vyrovnání rozdílů v toku dat
 - * mezi procesorem a pamětí
 - * mezi procesorem a V/V zařízením

Zkratky a pojmy:

DIMM Dual In-line Memory Module

Rozmístění kontaktů po obou stranách modulu.
Bylo SIMM (Single In-line Memory Module).

DRAM Dynamic Random Access Memory

Dynamická paměť, integrovaný refresh.

SDRAM Synchronous Dynamic Random Access Memory

Synchronizace taktu paměti a taktem sběrnice.

DDR Double Data Rate

V jednom taktu se přenáší dva byty (při vzestupné a při sestupné hraně impulsu)
DDR2/3 paměti pro vyšší frekvence sběrnice (DDR2 od 400 MHz, DDR3 od 800 MHz)
DDR 2,5 V; DDR2 1,8 V; DDR3 1,5 V

ECC Error Checking and Correction/Error-Correcting Code

Nalezení a oprava jednobitové (příp. vícebitové) chyby.

CL Column Address Strobe Latency

Poměr mezi vnitřními a vnějšími taktovacími impulsy.
CL2 jsou rychlejší než CL3.

Registered Registered Memory

Paměť doplněná o další registry, ve kterých se podrží informace o zpracovávaných adresách.
Zvláště pro servery s větším objemem paměti.


FSB Front Side Bus

Sběrnice, která propojuje procesor a operační paměť.


6.2 Vnitřní paměti

Vnitřní paměti

- Klasifikace pamětí podle způsobu čtení a zápisu:




- Fyzická struktura paměti:





- Paměť pro čtení a zápis:
 - RWM (Read-Write Memory)
 - RAM (Random Access Memory)
- operační paměť počítačů
- nejrozšířenější – polovodičové paměti
 - Bipolární TTL: $1-10 \mu\text{s}$; $10^{-3}\text{W}/\text{bit}$
 - Unipolární NMOS: $10-100 \mu\text{s}$; $10^{-4}\text{W}/\text{bit}$
 - Unipolární CMOS: $10-100 \mu\text{s}$; $10^{-5}\text{W}/\text{bit}$
 - SRAM, DRAM
 - energeticky závislé
 - nedestruktivní

Archaický typ – feritové paměti



ZÁPIS koexistencí proudů výběrového a č/z vodiče


ČTENÍ zápisem "0" se na č/z vodiči indukuje vysoké nebo nízké napětí, původní hodnotu obnovit zpětným zápisem. → *Destruktivní čtení*




6.3 Permanentní paměti

Permanentní paměti

- paměti určené pouze pro čtení
- základem je *ROM* (read only memory)
- **ROM**



- **PROM (programmable ROM)**




- EPROM (erasable PROM)
 - mazání – působením UV záření (cca. 20 minut speciální lampou) se obsah maže tím, že se elektrony rozptýlí
 - programování – elektricky; elektrony se shromáždí na jedné straně přechodu..
- EEPROM (electrically EPROM)
 - mazání elektrickým proudem = RMM (read mostly memory)


6.4 Asociativní paměť

Asociativní paměť

= CAM (contents addressable memory)



Zapojení 1 bitu klíče:



7 Procesor

7.1 Struktura, fáze, registry, typy instrukcí, instrukce, Little/Big-Endian

Procesor


- Procesor je synchronní stroj řízený řadičem.

- Základní frekvence = *takt procesoru*
- *Strojový cyklus* = čas potřebný k zápisu (čtení) slova z paměti (např. 3 takty)
- *Instrukční cyklus* = čas potřebný pro výběr a provedení instrukce
- Příklad formátu instrukce:

Operační kód (operační znak)	Adresa operandu / operand	Adresa 2. operandu / 2. operand ne u všech instrukcí
------------------------------	---------------------------	---
- Fáze procesoru:
 - výběr
 - * operačního kódu z paměti
 - * operandu / adresy operandu z paměti
 - provedení instrukce
 - přerušení, ...
- Výběr instrukcí je řízen registrem:
 - čítač instrukcí (adres)
 - PC (Program Counter)
 - IP (Instruction Pointer, alternativní název k PC)
- Po provedení instrukce se zvyšuje o délku instrukce. Plní se např. instrukcí skoku, ...


Počítac

- pracující ve dvojkovém doplňkovém kódu
- registry
 - A - střádač - 8bitový (slabika) (Accumulator)
 - PC - čítač instrukcí - 16bitový (slovo) (Program Counter)
- paměť
 - 64 KB
 - adresovatelná jednotka = slabika
 - PC - čítač instrukcí - 16bitový (slovo)
 - data - 8bitová
- příklad - zapojení mikroprocesoru Intel 8080 (1979) - 8bitový procesor



\overline{WR} – Write, řízení zápisu do paměti

Φ_1 , Φ_2 – impulsy vnějších hodin



I. část instrukčního souboru

- *LDA adresa* - Load A Direct

- naplní registr A obsahem slabiky z paměti

- uložení instrukce v paměti:

operační znak	16bitová adresa paměti	
3Ah	nižší slabika adresy	vyšší slabika adresy

I. část instrukčního souboru

- *STA adresa* - Store A Direct

- Uloží reg. A do paměti

- uložení instrukce v paměti:

operační znak	16bitová adresa paměti	
32h	nižší slabika adresy	vyšší slabika adresy

I. část instrukčního souboru

- *JMP adresa* - Jump Unconditional

- nepodmíněný skok na adresu

- uložení instrukce v paměti:

operační znak	16bitová adresa paměti	
0DAh	nižší slabika adresy	vyšší slabika adresy

- Příklad: X := Y;

LDA 101h

STA 100h

- Proměnné v paměti:

100h X

101h Y

- Instrukce v paměti:

200h LDA 101h

203h STA 100h

206h ...

adresa	200h	201h	202h	203h	204h	205h	206h
obsah	3Ah	01	01	32h	00	01	...

7.2 Instrukce a mikroinstrukce, příznaky

Interní registry (programátorovi neviditelné)

- IR**
 - instrukční registr (8bitový)
 - je napojen na dekodér instrukcí (řadič)
 - DR**
 - datový registr (8bitový)
 - registr pro čtení/zápis dat z/do paměti
 - AR**
 - adresový registr (16bitový)
 - adresa pro čtení/zápis z/do paměti
- TA = (TA_H, TA_L)** • Temporary Address Register (16bitový), skládá se z: TA_H (TA High - 8 bitů), TA_L (TA Low - 8 bitů)

Fáze procesoru (mikroinstrukce)

- *Fáze instrukce LDA adresa*

200 → PC	počáteční nastavení PC
PC → AR, 0 → WR, DR → IR	výběr operačního znaku
PC + 1 → AR, 0 → WR, DR → TA _L	výběr operandu
PC + 2 → AR, 0 → WR, DR → TA _H	výběr operandu
TA → AR, 0 → WR	
DR → A	provedení instrukce
PC + 3 → PC	aktualizace PC

Fáze procesoru (mikroinstrukce)

- *Fáze instrukce STA adresa*

PC → AR, 0 → WR, DR → IR	
PC + 1 → AR, 0 → WR, DR → TA _L	
PC + 2 → AR, 0 → WR, DR → TA _H	
A → DR	
TA → AR, 1 → WR	
PC + 3 → PC	

Fáze procesoru (mikroinstrukce)

- *Fáze instrukce JMP adresa*

PC → AR, 0 → WR, DR → IR	
--------------------------	--

PC + 1 → AR, 0 → WR, DR → TA_L
 PC + 2 → AR, 0 → WR, DR → TA_H
 TA → PC

- další registry: B, C, D, E, H, L (8bitové)
- instrukce přesunu mezi registry:
 $MOV r1, r2 \quad r_i = \{A, B, C, D, E, H, L\} \quad r1 \leftarrow r2$
 kódování - 1 slabika (kombinace registrů je součástí operačního znaku)

- Fáze MOV r1,r2
 $PC \rightarrow AR$, $0 \rightarrow WR$, $DR \rightarrow IR$

$r2 \rightarrow r1$
 $PC + 1 \rightarrow PC$

Aritmetické instrukce

- Fáze instrukce INR r (*Increment Register*)

$PC \rightarrow AR$, $0 \rightarrow WR$, $DR \rightarrow IR$
 $r + 1 \rightarrow r$
 $PC + 1 \rightarrow PC$

- Fáze instrukce ADD r (*Add Register to A*)

$PC \rightarrow AR$, $0 \rightarrow WR$, $DR \rightarrow IR$
 $A + r \rightarrow A$
 $PC + 1 \rightarrow PC$

- Fáze instrukce CMA (*Complement A = inverze všech bitů*)


$PC \rightarrow AR$, $0 \rightarrow WR$, $DR \rightarrow IR$
 $\overline{A} \rightarrow A$
 $PC + 1 \rightarrow PC$

Příznakový registr F procesoru I8080

Z (Zero) • = 1 při nulovém výsledku operace
 • = 0 při nenulovém

S (Sign) Kopie znaménkového bitu výsledku operace

CY (Carry) Kopie bitu přenášeného z nejvyššího řádu výsledku operace




Příznakový registr F procesoru I8080

P (Parity) • = 1 při sudé paritě výsledku

• = 0 při liché paritě výsledku

AC (Auxiliary Carry) přenos mezi bitem 3 a 4 výsledku



Příznaky

Příznaky nastavují instrukce: INR, ADD, CMA

Příznaky nemění instrukce: LDA, STA, JMP, MOV

- Fáze instrukce CMP r (*Compare Register with A*)

$PC \rightarrow AR$, $0 \rightarrow WR$, $DR \rightarrow IR$
 $A - r \rightarrow$ nastavení příznaků
 $PC + 1 \rightarrow PC$

8 Pojmy

8.1 Větvení

Podmíněné skoky

- tj. skoky podle obsahu příznakového registru
- Vzor instrukce: Jpodmínka adresa

- $PC \rightarrow AR, 0 \rightarrow WR, DR \rightarrow IR$

if podmínka then

$PC + 1 \rightarrow AR, 0 \rightarrow WR, DR \rightarrow TA_L$

$PC + 2 \rightarrow AR, 0 \rightarrow WR, DR \rightarrow TA_H$

$TA \rightarrow PC$

else

$PC + 3 \rightarrow PC$

fi

Instrukce

JC	CY=1
JNC	CY=0
JZ	Z=1
JNZ	Z=0
JP	S=0
JM	S=1

Příklady

- $X \dots 100h$
- $Y \dots 101h$

$X := X + Y;$

LDA 100h

MOV B, A

LDA 101h

ADD B

STA 100h

$X := X - Y;$

LDA 100h

MOV B, A

LDA 101h

CMA

INR A

ADD B

STA 100h

Příklady

if X=Y then ANO else NE;

LDA 100h

MOV B,A

LDA 101h

CMP B

JZ ANO

NE:

...

JMP VEN

ANO:

...

VEN:

if X<Y then ANO else NE;

LDA 101h

MOV B,A

LDA 100h

CMP B ; X-Y

JM ANO

NE:

...

JMP VEN

ANO:

...

VEN:

Odečítat X-Y nebo Y-X ?

	X < Y	X-Y	Y-X
ANO	3	5	2
	3	4	1
NE	3	0	0
	3	1	-1
	3	2	-2

Příklady

if $X \leq Y$ then ANO else NE;

```

LDA 100h
MOV B,A
LDA 101h
CMP B      ; Y-X
JP ANO

NE:
...
JMP VEN

ANO:
...
VEN:
while i>=X do BLOK;

102h i
...
OPAKUJ: LDA 100h
MOV B,A
LDA 102h
CMP B      ; i-X
JP BLOK
JMP KONEC

BLOK:
...
JMP OPAKUJ

```

KONEC:

Uložení instrukcí v paměti


- for $i := 1$ to X do B ;

0FFh	1
100h	X
102h	i
...	
...	
200h	LDA 0FFh
203h	STA 102h ; $i := 1$
206h	MOV B, A ; reg. B := i
207h	LDA 100h
20Ah	CMP B ; $X - i$
20Bh	JM 30Ah
20Eh	blok B
...	
...	
300h	LDA 102h
303h	INR A
304h	STA 102h ; $i := i + 1$
307h	JMP 206h
30Ah	

8.2 Zásobník, volání podprogramu, V/V operace


Zásobník

- Struktura Last - in, First - out (LIFO)
- Umístěn kdekoli v operační paměti



Zásobník roste shora dolů

Zásobník roste od vyšších adres k nižším:



Zásobník

- Registr **SP** Stack Pointer (16bitový)
Plnění SP instrukcí **LXISP hodnota** Load Immediate
Fáze instrukce:
 $PC \rightarrow AR, 0 \rightarrow WR, DR \rightarrow IR$
 $PC + 1 \rightarrow AR, 0 \rightarrow WR, DR \rightarrow TA_L$
 $PC + 2 \rightarrow AR, 0 \rightarrow WR, DR \rightarrow TA_H$
 $TA \rightarrow SP$
 $PC + 3 \rightarrow PC$

Práce se zásobníkem

- Instrukce:

PUSH B | D | H | PSW

POP B | D | H | PSW


- Fáze instrukce **PUSH B|D|H|PSW**
 $PC \rightarrow AR, 0 \rightarrow WR, DR \rightarrow IR$
 $SP - 1 \rightarrow AR, B | D | H | A \rightarrow DR, 1 \rightarrow WR$
 $SP - 2 \rightarrow AR, C | E | L | Fl \rightarrow DR, 1 \rightarrow WR$
 $SP - 2 \rightarrow SP$
 $PC + 1 \rightarrow PC$

- Fl (Flags, příznaky uspořádané do registru)

- Fáze instrukce **POP B|D|H|PSW**
 $PC \rightarrow AR, 0 \rightarrow WR, DR \rightarrow IR$
 $SP \rightarrow AR, 0 \rightarrow WR, DR \rightarrow C | E | L | Fl$
 $SP + 1 \rightarrow AR, 0 \rightarrow WR, DR \rightarrow B | D | H | A$
 $SP + 2 \rightarrow SP$
 $PC + 1 \rightarrow PC$

Příklad

- LXISP 1000h
PUSH B
PUSH D




- Pozor, žádná kontrola podtečení !

Zásobník a volání podprogramu

- Instrukce:

- CALL adresa
- RET

- Příklad:



- Fáze instrukce **CALL**

$PC \rightarrow AR, 0 \rightarrow WR, DR \rightarrow IR$
 $PC + 3 \rightarrow TA$
 $SP - 1 \rightarrow AR, TA_H \rightarrow DR, 1 \rightarrow WR$
 $SP - 2 \rightarrow AR, TA_L \rightarrow DR, 1 \rightarrow WR$
 $SP - 2 \rightarrow SP$
 $PC + 1 \rightarrow AR, 0 \rightarrow WR, DR \rightarrow TA_L$
 $PC + 2 \rightarrow AR, 0 \rightarrow WR, DR \rightarrow TA_H$
 $TA \rightarrow PC$

- Fáze instrukce **RET**

$PC \rightarrow AR, 0 \rightarrow WR, DR \rightarrow IR$
 $SP \rightarrow AR, 0 \rightarrow WR, DR \rightarrow TA_L$
 $SP + 1 \rightarrow AR, 0 \rightarrow WR, DR \rightarrow TA_H$
 $SP + 2 \rightarrow SP$
 $TA \rightarrow PC$

Instrukce nepřímého ...

LDA X 100h

100h	200h
200h	5

A := 5

STAX ...

JMPX ...

TAX = (TAX_H, TAX_L)

DÚ: mikro-INSTRUKCE

Programování V / V operací

- Instrukce

OUT zapíše obsah A na V/V sběrnici

IN přečte obsah V/V sběrnice do A

START zahájí V / V operaci

FLAG adresa skok na adresu, není-li operace hotova



Příklady


- Přenos A_{100h} do výstupního zařízení

1000h	LDA 100h
1003h	OUT
1004h	START
1005h	FLAG 1005h
1008h	
- Čtení vstupního zařízení a uložení do A_{100h}

1000h	START
1001h	FLAG 1001h
1004h	IN
1005h	STA 100h
1008h	
- Pojem *time-out*

8.3 Přerušení

Multiprogramové zpracování



Přerušovací systém (Interrupt System)


- program (statický) vs. proces (dynamický)
- umožňuje přerušení běžícího procesu a aktivuje rutinu pro obsluhu přerušení

Činnost při přerušení:

1. Přerušení provádění procesu
2. Úklid PC, A,
3. Provedení obslužné rutiny
4. Obnovení PC, A a tím pokračování v provádění procesu

Kdy lze přerušit proces?

- pouze po provedení instrukce (nikoli během ní → instrukce musí dokončit všechny své fáze)
- je-li to povoleno (každý procesor má příznak, kterým se přerušení zakazuje a povoluje). Např. IF (Interrupt FLAG).
 - Instrukce STI (přerušení povoleno, tj. IF:=1)
 - Instrukce CLI (přerušení zakázáno, tj. IF:=0)
- procesor nelze přerušit bezprostředně po zahájení obsluhy předchozího přerušení
- přerušení se vyvolá signálem *Interrupt* (žádost o přerušení)



- Při přerušení se uplatní tyto fáze:


PC → TA
 SP - 1 → AR, TA_H → DR, 1 → WR
 SP - 2 → AR, TA_L → DR, 1 → WR
 SP - 2 → SP
 0 → IF
 adresa programu pro obsluhu přerušení → PC

Příklad konstrukce programu pro obsluhu přerušení

100h	PUSH PSW	úklid registru A a příznaků
101h	PUSH B	úklid registrů B a C
102h	PUSH D	úklid registrů D a E
103h	PUSH H	úklid registrů H a L
104h	...	obsluha přerušení
...	...	
...	POP H	obnovení registrů H a L
...	POP D	obnovení registrů D a E
...	POP B	obnovení registrů B a C
...	POP PSW	obnovení registru A a příznaků
...	STI	povolení přerušení
...	RET	návrat do přerušeného procesu

Signál RESET

- Nastavení počítače do počátečních podmínek a předání řízení zaváděcímu programu v permanentní paměti
- Příklad: Rozdělení paměti 'našeho' pomyslného počítače:



- Signál Reset se uplatní kdykoli - tj. i uvnitř fází instrukce

- Fáze RESET:**


- 0 → IF (zakázání přerušení)
- 64512 → PC (skok do ROM)

- Činnosti po zapnutí počítače:**

- vyčkání asi 1s (doba náběhu a ustálení zdroje)
- generování signálu RESET


8.4 Virtuální paměť

Virtuální paměť



Virtuální paměť

- Každý odkaz na paměť obsahuje virtuální adresu:



8.5 Algoritmus LRU

Algoritmus LRU - Least Recently Used

Výběr nejdéle nepoužívané položky:

- Ve VP vybavit každý blok čítačem, který se při:

- volání daného bloku nuluje
- volání jiného bloku inkrementuje o jedničku

V případě potřeby se vyřadí blok s nejvyšší hodnotou

bloky:	1	2	3	4
	1	0	1	1
volání:	2	1	0	2
	3	2	0	3
	4	3	1	0

bl. 2
bl. 3
bl. 3
bl. 4

Algoritmus LRU

2. Pomocí neúplné matice s prvky nad hlavní diagonálou
 - každý prvek je jednobitová paměť
 - při volání bloku i se:
 - jedničkuje i -tý řádek
 - nuluje i -tý sloupec
 - nejdéle nepoužité paměťové místo má:
 - v řádku nuly
 - ve sloupci jedničky

Realizace LRU

	6	5	4	3	2	1
1						
2						
3						
4						
5						
6						

Pořadí volání :
2, 5, 6, 1, 3, 4

Realizace LRU

	6	5	4	3	2	1
1						0
2	1	1	1	1		
3						
4						
5						
6						

Pořadí volání :
2, 5, 6, 1, 3, 4

Realizace LRU

	6	5	4	3	2	1
1		0				0
2	1	0	1	1		
3		0				
4		0				
5		1				
6						

Pořadí volání :
2, 5, 6, 1, 3, 4


Realizace LRU

	6	5	4	3	2	1
1	1	1	0	0	1	
2	0	0	0	0		
3	1	1	0			
4	1	1				
5	0					
6						

Pořadí volání :
2, 5, 6, 1, 3, 4

8.6 Vyrovnávací (cache) paměť

Vyrovnávací (cache) paměť, použití LRU




- Není nutné vždy přepisovat blok z VP zpět do OP.
- Který blok při zaplnění VP vyhodit? (použití LRU)

8.7 Použití cache paměti

Jedna paměť, jedna cache a dva různé přístupy

V cache může být nevalidní informace, pokud je do paměti přístup jinou cestou, než přes cache:

- Napojení OP na VP a na kanál:



- V multiprocesorových systémech při sdílení jedné paměti více procesory.

9 Architektura procesorů Intel – Procesor 8086

Procesor Intel 8086 a 8088

Procesor 8086


- 16bitový procesor
- 1978 – 1982
- základní procesor řady INTEL x86
- frekvence max. 10 MHz

Procesor 8088

- 16bitový procesor do 8bitového prostředí
- 1979 – 1982

9.1 Zapojení procesorů 8086/88

Zapojení procesorů 8086/88



INTR Signál žádosti o maskovatelné přerušení.

TEST Signál testovatelný instrukcí WAIT. Při TEST=L program pokračuje další instrukcemi.

NMI Signál nemaskovatelného přerušení.

RESET Signál okamžitě ukončující aktivitu CPU a předávající řízení instrukci na adresu 0FFFF0h.


LOCK Uzamčení sběrnice pro procesor, který nastavil LOCK=L instrukčním prefixem LOCK.

M/I/O Rozlišuje, zda adresa patří paměti nebo V/V v procesoru 8086.

9.2 Typy dat zpracovávané procesory Intel


Typy dat zpracovávané procesory Intel

Little-Endian:



9.3 Adresace paměti procesoru 8086

Adresace paměti procesoru 8086




Zápis $01A5 : 0012_{16}$ představuje tedy dvacetibitovou adresu $01A62_{16}$.

Procesor 8086 pro uložení segmentu poskytuje čtyři 16bitové **segmentové registry**:

- CS (Code Segment) je určen pro výpočet adresy instrukce,
- DS (Data Segment) slouží pro výpočet adresy dat,
- SS (Stack Segment) se použije při přístupu k zásobníku a
- ES (Extra Segment) je může obsahovat pomocný datový segment.


Umísťování procesu/segmentu do paměti

Do instrukcí typu 'LDA adresa' se na místo adresy vkládá offset. Segmentovým registrem se určuje, kde je segment umístěn v paměti.



Zásobník v paměti

Instrukcemi PUSH/POP se mění pouze offset, nikoli segment. Zásobník proto "nevyeče" ze 64KB segmentu.



Zásobník viz dále.

9.4 Registry procesoru

Registry procesoru 8086

Všeobecné registry			Segmentové registry		
AX	AH	AL	Accumulator	CS	Code Segment
BX	BH	BL	Base	DS	Data Segment
CX	CH	CL	Counter	ES	Extra Segment
DX	DH	DL	Data	SS	Stack Segment
SI	Source Index				
DI	Destination Index				
BP	Base Pointer				
SP	Stack Pointer				
15			15		
0			0		

Řídicí registry		
IP	Instruction Pointer	
F	Flags	

Implicitní přiřazení segmentových registrů

Při přístupu k	se použije registr	Operace
instrukcím	CS (Code Segment)	Výběr operačního kódu nebo přímého operandu.
zásobníku	SS (Stack Segment)	Při všech přístupech k zásobníku nebo ve spojitosti s registrém BP.
datům	DS (Data Segment)	Při všech přístupech k datům v paměti vyjma zásobníku a přímých operandů. V řetězcových operacích segmentuje zdrojový operand.
alternativním datům	ES (Extra Segment)	V řetězcových operacích pro segmentování cílového operandu.

Registr s offsetem	Implicitně použitý segmentový registr
SP	SS
BP	SS
BX	DS
SI	DS
DI	DS (ES v řetězcových operacích)
BP v kombinaci s SI nebo DI	SS
BX v kombinaci s SI nebo DI	DS

Explicitní přiřazení segmentového registru offsetovému lze zadat např.:

MOV AH, CS : [BX] Nepřímá adresa CS:BX (nikoli DS:BX)
 ADC AH, ES : Adresa Přímá adresa segmentovaná přes ES

9.5 Příznakový registr

Příznakový registr 8086

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
				OF	DF	IF	TF	SF	ZF		AF		PF		CF

CF (Carry Flag) obsahuje přenos z nejvyššího bitu, a to jak při práci s 8 nebo 16bitovým operandem.

PF (Parity Flag) se nastaví na jedničku, pokud dolní osmice bitů výsledku právě provedené operace obsahuje sudý počet "1" (sudá parita výsledku).

AF (Auxiliary Carry Flag) je rozšířením příznaku CF pro přenos přes hranici nejnižší půlslabiky operandu (vždy z bitu 3 do 4 bez ohledu na šířku operandu). Má význam v BCD aritmetice.

ZF (Zero Flag) je nastaven při nulovém výsledku právě dokončené operace.

SF (Sign Flag) je kopí znaménkového bitu výsledku operace.

Příznakový registr 8086 - pokračování

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
				OF	DF	IF	TF	SF	ZF		AF		PF		CF

OF (Overflow Flag) se nastaví na jedničku, pokud při právě dokončené operaci došlo k aritmetickému přeplnění (výsledek spadá mimo rozsah zobrazení).

TF (Trap Flag) uvádí procesor do krokovacího režimu, ve kterém je po provedení první instrukce generováno přerušení (INT 1). Příznak lze nastavit pouze přes zásobník instrukcí IRET.


IF (Interrupt Enable Flag) nulový zabránil uplatnění vnějších maskovatelných přerušení (generovaných signálem INTR).

DF (Direction Flag) řídí směr zpracovávání řetězcových operací.

9.6 Zásobník

Zásobník

- Zásobník procesor implementuje jako strukturu LIFO kdekoliv v operační paměti. Všechny odkazy na zásobník jsou segmentovány přes registr SS.
- Příklad: Dno zásobníku je na adrese SS : 0A1A. Zásobník byl do současného stavu naplněn posloupností instrukcí, které zapsaly hodnoty: 0AA01, 11AA, 3C00.



- Výběr a zápis do zásobníku řídí registr **SP** (Stack Pointer), který obsahuje adresu právě zapsané položky.

PUSH

Instrukce **PUSH** provede činnosti v následujícím pořadí:

- 1. sníží obsah SP o dvě
- 2. na adresu SS:SP uloží obsah 16bitového operandu.

POP

Instrukce **POP** provede tyto akce:

- 1. operand naplní 16bitovým obsahem adresy SS:SP
- 2. zvýší obsah SP o dvě

- Procesor 8086 nemá žádný prostředek, kterým by hlídal maximální mez naplnění zásobníku.

9.7 Přerušení

Přerušení v 8086

- **Vnější** (gen. technickými prostředky)
 - nemaskovatelná (signál NMI)
 - maskovatelná (signál INTR)
- **Vnitřní** (gen. programově)
 - instrukcí INT n
 - chybou při běhu programu

Vektor adres rutin obsluhujících přerušení

Adresa v paměti	Číslo přerušení	
0:0000	<i>offset</i>	segment
0:0004	<i>offset</i>	segment
0:0008	<i>offset</i>	segment
0:000C	<i>offset</i>	segment
	:	:
0:03FC	<i>offset</i>	segment
		INT 0FFh

Každé přerušení provede akce v tomto pořadí:

- 1. do zásobníku se uloží registr příznaků (F),
- 2. vynulují se příznaky IF a TF,
- 3. do zásobníku se uloží registr CS,
- 4. registr CS se naplní 16bitovým obsahem adresy $n \times 4 + 2$,
- 5. do zásobníku se uloží registr IP,
- 6. registr IP se naplní 16bitovým obsahem adresy $n \times 4$.

Návrat do přerušeného procesu

Návrat do přerušeného procesu a jeho pokračování zajistí instrukce IRET, která provede činnosti v tomto pořadí:

- 1. ze zásobníku obnoví registr IP,
- 2. ze zásobníku obnoví registr CS,
- 3. ze zásobníku obnoví příznakový registr (F).

Srovnání návratu z přerušeného procesu

- "Náš" procesor:

...

POP PSW

STI

RET

- Procesor 8086:

...

POP AX

IRET

9.8 Rezervovaná přerušení 8086, počáteční nastavení procesoru

Rezervovaná přerušení 8086

INT n	Význam
0	Celočíselné dělení nulou (Divide by Zero)
1	Krokovací režim (Single-Step)
2	Nemaskovatelná přerušení (NMI)
3	Ladící bod (Breakpoint Trap)
4	Přeplnění (Overflow Trap)

INT 0 při dělení nulou v instrukcích DIV a IDIV. Obsah CS:IP uložený do zásobníku ukazuje za (v 80286 a vyšších na) instrukci, která přerušení způsobila.


INT 1 po provedení instrukce, je-li TF=1.

INT 2 po přijetí signálu NMI (v 8086 pouze chyba parity v paměti), který nelze zakázat nulovou hodnotou příznaku IF.

INT 3 se používá společně s přerušením INT 1 v ladících systémech. Přerušení 03h se vygeneruje po dekódování speciální jednoslabikové instrukce INT 3 (s operačním kódem 0CCh). Přerušení uloží do zásobníku obsah CS:IP ukazující na slabiku bezprostředně za touto instrukcí.

INT 4 provede instrukce INTO (Interrupt on Overflow), je-li v okamžiku jejího dekódování nastaven příznak OF=1. CS:IP ukazuje na slabiku za touto instrukcí.

Krokovací režim (TF=1)



Počáteční spuštění krokovacího režimu

MOV AX, 0x0100 ;nastavení TF=1 PUSH AX MOV AX, segmentová část adresy 1. instrukce PUSH AX MOV AX, 0 ;offsetová část adresy 1. instrukce PUSH AX IRET

Pozn. IRET provede:[1mm] POP IP POP CS POP F

Počáteční nastavení procesoru

Procesor je inicializován aktivní úrovní signálu RESET.

Registr	Obsah
Příznakový registr	0
IP	0
DS, ES, SS	0
CS	0FFFFh

Tzn., že první instrukce, kterou bude procesor po inicializaci signálem RESET zpracovávat, je umístěna na adrese 0FFF:0000h, tj. 0FFF0h (15 bajtů od konce).

9.9 Adresovací techniky

Adresovací techniky

Instrukce:	Op. kód	Operand(y)
Registr		
Přímý operand		
Přímá adresa (totožné s MOV AH,[PROM])	PROM	
Nepřímá adresa	nebo	
Bázovaná adresa	(SI, DI, SP, BP, BX)	MOV AH,[BP+PROM]
(BP, BX)		
Indexovaná adresa (SI, DI)	nebo	MOV AH,[PROM+SI] MOV AH, PROM[SI]
Báze + Index (BP, BX + SI, DI)	nebo	MOV AH,[BX][DI] MOV AH,[BP+DI]
Přímá + Báze + Index	nebo nebo	MOV AH,PROM[BX][DI] MOV AH,[PROM+BX+DI] MOV AH,[PROM+BX+DI+1]

Příklad:

MOV AH,BL
MOV AH,50
DB ?
MOV AH,PROM
MOV AH,DS:[101]
MOV AH,[BX]
MOV AH,[BP+PROM]

SEGMENT: PŘÍMÁ ADRESA + BÁZE + INDEX

9.10 Instrukce MOV

Instrukce MOV

Instukce MOV příznaky nemění!!

MOV r/m8,r8	MOV AL,BL	AL:=BL
MOV r/m16,r16	MOV Slabika,CH	Slabika:=CH
MOV r8,r/m8	MOV BX,CX	
MOV r16,r/m16		
MOV r/m16,segmentový registr	MOV AX,CS	
MOV segmentový registr,r/m16	MOV DS,AX	
	Nelze MOV CS,.. !!!	
MOV r/m8,imm8	MOV Slabika,10	
MOV r/m16,imm16		


Po instrukci MOV SS,... je po dobu trvání následující instrukce zakázáno přerušení !

9.11 Aritmetické instrukce

Rozšíření s respektováním znaménka

Číslo z 8bitového registru rozšířit do 16bitového:

Znaménkový bit objektu, který se má rozšířit, se zkopiuje do všech bitů objektu, o který se rozšiřuje.



Aritmetické instrukce (celočíselné)

- *ADD*


*	*	*	*	*	*
O	S	Z	A	P	C

r/m8,imm8 ADD AL,80 AL:=AL+80
 ADD Slabika,-10
 ←rozšíření s respektováním znaménka
 r/m16,imm16 ADD CX,10000
 r/m16,imm8 ADD CX,10
 r/m8,r8 ADD CH,CL
 r/m16,r16 ADD AX,BX
 r8,r/m8
 r16,r/m16

- *ADC* – ADD WITH CARRY
 ... ADC AL,CL AL:=AL+CL+CF

Použití instrukce ADC

Instrukce ADC se používá na sčítání objektů, jejichž šířka je větší než běžně zpracovávaná šířka objektů.



Aritmetické instrukce (celočíselné)

- *SUB* – SUBTRACTION
 ... SUB AL,CL AL:=AL-CL
- *SBB* – SUBTRACTION WITH BORROW
 ... SBB AL,CL AL:=AL-CL-CF
- *CMP* – COMPARE
 ... CMP AL,CL F:=AL-CL
- *INC* – INCREMENT

*	*	*	*	*	
O	S	Z	A	P	C

INC r/m8 INC Slabika Slabika:=Slabika+1
 INC r/m16 INC DX

Aritmetické instrukce (celočíselné)

- *DEC* – DECREMENT
 ... DEC Slabika Slabika:=Slabika-1
- *NEG* – DVOJKOVÝ DOPLŇEK

*	*	*	*	*	*
O	S	Z	A	P	C

... NEG Slabika Slabika:=-Slabika


- **CBW – CONVERT BYTE TO WORD**

O	S	Z	A	P	C
---	---	---	---	---	---

... CBW AX:=AL se zachováním znaménka

Aritmetické instrukce (celočíselné)

- **CWD – CONVERT WORD TO DOUBLEWORD**



- **IMUL – SIGNED MULTIPLICATION** respektuje znaménka!

*	?	?	?	?	*
---	---	---	---	---	---

O S Z A P C

IMUL r/m8	IMUL BL	AX:=AL * BL
	IMUL Slabika	AX:=AL * Slabika
IMUL r/m16	IMUL CX	DX&AX:=AX * CX
	IMUL Slovo	DX&AX:=AX * Slovo

- **MUL – UNSIGNED MULTIPLICATION** – Neuvažuje znaménkový bit, jinak stejné jako IMUL

Aritmetické instrukce (celočíselné)

- **IDIV – SIGNED DIVIDE**

?	?	?	?	?	?
---	---	---	---	---	---

O S Z A P C

IDIV r/m8	IDIV BL	AL:=AX ÷ BL AH:=AX modulo BL
	IDIV Slabika	AL:=AX ÷ Slabika AH:=AX modulo Slabika
IDIV r/m16	IDIV CX	AX:=DX&AX ÷ CX DX:=DX&AX modulo CX
	IDIV Slovo	AX:=DX&AX ÷ Slovo DX:=DX&AX modulo Slovo

Je-li podíl větší než maximální rozsah zobrazení → INT 0. Zbytek má stejné znaménko jako dělenec.

- **DIV – UNSIGNED DIVIDE** – Neznaménkové

9.12 Logické instrukce

Logické instrukce

- **AND – LOGICKÝ SOUČIN PO BITECH**

0	*	*	?	*	0
---	---	---	---	---	---

kombinace parametrů AND AL,7
viz "ADD" AND Slovo,1FFFh Slovo:=Slovo \wedge 1FFFh

- **OR – LOGICKÝ SOUČET**
OR AL,7 AL:=AL \vee 7

- **XOR – NONEKVIVALENCE**
XOR AL,7 AL:=AL \oplus 7

Logické instrukce

- NOT – INVERZE BITŮ (JEDNIČKOVÝ DOPLNĚK)

- příznaky nemění

O	S	Z	A	P	C
---	---	---	---	---	---

NOT r/m 8	NOT AH	AH:= \overline{AH}
	NOT Slab	Slab:= \overline{Slab}
NOT r/m16	NOT SI	SI:= \overline{SI}
	NOT Slovo	Slovo:= \overline{Slovo}

Logické instrukce

- TEST – LOGICAL COMPARE

0	*	*	?	*	0
---	---	---	---	---	---


O	S	Z	A	P	C
TEST r/m8,imm8	TEST AL,7	F:=AL \wedge 7			
	TEST Slab,15	F:=Slab \wedge 15			
TEST r/m16,imm16					
TEST r/m8,r8					
TEST r/m16,r16					

AND, OR, XOR r/m16,imm8 znaménkové rozšíření

9.13 Rotace, posuvy

Rotace

- ROL – ROTATE LEFT



ROL r/m8,1

ROL r/m8,CL

ROL r/m16,1

ROL r/m16,CL

8086 : CL neomezeno

286,.. : CL \wedge 1Fh


– OF je definováno pouze při rotaci o 1 bit:

– ROL: OF:=CF \oplus bitn-1

– tj. OF se nastaví, pokud se hodnota CF nerovná novému nejvyššímu bitu.

Rotace


- ROR – ROTATE RIGHT



ROR: OF:=bitn-1 \oplus bitn-2

Rotace

- **RCL – ROTATE LEFT THROUGH CARRY**




Rotace

- **RCR – ROTATE RIGHT THROUGH CARRY**



Posuvy


- **SAL – SHIFT ARITHMETIC LEFT**
- **SHL – SHIFT LOGICAL LEFT**
- obě provedou tutéž akci
- varianty viz instrukce "ROL"



- znaménko aritmetického násobení 2^n
 $OF := CF \oplus bit_{n-1}$

Posuvy

- **SAR – SHIFT ARITHMETIC RIGHT**



- $OF := 0$

Posuvy

- **SHR – SHIFT LOGICAL RIGHT**



- $OF := \text{původní } bit_n - 1$


9.14 Větvení programu

Větvení programu

JMP – JUMP=NEPODMÍNĚNÝ SKOK

- přímý skok (cílová adresa je v instrukci)
 - mění CS
 - * vzdálený skok (*far jump*)
 - * plní CS:IP
 - nemění CS - $IP := IP + \text{vzdálenost}$
 - * vzdálenost $\in <0; 65535>$
sčítá se neznaménkově!!
= blízký skok (*near jump*)
 - * vzdálenost $\in <-128; +127>$
sčítá se znaménkově!!
= krátký skok (*short jump*)

Blízký skok



Větvení programu

JMP – JUMP=NEPODMÍNĚNÝ SKOK

- nepřímý skok : v instrukci je odkaz na:
 - Registr SI, DI, SP, BP nebo BX (obsahuje offset cílové adresy)
 - Paměť
 - * segment : offset
 - * offset

Větvení programu

JMP rel8	JMP SHORT návěští	krátký skok
JMP rel16	JMP návěští	blízký skok
JMP ptr16:16	JMP FAR _ PTR návěští	vzdálený skok
JMP r/m16	JMP [BX]	nepřímý blízký skok
	JMP [slovo]	IP:=BX
JMP m16:16	JMP [dvojslovo]	IP:=slovo
		CS:IP:=dvojslovo
		nepřímý skok vzdálený

9.15 Podmíněné skoky

Podmíněné skoky

JUMPS CONDITIONAL

- Pouze krátké skoky: vzdálenost <-128; +127>
- Neuvádí se "short"

JUMP SHORT IF..	TESTOVANÁ PODMÍNKA	VÝSLEDEK POSLEDNÍ OPERACE
<i>JE EQUAL</i>	ZF=1	roven
<i>JZ ZERO</i>	ZF=1	nulový
<i>JNE NOT EQUAL</i>	ZF=0	různý
<i>JNZ NOT ZERO</i>	ZF=0	nenulový
<i>JP PARITY</i>	PF=1	sudá parita
<i>JPE PARITY EVEN</i>	PF=1	sudá parita
<i>JNP NOT PARITY</i>	PF=0	lichá parita
<i>JPO PARITY ODD</i>	PF=0	lichá parita

Podmíněné skoky

JUMP SHORT IF..	TESTOVANÁ PODMÍNKA	VÝSLEDEK POSLEDNÍ OPERACE
<i>JS SIGNUM</i>	SF=1	záporný
<i>JNS NOT SIGNUM</i>	SF=0	kladný nebo nulový
<i>JC CARRY</i>	CF=1	nastal přenos
<i>JNC NOT CARRY</i>	CF=0	nenastal přenos
<i>JO OVERFLOW</i>	OF=1	nastalo přetečení
<i>JNO NOT OVERFLOW</i>	OF=0	nenastalo přetečení

Písmenné zkratky vyjádření podmínky

equal	EQ	=
not equal	NE	\neq
less then	LT	<
less or equal	LE	\leq
greater then	GT	$>$
greater or equal	GE	\geq

Programovací jazyk FORTTRAN (vznik 1954-57, IBM)

Podmíněné skoky

JUMP SHORT IF..	TESTOVANÁ PODMÍNKA	VÝSLEDEK POSLEDNÍ OPERACE
<i>JB BELOW</i>	CF=1	nz. menší
<i>JNAE NOT ABOVE NOR EQUAL</i>	CF=1	nz. menší

Př: + 2: - nz.

+ 5:

CMP 2,5: ZF=0
 CF = 1
 NZ: 2 < 5 ✓
 SF = 0
 OF = 0

Podmíněné skoky

JUMP SHORT IF..		TESTOVANÁ PODMÍNKA	VÝSLEDEK POSLEDNÍ OPERACE			
<i>JL</i>	<i>LESS</i>	SF ≠ OF	z. menší			
<i>JNGE</i>	<i>NOT GREATER NOR EQUAL</i>	SF ≠ OF	z. menší			
Př:	+ 2: <table border="1" style="display: inline-table; vertical-align: middle;"><tr><td>0</td><td>1</td><td>0</td></tr></table>	0	1	0	z.	CMP 2,-3: CF = 1, SF = 1, OF = 1, ZF = 0 Z: 2 X -3 $\begin{array}{r} 1 \ 0 \ 1 \\ - 0 \ 1 \ 0 \\ \hline \text{CF} = 0 0 \ 1 \ 1 \\ \text{SF} \end{array}$ OF=1
0	1	0				
	- 3: <table border="1" style="display: inline-table; vertical-align: middle;"><tr><td>1</td><td>0</td><td>1</td></tr></table>	1	0	1		NZ: -3 < 2
1	0	1				

Podmíněné skoky

JUMP SHORT IF..		TESTOVANÁ PODMÍNKA	VÝSLEDEK POSLEDNÍ OPERACE
<i>JA</i>	<i>ABOVE</i>	(CF=0) ∧ (ZF=0)	nz. větší
<i>JNBE</i>	<i>NOT BELOW NOR EQUAL</i>	(CF=0) ∧ (ZF=0)	nz. větší
<i>JG</i>	<i>GREATER</i>	(SF=OF) ∧ (ZF=0)	z. větší
<i>NLE</i>	<i>NOT LESS NOR EQUAL</i>	(SF=OF) ∧ (ZF=0)	z. větší
<i>JBE</i>	<i>BELOW OR EQUAL</i>	(CF=1) ∨ (ZF=1)	nz. menší nebo rovno
<i>JNA</i>	<i>NOT ABOVE</i>	(CF=1) ∨ (ZF=1)	nz. menší nebo rovno
<i>JLE</i>	<i>LESS OR EQUAL</i>	(SF ≠ OF) ∨ (ZF=1)	z. menší nebo rovno
<i>JNG</i>	<i>NOT GREATER</i>	(SF ≠ OF) ∨ (ZF=1)	z. menší nebo rovno
<i>JAE</i>	<i>ABOVE OR EQUAL</i>	CF=0	nz. větší nebo rovno
<i>JNB</i>	<i>NOT BELOW</i>	CF=0	nz. větší nebo rovno

Podmíněné skoky

JUMP SHORT IF..		TESTOVANÁ PODMÍNKA	VÝSLEDEK POSLEDNÍ OPERACE
<i>JGE</i>	<i>GREATER OR EQUAL</i>	SF=OF	z. větší nebo rovno
<i>JNL</i>	<i>NOT LESS</i>	SF=OF	z. větší nebo rovno
<i>JCXZ</i>	<i>JUMP SHORT IF CX=0</i>	používá se pro řízení cyklů	
Jpodm rel8	JZ návěští	krátký skok na návěští je-li ZF=1,	
JCXZ rel8	JCXZ návěští	jinak se pokračuje následující instrukcí	
		krátký skok na návěští je-li CX=0	

9.16 Zásobník

Zásobník

PUSH Uložení 16bitového objektu do zásobníku:

1. SP:=SP-2
2. [SS:SP]:=operand_ 16bitový

PUSH m16	PUSH slovo
PUSH r16	PUSH AX
PUSH segment	PUSH CS

Zásobník

POP Výběr 16bitového objektu ze zásobníku:

1. pomocná:= [SS:SP]
2. SP:=SP+2
3. operand_ 16bitový:=pomocná

POP m16	POP slovo
POP r16	POP BX
POP segment	<i>NELZE:</i> POP CS !!!
<i>POP SS</i>	zakazuje přerušení na dobu provedení této a následující instrukce

9.17 Volání a návrat z podprogramu

Volání a návrat z podprogramu

- *CALL*

CALL rel16	CALL návští	IP:=IP+vzdálenost návští
CALL ptr16:16	CALL FAR PTR návští	CS:IP:=ptr 16:16
CALL r/m16	CALL [BX]	IP:=BX
CALL m16:16	CALL [dvojslovo]	CS:IP := dvojslovo

- *CALL*

1. PUSH CS - pouze "FAR" varianta
2. PUSH IP+délka_ instrukce
3. (CS):IP := operand

Volání a návrat z podprogramu

- *RET – RETURN*

RET	POP IP	blízký návrat
RETF	POP IP	vzdálený návrat
	POP CS	vzdálený návrat
RET imm16	POP IP	
	SP:=SP+imm16	
RETF imm16	POP IP	
	POP CS	
	SP:=SP+imm16	

- Příklad:

RET 2 návrat z podprogramu
 s odstraněním 1 slova
PUSH parametr
CALL podprogram

9.18 Příznakový registr

Příznakový registr

<i>PUSHF</i>	PUSH FLAG REGISTER	nemění příznaky
	PUSHF	uloží 16bitový registr F
<i>POPF</i>	POP FLAG REGISTER	mění příznaky
	POP F	vybere 16bitový objekt a uloží jej do F
<i>STI</i>	IF:=1	povolení přerušení
<i>STD</i>	DF:=1	řetězce odzadu
<i>STC</i>	CF:=1	
<i>CLI</i>	IF:=0	zákaz přerušení
<i>CLD</i>	DF:=0	řetězce odpředu
<i>CLC</i>	CF:=0	

Poznámka: STI povolí přerušení až po provedení následující instrukce

9.19 Přerušení

Přerušení

INT INTERRUPT

INT imm8 délka 2 slabiky

1. PUSHF
2. IF:=0, TF:=0
3. PUSH CS
4. CS:=[imm8 x 4 + 2]
5. PUSH IP + délka instrukce (*obsah zásobníku ukazuje za "INT imm8"!*)
6. IP:=[imm8 x 4]

Přerušení

INT 3 délka 1 slabika, operační kód: 0CCh

INTO INTERRUPT IF OVERFLOW

délka 1 slabika, operační kód 0CEh provede INT 4, je-li OF=1

IRET INTERRUPT RETURN

1. POP IP
2. POP CS
3. POP F

9.20 Cykly

Cykly

- **LOOP – UNCONDITIONAL LOOP**

- nemění příznaky
- registr CX ... čítač průchodů

Př:	MOV CX, počet_ průchodů	inicializace řídicí proměnné
	OPAKUJ:	
.	.	tělo cyklu
.	LOOP OPAKUJ	CX:=CX-1
		pokud CX ≠ 0
		... SHORT skok na OPAKUJ
	zde, je-li CX=0	
LOOP rel8	LOOP OPAKUJ	1) CX:=CX-1
		2) je-li CX ≠ 0 ... SHORT skok

Cykly

CONDITIONAL LOOP

- **LOOPE**
LOOPE rel8 1) CX:=CX-1
 2) je-li (CX ≠ 0) ∧ (ZX=1) ... SHORT skok na rel8
- **LOOPZ**
stejné jako LOOPE
- **LOOPNE**
LOOPNE rel8 1) CX:=CX-1
 2) je-li (CX ≠ 0) ∧ (ZX=0) ... SHORT skok na rel8
- **LOOPNZ**
stejné jako LOOPNE

9.21 Ovládání V/V

Ovládání V/V zařízení

- Na adresovou sběrnici "číslo" V/V zařízení \equiv V/V brána \equiv port v intervalu 0 - 65535
- Na datovou sběrnici data

V/V brány jsou 8bitové – lze pracovat i s dvojicí bran na po sobě jdoucích adresách.

Ovládání V/V

- *IN* – INPUT FROM PORT

Přenos slabiky nebo slova ze V/V brány do registru AL nebo AX
číslo V/V brány:

IN AL, imm8	imm8 ... < 0, 255 >
IN AX, imm8	imm8 ... < 0, 255 >
IN AL, DX	DX ... < 0, 65535 >
IN AX, DX	DX ... < 0, 65535 >

16bitový přenos: imm8, imm8+1
DX, DX+1

Ovládání V/V

- *OUT* – OUTPUT TO PORT

Přenos slabiky nebo slova z registru AL nebo AX do V/V brány.

OUT imm8, AL
OUT imm8, AX
OUT DX, AL
OUT DX, AX

9.22 Další instrukce přesunů dat

Další instrukce přesunů dat

- *XCHG* – cílový, zdrojový ... zamění obsahy

XCHG r/m8, r8	XCHG AL, AH
XCHG r8, r/m8	XCHG AX, slovo
XCHG r/m16, r16	
XCHG r16, r/m16	

- *XLAT* – provede $AL := DS:[BX+AL]$

- *LEA* – r16, imm16

totožné s: $MOV r16, offset \dots$

$MOV BX, offset$ Tabulka \equiv $LEA BX, Tabulka$

- *LDS*

r16, m16:16 LDS BX, Dvojslovo DS:BX:= obsah Dvojslovo


- *LES*

r16, m16:16 LES DI, Dvojslovo ES:DI:= obsah Dvojslovo

Instrukce NOP

- *NOP* – NO OPERATION operační kód 90h; jednobajtová; ekv. XCHG AX, AX

Využití např. pro optimalizaci umístění začátku těl cyklů:



Řídicí instrukce

- *HLT* – HALT zastavení procesoru obnova:
 - NMI (návrat IRET je za instrukci HLT)
 - RESET
- *ESC* – Vzorek uvádějící instrukce 8087
- *WAIT* – Čekání na dokončení akce 8087
- *LOCK* – Instrukční prefix "zamykající" sběrnici po dobu trvání instrukce
Příklad: LOCK ADD Slovo, DX ; Slovo:=Slovo+DX

9.23 Řetězcové instrukce

Řetězcové instrukce

<i>MOVSB Slabika</i>	<i>ES:[DI]:=DS:[SI]</i> Je-li DF=0 : SI:=SI+1 ; DI:=DI+1 jinak : SI:=SI-1 ; DI:=DI-1	žádný příznak
<i>MOVSW Slovo</i>	<i>ES:[DI]:=DS:[SI]</i> Je-li DF=0 : SI:=SI+2 ; DI:=DI+2 jinak : SI:=SI-2 ; DI:=DI-2	žádný příznak
<i>CMPSB/CMPSW</i>	<i>F:=DS:[SI] - ES:[DI]</i> inc/dec SI, DI	všechny příznaky
<i>SCASB/SCASW</i>	<i>F:=AL/AZ - ES:[DI]</i> inc/dec DI	všechny příznaky

Řetězcové instrukce

<i>LODSB/LODSW</i>	<i>AL/AZ:=DS:[SI]</i> inc/dec SI	žádný příznak
<i>STOSB/STOSW</i>	<i>ES:[DI]:=AL/AZ</i> inc/dec DI	žádný příznak
<i>REP</i>	instrukční prefix pro opakování řetězcových instrukcí	nastaví ZF

REP

1. Je-li CX=0 ... konec
2. Uplatněno případné přerušení
3. Jedno provedení instrukce (řetězcové)
4. CX:=CX-1
5. Je-li REP ... jdi na 1
Je-li REPZ (REPE) a je-li ZF=1 ... jdi na 1. (Má význam pouze u CMPS a SCAS)
Je-li REPNZ (REPNE) a je-li ZF=0 ... jdi na 1. (Má význam pouze u CMPS a SCAS)
Jinak neopakuj = KONEC.

9.24 Instrukce pro podporu BCD aritmetiky

Instrukce pro podporu BCD aritmetiky

BCD číslice 4 bity; 0 - 9 ; půlslabika (nibble)

Nezhuštěný tvar Unpacked Decimal

1 číslice v dolní půlslabice, horní musí být rovna 0

Zhuštěný tvar Packed Decimal

2 číslice v jedné slabice

- **AAA** – Ascii Adjust After Adition
Je-li AF=1 \vee AL>9 \Rightarrow AH:=AH+1; AL:=AL+6 ; AL1-4:=0; AF:=CF:=1
Jinak: AF:=CF:=0
- **AAD** – Ascii Adjust AX Before Division

10 Architektura procesorů Intel – Procesor 80286

Procesor Intel 80286


- 16bitový procesor,
- od 1982, cca do 1990,
- frekvence 6 - 16 MHz,
- nové počítače PC AT,
- 24bitová adresová sběrnice, tj. 16 MB RAM.

Pozn.: **Procesor 80186**

- mírně vylepšená 8086 (nebo 8088 ve verzi 80188),
- v počítačích PC se neuplatnil,
- používáno ve speciálních zařízeních.

10.1 Zapojení

Zapojení procesoru 80286



CAP Mezi tento vývod a vývod GND musí být zapojen kondenzátor kapacity $0,047 \mu\text{F} \pm 20\%$ 12V vyhlazující nežádoucí napěťové zálkmity.

PEREQ Signálem koprocessor žádá procesor o vyslání operandu.

PEACK Signálem procesor oznamuje koprocessoru, že vysílá operand.

BUSY Aktivní úroveň signálu oznamuje, že koprocessor provádí výpočet. Signál je testován instrukcí **WAIT**.

ERROR Signálem koprocessor oznamuje chybový stav.

10.2 Režimy

Režimy procesoru 80286

- Reálný režim
 - Je nastaven po inicializaci procesoru.
 - Je slučitelný s procesorem 8086.
- Chráněný režim
 - Zapíná se programově z reálného režimu.
 - Adresuje 16 MB reálné paměti a 1 GB virtuální paměti.
 - Poskytuje prostředky 4úrovňové ochrany.
 - Nelze se vrátit z chráněného režimu zpět do reálného.

Rozdíl reálného režimu oproti 8086

24bitová adresová aritmetika 80286 vs. 20bitová adresová aritmetika 8086:

		F	F	F	F	
8086:	+		F	F	F	F
		0	F	F	E	F (tj. $65\ 519_{10}$, 64 K je 65 536)
			F	F	F	F
80286:	+		F	F	F	F
		1	0	F	E	F (tj. 1 MB + $65\ 519_{10}$)

10.3 Příznakový registr

Příznakový registr 80286

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
		NT	IOPL	OF	DF	IF	TF	SF	ZF		AF		PF		CF

Příznakový registr je oproti 8086 rozšířen o příznaky NT a IOPL použitelné pouze v chráněném režimu:

NT (Nested Task) určuje režim práce instrukce IRET. Je-li NT=0, provádí IRET klasický návrat z přerušení. Je-li NT=1, přepne se při provádění IRET proces podle zpětného ukazatele právě aktivního TSS.
IOPL (I/O Privilege Level) určuje úroveň oprávnění, při které může proces ještě provádět V/V instrukce. Vyšší hodnota představuje nižší úroveň oprávnění.

Ostatní příznaky mají stejný význam jako u procesoru 8086.

10.4 Registr MSW

Registr MSW (Machine Status Word)

15	Nevyužito				4	3	2	1	0
	TS	EM	MP	PE					

PE (Protected Mode Enable) zapíná *chráněný režim* procesoru. Po inicializaci procesoru (signálem RESET) je zapnut *reálný režim*. Nastavením tohoto příznaku se procesor přepne do *chráněného režimu*. Zpět do *reálného režimu* lze procesor vrátit pouze inicializací procesoru (RESET).

MP (Monitor Processor Extension) indikuje fyzickou přítomnost koprocessoru (např. matematického koprocessoru 80287).

Registr MSW - pokračování



EM (Emulate Processor Extension) zapíná programovou emulaci koprocesoru tehdy, není-li koprocesor instalován (je-li EM=1, způsobí instrukce koprocesoru přerušení INT 7).

TS (Task Switch) se nastavuje vždy přepnutím procesu. Je používán koprocesorem ke zjištění, že v procesoru se vyměnil "zadavatel" úkolů.


10.5 Adresace paměti v chráněném režimu

Adresace paměti v chráněném režimu 80286

Pojmy:


- **Proces**
- **Segment** je definován:
 - 1. bází segmentu (adresou začátku segmentu)
 - 2. limitem segmentu (délkou segmentu ve slabikách – 1)
 - 3. přístupovými právy a typem segmentu.
- **Globální adresový prostor**
- **Lokální adresový prostor**
- **Virtuální adresa** (selektor:offset)

Segment selector



Selektor obsahuje 13 bitů (8 192 kombinací) **indexu do tabulky popisovačů segmentů** lokálního nebo globálního adresového prostoru a další 3 informační byty

Segment selector - pokračování




RPL (Requested Privilege Level) představuje úroveň oprávnění, kterou proces nabízí při přístupu k tomuto segmentu.

TI (Table Indicator) indikuje, ukazuje-li index do tabulky popisovačů segmentů lokálního adresovacího prostoru (TI=1) nebo globálního adresovacího prostoru (TI=0).

Kombinace Index=0 a zároveň TI=0 se nazývá **neplatný selektor** a má speciální význam.

10.6 Tabulky popisovačů segmentů

Tabulky popisovačů segmentů



Transformace virtuální adresy

Transformace virtuální adresy na reálnou pomocí tabulek popisovačů segmentů v procesoru 80286
Virtuální adresový prostor 1GB: 14b. Selektor + 16b. Offset

0	Přístupová práva	Báze segmentu	Limit segmentu					
Slabika	7	6	5	4	3	2	1	0

Položka tabulky popisovačů segmentů

Typ popisovaného segmentu je definován obsahem slabiky **přístupová práva**. Podle typu segmentu rozlišujeme v 80286 tyto 4 základní třídy popisovačů:

1. popisovač segmentu obsahujícího data (datový segment),
2. popisovač segmentu obsahujícího instrukce (instrukční segment),
3. popisovač segmentu obsahujícího informace pro systém (systémový segment),
4. popisovač brány.

10.7 Popisovač datového segmentu

Popisovač datového segmentu - pokračování

P	DPL	1	0	ED	W	A		
Bit	7	6	5	4	3	2	1	0

P (Segment Present) je nastaven na jedničku tehdy, je-li obsah segmentu uložen v reálné paměti. Není-li, je nulový.

DPL (Descriptor Privilege Level) určuje úroveň oprávnění přidělenou segmentu, který je popisovačem adresován.

W (Writable) je nastaven na 1, pokud je povolen čtení i zápis do segmentu. Zásobník musí mít vždy W=1. Nulová hodnota bitu W zakazuje zápis dat a je povolen pouze čtení.


Popisovač datového segmentu

P	DPL	1	0	ED	W	A		
Bit	7	6	5	4	3	2	1	0

A (Accessed) nastavuje procesor na jedničku při každém přístupu k této položce v tabulce popisovačů segmentů (zavedení do segmentového registru nebo použití instrukce testující selektor). Procesor tento příznak nenuluje. Je určen operačnímu systému ke sledování četnosti přístupů ke konkrétním segmentům.

ED (Expansion Direction) indikuje, kterým směrem se bude obsah segmentu rozšiřovat. Datové segmenty mohou obsahovat klasická data nebo zásobníky.

- Je-li nastaveno ED=0 (data), bude se obsah segmentu rozšiřovat směrem k vyšším adresám. Data se ukládají (v rámci 64 KB segmentu) od adresy 0000 směrem k adrese 0FFFFh. Při požadavku na zvětšení obsahu se musí zvětšit hodnota limitu segmentu.
- Je-li nastaveno ED=1 (zásobník), bude se obsah segmentu rozšiřovat směrem k nižším adresám. Položky zásobníku se ukládají od adresy 0FFFFh směrem k adrese 0000 (uvnitř 64 KB segmentu). Při požadavku na zvětšení obsahu se musí zmenšit hodnota limitu segmentu (ten se totiž stále počítá od adresy 0).



10.8 Popisovač instrukčního segmentu

Popisovač instrukčního segmentu

Bit	7	6	5	4	3	2	1	0
	P	DPL		1	1	C	R	A

C (Conforming) nulový sděluje, že podprogramy volané v tomto segmentu budou mít nastavenou úroveň oprávnění odpovídající úrovni segmentu, v němž se nachází. Je-li C=1, bude volanému podprogramu v tomto segmentu přidělena úroveň oprávnění segmentu, z něhož je volán.

R (Readable) nulový zakazuje čtení obsahu segmentu. Je povoleno pouze obsah segmentu spustit. Jedničková hodnota bitu povoluje jak spuštění, tak i čtení segmentu.

10.9 Popisovač systémového segmentu

Popisovač systémového segmentu

Tento popisovač smí být umístěn pouze v GDT.

Bit	7	6	5	4	3	2	1	0
	P	DPL	0	0	0	0	Typ	

Typ=1 označuje segment stavu procesu (TSS – Task State Segment) pro právě neaktivní proces.

Typ=3 označuje segment stavu procesu pro právě aktivní proces.

Typ=2 označuje segment lokální tabulky popisovačů segmentů (LDT – Local Descriptor Table).

10.10 Segmentové registry

Segmentové registry

	Viditelná, neviditelná část segmentového registru				
CS					Code Segment Register
DS	Selektor	Přist.	Báze segmentu	Limit	Data Segment Register
ES		práva			Extra Segment Register
SS					Stack Segment Register

63 48 47 40 39 16 15 0


Plnění:

CS: JMP, CALL, RET – vše vzdálené (FAR) varianty.

DS, ES, SS: MOV, LES, LDS *selektor*.

10.11 Registry GDTR a LDTR

Registry GDTR a LDTR




Plnění:

GDTR: LGDT operand obsahující bázi (24b) a limit (16b)

LDTR: LLDT selektor(16b)

10.12 Použití GDTR, LDTR a segmentových registrů

Použití GDTR, LDTR a segmentových registrů



Sdílení jednoho segmentu více popisovači

- Aplikační proces (instrukční segment a nutnost zápisu ladících bodů do kódu programu).
- Jeden proces plní vyrovnávací paměť, druhý proces ji smí pouze číst.
- Modifikace obsahu systémových segmentů.

10.13 Úrovně oprávnění

Úrovně oprávnění (Privilege Levels)



úroveň 0 ... jádro operačního systému (řízení procesoru, V/V operací),

úroveň 1 ... služby poskytované operačním systémem (plánování procesů, organizace V/V, přidělování prostředků),

úroveň 2 ... systémové programy a podprogramy z knihoven (systém obsluhy souborů, správa knihoven),

úroveň 3 ... uživatelské aplikace.

DPL (Descriptor Privilege Level) je uložen ve dvou bitech slabiky **přístupová práva** popisovače segmentu. Obsahuje úroveň oprávnění přidělenou obsahu segmentu.

CPL (Current Privilege Level) je zapsán ve dvou nejnižších bitech **selektoru CS** (tj. v poli označeném RPL). Představuje momentální úroveň oprávnění přidělenou právě prováděnému procesu.

RPL (Requested Privilege Level) je uložen v bitech 0 a 1 **selektoru segmentového registru** a obsahuje úroveň oprávnění, kterou proces nabízí při přístupu k určitému segmentu.
EPL (Effective Privilege Level) je numerické maximum CPL a RPL (tedy hodnota nižší úrovně oprávnění).

10.14 Zpřístupnění datového segmentu

Zpřístupnění datového segmentu

```
MOV DS,AX           ; Naplnění a kontrola
                      ; přístupových práv.

MOV DL,DS:Adresa ; Čtení datového segmentu.

MOV DS:Adresa,DL ; Zápis do datového
                      ; segmentu (je-li W=1).
```

$$\begin{aligned} \mathbf{CPL} &\leq \mathbf{DPL} \\ \mathbf{RPL} &\leq \mathbf{DPL} \end{aligned}$$

$$\boxed{\mathbf{Max(CPL,RPL)} \leq \mathbf{DPL}}$$

$$\mathbf{EPL} \leq \mathbf{DPL}$$

Proces přistupuje k datům pouze na stejně nebo nižší úrovni oprávnění.

10.15 Předání řízení do instrukčního segmentu

Předání řízení do instrukčního segmentu

```
JMP FAR PTR Navesti ; Skok do jiného
                      ; instrukčního segmentu.

CALL FAR PTR Navesti ; Volání jiného
                      ; instrukčního segmentu.

RET                  ; Návrat do jiného
                      ; instruk. segmentu.

MOV DL,CS:Adresa    ; Čtení instrukčního
                      ; segmentu (je-li R=1).
```

$$\mathbf{CPL = DPL}$$

10.16 Brána pro předání řízení


Brána pro předání řízení (Call Gate)

Brána je popisovač uložený v tabulce popisovačů segmentů.


$CPL \leq DPL$ brány

$CPL \geq DPL$ podprogramu

- Brána je na nižší úrovni oprávnění
- Podprogram na vyšší úrovni oprávnění




Popisovač brány pro předání řízení



10.17 Použití brány pro předání řízení

Použití brány pro předávání řízení



10.18 Předávání parametrů pomocí brány

Předávání parametrů pomocí brány


PUSH	Par1
PUSH	Par2
CALL	Podprogram

- Každý proces má vlastní zásobník.
- Každá úroveň oprávnění uvnitř procesu má vlastní zásobník.
- Parametry se do podprogramu předávají přes zásobník.
- Je-li podprogram na jiné úrovni oprávnění?

Činnost brány při předávání řízení:

1. Ukazatel vrcholu zásobníku (SS:SP) volajícího modulu (starý zásobník) se uloží do zásobníku volaného podprogramu (nový zásobník).

- Ze starého zásobníku se zkopiřuje hloubka slov do nového zásobníku.
- Do nového zásobníku se vloží jako návratová adresa (CS:IP) adresa této brány. Tím může tento zásobník být použit volaným podprogramem.



10.19 Privilegované instrukce

Privilegované instrukce

- $CPL = 0$

LGDT	naplnění registru GDTR,
LIDT	naplnění registru IDTR,
LLDT	naplnění registru LDTR,
LTR	naplnění registru TR,
LMSW	naplnění registru MSW,
CLTS	nulování bitu TS v registru MSW,
HLT	zastavení procesoru.

POPF a IRET smějí měnit IOPL pouze s CPL=0.


- $CPL \leq IOPL$

IN, INS, INSB, INSW	čtení ze V/V brány,
OUT, OUTS, OUTSB, OUTSW	zápis na V/V bránu,
STI, CLI	změna příznaku IF,
prefix LOCK	blokování sběrnice.

POPF smí měnit IF pouze s $CPL \leq IOPL$ (jinak se změna IF ignoruje). Provinění se trestá INT 13.

10.20 Segment stavu procesu

Segment stavu procesu (TSS) - Task State Segment



Na segment s TSS ukazuje popisovač systémového segmentu (smí být umístěn pouze v GDT).

- Typ=3 sděluje, že jde o TSS právě aktivního procesu.
- Typ=1 určuje, že jde o TSS právě neaktivního procesu.


Pravidlo pro zpřístupnění systémového segmentu s TSS je stejné jako pro zpřístupnění datového segmentu, tj. EPL \leq DPL.

10.21 Segment stavu procesu - obsah

TSS	0
...	
Selektor LDT	42
Selektor DS	40
Selektor SS	38
Selektor CS	36
Selektor ES	34
DI	32
SI	30
BP	28
SP	26
BX	24
DX	22
CX	20
AX	18
F	16
IP	14
SS pro úroveň 2	12
SP pro úroveň 2	10
SS pro úroveň 1	8
SP pro úroveň 1	6
SS pro úroveň 0	4
SP pro úroveň 0	2
Zpětný ukazatel	0


10.22 Brána zpřístupňující TSS

Brána zpřístupňující TSS



Přepnutí procesu může být vyvoláno:

- *vzdáleným JMP nebo CALL*, jehož selektor ukazuje na popisovač TSS nového procesu v GDT.
- *vzdáleným JMP nebo CALL*, jehož selektor ukazuje na bránu zpřístupňující TSS.
- *IRET s nastaveným NT=1*.
- *přerušením*, jehož přerušovací vektor ukazuje na bránu zpřístupňující TSS.



10.23 Přerušení


Přerušení

- *Interrupt Descriptor Table (IDT)* obsahuje až 256 popisovačů rutin obsluhujících přerušení.
- *IDTR* obsahuje adresu IDT (like GDTR).

- Popisovače v IDT jsou pouze tyto tři:
 1. brána zpřístupňující TSS,
 2. brána pro maskující přerušení (Interrupt Gate),
 3. brána pro nemaskující přerušení (Trap Gate).


10.24 Brány pro přerušení

Brány pro přerušení



T=1 ... Brána pro nemaskující přerušení (nenuluje IF).


T=0 ... Brána pro maskující přerušení (nuluje IF).



$\leq \text{DPL}$ brány a zároveň $\text{CPL} \geq \text{DPL}$ rutiny

10.25 Informace ukládaná do zásobníku

Informace ukládaná do zásobníku




1. Žádné chybové hlášení.
2. Přerušení předává chybové slovo.
3. Přerušení předává chybové slovo a obsluha přerušení pracuje na jiné (vyšší) úrovni oprávnění – je uloženo původní SS:SP.

10.26 Formát chybového slova

Formát chybového slova

předávaného přerušeními 10 až 13



I index ukazuje do IDT (nikoli do GDT nebo LDT podle TI).

EX (External) přerušení bylo způsobeno vnější událostí bez zavinění procesu (např. INT 10: vnější přerušení přes bránu zpřístupňující TSS vyvolalo pokus o přepnutí na proces mající TSS s chybným obsahem).

10.27 Rezervovaná přerušení

Přerušení generovaná procesorem 80286 dělíme do tří kategorií:

- *Fault* do zásobníku uloží CS:IP ukazující **na instrukci**, která způsobila přerušení,
- *Trap* do zásobníku uloží CS:IP ukazující **za instrukci** (na následující instrukci), která přerušení způsobila,
- *Abort* v procesu nelze pokračovat a musí být násilně ukončen.

Rezervovaná přerušení 80286

Číslo vektoru	Určení vektoru	Typ přerušení	Chybové slovo?
0	Dělení nulou	Fault	ne
1	Krokovací režim	Trap	ne
2	Nemaskovatelná přerušení	–	ne
3	Ladící bod	Trap	ne
4	Přeplnění	Trap	ne
5	Kontrola mezí	Fault	ne
6	Chybný operační kód	Fault	ne
7	Nedostupnost koprocessoru	Fault	ne
8	Dvojnásobný výpadek segmentu	Abort	ano (=0)
9	Překročení segmentu koprocessorem	Abort	ne
10	Chybný TSS	Fault	ano
11	Výpadek segmentu	Fault	ano
12	Výpadek segmentu se zásobníkem	Fault	ano
13	Obecná chyba ochrany	Fault	ano
16	Chyba koprocessoru	Fault	ne

10.28 Počáteční nastavení procesoru

Počáteční nastavení procesoru

Registr	Obsah
F	0002h
MSW	FFF0h
IP	FFF0h
Selektor CS	F000h
Selektor DS	0000h
Selektor SS	0000h
Selektor ES	0000h
Báze CS	FF0000h
Báze DS	000000h
Báze SS	000000h
Báze ES	000000h
Limit CS	FFFFh
Limit DS	FFFFh
Limit SS	FFFFh
Limit ES	FFFFh
Báze IDT	000000h
Limit IDT	FFFFh

Procesor provádí tyto činnosti:

- zakáže přerušení (IF:=0),
- nastaví reálný režim bez koprocessoru (PE:=0, MP:=0, EM:=0),
- IDT se naplní nulami,
- DS, ES a SS jsou naplněny tak, aby ukazovaly do prvních 64 KB paměti,
- obsah CS:IP ukazuje na první instrukci, která musí být na adresu FF0000h:FFF0h=FFFFF0h,
- první instrukční segment zpřístupněný po inicializaci systému je posledních 64 KB paměti (CS=FF0000h).
- Bezprostředně po inicializaci procesoru jsou adresové vodiče A₂₀ ÷ A₂₃ nastaveny na jedničky při všech přístupech adresovaných přes registr CS.
- Tento stav trvá do první změny obsahu CS, potom jsou vodiče A₂₀ ÷ A₂₃ vynulovány.

10.29 Zapnutí chráněného režimu

Zapnutí chráněného režimu

1. do paměti zavést programy a odpovídající tabulky popisovačů,
2. nastavit GDTR a IDTR,
3. zapnout chráněný režim nastavením bitu PE:=1 registru MSW.
4. provést blízký skok JMP proto, aby se zrušil obsah interních front procesoru, ve kterých jsou uloženy předvybrané instrukce (výběr instrukcí totiž závisí na zvoleném režimu procesoru),
5. vytvořit TSS inicializačního procesu a nastavit obsah TR,
6. naplnit LDTR,
7. inicializovat ukazatel vrcholu zásobníku SS:SP,

Zapnutí chráněného režimu – pokračování

8. všechny segmenty v paměti označit P:=0,
9. nastavit příznakový registr F a registr stavu procesoru MSW,
10. inicializovat externí zařízení,
11. zabezpečit obsluhu všech možných přerušení,
12. naplnit DS:=0
 ES: =0
 CS → JMP FAR ...
13. povolit přerušení (IF:=1),
14. zahájit provádění prvního programu.

11 Architektura procesorů Intel – Procesor 80386

Procesor Intel 80386

- 32bitový procesor,
- od 1986 cca do 1994,
- 16 MHz až 40 MHz,
- "zakladatel" architektury IA-32,
- 32bitová adresová sběrnice, tj. max. 4 GB RAM,
- 32bitová datová sběrnice,
- alternativní název i386DX,
- varianta 386SX s 16bitovou datovou a 24bitovou adresovou sběrnicí,
- matematický koprocessor zvlášť i387,
- i386SL pro laptop počítače, nižší spotřeba.

11.1 Popis signálů a registry

Popis signálů procesoru Intel 80386

Procesor je integrován do čtvercového keramického integrovaného obvodu, který má vývody na spodním povrchu (PGA – Pin Grid Array). Obvod má 132 vývodů.

D₀÷D₃₁ 32bitová obousměrná datová sběrnice.

A₂÷A₃₁ 32bitová adresová sběrnice adresující 32bitová dvojslova.

BE₀÷BE₃ Bližší určení přenášených slabik v rámci dvojslova.

BS16 Volba 16bitového přenosu dat.

NA (Next Address) Slouží k zahájení výběru obsahu další adresy při proudovém zpracování.


D/C, ADS, W/R jsou signály určené pro řízení sběrnice.

	A	B	C	D	E	F	G	H	J	K	L	M	N	P
1	○	○	○	○	○	○	○	○	○	○	○	○	○	○
2	○	○	○	○	○	○	○	○	○	○	○	○	○	○
3	○	○	○	○	○	○	○	○	○	○	○	○	○	○
4	○	○	○	○	○	○	○	○	○	○	○	○	○	○
5	○	○	○	○	○	○	○	○	○	○	○	○	○	○
6	○	○	○	○	○	○	○	○	○	○	○	○	○	○
7	○	○	○	○	○	○	○	○	○	○	○	○	○	○
8	○	○	○	○	○	○	○	○	○	○	○	○	○	○
9	○	○	○	○	○	○	○	○	○	○	○	○	○	○
10	○	○	○	○	○	○	○	○	○	○	○	○	○	○
11	○	○	○	○	○	○	○	○	○	○	○	○	○	○
12	○	○	○	○	○	○	○	○	○	○	○	○	○	○
13	○	○	○	○	○	○	○	○	○	○	○	○	○	○
14	○	○	○	○	○	○	○	○	○	○	○	○	○	○

ADS	E14	<u>BS16</u>	C14	LOCK	C10	W/R	B10	INTR	B7
<u>BE₃</u>	A13	<u>BUSY</u>	B9	M/IO	A12	CLK2	F12	NMI	B8
<u>BE₂</u>	B13	<u>D/C</u>	A11	<u>NA</u>	D13	HOLD	D14	PEREQ	C8
<u>BE₁</u>	C13	ERROR	A8	READY	G13	HLDA	M14	RESET	C9
<u>BE₀</u>	E12								

GND: A2 A6 A9 B1 B5 B11 B14 C11 F2 F3 F14 J2 J3 J12 J13 M4 M8 M10 N3 P6 P14
U_{cc}: A1 A5 A7 A10 A14 C5 C12 D12 G2 G3 G12 G14 L12 M3 M7 M13 N4 N7 P2 P8

Registry procesoru 80386



EFLAGS:

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
0	0	0	0	0	0	0	0	0	0	0	0	0	0	VM	RF
0	NT	IOP	OF	DF	IF	TF	SF	ZF	0	AF	0	PF	1	CF	

VM (Virtual 8086 Mode) zapíná režim virtuální 8086 pro proces, jemuž obsah příznakového registru náleží. Příznak VM smí programátor nastavovat pouze v chráněném režimu, a to instrukcí IRET, a jenom na úrovni oprávnění 0. Příznak je také modifikován mechanismem přepnutí procesu.

RF (Resume Flag) maskuje opakování ladícího přerušení.

- Registry pro uložení selektoru datových segmentů: **DS**, **ES**, **FS** a **GS**
- Velikost viditelných částí registrů se nezměnila (selektor je stále 16bitový), ale zvětšila se neviditelná část tak, že báze segmentu je 32bitová.

11.2 Adresace v chráněném režimu a řídicí registry


Adresace v chráněném režimu 80386

- Selektor je stejný jako v 80286.
- Offset je 32bitový.
- Limit segmentu může mít velikost až 4 GB – 1.
- Báze segmentu je 32bitová (tj. 0 až 4 GB – 1).


Adresace v chráněném režimu 80386 – pokračování

- Logická adresa (v terminologii 80286 se nazývá virtuální adresa) je složena z 16bitového selektoru a 32bitového offsetu (tj. adresuje 64 TB virtuální paměti). Tato adresa je algoritmem segmentační jednotky převedena na lineární adresu.
- Lineární adresa je 32bitová adresa (tj. adresuje 4 GB). Není-li v činnosti stránkovací jednotka, potom lineární adresa ukazuje už přímo do fyzické paměti.
- Fyzická adresa je transformována činností stránkovací jednotky z lineární adresy. Je rovněž 32bitová (tj. adresuje 4 GB fyzické paměti). Není-li stránkovací jednotka zapnuta, je fyzická adresa totožná s lineární adresou.

Transformace virt. adresy na fyzickou



Řídící registry 80386



Nejnižších 16 bitů CR0 je nazýváno **MSW** (pro kompatibilitu s 80286).

PE (Protected Mode Enable) zapíná *chráněný režim*. Vynulováním se přepne zpět do *reálného režimu*.


ET (Extension Type) sděluje typ instalovaného matematického koprocesoru (80287=0, 80387=1). Bit nastavuje procesor během inicializace (po přijetí signálu RESET).

PG (Paging) zapíná stránkovou jednotku určenou k transformaci lineárních na fyzické adresy.

- Registr **CR2**, je-li PG=1, obsahuje lineární adresu, která způsobila výpadek stránky.
- Výpadek stránky má za následek generování přerušení INT 14.
- Registr **CR3** (je-li PG=1) obsahuje fyzickou adresu stránkového adresáře právě aktivního procesu.
- Dolních 12 bitů se při zápisu do tohoto registru ignoruje, protože stránkový adresář smí začínat pouze na hranici 4 KB stránky.
- **Ladící registry:** DR0, DR1, DR2, DR3, DR6 a DR7.
- **Testovací registry:** TR6 a TR7 (viz stránkování).

11.3 Popisovače segmentů

Popisovače segmentů



G (Granularity)

- =0 ... jednotka limitu je 1 B (max. 1 MB),
- =1 ... jednotka limitu je 4 KB (max. 4 GB).

AVL (Available for Programmer Use)

s závisí na typu popisovače.

Popisovač datového segmentu


B (Big)

- =0 ... segment podle pravidel 80286 (max. 64 KB), implicitní velikost položky ukládané do zásobníku je 16 bitů,

- =1 ... segment podle pravidel 80386 (max. 4 GB), zásobník lze plnit od adresy FFFFFFFFh, implicitní velikost položky ukládané do zásobníku je 32 bitů.

Popisovač systémového segmentu

Bit *s* není použit.



Typ=0 ... nepovolená hodnota,

- 1 ... TSS neaktivního procesu 80286,
- 2 ... LDT 80286 a 80386,
- 3 ... TSS aktivního procesu 80286,
- 4 ... brána pro předání řízení 80286,
- 5 ... brána zpřístupňující TSS 80286 a 80386,
- 6 ... brána pro maskující přerušení 80286,
- 7 ... brána pro nemaskující přerušení 80286,
- 8 ... nepovolená hodnota,
- 9 ... TSS neaktivního procesu 80386,
- A ... nepovolená hodnota,
- B ... TSS aktivního procesu 80386,
- C ... brána pro předání řízení 80386,
- D ... nepovolená hodnota,
- E ... brána pro maskující přerušení 80386,
- F ... brána pro nemaskující přerušení 80386.

Popisovač instrukčního segmentu

D (Default)

- =0 ... implicitní velikost adres a operandů je 16 bitů,
- =1 ... implicitní velikost adres a operandů je 32 bitů,

Explicitní určení velikosti zajišťují instrukční prefixy:

66h mění implicitní velikost **operandu** a

67h mění implicitní velikost **adresy**.

D=	0	0	0	0	1	1	1	1
Prefix 66h (vel. operandu)	ne	ne	ano	ano	ne	ne	ano	ano
Prefix 67h (vel. adresy)	ne	ano	ne	ano	ne	ano	ne	ano
Velikost operandu v bitech	16	16	32	32	32	32	16	16
Velikost adresy v bitech	16	32	16	32	32	16	32	16

V reálném režimu není, ani po použití prefixu změny velikosti adresy, povoleno adresovat větší segmenty než 64 KB. Offset, který by překročil hodnotu FFFFh, způsobí přerušení INT 13.


11.4 Stránkování, Translation Look-aside Buffer (1)

Stránkování

logická adresa → **lineární adresa** → **fyzická adresa**
 $Selektor_{16} : Offset_{32}$ 32 b 32 b

Rámcem a stránka kapacity 4 KB

Zapnutí stránkování PG:=1 (bit v CR0)



Každý proces má vlastní stránkový adresář (CR3 je uloženo v TSS).

Položka stránkové tabulky a adresáře

31	Adresa rámce	12	11	10	9	8	7	6	5	4	3	2	1	0
				AVL	0	0	D	A	0	0	U	W	P	

Adresa rámce je horních 20 bitů adresy rámce.

AVL (Available)

D (Dirty) nastavuje procesor při změně obsahu rámce. Ve stránkovém adresáři je tento bit nedefinován.


A (Accessed) nastavuje procesor při každém použití tohoto specifikátoru.

Položka stránkové tabulky a adresáře – pokračování

31	Adresa rámce	12	11	10	9	8	7	6	5	4	3	2	1	0
				AVL	0	0	D	A	0	0	U	W	P	

- U** (User Accessible) Pracuje-li proces na úrovni oprávnění CPL=3, smí k této stránce přistupovat při U=1. Procesy s CPL<3 smějí přistupovat ke všem stránkám bez ohledu na hodnotu bitu U.
- W** (Writeable) Pracuje-li proces na úrovni CPL=3, smí do této stránky zapisovat při W=1. Procesy s CPL<3 smějí zapisovat do všech stránek bez ohledu na hodnotu bitu W.


Položka stránkové tabulky a adresáře – pokračování



P (Present) Je-li P=0, není obsah stránky ve fyzické paměti. Zpřístupnění takové stránky vyvolá INT 14 a v CR2 je adresa stránky.

- **Vyhodnocení bitů U a W** ze stránkového adresáře a stránkové tabulky:
 - Použije se dvojice mající nižší numerickou hodnotu: "UW".
 - Příklad: Je-li U a W ve stránkovém adresáři 10 (CPL=3 smí číst a provádět) a ve stránkové tabulce 01 (pro CPL=3 nepřístupné), vybere se varianta U=0 a W=1.

TLB – Translation Look-aside Buffer



Vyprázdnění TLB

- Vyprázdnění TLB je nastavení V:=0 do všech položek.
- Automaticky vždy při naplnění **CR3**.
- Ručně musíme TLB vyprázdit při každé změně stránkovacích tabulek nebo při nastavení P=0 některé z položek.


TSS 80386

31	0
Offset mapy V/V bran	0000000000000000T
0000000000000000	Selektor LDT
0000000000000000	Selektor GS
0000000000000000	Selektor FS
0000000000000000	Selektor DS
0000000000000000	Selektor SS
0000000000000000	Selektor CS
0000000000000000	Selektor ES
EDI	72
ESI	68
EBP	64
ESP	60
EBX	56
EDX	52
ECX	48
EAX	44
EFLAGS	40
EIP	36
CR3 (DBA)	32
0000000000000000	SS pro úroveň 2
ESP pro úroveň 2	28
0000000000000000	SS pro úroveň 1
ESP pro úroveň 1	24
0000000000000000	SS pro úroveň 0
ESP pro úroveň 0	20
0000000000000000	Zpětný ukazatel
	16
	12
	8
	4
	0

11.5 Mapa přístupných V/V bran, přerušení

Mapa přístupných V/V bran

- Pro kontrolování V/V instrukcí pouze tehdy, je-li CPL>IOPL.
- Je-li bit mapy =0 ... V/V operace se povolí,
- je-li bit mapu =1 ... generuje se INT 13.
- Pracuje-li V/V instrukce se slovem nebo dvojslovem ... testují se všechny odpovídající bity.



Rezervovaná přerušení

INT 1 Ladící přerušení (Debug Exceptions)

1. při čtení/zápisu z/do paměti byl detekován ladící bod (Trap),
2. při výběru instrukce byl detekován ladící bod (Fault),
3. po provedení instrukce v krokovacím režimu (Trap),
4. při přepnutí na proces mající v TSS T=1 (Trap),
5. nedovoleným přístupem k ladícím registrům při GD=1 (Fault).

Rezervovaná přerušení – pokračování

INT 14 Výpadek stránky (Page Fault)

(typ: Fault) Přerušení generuje stránkovací jednotka při:

1. proces nemá dostatečnou úroveň oprávnění pro přístup ke stránce,
2. ve stránkovacích tabulkách je detekováno P=0.

Při přerušení je naplněn CR2 lineární adresou, která vyvolala přerušení. Chybové slovo má zvláštní tvar:



P (Present) logický součin bitů P obou transformačních tabulek,

W (Write) přerušení vyvolal zápis (W=1) nebo čtení (W=0).

U (User Level) je-li =1, měl proces CPL=3.

12 Architektura procesorů Intel – Procesor 80486


Procesor Intel 80486

- 32bitový procesor,

- od 1989 cca do 1993,
- 25 MHz až 120 MHz,
- 32bitová adresová sběrnice, tj. max. 4 GB RAM,
- 32bitová datová sběrnice,
- obsahuje jednotku operací v pohyblivé řádové čárce (koprocessor),
- obsahuje interní vyrovnávací paměť (cache),
- obsahuje novou technologii blízkou RISC,
- alternativa i486SX bez koprocessoru,
- i486DX novější verze; i486DX2 dvojnásobná frekvence,
- stále napájení 5 V, později DX4 už s jenom 3,3 V.

12.1 Zapojení

Zapojení procesoru 80486



DP₀ ÷ DP₃ Paritní bit pro každou slabiku přenášenou po sběrnici.

PCHK Chyba parity na sběrnici.

PLOCK, ADS, RDY, BRDY, BLAST, BOFF Signály pro řízení sběrnice.

AHOLD, EADS Signály pro řízení vnitřní vyrovnávací paměti.

KEN Povoluje nebo zakazuje použití vnitřní vyrovnávací paměti.

FLUSH Pokyn k vyprázdnění vnitřní vyrovnávací paměti.

PWT, PCD Signály přenášející hodnoty bitů PWT a PCD.

FERR Signál oznamuje chybu koprocessoru (podobně jako ERROR).

IGNNE Ignorování chyb hlášených koprosesorem.

A20M Maskování adresy podle pravidel 8086.

12.2 Rysy procesoru, příznakový registr

- Jednotka operací v pohyblivé řádové čárce
 - **Floating-Point Unit** – Ovládá se stejně jako 80387. Je programově kompatibilní s předcházejícími typy matematických koprocessorů Intel.
- Interní vyrovnávací paměť
 - **Internal Cache** – Je společná pro data i instrukce, má kapacitu 8 KB.

Příznakový registr i486


31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
0	0	0	0	0	0	0	0	0	0	0	0	0	AC	VM	RF
0	NT	IOPL	OF	DF	IF	TF	SF	ZF	0	AF	0	PF	1	CF	0

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

AC (Alignment Check) zapíná generování přerušení INT 17 při odkazu na paměť, který není "zarovnán" na hranici odpovídající délce zpřístupňovaného objektu. Platí pouze pro proces s CPL=3.

12.3 Schéma činnosti vyrovnávací paměti

Schéma činnosti vyrovnávací paměti



Write-Through Write-Back

12.4 Řídicí registry CR0, CR3

Řídicí registr CR0 procesoru 80486

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	
PG	CD	NW										AM		WP		
											NE	1	TS	EM	MP	PE

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

CD (Cache Disable) Je-li CD=1, je IVP (Interní vyrovnávací paměť) vypnuta tak, že položky, které při čtení nebyly ve vyrovnávací paměti nalezeny, se do ní nezapisují.

Po inicializaci procesoru signálem RESET je nastaveno CD=1.

Řídicí registr CR0 procesoru 80486 – pokračování


31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	
PG	CD	NW										AM		WP		
											NE	1	TS	EM	MP	PE

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

NW (Not Write-Through) Je-li NW=1, není zápisem do paměti změněn obsah IVP ani tehdy, má-li adresa zapisovaného objektu svoji položku v IVP.

Po inicializaci procesoru signálem RESET je nastaveno NW=1.

Řídicí registr CR0 procesoru 80486 – pokračování



AM (Alignment Mask) AM=1 zapíná funkci AC.

WP (Write Protect) je-li WP=1, zakazuje zápis do stránek označených W=0 i procesům na úrovni oprávnění CPL<3.

NE (Numerics Exception) sděluje, jak se mají procesoru 80486 oznamovat chyby zjištěné v jednotce pohyblivé řádové čárky.

Řídicí registr CR3 procesoru 80486




Bity **PWT** (Page Write-Through) a **PCD** (Page Cache Disable) slouží k řízení vyrovnávacích pamětí není-li zapnuto stránkování nebo se stránkování z nějaké příčiny obchází.

12.5 Stránkování

Stránkování i486

Specifikátor stránk. adresáře a tabulky



U	W	WP	Proces CPL=3	Proces CPL<3
0	0	0	nepřístupná	čtení, zápis, provedení
0	1	0	nepřístupná	čtení, zápis, provedení
1	0	0	čtení, provedení	čtení, zápis, provedení
1	1	0	čtení, zápis, provedení	čtení, zápis, provedení
0	0	1	nepřístupná	čtení, provedení
0	1	1	nepřístupná	čtení, zápis, provedení
1	0	1	čtení, provedení	čtení, provedení
1	1	1	čtení, zápis, provedení	čtení, zápis, provedení


PWT (Page Write-Through) určuje způsob práce externí vyrovnávací paměti. Je-li PWT=1, provádí se zápis metodou Write-Through. Je-li PWT=0, provádí se zápis metodou Write-Back.

PCD (Page Cache Disable) vypíná činnost interní VP. Je-li PCD=0, je splněna jedna z podmínek zapínajících IVP. Další podmínky tvoří signál KEN a bity CD a NW v registru CR0. Je-li PCD=1, je IVP vypnuta bez ohledu na ostatní podmínky.

Je-li stránkování zapnuto (PG=1) a je právě plněn stránkový adresář, čtou se bity PWT a PCD z CR3. Bity PWT a PCD konkrétního specifikátoru ze stránkového adresáře se čtou při plnění stránkové tabulky.


12.6 Interní vyrovnávací paměť

Interní vyrovnávací paměť (IVP)



Potřebný počet bitů na realizaci LRU

Kolik bitů potřebujeme na výběr nejdéle nepoužité položky ze čtyř položek algoritmem LRU?



12.7 Pseudo-LRU


Pseudo-LRU IVP i486

Nastavování rozhodujících bitů

Při použití položky z cesty	se nastaví rozhodovací byty		
	r ₀	r ₁	r ₂
c ₀	1	1	beze změny
c ₁	1	0	beze změny
c ₂	0	beze změny	1
c ₃	0	beze změny	0

Výběr nejdéle nepoužité položky

Při plnění položkou, která nemá svůj obraz v IVP, se nejprve podle bitů 4 až 10 fyzické adresy vybere řádek IVP. Potom se postupuje podle algoritmu:



13 Architektura procesorů Intel – Procesor Pentium

13.1 Rysy procesoru

Procesor Intel Pentium

- Pentium z řecky penta, tj. 5,
- 32bitový procesor,
- od 1993 do 1999,
- 60 MHz až 300 MHz,
- od 1995: Pentium MMX, Pro, II, III, 4, D, Xeon,
- postupně se liší parametry: technologie např. $0,25 \mu\text{m}$, velikostí cache, počtem jader, ...

Pentium

V procesoru Pentium jsou integrovány všechny vlastnosti procesoru Intel486. Navíc poskytuje tato významná rozšíření:

- superskalární architekturu,
- dynamické předvídání skoků,
- zřetězenou FPU,
- zkrácení doby provádění instrukcí,
- oddělené 8KB datové a instrukční vnitřní vyrovnávací paměti,
- protokol MESI pro řízení datové vyrovnávací paměti,
- 64bitovou datovou sběrnici,
- zřetězování cyklů sběrnice,


Pentium – další rysy

- adresové parity,
- vnitřní kontrolu parity,
- kontrolu správné funkce znásobením čipů s procesorem,
- sledování provádění,
- monitorování výkonnosti,
- ladění prostřednictvím IEEE 1149.1 Boundary Scan,
- režim správy systému a
- rozšíření v režimu V86.

Instrukční repertoár Pentia je plně kompatibilní s Intel486. Plně kompatibilní je také i správa paměti (MMU).

13.2 Blokový diagram

Blokový diagram procesoru Pentium



13.3 Zřetězené provádění instrukcí

Zřetězené provádění instrukcí

PF	Prefetch	Výběr instrukce
D1	Instruction Decode	Dekódování instrukce
D2	Address Generate	Generování adresy
EX	Execute	Provedení instrukce
WB	Write Back	Dokončení instrukce

PF	I1	I3	I5	I7	
	I2	I4	I6	I8	
D1	I1	I3	I5	I7	
	I2	I4	I6	I8	
D2	I1	I3	I5	I7	
	I2	I4	I6	I8	
EX	I1	I3	I5	I7	
	I2	I4	I6	I8	
WB	I1	I3	I5	I7	
	I2	I4	I6	I8	


- Tyto dvě zřetězené fronty se nazývají "u" a "v".
- Proces souběžného zpracovávání instrukcí se nazývá "párování".
- Ve zřetězené frontě "u" lze provádět libovolnou instrukci, zatímco ve frontě "v" lze provádět pouze jednoduché instrukce, popsané v pravidlech pro párování instrukcí.

13.4 Předvídání podmíněných skoků

Předvídání podmíněných skoků

Branch Target Buffer - BTB

Při výběru instrukce se testuje obsah BTB na shodu s adresou vybírané instrukce. Pokud se adresa v BTB najde, zkoumá se obsah bitů historie.



13.5 Párování instrukcí

Párování instrukcí

Instrukce mohou být spojeny do páru za splnění následujících podmínek.

- Obě instrukce v páru musí být "jednoduché" podle dále uvedené definice.
- Mezi instrukcemi v páru nesmí být vztah "čtení až po zápisu" nebo "zápis až po čtení".
- Žádná z instrukcí nesmí mít výpočet adresy složen ze dvou částí: z přímé hodnoty a zároveň z přírůstku.
- Instrukce s prefixy (vyjma 0F před podmíněným skokem) lze provádět pouze ve frontě "u".

Jednoduché instrukce

Jednoduché instrukce jsou ty, které nevyžadují mikrokód a provedou se během jednoho hodinového cyklu. Výjimkou jsou instrukce aritmeticko-logické jednotky (ALU) *mem,reg* a *reg,mem*, které se provádějí ve dvou nebo třech taktech a jsou považovány za jednoduché.

Za jednoduché se považují tyto instrukce určené pro celočiselné zpracování:

1. mov *reg, reg/mem/imm*
2. mov *mem, reg/imm*
3. alu *reg, reg/mem/imm*
4. alu *mem, reg/imm*
5. inc *reg/mem*
6. dec *reg/mem*
7. push *reg/mem*
8. pop *reg*
9. lea *reg,mem*
10. jmp / call / jcond near
11. nop

Podmíněné a nepodmíněné skoky smějí být párovány pouze jako druhé instrukce v páru.

13.6 Režim správy systému

Režim správy systému

System Management Mode – SMM – Režim SMM je transparentní (neviditelný) pro aplikace i operační systém z těchto důvodů:

- Jedinou možností, jak SMM zapnout, je externí nemaskovatelné přerušení přivedené speciálním signálem.
- Procesor zahájí provádění instrukcí určených pro SMM ze separátního adresového prostoru a separátní paměti (tzv. SMRAM – System Management RAM).

Režim správy systému - pokračování

- Při přepínání do SMM procesor ukládá obsah všech registrů do zvláštní části SMRAM.
- Všechna přerušení, která normálně operační systém či aplikace obsluhuje, jsou během SMM zakázána.
- Stav před přepnutím do režimu SMM se vrátí provedením instrukce RSM.

SMM je podobný reálném režimu. Nejsou v něm úrovně oprávnění, privilegované instrukce nebo mapování adres. V SMM lze provádět V/V operace a adresovat celou 4GB kapacitu fyzické operační paměti.

14 Architektura x86-64

14.1 Principy architektury x86-64


x86-64 architektura

long mode • 64bitový režim (Long Mode) – plně 64bitový režim

- kompatibilní režim – 32/16bitový režim, omezená kompatibilita s x86 (pouze chráněný režim, žádný reálný, žádný V86 režim)


x86 mode plná kompatibilita s x86 32/16bitovým režimem (vč. reálného režimu, ...)

Registrová struktura



64bitový režim (Long mode)


- 64bitová virtuální adresa, 52bitová fyzická adresa (4 petabyte)
- šířka adresy implicitně 64 bitů
- virtuální adresa je pouze 64bitový offset
- blízké skoky rozšířeny na 64 bitů
- flat 64bit virtuální adresový prostor
- potlačen význam segmentace jen na určování typů a práv segmentů
- GDTR a IDTR mají 64bitovou bázi a 16bitový limit
- LDTR a TR 64bitovou bázi, 32bitový limit a navíc 16bitový selektor
- navíc bit L (Long) v popisovači instrukčního segmentu:



- ignoruje se báze a limit v popisovači
- báze je vždy 0
- vždy 64bitová adresa, proto L=1 a D=1 je vyhrazeno pro budoucí použití
- obsah ES, DS a SS se ignoruje


Stránkování

- podporují se 4KB nebo 2MB stránky
- velikost stránky určuje bit 7 stránkového adresáře
- položky stránkových tabulek jsou 64bitové
- formát položky stránkového adresáře pro 2MB stránky:




MBZ = Must be zero

4KB stránky:



2MB stránky:



Dvě architektury

- *x86-64 tzv. AMD64*
 - firma AMD
 - kompatibilní s x86
 - stejná instrukční sada v 64bitovém režimu procesory Opteron, Athlon, Turion, Sempron

Dvě architektury

- *IA-64*
 - firmy Intel a Hewlett-Packard
 - kompatibilní s x86
 - jiná instrukční sada v 64bitovém režimu: EPIC (Explicitly Parallel Instruction Computing) – možnost vkládat instrukce paralelně úkolující více jednotek; VLIW (Very Long Instruction Word) – tzv. instrukční paket, součástí instrukce jsou samostatné pokyny všem jednotkám procesoru
 - procesory Itanium

Obě architektury nejsou na 64bitové úrovni kompatibilní.

EM64T Extended Memory 64 Technology, tzv. Intel 4

- firma Intel převzala architekturu AMD64 (též pod označením Intel 4)
- procesory Pentium 4, Celeron D, Xeon, Core 2
- jsou drobné rozdíly mezi AMD64 a Intel 4

15 RISC

15.1 Principy architektury i860

Mikroprocesor i860


- 8086 - i486 = **CISC** - Complex Instruction Set Computer
- i 860 = **RISC** - Reduced Instruction Set Computer

Není kompatibilní na řadu x86

Výkonem odpovídá počítači Cray I. "Cray on a Chip"

64bitový procesor

Mikroprocesor i860



15.2 Jednotky a principy i860

Jednotky i860

Prováděcí jednotka:

- Registry $r_0 - r_{31}$ 32bitové
- r_0 je vždy = 0
- operace zápisu se ignoruje
- pro 64bitové operace se sdružují do dvojic

Jednotky i860

Techniky:

- *Registr Bypassing*
Je-li výsledek předchozí operace vstupem do další bere se ze sběrnice
- *Delayed Branch*

Před skokem se provede ještě následující instrukce
BR návěští
OR r_0, r_0, r_0

- 2 varianty podmíněného skoku:



Jednotky i860

FPU:

- Registry $f_0 - f_{31}$ 32bitové
- f_0, f_1 vždy = 0
- *Sčítáčka* – sčítání a převody mezi jednoduchou a dvojnásobnou přesností
- *Násobička* – násobení a výpočet $1/x$
- *Duální instrukční mód* – jedna instrukce vyvolá dvě paralelní akce: jednu v násobičce a jednu ve sčítáčce
- *Využití*: výpočty řad, FFT, ...

Jednotky i860

- **Stránkovací jednotka:** – Stejná jako v 80386
- **Grafická jednotka:** – Pro 3D grafiku z-Buffer (uložení souřadnice třetího rozměru)
- **Využití i860:**
 - grafické a unixové stanice
 - jako speciální grafický koprocessor (grafika v reálném čase)

16 IEEE 754


16.1 Koprocessor – FPU 80486, architektura

Koprocessor

= přídavný procesor realizující určitý druh výpočtů:

- *Matematický koprocessor*
- *Grafický koprocessor*
- *LAN koprocessor*
- *Diskový databázový koprocessor*

Matematický koprocesor Intel 80x87 k Procesoru I80x86



16.2 Typy dat

Typy dat pro koprocesor I80x87

Typ	Poč. bitů	Poč. des. číslic mant.	Rozsah zobraž. v des. soustavě						
INTEGER:									
WORD	16	4-5	$-32768 \leq x \leq +32767$						
SHORT	32	9-10	cca $-2 \cdot 10^9 \leq x \leq +2 \cdot 10^9$						
LONG	64	18-19	cca $-9 \cdot 10^{18} \leq x \leq +9 \cdot 10^{18}$						
BCD:									
PACKED									
DECIMAL	73	18	<table border="1"> <tr> <td>\pm</td> <td>nevyužito</td> <td>18 desít. číslic</td> </tr> <tr> <td>79</td> <td>71</td> <td>0</td> </tr> </table>	\pm	nevyužito	18 desít. číslic	79	71	0
\pm	nevyužito	18 desít. číslic							
79	71	0							

Typy dat pro koprocesor I80x87

Typ	Poč. bitů	Poč. des. číslic mant.	Rozsah zobraž. v des. soustavě						
REAL:									
SHORT	32	6-7	<table border="1"> <tr> <td>zn.m.</td> <td>exp. vč. zn.</td> <td>mantisa bez zn.</td> </tr> <tr> <td>31</td> <td>30</td> <td>23 22</td> </tr> </table> $0.3 \times 10^{-38} \leq x \leq 1.7 \times 10^{38}$	zn.m.	exp. vč. zn.	mantisa bez zn.	31	30	23 22
zn.m.	exp. vč. zn.	mantisa bez zn.							
31	30	23 22							
LONG	64	16-17	<table border="1"> <tr> <td>zn.m.</td> <td>exp. vč. zn.</td> <td>mantisa bez zn.</td> </tr> <tr> <td>63</td> <td>62</td> <td>52 51</td> </tr> </table> $cca 10^{-309} \leq x \leq 10^{308}$	zn.m.	exp. vč. zn.	mantisa bez zn.	63	62	52 51
zn.m.	exp. vč. zn.	mantisa bez zn.							
63	62	52 51							

Typy dat pro koprocesor I80x87

Typ	Poč. bitů	Poč. des. číslic mant.	Rozsah zobraž. v des. soustavě						
REAL:									
TEMPORARY	80	19-20	<table border="1"> <tr> <td>zn.m.</td> <td>exp. vč. zn.</td> <td>mantisa bez zn.</td> </tr> <tr> <td>79</td> <td>78</td> <td>64 63</td> </tr> </table> $cca 10^{-4933} \leq x \leq 10^{4932}$	zn.m.	exp. vč. zn.	mantisa bez zn.	79	78	64 63
zn.m.	exp. vč. zn.	mantisa bez zn.							
79	78	64 63							

Reálná čísla jsou vždy automaticky transformována na typ temporary real, ve kterém se provádějí všechny výpočty.

16.3 Zobrazení reálného čísla (1)

Formát čísel I.

FORMÁT:

- *INTEGER*: WORD, SHORT, LONG ...
... Dvojkový doplňkový kód
- *REAL*: TEMPORARY (80bitový) ...
... IEEE 754 (Institute of Electrical and Electronics Engineers)



$$\pm \text{Mantisa} \times 2^{\text{Exponent}}$$

S znaménko čísla, 0=kladné, 1=záporné

Mantisa v Přímém kódu (znaménko je v S)

Normalizovaný tvar Mantisy:

- První významná binární číslice je v nejvyšším bitu



- Nejvyšší bit je vždy = 1 (vyjma případu číslo = 0)
- Nejvyšší binární číslici vynecháváme
- Mantisu vyjádříme ve tvaru:



Exponent číslem 2^{Exponent} vynásobíme Mantisu ve tvaru 1.xxxxxxx, abychom dostali zobrazované číslo.

16.4 Zobrazení reálného čísla (2), zvláštní čísla

Formát čísel II.

Exponent ... v kódu posunuté nuly:

000 ... 000	- max
011 ... 111	0
100 ... 000	+1
111...111	+ max + 1
n	$\max = 2^{n-1} - 1$

K zapisovanému číslu přičítáme $2^{n-1} - 1$, tj. pro n = 8 přičítáme 127_{10} ($7F_{16}$)

16.5 Procvičování: Převod čísel do a z IEEE 754

Procvičování: Převod čísel do a z IEEE 754

https://is.muni.cz/auth/hry/mbr_float_numbers.pl

(odkaz do is.muni.cz)

- Příklad 1:

$$12.5_{10} \\ 12.5_{10} = 1100.1_2 = 1.1001_2 \times 2^3$$

0	10000010	1001000 ... 00
---	----------	----------------

- Příklad 2:

$$-0.3125_{10} \\ -0.3125_{10} = -0.0101_2 = -1.01_2 \times 2^{-2}$$

1	01111101	01000 0
---	----------	---------------

- Příklad 3:

$$1.0$$

0	01111111	000000 0
---	----------	----------------

Zvláštní čísla podle IEEE 754

∞	0	00000000	000000 0
$-\infty$	1	00000000	000000 0

FPU bežně produkuje kladnou nulu:

$$+0 = +1.000 \dots \times 2^{-127}, \text{ je-li počet bit; exponentu} = 8 \\ -0 = -1.000 \dots \times 2^{-127}$$

16.6 Zvláštní čísla (2)

Formát čísel III.

Kladné nekonečno	0	11111111	000000 0
Záporné nekonečno	1	11111111	000000 0

$$+\infty = +1.0 \times 2^{128}, \text{ je-li počet bitů exponentu} = 8$$

$$-\infty = -1.0 \times 2^{128}$$

Nenormalizované číslo

- Při nutnosti zobrazit menší číslo v absolutní hodnotě než je $1.0 \times 2^{-2^{n-1}+1}$
- O číslu musí být známo, že je nenormalizované!
- Ke každému registru uschovávajícímu číslo IEEE je 2bitový příznak

11 ... registr	je prázdný
01 ... registr	= 0
10 ... registr	= ∞ (exponent = 11111111)
	= nenormalizované číslo
	(exponent = 00000000)
	= atd.
00 ... "normální"	obsah registru

16.7 Určení rozsahu, přesnosti a rozlišitelnosti

Formát čísel IV.

- Rozsah zobrazení:
 $(-1.0 \times 2^{2^{n-1}}; +1.0 \times 2^{2^{n-1}})$ n ... počet bitů exponentu

Pro účely určování rozsahu zobrazení předpony Mantisy = 1.0

bitů na exponentu = 8 ... (-2¹²⁸; 2¹²⁸)

- Přesnost zobrazení:

- na kolik bitů lze zobrazit Mantisu
- počet bitů Mantisy +1 = m + 1

Formát čísel IV.

- Rozlišitelnost:

= nejmenší kladné nenulové zobrazitelné číslo
normalizované: +1. $\underbrace{00\dots000}_m \times 2^{-2^{n-1}+1}$
nenormalizované: +0. $\underbrace{00\dots001}_m \times 2^{-2^{n-1}+1} = 2^{-2^{n-1}+1-m}$

16.8 Typy operací koprocesoru

Typy operací koprocesoru I8087

- Přenos dat paměť86 ↔ zásobník87

- reálná čísla
- celá čísla
- BCD čísla

- Aritmetické operace

+, -, *, /, $\sqrt[3]{\cdot}$, mod, round, int, abs, ±

- Porovnávací operace

Typy operací koprocesoru I8087

- Výpočet transcendentních funkcí


- exponenciální funkce
- logaritmické funkce
- goniometrické funkce
- cyklometrické funkce = (invezní goniometrické fce.)
- hyperbolické funkce

- Plnění konstantami +0.0, +1.0, log₂(10), log₂(e), log₁₀(2), log_e(2)

- Instrukce pro řízení I8087:
např. FWAIT

Dva typy činnosti:


1.



- naplň zásobník87
- zahaj operaci87
- FWAIT

- čti stav87
- čti zásobník87

2.



- naplň zásobník87
- zahaj operaci87
- jiná činnost bez 87
- čti stav87
- je-li hotovo, čti zásobník87

17 Připojování V/V zařízení

17.1 Centronics

Rozhraní Centronics (EPSON)

Paralelní rozhraní určené pro výstup informace

1. *Mechanická úroveň:* Konektor Cannon 25kolíkový, na počítači je zásuvka.



2. *Elektronická úroveň:*

- "0" ... 0V až 0.4 V - úroveň TTL
- "1" ... 2.4V až 5V - úroveň TTL


Rozhraní Centronics (EPSON)

Zapojení:

Špička	Signál	Zdroj	Význam
1	<u>STROBE</u>	Poč.	platnost dat
2	DATA 0	Poč.	DATA
.	.	.	DATA
.	.	.	DATA
.		.	DATA
9	DATA 7	Poč.	DATA
10	<u>ACK</u>	Tisk.	konec tisku znaků
11	BUSY	Tisk.	tiskárna obsazena
12	PE	Tisk.	paper empty
13	SLCT	Tisk.	připravenost tisku
14	AUTO	poč.	automat. LF po CR
15	<u>ERROR</u>	Tisk.	chyba tiskárny
16	<u>INIT</u>	Poč.	inicializace tiskárny
17	SLCT IN	Poč.	žádost o přípravu
18-25	GND	-	zem

Rozhraní Centronics (EPSON)

3. *Logická úroveň*




17.2 RS-232-C (V.24), zapojení, signály


Rozhraní V.24 I. = RS-232C

Připojení:

- a)



- b)



V.24 je rozhraní přispůsobené pro telefonní linky:

1. Mechanická úroveň: Konektor Cannon 25 nebo 9kolíkový, na počítači je zástrčka.
2. Elektronická úroveň:


- "1" ... -15V ÷ -3V
- "0" ... 3V ÷ 15V

Zapojení:


Špička	Číslo obvodu	Označení	Zdroj	Význam
1	101	PG		ochr. zem
2	103	T × D	počítač	vysílaná data
3	104	R × D	modem	přijímaná data
4	105	RTS	počítač	výzva k vysílání
5	106	CTR	modem	pohotovost k vysílání
6	107	DSR	modem	pohotovost modemu
7	102	SG		signálová zem
8	109	DCD	modem	detekce nosné
20	108	DTR	počítač	pohotovost počítače
22	125	RI	modem	zvonek
	.			
	.			
	.			

17.3 RS-232-C (V.24), průběhy, formáty

3. Logická úroveň



Formát přenosu dat:



Parametry přenosu dat:


- **rychlosť**: (v bitech za sekundu) 110, 150, 300, 600, 1200, 2400, 4800, 9600, 19200
- **počet datových bitů**: 5, 6, 7, 8
- **zabezpečení**: sudá parita (Even), lichá parita (Odd), žádné
- **délka stop bitu**: 1, 1.5, 2

17.4 Proudová smyčka

Rozhraní IRPS (proudová smyčka)

- název převzatý z dálkopisné sítě
- až do 2 km
- proud 20, 40 mA
- chybí přesná definice

Zapojení:




+ optické oddělení komunikujících počítačů

17.5 Nullmodem

Nulmodem

Nulmodem: propojení dvou počítačů bez modemu



17.6 USB Universal Serial Bus

USB Universal Serial Bus

Idea:

- Všechna typická zařízení se stejně připojují na společnou sběrnici
- Náhrada připojení klávesnice, myši, RS232 zařízení, Centronics
- Snadnost použití
- Možnost připojování/odpojování bez vypnutí

USB 1.x (1996) v.1.0 1994-1996: Compaq, Intel, Microsoft a NEC, v.1.1 1998

Rychlosť 1,5 Mb/s nebo 12 Mb/s

USB 2.0 (1999) Rychlosť 480 Mb/s (teoretická rychlosť)

Master/Slave protokol Komunikace je řízena/vyvolávána počítačem (host), max. 127 zařízení.

Ochrana proti zkratu a přepětí Dovoluje se připojení/odpojení zařízení bez vypnutí počítače. Nutnost ochrany proti elstat. výboji - člověk až 15 kV na koberci.

Zapojení

Čtyřdrátová sběrnice:

+5V

data -

data +

zem

