

AC-TEST-TM3.pdf



arm04



Arquitectura de Computadores



2º Grado en Ingeniería Informática



Escuela Técnica Superior de Ingenierías Informática y de Telecomunicación
Universidad de Granada



[Accede al documento original](#)

antes



**Descarga sin publi
con 1 coin**



Después

WUOLAH



20€
Por traerle

Si tienes una Cuenta NoCuenta
te puedes llevar hasta

200€

1/6

Este número es indicativo del riesgo del producto, siendo 1/6 indicativo de menor riesgo y 6/6 de mayor riesgo.

ING BANK NV se encuentra adhiriendo al Sistema de Garantía de Depósitos Holandes con una garantía de hasta 100.000 euros por depositante. Consulta más información en ing.es

(Por cada amigo que traigas hasta 10) Y si no tienes una, háztela* y te puedes llevar 60€

*Promoción exclusiva para nuevos clientes menores de 28 años. Basta con hacer una compra con tarjeta de débito o realizar un Bizum al mes, durante 3 meses. Consulta bases legales en ing.es

¡Lo quiero!



do your thing

¿Cuál es la principal diferencia entre un multicore y un multiprocesador en chip (CMP)?

- a) Un multicore tiene varias unidades funcionales, mientras que un CMP tiene un solo núcleo.
- b) Un multicore ejecuta hilos de forma secuencial, mientras que un CMP los ejecuta en paralelo.
- c) Un multicore integra varios núcleos independientes en un mismo chip, mientras que un multiprocesador puede tener varios chips cada uno con uno o más núcleos.
- d) No existe diferencia, son términos sinónimos.

¿Qué tipo de multihilo cambia entre hilos solo ante pausas largas, como accesos a memoria?

- a) Multihilo Simultáneo (SMT)
- b) Multihilo de Grano Fino (FGMT)
- c) Multihilo de Grano Grueso (CGMT)
- d) Multiprocesador en Chip (CMP)

¿Qué característica hardware es común en el Multihilo Simultáneo (SMT)?

- a) Registros replicados y memoria multiplexada.
- b) Unidades funcionales compartidas y registros replicados.
- c) Todo replicado (registros, unidades funcionales, cachés, etc.).
- d) Ninguna de las anteriores.

En una arquitectura NUMA (Non-Uniform Memory Access), ¿qué implica la "no uniformidad" en el acceso a memoria?

- a) Que todas las CPUs acceden a la memoria a la misma velocidad.
- b) Que el tiempo de acceso a memoria varía dependiendo de la ubicación de la memoria con respecto al procesador que la solicita.
- c) Que solo algunos procesadores pueden acceder a cierta memoria.
- d) Que la memoria no es coherente entre los diferentes nodos.

¿Cuál es el objetivo principal de la coherencia de caché?

- a) Asegurar que todos los procesadores tengan la misma versión de los datos en la memoria principal.
- b) Reducir la latencia de acceso a memoria.
- c) Aumentar el ancho de banda del bus.
- d) Distribuir la carga de trabajo entre los diferentes núcleos.

En un protocolo de coherencia de caché, si un bloque está en estado "Modificado" (M), ¿qué significa?

- a) Que la copia en caché es idéntica a la memoria principal.
- b) Que la copia en caché ha sido modificada y es la única copia válida.
- c) Que la copia en caché es compartida por varios procesadores.
- d) Que la copia en caché está a punto de ser invalidada.

WUOLAH

¿Qué tipo de protocolo de coherencia se basa en la monitorización del bus por parte de todas las cachés para detectar accesos a bloques que podrían generar incoherencias?

- a) Protocolos basados en directorios.
- b) Protocolos de espionaje (snoopy).
- c) Protocolos híbridos.
- d) Protocolos de paso de mensajes.

En el protocolo MSI basado en directorios con difusión, si un nodo solicitante (S) quiere leer y tener derecho exclusivo a modificar un bloque, ¿qué mensaje envía?

- a) PtLec
- b) PtPEsc
- c) PtLecEx
- d) RpBloque

¿Cuál es la diferencia fundamental entre coherencia y consistencia de memoria?

- a) La coherencia se refiere a la corrección de los datos, mientras que la consistencia se refiere al orden de las operaciones.
- b) La coherencia abarca operaciones en una misma dirección, mientras que la consistencia se refiere al orden de las operaciones a la misma o distintas direcciones y emitidas por el mismo o distinto procesador.
- c) La coherencia se aplica a la memoria principal, mientras que la consistencia se aplica a la caché.
- d) No hay diferencia, son conceptos intercambiables.

¿Qué garantiza el modelo de Consistencia Secuencial (SC)?

- a) Solo el orden del programa de cada procesador.
- b) La ejecución atómica y global de todas las operaciones de memoria en un único orden global, además del orden del programa.
- c) Que las escrituras sean siempre visibles de forma instantánea para todos los procesadores.
- d) Que los accesos a memoria siempre tengan la misma latencia.

¿Qué modelo de consistencia relaja el orden de las escrituras ($W \rightarrow R$) para mejorar el rendimiento?

- a) Consistencia Secuencial (SC)
- b) Consistencia de Liberación (Release Consistency)
- c) Consistencia de Tareas (Task Consistency)
- d) Consistencia con Barrera (Barrier Consistency)

¿Qué instrucción de ARMv8 es una instrucción de carga con semántica de adquisición (Acquire)?

- a) DMB
- b) STLR
- c) LDAR
- d) STLXR

Lección 10: Sincronización

¿Por qué es necesaria la sincronización en multiprocesadores?

- a) Para mejorar la velocidad de procesamiento de las instrucciones.
- b) Para asegurar el orden correcto de acceso a recursos compartidos y evitar condiciones de carrera.
- c) Para reducir el consumo de energía del sistema.
- d) Para aumentar el tamaño de la caché.

¿Qué problema intenta solucionar un cerrojo (lock)?

- a) La latencia en los accesos a memoria.
- b) Las incoherencias en la caché.
- c) Las condiciones de carrera al acceder a secciones críticas de código.
- d) La fragmentación de la memoria.

En la implementación de un cerrojo simple en ARMv8 (consistencia liberación) usando LL/SC (Load-Link/Store-Conditional) para test&set, ¿qué instrucción se usa para intentar poner un 1 en la variable del cerrojo si está en 0?

- a) dmb
- b) str r0, [r1]
- c) ldaex o ldaxr (Load-Acquire Exclusive)
- d) strex o stlxr (Store-Release Exclusive)

Cuando un hilo sale de una sección crítica protegida por un cerrojo, ¿qué valor se escribe en la variable del cerrojo para abrirlo?

- a) 1
- b) -1
- c) 0
- d) Un valor aleatorio

Soluciones:

- c)
- c)
- b)
- b)
- a)
- b)
- b)
- c)
- b)
- b)
- c)
- b)
- c)
- c)
- c)