

Desarrollo sobre FPGA de tecnología SAR para constelación satelital

TP N°1 Master Test Plan

Autor:

Ing. Martin Paura Bersan

Director:

Ing. Daniel Jacoby (ITBA)


Historial de cambios

Revisión	Detalles de los cambios realizados	Fecha
A	Creación del documento	20 de junio de 2024
В	Primera entraga	15 de julio de 2024



Índice

Introd	ucción .		5
1.1	Contenid	lo	5
1.2	Definicio	ones, Acrónimos y Abreviaturas	5
1.3	Referenc	ias	6
Asigna	ıción		6
2.1	Responsa	able	6
2.2	Contratis	sta	6
2.3	Alcance		6
2.4	Objetivo	S	6
2.5	Precondi	iciones	7
2.6	Poscondi	iciones	7
Bases	de Testeo	o	7
Estrat	egia gene	eral del test	7
4.1	Caracter	ísticas de calidad	7
4.2	Asignaci	ón de niveles de prueba a las características de calidad	8
Estrat	egia por	nivel de prueba	8
5.1		n de características de calidad y determinación de la importancia relativa l de prueba	8
	5.1.1 H	Iardware unit test	8
	5.1.2 H	Iardware integration test	9
	5.1.3 N	Model in the loop	9
	5.1.4 S	oftware integration test	9
	5.1.5 H	${ m IW/SW}$ integration test	9
	5.1.6 S	ystem test	9
	5.1.7 A	acceptance test	9





	5.1.8 Field test	10
5.2	División del sistema en subsistemas	10
5.3	Determinación de la importancia realtiva de los subsistemas	10
5.4	Determinación de la importancia de test por combinaciones de subsistemas/caracterís de calidad	



Introducción

El presente documento detallará todos los aspectos relacionados con las especificaciones del Master Test Plan (plan maestro de pruebas) referentes al proyecto "Desarrollo sobre FPGA de tecnología SAR para constelación satelital". El objetivo del proyecto es generar un relevamiento topográfico de una zona de interés, procesando los pulsos de señales electromagnéticas reflejadas en la superficie. Según se detalla en [3]. La estructura del presente documento sigue al ejemplo descrito en el Apéndice E del libro "Testing Embedded Software" de Bart Broekman y Edwin Notenboom.

1.1. Contenido

Los contenidos del presente Master Test Plan son:

- 1. Asignaciones.
- 2. Bases del test.
- 3. Estrategia por nivel de prueba.

1.2. Definiciones, Acrónimos y Abreviaturas

- 1. HW Hardware
- 2. FW Firmware
- 3. SW Software
- 4. FOCUS Emprendimiento y proyecto del sistema general.
- 5. HDL Hardware Description Language
- 6. N/A No aplica
- 7. RADAR RAdio Detection And Ranging
- 8. SDR Software Defined Radio
- 9. SAR Synthetic Aperture Radar
- 10. UART Universal Asynchronous Receiver Transmitter
- 11. FPGA Field Programmable Gate Array
- 12. AXI Advanced eXtensible Interface
- 13. RAM Random Access Memory
- 14. HBC High-Bandwidth Connectivity



1.3. Referencias

- 1 Especificaciones de Requerimientos de Software de la Carrera de Especialización en Sistemas Embebidos de Ing. Martin Paura Bersan.
- 2 Arquitectura de Software de la Carrera de Especialización en Sistemas Embebidos de Ing. Martin Paura Bersan.
- 3 Plan de Proyecto Final de la Carrera de Especialización en Sistemas Embebidos de Ing. Martin Paura Bersan.
- 4 InSAR Principles: Guidelines for SAR Interferometry Processing and Interpretation (ESA TM-19)
- 5 https://www.earthdata.nasa.gov/learn/backgrounders/what-is-sar
- $6\ https://www.analog.com/en/resources/evaluation-hardware-and-software/evaluation-boards-kits/adalm-pluto.html$

Asignación

2.1. Responsable

El responsable de la elaboración de este documento es el ingeniero a cargo del desarrollo del proyecto, Martin Paura Bersan.

2.2. Contratista

La asignación es ejecutada bajo responsabilidad de Martin Paura Bersan, encargado de testing del desarrollo del proyecto.

2.3. Alcance

El alcance del test de aceptación es el sistema "Desarrollo sobre FPGA de tecnología SAR para constelación satelitalRevisión 1.0.

2.4. Objetivos

Los objetivos son:

- 1. Determinar si el sistema cumple con los requerimientos solicitados en [1].
- 2. Reportar las diferencias entre lo observado y el comportamiento deseado.
- 3. Generar y documentar herramientas de testing que puedan ser reutilizadas en el futuro.



2.5. Precondiciones

Para poder iniciar las actividades se debe cumplir:

- 1. La documentación del sistema debe estar disponible antes del 1 de enero del 2025.
- 2. Se debe disponer del sistema funcionando antes del 15 de enero.
- 3. Los procesos de testeo deben finalizar el 15 de febrero.

2.6. Poscondiciones

TBD

Bases de Testeo

Los documentos bases para diseñar el testing son:

- 1. Especificaciones de Requerimientos de Software de la Carrera de Especialización en Sistemas Embebidosde Ing. Martin Paura Bersan.
- 2. Arquitectura de Software de la Carrera de Especialización en Sistemas Embebidosde Ing. Martin Paura Bersan.
- 3. Plan de Proyecto Final de la Carrera de Especialización en Sistemas Embebidosde Ing. Martin Paura Bersan.
- 4. El libro "Testing Embedded Software".

Estrategia general del test

4.1. Características de calidad

Se seleccionan sólo aquellas características de calidad que tienen impacto significativo en el producto.

- 1. Funcionalidad 50 %, el porcentaje de esta característica es alto debido a que el alcance del proyecto apunta a un desarrollo de un prototipo de evaluación de concepto. El cual debe realizar cálculos de precision (FFT y IFFT, transformaciones de sistemas de coordenadas) y comunicarse con otros dispositivos (Sistema SDR y computadora del sistema central) para poder responder correctamente a los requerimientos.
- 2. Eficiencia 20 % Este es un punto importante porque dentro de los requerimientos del sistema se incluye la capacidad del mismo para procesar 2 imágenes en menos de 1 segundo.
- 3. Portabilidad 20 % puesto que aun no se ha definido el hardware definitivo del producto final, es importante tener presente que la implementación final se puede realizar en otro modelo de FPGA.



4. Confiabilidad 10 % Este es un tema importante a tener en cuenta en las próximas etapas del desarrollo por eso no tiene tanto peso pero hay que tenerla en cuenta (Recuperabilidad, Control de errores).

4.2. Asignación de niveles de prueba a las características de calidad

Nivel de Prueba	Funcionalidad	Eficiencia	Portabilidad	Confiabilidad
Hardware unit test				
HW/FW integration test	++			+
Model in the loop				
Software integration test	++	++	+	+
HW/SW integration test	++			
System test	++	+		
Acceptance test	++	+		
Field test		++		++

++: El testeo de la característica de calidad se realizará a fondo en este subsistema.

+: El testeo de la característica de calidad será cubierto en este subsistema.

Celda vacía: La característica de calidad no representa un problema en este subsistema.

Estrategia por nivel de prueba

Por cada nivel de prueba indicado en el punto 4.2 Asignación de niveles de prueba a las características de calidad, se evalúa la estrategia con la que se lo abordará.

5.1. Selección de características de calidad y determinación de la importancia relativa por nivel de prueba

Se indican a continuación, para cada nivel de prueba, las características de calidad y la importancia relativa de cada una de ellas.

5.1.1. Hardware unit test

N/A



5.1.2. Hardware integration test

Característica de Calidad	Importancia Relativa		
Funcionalidad	80		
Confiabilidad	20		

5.1.3. Model in the loop

N/A

5.1.4. Software integration test

Característica de Calidad	Importancia Relativa	
Funcionalidad	50	
Eficiencia	30	
Portabilidad	10	
Confiabilidad	10	

5.1.5. HW/SW integration test

Característica de Calidad	Importancia Relativa		
Funcionalidad	100		

5.1.6. System test

Característica de Calidad	Importancia Relativa
Funcionalidad	80
Eficiencia	20

5.1.7. Acceptance test

Característica de Calidad	Importancia Relativa
Funcionalidad	80
Eficiencia	20



5.1.8. Field test

Característica de Calidad	Importancia Relativa		
Confiabilidad	50		
Eficiencia	50		

5.2. División del sistema en subsistemas

Basados en el funcionamiento deseado del sistema, se puede dividir en 5 partes

- 1. Parte A: Comunicación con SDR.
- 2. Parte B: Procesamiento SAR FDBP.
- 3. Parte C: Cálculo FFT e IFFT.
- 4. Parte D: Comunicación con computadora sistema central.

5.3. Determinación de la importancia realtiva de los subsistemas

Subsistema	Importancia Relativa
Parte A: Comunicación con SDR.	30 %
Parte B: Procesamiento SAR FDBP.	30 %
Parte C: Cálculo FFT e IFFT.	20%
Parte D: Comunicación con computadora sistema central.	20%
Total	100 %

5.4. Determinación de la importancia de test por combinaciones de subsistemas/características de calidad

Característica de Calidad	Importancia Relativa	Parte A	Parte B	Parte C	Parte D
Total	100 %	30 %	30 %	20%	20%
Funcionalidad	50 %	++	++	++	+
Eficiencia	20%		++	++	
Portabilidad	20%		+	+	
Confiabilidad	10 %				++

^{++:} El testeo de la característica de calidad se realizará a fondo en este subsistema.

Celda vacía: La característica de calidad no representa un problema en este subsistema.

^{+:} El testeo de la característica de calidad será cubierto en este subsistema.