

Politechnika
Śląska

PRACA MAGISTERSKA

Projekt i badania układu do wyznaczania parametrów jakości energii elektrycznej

Martin RYBKA
Nr albumu: 296891

Kierunek: Elektrotechnika
Specjalność: Przetwarzanie i użytkowanie energii elektrycznej

PROWADZĄCY PRACĘ
dr inż. Grzegorz Jarek
KATEDRA Energoelektroniki, Napędu Elektrycznego i Robotyki
Wydział Elektryczny

Gliwice 2026

Tytuł pracy

Projekt i badania układu do wyznaczania parametrów jakości energii elektrycznej

Streszczenie

W pracy przedstawiono projekt, wykonanie oraz badania, niskokosztowego miernika parametrów jakości energii dla obwodów jednofazowych. Urządzenie realizuje galwanicznie izolowany pomiar napięcia i prądu z wykorzystaniem przetworników Sigma-Delta współpracujących z mikrokontrolerem STM32H750. Z pomocą algorytmu synchronizacji z siecią SOGI-PLL wyznaczane są wartości skuteczne napięcia i prądu, moce czynna, bierna i pozorna, oraz współczynniki zawartości harmonicznych i współczynniki mocy. Wyniki pomiarów przesyłane są do aplikacji nadrzędnej przez interfejs Ethernet (stos TCP/IP). W ramach pracy przeprowadzono kalibrację oraz weryfikację urządzenia w zestawieniu z analizatorem klasy A Fluke 435-II. Przeprowadzono także badania poboru energii przez wybrane urządzenia domowe oraz analizę dobowego profilu obciążenia instalacji mieszkaniowej.

Słowa kluczowe

jakość energii elektrycznej, pomiary mocy, przetworniki Sigma-Delta, SOGI-PLL

Thesis title

Design and evaluation of a system for determining electric power quality parameters

Abstract

This thesis presents the design, construction and testing of a low-cost power quality meter for single-phase circuits. The device performs galvanically isolated voltage and current measurement using Sigma-Delta converters cooperating with an STM32H750 microcontroller. With the aid of the SOGI-PLL grid synchronization algorithm, the RMS values of voltage and current, active, reactive and apparent power, as well as total harmonic distortion and power factors, are determined. Measurement results are transmitted to a host application via the Ethernet interface (TCP/IP stack). Within the framework of the thesis, calibration and verification of the device against a class A Fluke 435-II analyzer were carried out. The power consumption of selected household appliances was also investigated and the daily load profile of a residential installation was analysed.

Key words

power quality, power measurements, Sigma-Delta converters, SOGI-PLL

Spis treści

1 Wstęp **1**

1.1 Wprowadzenie w problematykę jakości energii 1

1.2 Sformułowanie problemu badawczego 2

1.3 Cel i zakres pracy 3

1.4 Struktura pracy 3

2 Analiza tematu **5**

2.1 Parametry jakości energii i teoria mocy 5

2.1.1 Definicja i zjawiska zaburzające jakość energii 5

2.1.2 Moce w obwodach liniowych i nieliniowych 6

2.1.3 Współczynniki mocy i zawartość harmonicznych (THD) 7

2.1.4 Metodyka obliczeń parametrów z wykorzystaniem sygnałów ortogonalnych 7

2.2 Izolacja i przetwarzanie sygnałów za pomocą przetworników Sigma-Delta . 9

2.2.1 Modulator i zjawisko kształtowania szumu 9

2.2.2 Filtracja cyfrowa i decymacja 12

2.2.3 Izolacja galwaniczna bariery pomiarowej 13

2.3 Algorytmy synchronizacji z siecią elektroenergetyczną 14

2.3.1 Konieczność synchronizacji i klasyfikacja metod 14

2.3.2 Zasada działania algorytmu SOGI-PLL 15

2.3.3 Właściwości filtrujące i transmitancje układu SOGI 16

2.3.4 Praktyczna implementacja toru ortogonalnego dla prądu i napięcia . 17

2.3.5 Ograniczenia i zaawansowane modyfikacje SOGI 18

2.4 Standardy i protokoły komunikacyjne 19

2.4.1 Model TCP/IP oraz standard Ethernet 19

2.4.2 Protokół SCPI 21

3 Koncepcja systemu i dobór komponentów **23**

3.1 Główne założenia projektowe 23

3.2 Dobór głównych komponentów sprzętowych 24

3.2.1 Izolowane modulatory Sigma-Delta 24

3.2.2 Mikrokontroler główny . . . 25
3.2.3 Układ warstwy fizycznej Ethernet (PHY) . . . 26
3.3 Wykorzystane oprogramowanie narzędziowe . . . 26

4 Projekt sprzętowy urządzenia 29
4.1 Struktura schematu ideowego . . . 29
4.2 Moduł zasilania i zabezpieczeń . . . 30
4.2.1 Zabezpieczenie wejścia – układ eFuse . . . 30
4.2.2 Stabilizator napięcia 3.3 V . . . 32
4.2.3 Sygnalizacja stanu zasilania . . . 32
4.2.4 Otwory montażowe i uziemienie . . . 33
4.3 Projekt toru pomiarowego . . . 33
4.3.1 Tor pomiaru napięcia . . . 34
4.3.2 Tor pomiaru prądu . . . 35
4.3.3 Elementy zabezpieczające (warystory) . . . 36
4.4 Moduł mikrokontrolera . . . 36
4.4.1 Obwody kondycjonowania sygnałów wejściowych . . . 37
4.4.2 Izolowane wyjścia cyfrowe . . . 39
4.4.3 Interfejs komunikacyjny USB . . . 39
4.5 Interfejs sieciowy Ethernet . . . 41
4.6 Projekt obwodu drukowanego (PCB) . . . 42
4.6.1 Struktura warstwowa i reguły projektowe . . . 42
4.6.2 Rozmieszczenie elementów na obwodzie drukowanym . . . 45
4.6.3 Projekt obwodu toru pomiarowego . . . 45
4.6.4 Projekt obwodu interfejsu Ethernet . . . 47
4.6.5 Projekt strefy cyfrowej i mikrokontrolera . . . 47

5 Oprogramowanie wbudowane (Firmware) 51
5.1 Konfiguracja sprzętowa i inicjalizacja systemu . . . 51
5.2 Oprogramowanie pośredniczące i biblioteki . . . 52
5.3 Architektura oprogramowania i struktura plików . . . 53
5.4 Interfejs konfiguracyjny i polecenia SCPI . . . 54
5.4.1 Zarządzanie trybami pomiarowymi . . . 55
5.5 Zapis parametrów w pamięci nieulotnej . . . 56
5.6 Akwizycja danych i optymalizacja pamięci . . . 56
5.6.1 Przetwarzanie potokowe i synchronizacja okresów . . . 57
5.7 Transmisja danych pomiarowych przez Ethernet . . . 59
5.8 Wizualizacja danych – środowisko Serial Studio . . . 61

6 Badania i walidacja systemu pomiarowego 65
6.1 Kalibracja torów pomiarowych . . . 65
6.2 Weryfikacja dokładności toru napięciowego . . . 66
6.3 Weryfikacja i kalibracja toru prądowego . . . 69
6.3.1 Stanowisko badawcze i zjawisko dryftu temperaturowego . . . 69
6.3.2 Analiza przebiegów czasowych . . . 70
6.3.3 Ocena dokładności pomiarowej . . . 72
6.4 Badania obiektowe i walidacja z analizatorem klasy A . . . 74
6.4.1 Metodyka badań i stanowisko pomiarowe . . . 74
6.4.2 Zestawienie wyników pomiarów . . . 75
6.4.3 Analiza błędów i wnioski metrologiczne . . . 80
6.5 Analiza profili obciążenia wybranych urządzeń domowych . . . 81
6.5.1 Obciążenie rezystancyjne – czajnik elektryczny . . . 82
6.5.2 Obciążenie nieliniowe – bieżnia elektryczna . . . 84
6.5.3 Obciążenie asymetryczne – wyrzynarka stołowa . . . 85
6.5.4 Porównanie technologii zasilania – odkurzacze . . . 87
6.6 Analiza dobowego profilu obciążenia lokalu mieszkalnego . . . 90
6.6.1 Analiza częstotliwości i mocy . . . 91
6.6.2 Analiza współczynników mocy i harmonicznych . . . 93

7 Podsumowanie i kierunki rozwoju 95
7.1 Wnioski końcowe . . . 95
7.2 Analiza napotkanych problemów projektowych i ich mitygacja . . . 95
7.2.1 Ograniczenia pamięci i rezygnacja z interfejsów HMI oraz USB . . . 96
7.2.2 Błąd w obwodzie sygnalizacji awarii (eFuse) . . . 96
7.2.3 Niedoszacowanie strat cieplnych bocznika pomiarowego . . . 96
7.2.4 Konflikt sprzętowy wyprowadzeń i przejście na standard RMII . . . 97
7.3 Kierunki dalszego rozwoju (Wersja 2.0) . . . 97

Bibliografia 102

Dokumentacja techniczna 105

Spis skrótów i symboli 111

Spis rysunków 120

Spis tabel 121

Rozdział 1

Wstęp

1.1 Wprowadzenie w problematykę jakości energii

Jakość energii elektrycznej (JEE) stanowi obecnie jeden z kluczowych aspektów niezawodnego funkcjonowania zarówno nowoczesnego przemysłu, jak i gospodarstw domowych. Wraz z dynamicznym rozwojem technologii i postępującą cyfryzacją, wymagania stawiane sieciom elektroenergetycznym uległy znacznemu zaostrzeniu. Podstawowe parametry określające jakość energii dostarczanej do odbiorców definiuje norma PN-EN 50160 [1], która precyzuje dopuszczalne odchylenia napięcia, asymetrię, czy zawartość wyższych harmonicznych. Kolejnym krytycznym parametrem jest częstotliwość napięcia sieciowego, która w połączonym systemie europejskim ENTSO-E (ang. *European Network of Transmission System Operators for Electricity*) musi być utrzymywana na rygorystycznym poziomie 50 Hz, gdyż odchylenia od tej wartości świadczą o zachwianiu bilansu mocy czynnej w systemie.

Współcześnie obserwuje się narastający problem z utrzymaniem wysokiej jakości energii, co wynika ze zmiany charakteru stosowanych odbiorników. Dawniej przeważały urządzenia o charakterze liniowym (np. tradycyjne żarówki, proste silniki). Obecnie, zarówno w warunkach przemysłowych, jak i domowych, powszechnie stosuje się odbiorniki nieliniowe. Wprowadzanie ogromnej ilości zasilaczy impulsowych, ładowarek urządzeń mobilnych, inwerterów, czy oświetlenia opartego na diodach LED powoduje odkształcanie pobieranego prądu od idealnej fali sinusoidalnej. Choć pojedyncze urządzenia domowe charakteryzują się stosunkowo niewielką mocą, ich masowa skala sprawia, że sumarycznie wprowadzają one do sieci znaczne zniekształcenia (wyrażane współczynnikiem THD) oraz generują problemy związane z poborem mocy biernej. Skutkuje to obniżeniem sprawności transformatorów, przeciążeniem przewodów neutralnych oraz negatywnym wpływem na żywotność innych urządzeń podłączonych do sieci.

1.2 Sformułowanie problemu badawczego

Rosnąca świadomość wpływu odkształceń sieci na urządzenia elektryczne wymusza stosowanie odpowiednich systemów pomiarowych. Analizując rynek urządzeń do pomiaru parametrów jakości energii, można wyróżnić dwie główne klasy sprzętu. Pierwszą z nich stanowią profesjonalne analizatory jakości energii (produkowane m.in. przez firmy Fluke czy Sonel), certyfikowane w klasach A lub S zgodnie z normą IEC 61000-4-30 [2]. Są to zaawansowane instrumenty wykorzystywane do specjalistycznych audytów, doboru układów kompensacji mocy biernej oraz rejestracji zjawisk takich jak zapady, wzrosty czy migotania światła. Główną barierą w ich powszechnym stosowaniu jest bardzo wysoki koszt, sięgający od kilkunastu do kilkudziesięciu tysięcy złotych. [3]

Drugą, przeciwstawną klasę stanowią tanie mierniki konsumenckie – zarówno proste urządzenia wtykowe (watomierze), jak i moduły typu „Smart Home" montowane na szynie DIN. Mimo atrakcyjnej ceny (często poniżej kilkuset złotych), ich funkcjonalność ogranicza się zazwyczaj do pomiaru wartości skutecznych (RMS) i zużycia energii czynnej (kWh), bez możliwości dogłębnej analizy odkształceń czy zaawansowanych parametrów mocy.

Pomiędzy tymi dwiema klasami rozwija się nurt urządzeń typu *open-source* (np. projekty IoTaWatt czy rozwiązania oparte na mikrokontrolerach ESP32 lub Raspberry Pi) [4, 5, 6]. Niemniej jednak, urządzenia te opierają się zazwyczaj na bezinwazyjnym pomiarze prądu przy użyciu przekładników z rdzeniem otwieranym (ang. *CT clamp*). Rozwiązanie to, choć wygodne w instalacji, wymaga zastosowania relatywnie drogich elementów pomiarowych dobrej jakości, co znacząco podnosi całkowity koszt budowy systemu. Ponadto sygnał z przekładników podawany jest najczęściej na proste przetworniki analogowo-cyfrowe wbudowane w popularne mikrokontrolery. Ograniczona rozdzielczość oraz stosunkowo niska częstotliwość próbkowania takich układów uniemożliwiają dokładne wyznaczanie parametrów takich jak THD czy realizację precyzyjnej analizy fazowej przy użyciu zaawansowanych algorytmów (np. SOGI-PLL).

Z powyższej analizy wynika wyraźna potrzeba zaprojektowania i zbudowania niedrogiego, zintegrowanego miernika jakości energii, opartego na architekturze *open-source*. Wychodząc naprzeciw opisanym ograniczeniom, w ramach niniejszej pracy zdecydowano się na precyzyjny pomiar szeregowy przy użyciu boczników pomiarowych oraz izolowanych modulatorów Sigma-Delta. Wykorzystanie tego typu przetworników zapewnia bardzo wysoką częstotliwość próbkowania. Dzięki temu możliwe jest bezbłędne zarejestrowanie i uwzględnienie w obliczeniach wyższych harmonicznych odkształconego przebiegu prądu i napięcia. Takie podejście sprzętowe, połączone z zaawansowanym cyfrowym przetwarzaniem sygnałów (DSP), pozwala na bardzo dokładny pomiar parametrów sieci i elastyczną komunikację np. poprzez interfejs Ethernet.

1.3 Cel i zakres pracy

Głównym celem niniejszej pracy dyplomowej jest zaprojektowanie, wykonanie oraz zaprogramowanie urządzenia elektronicznego zdolnego do precyzyjnego pomiaru i analizy parametrów jakości energii elektrycznej dla obwodu jednofazowego (obejmujących m.in. napięcie, prąd, moc czynną P, bierną Q, pozorną S, współczynnik zawartości harmonicznych THD, częstotliwość f oraz współczynniki mocy $\cos(\phi)$ czy PF).

Realizacja tak postawionego celu wymagała wykonania szeregu zadań projektowych i badawczych. Zakres pracy obejmował:

- dobór komponentów elektronicznych, ze szczególnym uwzględnieniem izolowanych przetworników pomiarowych oraz wydajnego mikrokontrolera,
- zaprojektowanie schematu ideowego oraz obwodu drukowanego (PCB) urządzenia,
- montaż elementów i uruchomienie układu sprzętowego,
- implementację oprogramowania w języku C z wykorzystaniem systemu czasu rzeczywistego FreeRTOS, obejmującą m.in. obsługę sprzętowych filtrów cyfrowych (DFSDM) oraz algorytmu synchronizacji z siecią (SOGI-PLL),
- uruchomienie stosu sieciowego i protokołów komunikacyjnych z wykorzystaniem interfejsu Ethernet,
- proces kalibracji torów pomiarowych,
- weryfikację poprawności pomiarów poprzez zestawienie wyników z profesjonalnym certyfikowanym analizatorem firmy Fluke,
- przeprowadzenie badań praktycznych polegających na analizie poboru mocy wybranych domowych urządzeń elektrycznych.

1.4 Struktura pracy

Niniejsza praca została podzielona na osiem głównych rozdziałów. Po Wstępie, w rozdziale drugim omówiono podstawy teoretyczne dotyczące jakości energii oraz zastosowanych algorytmów i protokołów. Rozdział trzeci przedstawia ogólną koncepcję i założenia całego systemu. W rozdziale czwartym zawarto specyfikację sprzętową (*Hardware*) opisującą dobór elementów i projekt PCB. Rozdział piąty poświęcono opisowi zaimplementowanego oprogramowania (*Firmware*). W rozdziale szóstym przedstawiono proces kalibracji i weryfikacji metrologicznej zbudowanego miernika. Rozdział siódmy zawiera wyniki badań i analizę poboru mocy przez wybrane urządzenia odbiorcze. Pracę kończy rozdział ósmy, zawierający podsumowanie osiągniętych rezultatów oraz propozycje dalszego rozwoju projektu.

Rozdział 2

Analiza tematu

2.1 Parametry jakości energii i teoria mocy

2.1.1 Definicja i zjawiska zaburzające jakość energii

Jakość energii elektrycznej (JEE) to zbiór parametrów opisujących właściwości napięcia i prądu w sieci elektroenergetycznej, określających stopień ich odchylenia od idealnego przebiegu sinusoidalnego o stałej amplitudzie i częstotliwości. W idealnym systemie zasilania prądem przemiennym, napięcie powinno mieć kształt czystej sinusoidy, jednak w rzeczywistych warunkach eksploatacyjnych ulega ono licznym odkształceniom.

Do najczęstszych zjawisk obniżających jakość energii, definiowanych m.in. przez normy PN-EN 50160 [1] oraz IEEE 1459 [7], należą:

- **Wahania częstotliwości** – odchylenia od nominalnej wartości 50 Hz, wynikające z zachwiania bilansu mocy czynnej między generacją a zapotrzebowaniem w systemie elektroenergetycznym.
- **Zapady i wzrosty napięcia** – krótkotrwałe (trwające od ułamków sekundy do kilku minut) zmniejszenie lub zwiększenie wartości skutecznej napięcia, często wywoływane załączaniem dużych obciążeń lub zwarciami w sieci.
- **Flikery (migotanie światła)** – subiektywne wrażenie niestabilności oświetlenia wywołane szybkimi wahaniami napięcia zasilającego.
- **Wyższe harmoniczne** – składowe o częstotliwościach będących wielokrotnościami częstotliwości podstawowej (dla Europy $n \cdot 50$ Hz), zniekształcające przebieg czasowy sygnału.

Szczególnym wyzwaniem w dobie nowoczesnej elektroniki jest obecność wyższych harmonicznych, które są bezpośrednim skutkiem masowego stosowania odbiorników nieliniowych, takich jak zasilacze impulsowe, oświetlenie LED, falowniki fotowoltaiczne czy napędy przekształtnikowe.


2.1.2 Moce w obwodach liniowych i nieliniowych

Klasyczna teoria mocy prądu przemiennego dla obwodów liniowych operuje na trzech podstawowych wielkościach, które można zilustrować za pomocą tzw. płaskiego trójkąta mocy. Są to: moc czynna (P), definiująca rzeczywistą pracę wykonaną przez odbiornik, moc bierna (Q), związana z wymianą energii w polach magnetycznych i elektrycznych elementów reaktancyjnych, oraz moc pozorna (S), będąca geometryczną sumą dwóch poprzednich ($S^2 = P^2 + Q^2$).

Powyższa relacja jest jednak prawdziwa wyłącznie dla idealnych, sinusoidalnych przebiegów napięcia i prądu. W przypadku odbiorników nieliniowych, pobierających prąd odkształcony, klasyczny trójkąt mocy przestaje obowiązywać. Zgodnie z teorią Constantina Budeanu z 1927 r., w obwodach odkształconych pojawia się dodatkowa składowa nazywana mocą odkształcenia (lub mocą deformacji) i oznaczana jako D. Wynika ona z obecności wyższych harmonicznych [8].

Zależność między tymi mocami można zilustrować za pomocą prostopadłościanu mocy (rys. 2.1). Całkowita moc pozorna S stanowi w tym ujęciu główną przekątną prostopadłościanu, a równanie mocy przyjmuje postać przestrzenną:

$$S^2 = P^2 + Q^2 + D^2 \tag{2.1}$$



Rysunek 2.1: Składowe mocy w obwodzie elektrycznym z przebiegami odkształconymi (prostopadłościan mocy). Źródło: [8]

Zgodnie z teorią sformułowaną przez S. Fryzego, składowe niebiorące udziału w użytecznej zamianie energii (czyli moc bierną oraz moc odkształcenia) można pogrupować w jedną wielkość zwaną mocą nieaktywną N (często w literaturze zachodniej oznaczaną również jako Q_{tot}). Zależność tę określa wzór:

$$N = \sqrt{S^2 - P^2} \tag{2.2}$$

W praktyce metrologicznej, wiele komercyjnych analizatorów jakości energii wskazuje wartość N jako wypadkową moc bierną układu nieliniowego [7, 9].

2.1.3 Współczynniki mocy i zawartość harmonicznych (THD)

Obecność mocy odkształcenia sprawia, że tradycyjnie rozumiany współczynnik mocy $\cos(\varphi)$ staje się niewystarczający do oceny efektywności energetycznej urządzenia. Należy zatem rozróżnić dwa pojęcia:

- **Współczynnik przesunięcia fazowego (DPF** – ang. *Displacement Power Factor*) – odnosi się wyłącznie do składowej podstawowej (50 Hz) i odpowiada klasycznemu $\cos(\varphi_1)$. Opisuje on kąt przesunięcia fazowego między pierwszą harmoniczną napięcia a pierwszą harmoniczną prądu.

- **Rzeczywisty współczynnik mocy (TPF** – ang. *True Power Factor*) – definiowany jako stosunek całkowitej mocy czynnej do całkowitej mocy pozornej (P/S). Uwzględnia on zarówno przesunięcie fazowe, jak i zniekształcenia sygnału [10].

Miarą zniekształcenia przebiegu jest współczynnik zawartości harmonicznych THD (ang. *Total Harmonic Distortion*). Zdefiniowany jest on jako stosunek wartości skutecznej wyższych harmonicznych do wartości skutecznej składowej podstawowej:

$$THD = \frac{\sqrt{\sum_{h=2}^{\infty} X_h^2}}{X_1} \tag{2.3}$$

Zależność pomiędzy poszczególnymi współczynnikami definiuje parametr DF (ang. *Distortion Factor*), wiążący DPF i TPF relacją: $TPF = DPF \cdot DF$ [10].

2.1.4 Metodyka obliczeń parametrów z wykorzystaniem sygnałów ortogonalnych

Do poprawnego wyznaczenia wyżej wymienionych parametrów, zwłaszcza składowych fundamentalnych, niezbędne jest zastosowanie zaawansowanego przetwarzania sygnałów. Wykorzystany w projekcie algorytm SOGI (którego szczegółowa teoria została omówiona w podrozdziale 2.3) pozwala na wygenerowanie na bieżąco dwóch sygnałów ortogonalnych dla prądu i napięcia: sygnału w fazie (oś α) oraz sygnału przesuniętego o 90° (oś β). Pozwala to na ominięcie konieczności używania bardzo kosztownego obliczeniowo algorytmu FFT.

W opracowanym urządzeniu pomiarowym parametry wyliczane są cyklicznie, a ich uśrednianie odbywa się na podstawie okna czasowego T równego 10 okresom sygnału podstawowego, co jest zgodne z zaleceniami norm metrologicznych [9].

Całkowite wartości skuteczne napięcia (U_{rms}) i prądu (I_{rms}) obliczane są z definicji na podstawie zebranych dyskretnych próbek u_x i i_x:

$$U_{rms} = \sqrt{\frac{1}{T}\int_0^T u^2(t)dt}, \quad I_{rms} = \sqrt{\frac{1}{T}\int_0^T i^2(t)dt} \tag{2.4}$$

Wartości skuteczne wyłącznie dla składowej podstawowej (U_{1rms}, I_{1rms}) wyznaczane są na podstawie ortogonalnych sygnałów wyjściowych z układów SOGI (u_α, u_β oraz i_α, i_β) [11]:

$$U_{1rms} = \frac{1}{\sqrt{2}}\sqrt{u_\alpha^2 + u_\beta^2}, \quad I_{1rms} = \frac{1}{\sqrt{2}}\sqrt{i_\alpha^2 + i_\beta^2} \tag{2.5}$$

Całkowita moc czynna (P) odpowiadająca za dostarczenie energii użytecznej, uwzględniająca wszystkie harmoniczne:

$$P = \frac{1}{T}\int_0^T u(t) \cdot i(t)dt \tag{2.6}$$

Moce czynna (P_1) i bierna (Q_1) dla składowej fundamentalnej wyliczane są bezpośrednio z sygnałów w układzie $\alpha\beta$ [12]:

$$P_1 = \frac{1}{2}(u_\alpha i_\alpha + u_\beta i_\beta) \tag{2.7}$$

$$Q_1 = \frac{1}{2}(u_\beta i_\alpha - u_\alpha i_\beta) \tag{2.8}$$

Zgodnie z uznanymi metodologiami, do oceny charakteru obciążenia i jego kompensacji przy użyciu klasycznych baterii kondensatorów wykorzystuje się wyłącznie fundamentalną moc bierną Q_1, gdyż wyższe harmoniczne nie uczestniczą w klasycznej wymianie energii biernej [9]. Mając jednak na względzie całkowite obciążenie sieci mocą nieproduktywną, w systemie wyliczana jest również całkowita moc nieaktywna (N), traktowana nierzadko jako wskaźnik wypadkowego obciążenia biernego:

$$N = \sqrt{S^2 - P^2} \tag{2.9}$$

Pozwala to na precyzyjną diagnostykę – jeżeli N jest znacząco wyższe od Q_1, obciążenie sieci jest zdominowane przez prądy odkształcone. Całkowita moc pozorna S oraz całkowita moc składowej fundamentalnej wynoszą:

$$S = U_{rms}I_{rms}, \quad S_1 = U_{1rms}I_{1rms} \tag{2.10}$$

Współczynniki zawartości harmonicznych dla napięcia i prądu obliczane są z przekształ-

conego wzoru, wykorzystującego wcześniej wyznaczone wartości RMS [10]:

$$THD_V = \frac{\sqrt{U_{rms}^2 - U_{1rms}^2}}{U_{1rms}}, \quad THD_I = \frac{\sqrt{I_{rms}^2 - I_{1rms}^2}}{I_{1rms}} \tag{2.11}$$

Rzeczywisty współczynnik przesunięcia fazowego (PF_1 odpowiadający DPF) oraz współczynnik odkształcenia (DF) wynoszą [10]:

$$PF_1 = DPF = \frac{P_1}{S_1} \tag{2.12}$$

$$DF = \frac{1}{\sqrt{1 + THD_V^2}} \times \frac{1}{\sqrt{1 + THD_I^2}} \tag{2.13}$$

Ostatecznie całkowity, rzeczywisty współczynnik mocy urządzenia (TPF) obliczany jest jako [10]:

$$TPF = PF_1 \cdot DF \tag{2.14}$$


2.2 Izolacja i przetwarzanie sygnałów za pomocą przetworników Sigma-Delta

W dziedzinie pomiarów wielkości elektrycznych przez wiele lat dominowały tradycyjne tory analogowe. Obecnie jednak dąży się do jak najwcześniejszej cyfryzacji sygnału, co pozwala na minimalizację wpływu zakłóceń elektromagnetycznych oraz zjawisk takich jak dryft temperaturowy elementów dyskretnych. Jednym z nowszych rozwiązań stosowanych w tym celu są przetworniki analogowo-cyfrowe (A/C) oparte na architekturze Sigma-Delta ($\Sigma\Delta$). W przeciwieństwie do klasycznych przetworników (np. o sukcesywnej aproksymacji – SAR), układy $\Sigma\Delta$ przenoszą znaczną część obciążenia z domeny analogowej do domeny cyfrowej [13].

Pełny tor przetwarzania w architekturze $\Sigma\Delta$ składa się z dwóch głównych bloków: analogowego modulatora oraz cyfrowego filtru decymacyjnego. W wielu nowoczesnych aplikacjach przemysłowych bloki te są fizycznie rozdzielone (rys. 2.2). Modulator znajduje się w specjalizowanym układzie scalonym blisko punktu pomiarowego, natomiast strumień danych przesyłany jest do układu cyfrowego (np. mikrokontrolera z wbudowanym sprzętowym filtrem, układu DSP lub FPGA), gdzie zachodzi proces filtracji i decymacji [14].

2.2.1 Modulator i zjawisko kształtowania szumu


Sercem analogowej części przetwornika jest modulator $\Sigma\Delta$. Jego zadaniem jest próbkowanie wejściowego sygnału analogowego z częstotliwością (f_s) znacznie przewyższającą



Rysunek 2.2: Schemat blokowy izolowanego przetwornika Sigma-Delta połączonego z mikrokontrolerem. Źródło: [14]

ostateczną częstotliwość wyjściową przetwornika (f_d). Technika ta nazywana jest nadpróbkowaniem (ang. *oversampling*).


Struktura klasycznego modulatora pierwszego rzędu (rys. 2.3) składa się ze wzmacniacza różnicowego (węzła sumującego), bloku całkującego (integratora) oraz jednobitowego kwantyzatora (komparatora) [13]. Sygnał wejściowy trafia na węzeł sumujący, gdzie odejmowana jest od niego wartość pochodząca z jednobitowego przetwornika cyfrowo-analogowego (C/A) znajdującego się w pętli ujemnego sprzężenia zwrotnego. Powstały w ten sposób sygnał uchybu podlega całkowaniu. Napięcie na wyjściu integratora narasta lub opada z prędkością zależną od wartości uchybu. Następnie sygnał ten jest porównywany z wartością referencyjną przez komparator, który na swoim wyjściu generuje stan logiczny wysokiej (1) lub niskiej (0) wartości napięcia.



Rysunek 2.3: Struktura klasycznego modulatora ΣΔ pierwszego rzędu w dziedzinie czasu. Źródło: [13]

Wyjściem modulatora jest bardzo szybki, jednobitowy strumień danych, którego wypełnienie jest proporcjonalne do amplitudy sygnału wejściowego (rys. 2.4). Dla przykładu, jeśli wartość sygnału wejściowego wynosi 0 V (względem napięcia referencyjnego), stru-


mień wyjściowy będzie składał się z naprzemiennych zer i jedynek, co daje średnią wartość na poziomie 50% [15].



Rysunek 2.4: Zasada generacji strumienia bitów (bitstream) odpowiadającego wejściowemu sygnałowi analogowemu. Źródło: [15]

Kluczową właściwością architektury ΣΔ jest mechanizm kształtowania szumu (ang. *noise shaping*). Zastosowanie integratora sprawia, że pętla sprzężenia zwrotnego działa jako filtr dolnoprzepustowy dla sygnału użytecznego, ale jednocześnie jako filtr górnoprzepustowy dla błędu kwantyzacji. W rezultacie szum kwantyzacji zostaje przesunięty w dziedzinie częstotliwości z pasma użytecznego (niskie częstotliwości) do pasma wysokich częstotliwości, blisko częstotliwości próbkowania f_s [13].

Aby jeszcze skuteczniej usunąć szum kwantyzacji z użytecznego pasma, stosuje się modulatory wyższych rzędów (zawierające kaskadowo połączone dwa lub więcej integratorów). Jak zilustrowano na rysunku 2.5, znacznie silniej wypychają one błąd kwantyzacji w obszar wysokich częstotliwości. Ceną za to ulepszenie jest jednak podniesienie poziomu szumu w wyższych partiach widma i większy stopień skomplikowania sprzętowego układu.



Rysunek 2.5: Zjawisko kształtowania szumu w zależności od rzędu modulatora ΣΔ. Źródło: [13]

2.2.2 Filtracja cyfrowa i decymacja


Strumień bitów generowany przez modulator musi zostać przetworzony w celu uzyskania wysokorozdzielczego, wielobitowego wyniku. Realizowane jest to za pomocą cyfrowego filtru dolnoprzepustowego oraz procesu decymacji [16].

Jednym z najpowszechniej wykorzystywanych rozwiązań są filtry typu *Sinc* (często implementowane jako filtry grzebieniowe, ang. *Cascaded Integrator-Comb*). W najprostszej postaci algorytm ten działa jak filtr średniej kroczącej, zliczając i uśredniając stany logiczne jedynek z ciągu bitów w określonym oknie czasowym. Z procesem filtracji nierozerwalnie związana jest decymacja. Obniża ona bardzo wysoką częstotliwość próbkowania modulatora (f_s) do użytecznej częstotliwości wyjściowej danych (f_d). Stosunek tych dwóch częstotliwości określany jest jako współczynnik nadpróbkowania OSR (ang. *Oversampling Ratio*):

$$OSR = \frac{f_s}{f_d} \tag{2.15}$$

Odrzucanie próbek w procesie decymacji nie prowadzi do utraty informacji, ponieważ sygnał został wcześniej odpowiednio przefiltrowany dolnoprzepustowo [16].


W celu uzyskania lepszego tłumienia dla częstotliwości powyżej połowy częstotliwości wyjściowej ($f_d/2$), stosuje się kaskadowe łączenie filtrów, uzyskując filtry wyższych rzędów, np. $Sinc^3$ lub $Sinc^5$ (rys. 2.6).



Rysunek 2.6: Odpowiedź częstotliwościowa filtrów cyfrowych typu $Sinc^1$, $Sinc^3$ oraz $Sinc^5$. Źródło: [17]

Filtry wyższych rzędów zapewniają znacznie silniejsze tłumienie wysokoczęstotliwościowego szumu kwantyzacji. Ceną za wyższy rząd filtru jest jednak wydłużony czas odpowiedzi impulsowej (ang. *settling time*), co wprowadza większe opóźnienie w torze pomiarowym w odpowiedzi na nagłą zmianę sygnału (rys. 2.7) [17].

Dobór parametru OSR oraz rzędu filtru stanowi kompromis inżynierski. Zwiększenie OSR pozwala na uzyskanie bardzo wysokiej rozdzielczości pomiaru (zwiększenie parame-



Rysunek 2.7: Odpowiedź skokowa w dziedzinie czasu dla filtrów typu $Sinc^1$, $Sinc^3$ oraz $Sinc^5$. Źródło: [17]

tru ENOB – ang. *Effective Number of Bits*), co bezpośrednio wpływa jednak na zawężenie pasma pomiarowego i spowolnienie pracy układu. Przykładowe zestawienie zależności pomiędzy OSR, dokładnością i opóźnieniem przedstawia tabela 2.1.

Tabela 2.1: Zależność między współczynnikiem OSR, rozdzielczością ENOB, czasem ustalania, opóźnieniem i szerokością pasma dla filtru $Sinc^3$ (dla zegara 20 MHz). Źródło: [14]

OSR	**ENOB [bity]**	**Czas ustalania [μs]**	**Opóźnienie [μs]**	**Szerokość pasma [kHz]**
8	4.65	1.2	0.6	1250.00
16	7.57	2.4	1.2	625.00
32	10.02	4.8	2.4	312.50
64	12.30	9.6	4.8	156.25
128	13.51	19.2	9.6	78.13
256	14.11	38.4	19.2	39.06
512	14.39	76.8	38.4	19.53


Dzięki fizycznemu rozdzieleniu części analogowej i cyfrowej, po stronie mikrokontrolera istnieje możliwość równoległego przetwarzania tego samego strumienia danych. Bitstream z pojedynczego modulatora może być przetwarzany przez kilka modułów filtrów skonfigurowanych w różny sposób. W praktyce pozwala to na stworzenie toru precyzyjnego (wysokie OSR) do dokładnych pomiarów jakości energii oraz niezależnego, równoległego toru o niskiej latencji (niskie OSR), służącego np. do natychmiastowego wykrywania prądów zwarciowych.

2.2.3 Izolacja galwaniczna bariery pomiarowej

W systemach pomiarowych podłączonych do sieci energetycznej niezbędne jest zapewnienie izolacji galwanicznej. Architektura, w której przesyłany sygnał jest już zmodulowanym strumieniem bitów, znacznie ułatwia to zadanie. W odróżnieniu od układów

analogowych, przesył cyfrowy zabezpiecza informację przed degradacją podczas przekraczania bariery izolacyjnej [14].

Izolacja ta realizowana jest m.in. na bazie bariery pojemnościowej zintegrowanej wewnątrz struktury układu scalonego (rys. 2.2). Sygnał cyfrowy jest modulowany na nośnej o wysokiej częstotliwości (np. za pomocą kluczowania OOK – ang. *On-Off Keying*), przenoszony przez wbudowane kondensatory izolacyjne i demodulowany po stronie niskonapięciowej [15], modulację sygnału przedstawia (rys. 2.8). Gwarantuje to wysoką precyzję pomiaru przy jednoczesnym zapewnieniu doskonałej odporności na szybkie zmiany napięcia wspólnego (ang. *Common-Mode Transient Immunity* – CMTI).



Rysunek 2.8: Schemat modulacji OOK. Źródło: [15]

2.3 Algorytmy synchronizacji z siecią elektroenergetyczną

2.3.1 Konieczność synchronizacji i klasyfikacja metod


W systemach pomiarowych podłączonych do sieci elektroenergetycznej kluczowym zagadnieniem jest precyzyjne wyznaczenie aktualnej częstotliwości oraz kąta fazowego napięcia sieci. Zgodnie z normą PN-EN 61000-4-7 (określającą metody pomiaru harmonicznych i parametrów jakości energii), wyznaczanie parametrów takich jak moc czynna czy współczynnik THD powinno odbywać się poprzez uśrednianie wyników z przedziału czasu odpowiadającego dokładnie 10 okresom podstawowej częstotliwości sieci (co dla 50 Hz wynosi 200 ms). Ponieważ częstotliwość w systemie elektroenergetycznym ulega ciągłym wahaniom, sztywne ustawienie okna pomiarowego doprowadziłoby do tzw. zjawiska przecieku widma (ang. *spectral leakage*) i błędów w obliczeniach numerycznych [18]. Z tego powodu zachodzi konieczność dynamicznej synchronizacji algorytmów pomiarowych z aktualnym kątem fazowym napięcia.

Metody synchronizacji można podzielić na dwie główne kategorie: układy z otwartą pętlą (ang. *open-loop*) oraz układy z zamkniętą pętlą sprzężenia zwrotnego (ang. *closed-loop*). Najprostszą metodą otwartą jest detekcja przejścia sygnału przez zero (ang. *Zero-Crossing Detection* – ZCD). Choć jest ona łatwa w implementacji, cechuje się bardzo słabą dynamiką (aktualizacja informacji następuje tylko dwa razy na okres) i jest wysoce podatna na zakłócenia, szumy oraz zapady napięcia, które mogą generować fałszywe przejścia przez zero [18].

Znacznie lepsze parametry oferują metody z zamkniętą pętlą, do których zalicza się pętle synchronizacji fazy PLL (ang. *Phase-Locked Loop*), pętle synchronizacji częstotliwości FLL (ang. *Frequency-Locked Loop*) oraz filtry adaptacyjne. Zdolność do ciągłego śledzenia sygnału i adaptacji do dynamicznie zmieniających się warunków sprawia, że w aplikacjach przekształtnikowych i pomiarowych standardem przemysłowym stały się algorytmy PLL [19].

2.3.2 Zasada działania algorytmu SOGI-PLL

Implementacja algorytmu PLL w układach trójfazowych jest stosunkowo prosta, ponieważ dostępność trzech przesuniętych w fazie sygnałów pozwala na bezpośrednie zastosowanie transformacji Clarke i Parka w celu przejścia do wirującego układu współrzędnych dq. W układach jednofazowych występuje tylko jeden sygnał referencyjny. Z tego względu algorytm jednofazowy musi w pierwszej kolejności wygenerować wirtualny sygnał ortogonalny (przesunięty o 90° względem sygnału oryginalnego), aby stworzyć układ dwufazowy $\alpha\beta$. Zaawansowanym i wysoce skutecznym sposobem realizacji tego zadania jest zastosowanie uogólnionego integratora drugiego rzędu, stąd nazwa całego algorytmu: SOGI-PLL (ang. *Second Order Generalized Integrator - Phase Locked Loop*) [19].



Rysunek 2.9: Ogólny schemat blokowy jednofazowej pętli SOGI-PLL. Źródło: [19]

Jak przedstawiono na schemacie blokowym (rys. 2.9), struktura SOGI-PLL składa się z dwóch głównych bloków: generatora sygnałów ortogonalnych (SOGI) oraz właściwej pętli synchronizacji fazy. Blok SOGI, poprzez system sprzężeń zwrotnych i dwóch integratorów, przetwarza napięcie wejściowe v i generuje dwa sygnały wyjściowe:

- v' (oś α) – sygnał zgodny w fazie z sygnałem wejściowym, przefiltrowany pasmowo-przepustowo,

- qv' (oś β) – sygnał opóźniony w fazie o 90°, przefiltrowany dolnoprzepustowo.

Otrzymane sygnały ortogonalne v' i qv' poddawane są transformacji Parka, która przenosi je z nieruchomego układu odniesienia $\alpha\beta$ do wirującego układu dq. Kąt fazowy θ niezbędny do wykonania tej transformacji pochodzi z wyjścia pętli sprzężenia zwrotnego.

W poprawnie zsynchronizowanym układzie dq, składowa V_d odpowiada amplitudzie napięcia sieci, natomiast składowa V_q reprezentuje błąd fazy. W związku z tym, składowa V_q podawana jest na wejście regulatora proporcjonalno-całkującego (PI). Zadaniem regulatora jest sprowadzenie wartości V_q do zera. Sygnał sterujący z regulatora PI reprezentuje odchylenie pulsacji $\Delta\omega$, które jest dodawane do nominalnej pulsacji sieci ω_n (dla 50 Hz $\omega_n \approx 314.15$ rad/s). Ostatecznie, otrzymana pulsacja ω' poddawana jest całkowaniu, co pozwala na uzyskanie estymowanego kąta fazowego θ, zamykając w ten sposób pętlę uchybu [18].

2.3.3 Właściwości filtrujące i transmitancje układu SOGI

Zaletą układu SOGI, obok generacji sygnału ortogonalnego, jest jego naturalna zdolność do filtracji zakłóceń i wyższych harmonicznych. Analizując strukturę bloku SOGI, można wyznaczyć dwie transmitancje operatorowe opisujące stosunek wygenerowanych sygnałów do sygnału wejściowego:


$$D(s) = \frac{v'}{v}(s) = \frac{k\omega' s}{s^2 + k\omega' s + \omega'^2} \tag{2.16}$$

$$Q(s) = \frac{qv'}{v}(s) = \frac{k\omega'^2}{s^2 + k\omega' s + \omega'^2} \tag{2.17}$$

gdzie ω' oznacza aktualnie estymowaną pulsację podstawową sieci, a k jest współczynnikiem tłumienia (wzmocnieniem pętli SOGI).

Charakterystyki amplitudowo-fazowe (wykresy Bodego) dla obu transmitancji przedstawiono na rysunku 2.10. Transmitancja $D(s)$ ma charakter filtru pasmowoprzepustowego (BPF) o wzmocnieniu jednostkowym (0 dB) i zerowym przesunięciu fazowym dokładnie w punkcie pulsacji rezonansowej ω'. Z kolei transmitancja $Q(s)$ działa jak filtr dolnoprzepustowy (LPF) drugiego rzędu, wprowadzając wzmocnienie jednostkowe oraz wymagane przesunięcie fazowe równe -90° dla częstotliwości podstawowej.

Współczynnik k determinuje szerokość pasma przepustowego oraz dynamikę odpowiedzi układu. Zmniejszenie wartości k poprawia selektywność częstotliwościową (silniejsze tłumienie zakłóceń), jednak znacząco spowalnia odpowiedź układu na skokowe zmiany napięcia w sieci. W aplikacjach praktycznych przyjęto powszechnie stosować wartość



Rysunek 2.10: Charakterystyki częstotliwościowe (wykresy Bodego) transmitancji $D(s)$ oraz $Q(s)$ dla różnych wartości parametru k. Źródło: [19]

$k = \sqrt{2}$, co odpowiada współczynnikowi tłumienia $\zeta = 0.707$, gwarantującemu optymalny kompromis pomiędzy czasem ustalania a przeregulowaniem (odpowiedź zbliżona do filtru Butterwortha) [19].

2.3.4 Praktyczna implementacja toru ortogonalnego dla prądu i napięcia


W typowej aplikacji pomiarowej analizującej przepływy mocy, niezbędne jest wygenerowanie sygnałów ortogonalnych zarówno dla napięcia, jak i dla prądu. Teoretycznie wymagałoby to zastosowania dwóch niezależnych, pełnych pętli synchronizacji (np. SOGI-PLL) dla każdego z tych sygnałów. W praktyce jest to jednak rozwiązanie nieoptymalne i podatne na błędy.

Sygnał napięciowy w sztywnej sieci elektroenergetycznej zachowuje zazwyczaj kształt zbliżony do sinusoidy, co gwarantuje stabilną estymację częstotliwości. Z kolei sygnał prądu, zwłaszcza w przypadku odbiorników nieliniowych (np. układów prostownikowych), bywa silnie odkształcony. Z tego względu w projekcie zastosowano architekturę asymetryczną, zgodną z metodyką opisaną m.in. w literaturze dotyczącej inteligentnych liczników energii [10].


W torze napięciowym zaimplementowano pełną pętlę SOGI-PLL. Jej głównym zadaniem jest odtworzenie stabilnego kąta fazowego θ oraz estymacja aktualnej pulsacji sieci ω. Tak wyznaczona pulsacja jest następnie wprowadzana bezpośrednio do drugiego bloku SOGI, odpowiedzialnego wyłącznie za generację sygnałów ortogonalnych i_α i i_β dla mierzonego prądu. Takie podejście, w którym częstotliwość wyznaczona z toru napięciowego jest współdzielona przez pozostałe bloki SOGI w systemie, zapobiega błędom w obliczeniach w stanach nieustalonych, eliminuje ryzyko utraty synchronizacji przy silnie odkształconych prądach obciążenia, a także redukuje obciążenie obliczeniowe mikrokontrolera [10].

2.3.5 Ograniczenia i zaawansowane modyfikacje SOGI

Klasyczna struktura SOGI-PLL posiada pewne ograniczenia przy mocno odkształconym napięciu sieciowym. Głównym problemem jest wpływ składowej stałej (DC offset). Analizując transmitancję $Q(s)$ (równanie 2.17 oraz rys. 2.10), można zauważyć, że działa ona jak filtr dolnoprzepustowy i nie tłumi sygnału o zerowej częstotliwości. Pojawienie się składowej stałej na wejściu układu przenosi się na błąd estymacji fazy i częstotliwości, generując oscylacje o podwójnej częstotliwości sieciowej (2ω). Rozwiązaniem tego problemu jest modyfikacja pętli SOGI, przekształcająca filtr dla osi β w układ pasmowoprzepustowy (tzw. Modified SOGI), wymagający jednak dodatkowych operacji matematycznych w mikrokontrolerze [19]. Zmodyfikowany układ i charakterystyki amplitudowo-fazowe przedstawiono na (rys 2.11 oraz 2.12).




Rysunek 2.11: Ogólny schemat blokowy jednofazowej pętli SOGI-PLL zmodyfikowany o tłumienie składowej stałej. Źródło: [19]



Rysunek 2.12: Charakterystyki częstotliwościowe (wykresy Bodego) transmitancji $D(s)$ oraz $Q(s)$ dla zmodyfikowanego układu z tłumieniem składowej stałej. Źródło: [19]

Innym problemem jest występowanie silnych zakłóceń od konkretnych, nieparzystych harmonicznych. W takim przypadku stosuje się rozbudowane sieci krzyżowych sprzężeń

zwrotnych z kilkoma blokami SOGI, nastrojonymi na różne częstotliwości (tzw. MSOGI-PLL – ang. *Multiple SOGI-PLL*). Układ ten skutecznie eliminuje wpływ wybranych harmonicznych, co odbywa się jednak kosztem drastycznego wzrostu złożoności obliczeniowej. Ogólny schemat blokowy został przedstawiony na (rys 2.13).



Rysunek 2.13: Charakterystyki częstotliwościowe (wykresy Bodego) transmitancji $D(s)$ oraz $Q(s)$ dla zmodyfikowanego układu z selektywnym tłumieniem harmonicznych. Źródło: [19]

Mając na uwadze moc obliczeniową wykorzystywanego w projekcie mikrokontrolera z rodziny STM32, jak i prostotę podstawowej struktury SOGI-PLL, w urządzeniu zaimplementowano klasyczną strukturę. Uznano to za wystarczające w kontekście założonych celów projektowych.

2.4 Standardy i protokoły komunikacyjne

Nowoczesne urządzenia pomiarowe rzadko funkcjonują jako odizolowane jednostki. Wymaga się od nich możliwości zdalnej konfiguracji, odczytu danych w czasie rzeczywistym oraz integracji w ramach większych systemów rozproszonych. Z tego względu w projekcie wykorzystano powszechnie uznane standardy komunikacyjne: model TCP/IP oparty na warstwie fizycznej Ethernet oraz protokół SCPI służący do przesyłania poleceń sterujących.


2.4.1 Model TCP/IP oraz standard Ethernet

Komunikacja sieciowa w urządzeniu została oparta na modelu TCP/IP (ang. *Transmission Control Protocol / Internet Protocol*), będącym fundamentem współczesnych sieci komputerowych. Model ten dzieli proces komunikacji na cztery współpracujące ze sobą warstwy: aplikacji, transportową, internetową (sieciową) oraz dostępu do sieci (łącza danych) [20].

Na najniższym poziomie (warstwa dostępu do sieci) wykorzystano standard Ethernet. W systemach wbudowanych opartych o mikrokontrolery, interfejs Ethernet dzieli się architektonicznie na dwa odrębne bloki: kontroler dostępu do medium MAC (ang. *Media Access Control*) oraz układ warstwy fizycznej PHY (ang. *Physical Layer*) [21].

- **MAC** – realizuje funkcje logiczne, takie jak formowanie ramek Ethernet, obsługa adresów fizycznych (adresacji MAC) oraz weryfikacja poprawności danych za pomocą sum kontrolnych (FCS). W nowoczesnych mikrokontrolerach o dużej wydajności, takich jak wykorzystany w projekcie STM32H7, kontroler MAC jest wbudowany bezpośrednio w strukturę procesora.

- **PHY** – to najczęściej zewnętrzny układ scalony (transceiver), który odpowiada za konwersję sygnałów cyfrowych z mikrokontrolera na odpowiednie sygnały elektryczne przesyłane kablem miedzianym (skrętką). Realizuje on m.in. kodowanie sygnału oraz autonegocjację prędkości (zazwyczaj 10 Mbps lub 100 Mbps w standardzie Fast Ethernet).



Rysunek 2.14: Architektura połączenia wbudowanego kontrolera MAC z zewnętrznym układem PHY za pomocą szyny RMII. Źródło: [22]

Wymiana danych pomiędzy wbudowanym kontrolerem MAC a zewnętrznym układem PHY odbywa się za pomocą znormalizowanych interfejsów cyfrowych. Historycznie stosowano magistralę MII (ang. *Media Independent Interface*), jednak ze względu na dużą liczbę wymaganych linii sygnałowych (16 do 18 pinów), obecnie standardem jest jej zredukowana wersja – RMII (ang. *Reduced Media Independent Interface*), wymagająca jedynie 7 do 9 linii sygnałowych, z sygnałem zegarowym o częstotliwości 50 MHz [21].

Wyższe warstwy modelu realizowane są programowo (np. przez stos LwIP – ang. *Lightweight IP*). Warstwa internetowa (protokół IP) odpowiada za logiczną adresację urządzeń w sieci i routing pakietów, wykorzystując do tego adresy IP. Natomiast warstwa transportowa (protokół TCP) gwarantuje bezbłędne, uporządkowane dostarczanie danych między urządzeniami. Protokół TCP działa w sposób połączeniowy, co oznacza, że przed wymianą danych ustanawiana jest sesja. Opiera się on na koncepcji portów, co pozwala mikrokontrolerowi funkcjonować jako serwer TCP, nasłuchujący połączeń przychodzących na okre-

ślonym porcie logicznym i płynnie przesyłający zebrane dane pomiarowe do podłączonego klienta (np. komputera PC) [20].

2.4.2 Protokół SCPI

Zdalna konfiguracja i zmiana trybów pracy urządzenia realizowana jest za pomocą standardu SCPI (ang. *Standard Commands for Programmable Instruments*). Jest to ujednolicony standard komunikacyjny wprowadzony w 1990 roku jako rozszerzenie normy IEEE 488.2. Obecnie stanowi on uniwersalny język sterowania wykorzystywany przez wiodących producentów aparatury pomiarowej, takich jak Keysight, Rohde & Schwarz czy Fluke, do obsługi urządzeń takich jak oscyloskopy, generatory i zaawansowane multimetry [23, 24].

Główną zaletą SCPI jest całkowita niezależność od warstwy sprzętowej. Oznacza to, że instrukcje – będące w istocie zbiorem czytelnych dla człowieka znaków w kodzie ASCII – mogą być przesyłane za pośrednictwem dowolnego medium transmisyjnego, takiego jak interfejs szeregowy UART, USB czy sieć Ethernet (w warstwie TCP).

Składnia protokołu SCPI opiera się na hierarchicznej, drzewiastej strukturze poleceń, co znacznie ułatwia ich kategoryzację. Poszczególne węzły drzewa (podsystemy) oddzielane są od siebie znakiem dwukropka (`:`). Przykładowe polecenie konfiguracyjne wygląda następująco:

```
MEASure:VOLTage:DC
```

Standard definiuje elastyczne reguły dotyczące wielkości liter. W oficjalnej dokumentacji i notach aplikacyjnych przyjęto konwencję zapisywania komend z wykorzystaniem dużych i małych liter (np. `MEASure`). Duże litery oznaczają obowiązkową, skróconą wersję polecenia, podczas gdy część zapisana małymi literami może zostać pominięta w celu optymalizacji wielkości przesyłanych wiadomości [25]. W związku z tym polecenie `MEASure:VOLTage:DC` zostanie zinterpretowane przez parser dokładnie tak samo, jak jego skrócona forma `MEAS:VOLT:DC`. Urządzenie po stronie odbiorczej traktuje komendy w sposób niewrażliwy na wielkość liter.

W SCPI rozróżnia się dwa podstawowe typy poleceń: instrukcje ustawiające oraz zapytania. Zapytania charakteryzują się znakiem zapytania (`?`) umieszczonym na końcu łańcucha znaków i oznaczają, że urządzenie nadrzędne oczekuje zwrotnej transmisji danych pomiarowych (np. `MEAS:VOLT:DC?`). Do poleceń można również przekazywać argumenty, które oddziela się od głównej komendy pojedynczym znakiem spacji (np. `MEAS:VOLT:DC CHannel1`) [24].

Zaawansowaną cechą standardu SCPI, docenianą w aplikacjach metrologicznych, jest wbudowana obsługa jednostek miar oraz notacji wykładniczej. Umożliwia to wysyłanie do urządzenia wartości z przyrostkami inżynierskimi (np. `200MHz` zamiast `200000000`) lub precyzyjne odczytywanie ułamków z zapisem wykładniczym (np. `-7.89E-001`) [24].

Ze względu na złożoność hierarchicznego drzewa poleceń i konieczność parsowania jednostek, programowa obsługa SCPI od podstaw bywa czasochłonna. Z tego powodu w aplikacjach wbudowanych szeroko stosuje się gotowe oprogramowanie *open-source*. W niniejszym projekcie dekodowanie łańcuchów znakowych powierzono popularnej bibliotece *SCPI Parser v2* (tzw. *libscpi*), która oferuje pełną kompatybilność ze standardem IEEE 488.2 i znacznie upraszcza mapowanie tekstowych poleceń na konkretne funkcje napisane w języku C [26].

Rozdział 3

Koncepcja systemu i dobór komponentów


3.1 Główne założenia projektowe

Proces projektowania urządzenia rozpoczął się od sformułowania założeń funkcjonalnych i technicznych. Opracowywany moduł miał stanowić kompleksowe rozwiązanie łączące precyzyjną akwizycję danych analogowych z zaawansowanym przetwarzaniem cyfrowym i elastyczną komunikacją. Do najważniejszych wymagań projektowych zaliczono:

- realizację precyzyjnego galwanicznie izolowanego pomiaru napięcia oraz prądu dla jednej fazy z zachowaniem wysokiej częstotliwości próbkowania,
- zasilanie całego układu pojedynczym napięciem o wartości 5V,
- zaimplementowanie interfejsu Ethernet z obsługą stosu TCP/IP w celu szybkiego i niezawodnego przesyłania danych pomiarowych,
- wykonywanie analizy parametrów jakości energii (obliczeń matematycznych) bezpośrednio na mikrokontrolerze, w czasie rzeczywistym,
- zapewnienie opcjonalnej komunikacji przewodowej poprzez port szeregowy UART lub USB,
- wyprowadzenie dodatkowych linii wejścia/wyjścia (GPIO) do ewentualnego sterowania zewnętrznymi urządzeniami,
- zaprojektowanie i wykonanie dedykowanego obwodu drukowanego.

Początkowy zarys koncepcji zakładał również wyposażenie układu w fizyczne przyciski sterujące oraz lokalny wyświetlacz. Ogólną strukturę systemu, uwzględniającą wszystkie planowane bloki funkcjonalne, przedstawiono na schemacie blokowym (rys. 3.1). Należy

jednak zaznaczyć, że w toku ewolucji projektu, zrezygnowano z fizycznych interfejsów użytkownika (przycisków i wyświetlacza) oraz złącza obsługi interfejsu USB. Szczegółowe uzasadnienie tych modyfikacji zostało omówione w rozdziale podsumowującym pracę 7.2.



Rysunek 3.1: Ogólny schemat blokowy koncepcji proponowanego urządzenia pomiarowego. Źródło: opracowanie własne.


3.2 Dobór głównych komponentów sprzętowych

3.2.1 Izolowane modulatory Sigma-Delta

Do realizacji toru pomiarowego wybrano nowoczesne, izolowane modulatory $\Sigma\Delta$ z rodziny AMC firmy Texas Instruments (odpowiednio AMC3336 dla toru napięciowego oraz AMC3306 dla toru prądowego). Są to przetworniki o architekturze podwójnego całkowania ze sprzężeniem w przód, zoptymalizowane specjalnie pod kątem precyzyjnych pomiarów w sieciach elektroenergetycznych.

Największą zaletą wybranych układów jest wbudowana podwójna izolacja galwaniczna. Obejmuje ona nie tylko przesył zmodulowanego sygnału cyfrowego, ale również zasilanie (układy posiadają zintegrowaną, izolowaną przetwornicę DC/DC). Dzięki temu część wysokonapięciowa (pomiarowa) przetwornika nie wymaga doprowadzenia odrębnego zasilania – układ samodzielnie generuje wymagane napięcie (ok. 3.2 V) na bazie zasilania dostarczonego od strony bezpiecznej. Znacząco upraszcza to projekt zasilacza na płytce PCB. Strukturę układu (AMC3306M25) przedstawiono w dokumentacji technicznej (rys. 3.2)

Modulatory te mogą być taktowane zewnętrznym sygnałem zegarowym o częstotliwości do 20 MHz. Przy zastosowaniu w mikrokontrolerze filtru cyfrowego $Sinc^3$ z typo-



Rysunek 3.2: Struktura wewnętrzna układu AMC3306M25. Źródło: [27]

wym współczynnikiem nadpróbkowania $OSR = 256$, uzyskuje się częstotliwość wyjściową danych (częstotliwość próbkowania sygnału użytecznego) na poziomie ok. 78.125 kHz. Zgodnie z twierdzeniem Nyquista-Shannona pozwala to na analizę sygnałów o częstotliwościach do ok. 39 kHz, co z ogromnym marginesem wystarcza do pomiaru wysokich harmonicznych sygnału sieciowego (np. 50-tej harmonicznej równej 2.5 kHz) [15, 27].

3.2.2 Mikrokontroler główny

Jako centralną jednostkę obliczeniową wybrano 32-bitowy mikrokontroler z serii *High-Performance* – STM32H750VBT6 firmy STMicroelectronics, oparty na wydajnym rdzeniu ARM Cortex-M7. O jego wyborze zdecydował zbiór unikalnych cech sprzętowych, idealnie wpisujących się w założenia projektu:

- **Moduł DFSDM** (ang. *Digital Filter for Sigma-Delta Modulators*) – mikrokontroler posiada dedykowany blok sprzętowy do bezpośredniego odbioru i filtracji jednobitowych strumieni danych z zewnętrznych modulatorów $\Sigma\Delta$. Moduł ten pozwala na sprzętową implementację filtrów *Sinc*, obsługując do 8 kanałów i 4 niezależnych filtrów.

- **Wsparcie dla DMA** (ang. *Direct Memory Access*) – przefiltrowane dane pomiarowe z modułu DFSDM są przesyłane bezpośrednio do pamięci RAM bez najmniejszego udziału rdzenia procesora. Rdzeń otrzymuje jedynie przerwanie w momencie, gdy bufor danych jest gotowy do analizy.

- **Sprzętowy kontroler MAC Ethernet** – procesor posiada wbudowany moduł MAC obsługujący interfejsy MII oraz RMII, co pozwala na bezpośrednie i łatwe podłączenie zewnętrznego układu warstwy fizycznej (PHY).

- **Wydajność obliczeniowa** – układ może być taktowany sygnałem o częstotliwości do 480 MHz. Ponadto wyposażony jest w sprzętową jednostkę zmiennoprzecinkową FPU (ang. *Floating-Point Unit*) podwójnej precyzji, co jest kluczowe przy

implementacji algorytmów jak filtry SOGI czy wyliczanie wartości RMS w czasie rzeczywistym.

Dodatkowym atutem była duża pojemność wbudowanej pamięci RAM oraz powszechna dostępność bogatego środowiska programistycznego dla rodziny STM32 [28].

3.2.3 Układ warstwy fizycznej Ethernet (PHY)

Do obsługi warstwy fizycznej komunikacji sieciowej wybrano układ LAN8740A firmy Microchip. Jest to popularny, sprawdzony w warunkach przemysłowych transceiver Ethernet 10/100 Mbps. Układ ten może komunikować się z mikrokontrolerem STM32 poprzez zredukowany interfejs RMII co pozwola na znaczną oszczędność wyprowadzeń procesora w porównaniu do standardowej szyny MII, zachowując przy tym pełną stabilność transferu danych w protokole TCP/IP [29].


3.3 Wykorzystane oprogramowanie narzędziowe

Realizacja złożonego projektu wymagała wykorzystania szeregu specjalistycznych środowisk programistycznych, wspierających zarówno projektowanie sprzętu, jak i oprogramowania wbudowanego oraz analizę danych.

- **KiCad EDA** – darmowe, wieloplatformowe oprogramowanie typu *open-source* służące do projektowania schematów ideowych oraz obwodów drukowanych (PCB). Oprogramowanie to, rozwijane m.in. przy wsparciu ośrodka CERN, cechuje się ogromną bazą bibliotek i potężnymi możliwościami trasowania ścieżek, co wykorzystano przy projektowaniu wielowarstwowej płytki PCB miernika. Oprogramowanie można pobrać z [30]

- **STM32CubeMX** – oficjalne narzędzie graficzne firmy STMicroelectronics służące do inicjalizacji mikrokontrolerów. Program pozwala na łatwe wizualne przypisanie funkcji do fizycznych pinów procesora, konfigurację drzewa sygnałów zegarowych oraz ustawienie peryferiów (m.in. Ethernet, DFSDM, DMA). Wynikiem pracy programu jest wygenerowany szkielet kodu w języku C, gotowy do dalszego rozwoju. Widok przykładowej konfiguracji w programie CubeMX przedstawiona (rys. 3.3).

- **Visual Studio Code (VS Code)** – lekki, uniwersalny edytor kodu, którego funkcjonalność rozszerzano za pomocą dedykowanych wtyczek. W projekcie wykorzystano oficjalne rozszerzenie firmy STMicroelectronics [32], które bezproblemowo integruje się z projektami wygenerowanymi przez CubeMX, udostępniając możliwości kompilacji, wgrywania wsadu oraz sprzętowego debugowania kodu na żywo.



Rysunek 3.3: Graficzna konfiguracja peryferiów i wyprowadzeń mikrokontrolera STM32H7 w programie STM32CubeMX. Źródło: [31]

- **Serial Studio** – wszechstronne, elastyczne oprogramowanie *open-source* służące do wizualizacji i rejestracji danych telemetrycznych. Narzędzie to obsługuje różnorodne protokoły komunikacyjne, w tym TCP/IP, UDP, porty szeregowe oraz bluetooth. Jego największą zaletą jest możliwość tworzenia własnych paneli wizualizacyjnych bazujących na plikach konfiguracyjnych JSON. Pozwala to na mapowanie niestandardowych binarnych lub tekstowych ramek danych wysyłanych z mikrokontrolera i wyświetlanie ich w formie czytelnych wskaźników i wykresów w czasie rzeczywistym. Program umożliwia również zapisa przesyłanych danych w formacie plików `.csv`. Wersję darmową oprogramowania można ściągnąć i skompilować z oficjalnej strony githuba [33].
- **GNU Octave** – darmowe środowisko obliczeniowe o składni w dużej mierze kompatybilnej z programem MATLAB. W ramach pracy wykorzystano je do pisania skryptów automatyzujących proces postprocessingu – wczytywania i matematycznej analizy historycznych danych pomiarowych zapisanych przez aplikację nadrzędną w formacie `.csv`.

Rozdział 4

Projekt sprzętowy urządzenia


4.1 Struktura schematu ideowego

Projekt schematu ideowego oraz obwodu drukowanego (PCB) zrealizowano z wykorzystaniem środowiska KiCad w wersji 9.0. Dokładniejszy opis programu można znaleźć w 3.3.

W celu zapewnienia wysokiej przejrzystości projektu i ułatwienia analizy powiązań pomiędzy poszczególnymi podzespołami, schemat ideowy został podzielony na strukturę hierarchiczną, obejmującą następujące bloki funkcjonalne:

- **Zasilanie (Power supply)** – sekcja odpowiedzialna za filtrowanie, zabezpieczenie oraz stabilizację napięć zasilających (5 V oraz 3.3 V),
- **GRID-ADC (Tor pomiarowy)** – blok zawierający wysokonapięciowe obwody wejściowe oraz izolowane modulatory Sigma-Delta z rodziny AMC,
- **STM32** – główny blok mikrokontrolera wraz z peryferiami,
- **Przyciski (Buttons)** – obwody kondycjonowania sygnałów wejściowych od użytkownika,
- **Wyjścia (EXT-OUT)** – układ sterowalnych wyjść cyfrowych,
- **Ethernet** – warstwa fizyczna interfejsu sieciowego (układ PHY) wraz ze złączem RJ45,
- **USB-FS** – złącza i zabezpieczenie USB

Ogólny zarys powiązań pomiędzy wymienionymi blokami funkcjonalnymi na płycie PCB przedstawiono na rysunku 4.1. Pełne zestawienie wykorzystanych komponentów elektronicznych (BOM) zamieszczono w Załączniku A (Dokumentacja techniczna).



Rysunek 4.1: Schemat blokowy powiązań pomiędzy modułami na obwodzie drukowanym. Źródło: opracowanie własne.


4.2 Moduł zasilania i zabezpieczeń

Zadaniem bloku zasilania jest przyjęcie napięcia zewnętrznego o nominalnej wartości 5 V, zapewnienie ochrony podzespołów przed stanami awaryjnymi oraz stabilizacja napięcia 3.3 V, wymaganego do zasilania mikrokontrolera i logiki cyfrowej. Schemat modułu zasilania przedstawia (rys. 4.2).

4.2.1 Zabezpieczenie wejścia – układ eFuse

Na wejściu zasilania zastosowano zintegrowany, elektroniczny bezpiecznik TPS2596 firmy Texas Instruments. Jest to wysoce zintegrowany układ chroniący obwód przed przepięciami, spadkami napięcia, przetężeniami oraz ograniczający prąd rozruchowy. Dodatkowo układ wyposażono w dwukierunkowe diody transilowe (TVS) na wejściu i wyjściu, chroniące przed wyładowaniami elektrostatycznymi (ESD) i szybkimi stanami przejściowymi [34].

Parametry pracy układu TPS2596 zostały ściśle dopasowane do wymagań systemu za pomocą elementów zewnętrznych. Próg zadziałania zabezpieczeń napięciowych ustalono za pomocą dzielnika rezystancyjnego podłączonego do pinów OVLO i EN/UVLO. Zgodnie z notą katalogową, przyjęto rezystor $R_3 = 47$ kΩ. Aby zapewnić bezpieczne okno pracy



Rysunek 4.2: Schemat układu zasilania urządzenia. Źródło: opracowanie własne.

urządzenia (wyłączenie przy przekroczeniu ok. 6 V), wyliczono sumę rezystancji:

$$R_1 + R_2 = 188 \text{ k}\Omega \tag{4.1}$$

Ostatecznie dobrano standardowe rezystory z szeregu:

$$R_1 = R_2 = 94.2 \text{ k}\Omega \tag{4.2}$$

co zapewniło parametry progowe bliskie idealnym założeniom teoretycznym.

Zabezpieczenie nadprądowe (I_{lim}) zaplanowano pierwotnie na poziomie 1 A. Korzystając ze wzoru producenta, wymagana rezystancja programująca wynosiła 913.23 Ω. W celu optymalizacji i ułatwienia dostępności komponentów zastosowano rezystor:

$$R_{lim} = 1 \text{ k}\Omega \tag{4.3}$$

co skutkuje rzeczywistym ograniczeniem prądu na bezpiecznym poziomie:

$$I_{lim} \approx 0.914 \text{ A} \tag{4.4}$$

Układ umożliwia również precyzyjną kontrolę czasu narastania napięcia wyjściowego.

Na podstawie pojemności $C_{dvdt} = 2.2$ μF uzyskano wartość współczynnika SR:

$$SR = 0.019 \text{ V/ms} \tag{4.5}$$

Przy założeniu braku poboru prądu przez układ całkowita pojemność wyjściowa na linii 5 V wynosi $C_{out} = 22$ μF, prąd rozruchowy (I_{inrush}) przy takim założeniu ograniczony jest do zaledwie:

$$I_{inrush} = 0.42 \text{ mA} \tag{4.6}$$

a moc strat w strukturze bezpiecznika w trakcie rozruchu wyniosła ok. 1 mW. Całkowity czas narastania napięcia (t_{rise}) wynosi około:

$$t_{rise} = 261 \text{ ms} \tag{4.7}$$

Choć jest to relatywnie długi czas uruchamiania, w projektowanym urządzeniu pomiarowym nie jest wymagany natychmiastowy start. Tak łagodny rozruch znacząco minimalizuje naprężenia termiczne i elektryczne w układzie, co pozytywnie wpływa na jego niezawodność.

4.2.2 Stabilizator napięcia 3.3 V

Główna linia zasilania mikrokontrolera, układu PHY oraz części cyfrowej przetworników zasilana jest napięciem 3.3 V, uzyskiwanym za pomocą stabilizatora liniowego (LDO) o stałym napięciu wyjściowym – TLV1117-33 (Texas Instruments). Układ ten charakteryzuje się maksymalnym prądem wyjściowym na poziomie 800 mA, co stanowi wartość w pełni pokrywającą zapotrzebowanie prądowe urządzenia [35].

Dla zapewnienia stabilnej pracy stabilizatora i tłumienia zakłóceń, na jego wejściu zastosowano kondensator 1 μF o niskiej zastępczej rezystancji szeregowej (Low ESR, dielektryk X7R), natomiast na wyjściu umieszczono kondensator 2.2 μF. Wybrany model LDO posiada szereg wbudowanych zabezpieczeń, takich jak wewnętrzne ograniczenie prądu, zabezpieczenie termiczne, blokada podnapięciowa (UVLO) oraz aktywny obwód rozładowujący wyjście. Choć część z tych funkcji, takich jak redukcja prądu rozruchowego, pokrywa się z zadaniami realizowanymi już przez wejściowy układ eFuse, ich kaskadowe zastosowanie znacząco podnosi ogólną niezawodność całego toru zasilania.

4.2.3 Sygnalizacja stanu zasilania

W celach diagnostycznych, w bloku zasilania zaimplementowano wskaźniki optyczne. Na liniach 5 V oraz 3.3 V umieszczono diody LED (wraz z odpowiednimi rezystorami ograniczającymi), sygnalizujące obecność poprawnych napięć roboczych.

Przewidziano również dodatkową diodę powiązaną z wyjściem błędu (`FLT`) układu

TPS2596, mającą na celu natychmiastową sygnalizację wizualną zadziałania zabezpieczeń eFuse (np. w przypadku zwarcia). Na etapie projektowania schematu popełniono jednak błąd logiczny, co uniemożliwiło jej poprawne funkcjonowanie. Szczegółowa analiza tego defektu sprzętowego oraz metody jego rozwiązania zostały opisane w rozdziale podsumowującym pracę 7.2.

4.2.4 Otwory montażowe i uziemienie

W celu zapewnienia stabilnego mocowania mechanicznego modułu w docelowej obudowie, obwód drukowany został wyposażony w cztery otwory montażowe, przystosowane do śrub o standardowym rozmiarze M4.


Aspektem istotnym z punktu widzenia kompatybilności elektromagnetycznej (EMC) jest sposób uziemienia obudowy i ekranów. Jeden z otworów montażowych został galwanicznie połączony z sygnałem ekranu (*Shield*) pochodzącym ze złącza Ethernet. Zastosowanie takiego układu wymusza połączenie uziemienia z obudową wyłącznie w jednym, z góry określonym punkcie. Jest to kluczowa zasada zapobiegająca powstawaniu tzw. pętli masy. Wielopunktowe uziemienie mogłoby prowadzić do przepływu niepożądanych prądów wyrównawczych, a w konsekwencji do indukowania się zakłóceń.

4.3 Projekt toru pomiarowego

Główny obwód pomiarowy urządzenia został zaprojektowany z myślą o włączeniu go szeregowo pomiędzy źródło zasilania (sieć energetyczną) a badany odbiornik. Na wejściu i wyjściu układu wyprowadzono złącza śrubowe dla przewodów fazowego (L), neutralnego (N) oraz ochronnego (PE). Centralnymi elementami toru są dwa niezależne, izolowane modulatory Sigma-Delta: układ AMC3336 dedykowany do pomiaru napięcia oraz układ AMC3306M25 przeznaczony do pomiaru prądu.

Kompletny schemat ideowy całego bloku pomiarowego przedstawiono na rysunku 4.3. Aplikacja obu układów została zrealizowana w oparciu o zalecenia producenta (Texas Instruments). Układy zasilane są od strony bezpiecznej (cyfrowej) pojedynczym napięciem 3.3 V. Piny wyjściowe wbudowanych przetwornic (DCDC_OUT, HLDO_OUT) oraz wejścia referencyjne zostały odpowiednio odsprzęgnięte zestawem kondensatorów o niskiej zastępczej rezystancji szeregowej, co zapewnia stabilność wewnętrznych napięć zasilających barierę izolacyjną. Sygnały diagnostyczne (`DIAG`), informujące o poprawności pracy wbudowanych przetwornic, zostały podciągnięte do napięcia zasilania poprzez rezystory.

Zarówno przetwornik napięcia, jak i prądu współdzielą ten sam sygnał zegarowy (CLKIN) generowany przez mikrokontroler STM32, co gwarantuje ścisłą synchronizację czasową obu pomiarów. Strumienie danych wyjściowych (DOUT) doprowadzono do niezależnych kanałów sprzętowego modułu DFSDM wewnątrz mikrokontrolera.



Rysunek 4.3: Schemat ideowy toru pomiarowego napięcia i prądu bazującego na przetwornikach z rodziny AMC. Źródło: opracowanie własne.

4.3.1 Tor pomiaru napięcia

Do pomiaru napięcia sieciowego wykorzystano przetwornik AMC3336. Układ ten charakteryzuje się bardzo wysoką rezystancją wejściową (na poziomie 1 GΩ) oraz liniowym zakresem napięć różnicowych wynoszącym ±1 V. Ponadto wykazuje doskonałe parametry metrologiczne: maksymalny błąd przesunięcia zera na poziomie ±0.3 mV oraz wysoką odporność na zakłócenia współbieżne (CMTI min. 90 kV/μs).

Dostosowanie napięcia sieciowego 230 V AC do zakresu wejściowego przetwornika zrealizowano za pomocą dzielnika rezystancyjnego. Metodyka doboru rezystorów została oparta na obliczeniach zaprezentowanych w nocie katalogowej producenta [15]. Zgodnie z założeniami przyjęto, że maksymalne napięcie szczytowe na wejściu układu wyniesie $U_{max} = 360$ V. Aby uzyskać na wejściu różnicowym przetwornika maksymalne bezpieczne napięcie $U_{ADC} = 1$ V, wyznaczono niezbędne wartości elementów z poniższych zależności:

$$I_{dzielnika} = \frac{U_{max}}{R_{tot}} \quad \text{oraz} \quad U_{ADC} = I_{dzielnika} \cdot R_{bocznik_v} \tag{4.8}$$

gdzie: $I_{dzielnika}$ – prąd przepływający przez gałąź dzielnika, R_{tot} – całkowita rezystancja dzielnika, $R_{bocznik_v}$ – rezystancja równoległa do wejścia przetwornika.

Przyjmując rezystancję dolną dzielnika $R_{bocznik_v} = 10$ kΩ, wyliczono wymaganą cał-

kowitą rezystancję R_{tot}:

$$R_{tot} = \frac{U_{max} \cdot R_{bocznik_v}}{U_{ADC}} = \frac{360\ \text{V} \cdot 10\ \text{k}\Omega}{1\ \text{V}} = 3.6\ \text{M}\Omega \tag{4.9}$$

Aby spełnić wymogi dotyczące maksymalnego napięcia pracy pojedynczych elementów SMD (typowo 75 V dla obudów 0603 lub 0805), rezystancję szeregową zrealizowano jako łańcuch pięciu połączonych szeregowo rezystorów o wartości 715 kΩ każdy.

Zgodnie z zaleceniami dla typowej aplikacji, równolegle do rezystora pomiarowego ($R_{bocznik_v}$) umieszczono kondensator filtrujący $C_f = 1$ nF [15]. Tworzy on wraz z dzielnikiem pasywny filtr dolnoprzepustowy (antyaliasingowy), którego częstotliwość odcięcia wynosi:

$$f_c = \frac{1}{2\pi \cdot R_{bocznik_v} \cdot C_f} = \frac{1}{2\pi \cdot 10\ \text{k}\Omega \cdot 1\ \text{nF}} \approx 15.92\ \text{kHz} \tag{4.10}$$

Częstotliwość odcięcia w sposób bezpieczny tłumi zakłócenia o wysokich częstotliwościach oraz eliminuje zjawisko aliasingu względem częstotliwości zegara modulatora (rzędu MHz), nie wpływając jednocześnie na amplitudę i fazę użytecznego pasma sygnału sieciowego (0–2.5 kHz dla 50-tej harmonicznej).

4.3.2 Tor pomiaru prądu

Do akwizycji prądu obciążenia wyselekcjonowano układ AMC3306M25, którego liniowy zakres pomiarowy wynosi ±250 mV. Pomiar zrealizowano metodą bezpośrednią, wykorzystując szeregowy rezystor bocznikowy.

Założeniem projektowym było dostosowanie toru prądowego do pomiaru obciążeń o nominalnym poborze prądu $I_{RMS} = 16$ A. Maksymalna wartość szczytowa prądu wynosi zatem:

$$I_{peak} = I_{RMS} \cdot \sqrt{2} = 16\ \text{A} \cdot \sqrt{2} \approx 22.62\ \text{A} \tag{4.11}$$

Aby napięcie odłożone na boczniku nie przekroczyło liniowego zakresu przetwornika, maksymalną dopuszczalną wartość rezystancji R_{shunt} obliczono jako:

$$R_{shunt_max} = \frac{U_{AMC_max}}{I_{peak}} = \frac{250\ \text{mV}}{22.62\ \text{A}} \approx 11.05\ \text{m}\Omega \tag{4.12}$$

W projekcie zdecydowano się na zastosowanie bezpiecznej wartości $R_{shunt} = 10$ mΩ. Przy takiej rezystancji, teoretyczny maksymalny mierzalny prąd szczytowy wynosi 25 A (ok. 17.6 A RMS).

Kluczowym problemem w układach bocznikowych jest moc wydzielana w postaci ciepła. Znamionowa moc strat dla prądu 16 A wynosi:

$$P_{strat} = I_{RMS}^2 \cdot R_{shunt} = 16^2 \cdot 0.01\ \Omega = 2.56\ \text{W} \tag{4.13}$$

Aby zminimalizować nagrzewanie się obwodu drukowanego, zastosowano równoległe połączenie dwóch specjalistycznych rezystorów drutowych o wartości 20 mΩ każdy, w technologii OAR (ang. *Open Air Resistor*). Konstrukcja tego typu charakteryzuje się uniesieniem elementu oporowego ponad laminat, co ułatwia odprowadzanie ciepła przez konwekcję. Wybrane komponenty cechują się bardzo niskim temperaturowym współczynnikiem rezystancji (TCR = 20 ppm/°C), co minimalizuje błąd pomiarowy związany z nagrzewaniem układu w czasie ciągłej pracy. Należy jednak zaznaczyć, że na etapie projektowania popełniono błąd, którego konsekwencje i metody mitygacji opisano szerzej w rozdziale podsumowującym 7.2.

Podobnie jak w torze napięciowym, przed wejściem przetwornika AMC3306 zaimplementowano wejściowy filtr różnicowy RC. Jego struktura i wartości elementów zostały dobrane wprost z typowej aplikacji zalecanej w nocie katalogowej producenta [27]. Filtr ten składa się z dwóch rezystorów szeregowych $R_f = 10\ \Omega$ oraz kondensatora $C_f = 10$ nF.

4.3.3 Elementy zabezpieczające (warystory)

Na etapie tworzenia schematu ideowego, na głównym wejściu zasilania sieciowego zaplanowano montaż elementów zabezpieczających układ przed przepięciami o dużej energii. W tym celu przewidziano trzy warystory tlenkowe (MOV) pracujące w konfiguracji L-N, L-PE oraz N-PE. Ich zadaniem miało być pochłanianie szpilek napięciowych generowanych m.in. przy wyłączeniach obciążeń indukcyjnych.

Ostatecznie jednak, na etapie montażu fizycznego obwodu drukowanego, podjęto decyzję o niezamontowaniu tych elementów. Warystory tlenkowe charakteryzują się stosunkowo dużą pasożytniczą pojemnością własną (rzędu od kilkuset do nawet kilku tysięcy pikofaradów). W układach pomiarowych, pasożytnicza pojemność dołączona równolegle do wejścia mogłaby tworzyć z impedancją linii dodatkowe obwody rezonansowe lub wprowadzać trudne do skompensowania przesunięcia fazowe sygnałów wysokoczęstotliwościowych. Z uwagi na fakt, że nadrzędnym celem budowy prototypu była weryfikacja dokładności algorytmów analizy harmonicznych (THD) oraz precyzyjna estymacja kątów fazowych, świadomie zrezygnowano z tego stopnia ochrony na rzecz maksymalizacji jakości mierzonego sygnału.

4.4 Moduł mikrokontrolera

Centralnym elementem omawianego bloku jest mikrokontroler z rodziny STM32, którego schemat ideowy wraz z niezbędnym otoczeniem przedstawiono na rysunku 4.4. Argumentacja stojąca za wyborem tego konkretnego układu oraz szczegółowy opis jego parametrów zostały omówione w podrozdziale 3.2.2. Wokół mikrokontrolera zaprojektowano obwody kondycjonujące, filtrujące oraz wyprowadzenia interfejsów peryferyjnych.

W celu zapewnienia stabilnej pracy układu cyfrowego, do wszystkich pinów zasilających (VDD) doprowadzono napięcie 3.3 V, odsprzęgnięte za pomocą lokalnych kondensatorów filtrujących o pojemności 100 nF oraz jednego, centralnego kondensatora o pojemności 4.7 μF. Zasilanie części analogowej mikrokontrolera (pin VDDA) zrealizowano poprzez szeregowy filtr wykorzystujący koralik ferrytowy. Zabieg ten ma na celu separację zakłóceń wysokoczęstotliwościowych pochodzących z części cyfrowej i poprawę precyzji działania wbudowanych przetworników A/C.

Do wyprowadzenia `NRST` podłączono przełącznik typu *tact switch*, umożliwiający wymuszenie sprzętowego resetu urządzenia. Pin `BOOT0` wyprowadzono na złącze szpilkowe (zworkę), co pozwala na jego polaryzację do potencjału masy (GND) lub napięcia zasilania (VCC). Umożliwia to uruchomienie mikrokontrolera w trybie wbudowanego bootloadera, co jest kluczowe w celach serwisowych – na przykład w przypadku błędnej konfiguracji sygnałów zegarowych, uniemożliwiającej standardowe zaprogramowanie układu.

Źródło sygnału zegarowego stanowi zewnętrzny oscylator. Na pierwotnym schemacie widnieje układ o częstotliwości 25 MHz, jednak w toku uruchamiania prototypu wartość tę zmieniono na 50 MHz. Modyfikacja ta wynikała z konieczności zapewnienia synchronicznego taktowania zarówno mikrokontrolera, jak i układu PHY dla interfejsu RMII. Problem z pierwotnym założeniem taktowania interfejsu Ethernet został szerzej przeanalizowany w rozdziale podsumowującym pracę. 7.2


Na schemacie uwzględniono szereg złączy wyprowadzających interfejsy komunikacyjne i pomiarowe, w tym: I2C, SPI, dodatkowe wejścia ADC oraz UART, służący głównie do przesyłania logów diagnostycznych. Do programowania i sprzętowego debugowania mikrokontrolera przewidziano standardowe złącze SWD (sygnały `SWDIO` oraz `SWCLK`). Pozostałe, niewykorzystane w głównej aplikacji piny GPIO wyprowadzono na dodatkowe złącze rozszerzeń. Dodatkowo, w celach diagnostycznych, do wybranych wyjść cyfrowych podłączono dwie diody LED, pełniące funkcję wizualnych sygnalizatorów stanu pracy programu.

Należy zaznaczyć, że w celu zachowania czytelności dokumentacji projektowej, obwody odpowiedzialne za obsługę przycisków, wyjść, złącza USB oraz układu PHY interfejsu Ethernet zostały wydzielone do osobnych arkuszy hierarchicznych, z którymi mikrokontroler łączy się za pomocą globalnych etykiet sygnałowych.

4.4.1 Obwody kondycjonowania sygnałów wejściowych

W projekcie przewidziano obsługę zewnętrznych interfejsów użytkownika, na które składają się trzy monostabilne przyciski oraz enkoder z wbudowanym przyciskiem. Łącznie do układu wprowadzono sześć sygnałów cyfrowych. Schemat ideowy omawianego bloku przedstawiono na rysunku 4.5.

Zjawiskiem niepożądanym, nieodłącznie związanym z mechanicznymi elementami sty-




Rysunek 4.4: Schemat ideowy bloku mikrokontrolera STM32 i jego wyprowadzeń. Źródło: opracowanie własne.

kowymi, są tzw. drgania styków. Aby wyeliminować konieczność programowej niwelacji tego zjawiska, zdecydowano się na sprzętową eliminację drgań. W tym celu na każdym z sześciu wejść zastosowano pasywny filtr dolnoprzepustowy RC. Układ składa się z rezystorów podciągających do napięcia zasilania o wartości 10 kΩ oraz kondensatorów o pojemności 100 nF podłączonych do masy. Filtr ten skutecznie tłumi szybkie, wysokoczęstotliwościowe impulsy napięciowe powstające podczas przełączania styków.

Zastosowanie filtru RC powoduje znaczne wydłużenie czasu narastania i opadania sygnału. Podanie tak wolno zmieniającego się, nieliniowego sygnału (w postaci krzywej wykładniczej) bezpośrednio na cyfrowe piny wejściowe mikrokontrolera mogłoby prowadzić do utrzymywania się sygnału w tzw. stanie zabronionym, a w konsekwencji do błędnego odczytu stanów logicznych. Aby temu zapobiec, sygnały z filtrów poprowadzono na wejścia sześciokrotnego, odwracającego bufora z przerzutnikami Schmitta – układu SN74LVC14A [36].

Wbudowana w układ histereza napięciowa gwarantuje, że wolno zmieniające się zbocza sygnału z układu RC są przekształcane na strome, czyste i jednoznaczne zbocza prostokątne, odpowiednie dla układów logiki cyfrowej. Takie podejście sprzętowe znacząco upraszcza implementację oprogramowania wbudowanego, zwalniając procesor z konieczności ciągłego odpytywania stanu wejść, implementacji timerów i zliczania stanów niestabilnych.



Rysunek 4.5: Schemat ideowy obwodów wejściowych (przycisków i enkodera) z filtrami RC i przerzutnikami Schmitta. Źródło: opracowanie własne.

4.4.2 Izolowane wyjścia cyfrowe

W celu umożliwienia sterowania zewnętrznymi urządzeniami wykonawczymi, projekt urządzenia pomiarowego przewiduje dwa uniwersalne wyjścia cyfrowe. Schemat ideowy tego bloku zaprezentowano na rysunku 4.6.

Ze względów bezpieczeństwa oraz w celu ochrony obwodów cyfrowych mikrokontrolera przed zakłóceniami, wyjścia te zostały odseparowane galwanicznie od reszty systemu. Do realizacji tego zadania wykorzystano transoptory PS2802-1 [37]. Układy te wyposażone są w wyjście typu tranzystor Darlingtona, co gwarantuje dużą obciążalność prądową oraz wysoki współczynnik przenoszenia prądu (CTR), umożliwiając bezpieczne wysterowanie układów zewnętrznych.


Dioda nadawcza każdego z transoptorów zasilana jest bezpośrednio z wyjścia GPIO mikrokontrolera (sygnały logiczne 3.3 V). W celu ograniczenia prądu przewodzenia diody zastosowano szeregowe połączenie dwóch rezystorów o wartości 150 Ω każdy.

Fizyczne podłączenie sygnałów zewnętrznych zrealizowano za pomocą standardowych złącz śrubowych, zapewniających pewny montaż mechaniczny i elektryczny przewodów. W celu ochrony stopnia wyjściowego wdrożono dodatkowe zabezpieczenia przeciwprzepięciowe. Równolegle do zacisków wyjściowych każdego kanału (pomiędzy kolektorem a emiterem fototranzystora) włączono matryce dwukierunkowych diod zabezpieczających ESDA5V3L (TVS) [38].

4.4.3 Interfejs komunikacyjny USB

W urządzeniu przewidziano możliwość alternatywnej komunikacji przewodowej za pomocą magistrali Universal Serial Bus (USB). Schemat układu wejściowego dla tego interfejsu zaprezentowano na rysunku 4.7.

Jako złącze fizyczne zastosowano gniazdo w standardzie Micro USB typu B (oznaczone




Rysunek 4.6: Schemat ideowy izolowanych wyjść cyfrowych sterowanych z mikrokontrolera. Źródło: opracowanie własne.

jako J2). Posiada ono wyprowadzenia dla czterech głównych sygnałów: zasilania (`VBUS`), sprzętowej identyfikacji urządzenia (`ID`) oraz pary danych (`D+` i `D-`). Ponadto, obudowa złącza (ekran) została połączona bezpośrednio z masą układu (GND) w celu ekranowania zakłóceń elektromagnetycznych. Linie sygnałowe z gniazda doprowadzono do dedykowanych pinów wbudowanego w mikrokontroler sprzętowego kontrolera USB OTG (ang. *On-The-Go*). Linia zasilająca `VBUS` (5 V) została dodatkowo połączona z obwodem sygnalizacyjnym, składającym się z diody LED i rezystora ograniczającego prąd. Rozwiązanie to pozwala na natychmiastową, wizualną weryfikację poprawnego podłączenia przewodu USB.

Złącze USB, jako interfejs zewnętrzny wyprowadzony poza obudowę urządzenia, jest szczególnie narażone na wyładowania elektrostatyczne (ESD) pochodzące od użytkownika. W celu zabezpieczenia delikatnych portów mikrokontrolera przed zniszczeniem, na liniach sygnałowych i zasilającej zastosowano scaloną matrycę diod ochronnych USBLC6-4SC6 [39]. Wewnętrzna struktura tego komponentu opiera się na diodach włączonych zaporowo pomiędzy chronione linie danych a szyny `VBUS` i `GND`. W przypadku wystąpienia przepięcia, szybkie diody zaczynają przewodzić, ucinając szpilkę napięciową i odprowadzając ładunek do zasilania lub masy układu. Niska pojemność pasożytnicza tego układu zabezpieczającego nie zaburza transmisji danych.

Na schemacie ideowym linie danych `OTG_USB_DP` (`D+`) oraz `OTG_USB_DN` (`D-`) zostały zaznaczone odmiennym (różowym) kolorem. Zabieg ten miał na celu wyróżnienie sygnałów

przesyłanych w standardzie różnicowym. Ścieżki te wymagają zachowania odpowiedniej impedancji falowej (typowo 90 Ω dla standardu USB). Jest to krytyczne dla utrzymania integralności szybkich sygnałów cyfrowych i uniknięcia odbić fali elektromagnetycznej na końcach linii.



Rysunek 4.7: Schemat ideowy interfejsu USB wraz z układem zabezpieczeń elektrostatycznych. Źródło: opracowanie własne.

4.5 Interfejs sieciowy Ethernet

Moduł komunikacji przewodowej w standardzie Ethernet został zrealizowany w oparciu o układ warstwy fizycznej (PHY) LAN8740A firmy Microchip [40]. Odpowiada on za translację sygnałów z interfejsu MAC mikrokontrolera na fizyczne sygnały różnicowe standardu 10/100Base-TX. Z punktu widzenia projektowego, omawiany blok można podzielić na trzy główne sekcje: kontroler PHY z obwodami dopasowującymi, transformator izolujący oraz złącze RJ45. Schemat tego obwodu przedstawiono na rysunku 4.8.

W celu zapewnienia bezbłędnej transmisji danych, zgodnie z wytycznymi producenta układu [41], zasilanie części analogowej kontrolera PHY (`VDDA`) zostało odseparowane od zasilania głównego za pomocą filtru dolnoprzepustowego. Filtr ten składa się z dławika ferrytowego o impedancji 1000 Ω (@ 100 MHz) oraz dwóch kondensatorów o pojemności 2.2 μF. Dodatkowo, przy samych wyprowadzeniach zasilających układu scalonego umieszczono ceramiczne kondensatory odsprzęgające, minimalizujące szumy o wysokiej częstotliwości.

Komunikacja między mikrokontrolerem STM32 a układem PHY bazuje na znormalizowanym interfejsie. Na schemacie pierwotnym linie poprowadzono dla standardu MII,

jednakże na etapie uruchamiania prototypu konieczna była modyfikacja ścieżek na obwodzie drukowanym w celu wymuszenia pracy w trybie RMII. Szczegółowa analiza tego błędu projektowego i procesu jego naprawy znajduje się w rozdziale podsumowującym 7.2. Na liniach sygnałowych interfejsu cyfrowego zastosowano rezystory szeregowe o wartości 56 Ω. Ich zadaniem jest dopasowanie impedancji ścieżek oraz tłumienie zjawiska oscylacji przy przełączaniu stanów logicznych z dużą częstotliwością. Wspólne taktowanie dla interfejsu zapewnia zewnętrzny oscylator kwarcowy.

Sekcja analogowa układu łączy się z transformatorem izolującym ALANL100X1 za pośrednictwem dwóch par różnicowych: nadawczej (TX) i odbiorczej (RX). Nadajniki liniowe w układzie LAN8740A działają w trybie prądowym, co wymusza zastosowanie rezystorów podciągających do zasilania 3.3 V o precyzyjnej wartości 49.9 Ω (tolerancja 1%). Stanowią one jednocześnie obwód polaryzacji stałoprądowej oraz dopasowanie impedancyjne do charakterystycznej impedancji linii wynoszącej 100 Ω. Równolegle do linii sygnałowych dodano kondensatory o wartości 10 pF, pełniące funkcję filtru dolnoprzepustowego tłumiącego emisję zaburzeń elektromagnetycznych (EMC). Środkowe odczepy transformatora po stronie układu PHY zostały podłączone do napięcia 3.3 V i odsprzęgnięte do masy kondensatorem 22 nF.


Bariera galwaniczna w postaci transformatora separuje elektronikę urządzenia od zewnętrznej sieci kablowej. Po stronie złącza RJ45 zaimplementowano obwód terminacji sygnału współbieżnego, znany jako Terminacja Boba Smitha. Środkowe odczepy uzwojeń wtórnych oraz nieużywane pary przewodów skrętki (piny 4-5 i 7-8) zostały podłączone przez rezystory dopasowujące 75 Ω do wysokonapięciowych kondensatorów (2 kV), odprowadzających ładunek do ekranu złącza. Taki układ skutecznie pochłania szkodliwe zakłócenia RF indukujące się w długich przewodach CAT5.

Ekran złącza (`Shield`), będący lokalnym uziemieniem, został celowo odseparowany od masy cyfrowej urządzenia (`GND`). Do ich sprzężenia zastosowano układ równoległy składający się z kondensatora 4.7 nF (2 kV) oraz rezystora rozładowującego 1 MΩ. Stanowi to bezpieczną ścieżkę odprowadzania ładunków elektrostatycznych (ESD), zapobiegając jednocześnie powstawaniu niepożądanych pętli masy.

4.6 Projekt obwodu drukowanego (PCB)

4.6.1 Struktura warstwowa i reguły projektowe

Proces projektowania obwodu drukowanego rozpoczęto od wyboru odpowiedniej struktury warstwowej (ang. *stackup*) oraz zdefiniowania reguł projektowych. Z uwagi na stopień skomplikowania układu, konieczność prowadzenia sygnałów o kontrolowanej impedancji oraz chęć miniaturyzacji urządzenia, zdecydowano się na zastosowanie laminatu czterowarstwowego.



Rysunek 4.8: Schemat ideowy interfejsu Ethernet z układem PHY, obwodami dopasowania impedancji oraz transformatorem izolującym. Źródło: opracowanie własne.

Konfigurację oparto na ujednoliconym profilu JLC04161H-3313 producenta JLCPCB. Całkowita grubość laminatu wynosi około 1.56 mm. Poszczególnym warstwom przypisano następujące funkcje:

- **L1 (Top)** – warstwa sygnałowa oraz montażowa dla komponentów SMD. Zrezygnowano na niej z wylewania poligonów masy w celu uniknięcia zaburzeń impedancji ścieżek sygnałowych.
- **L2 (In1)** – wewnętrzna, ciągła płaszczyzna masy (GND), stanowiąca idealne odniesienie dla szybkich sygnałów cyfrowych poprowadzonych na warstwie górnej (L1).
- **L3 (In2)** – wewnętrzna warstwa zasilająca, dedykowana do dystrybucji głównych napięć roboczych systemu (3.3 V oraz 5 V).
- **L4 (Bottom)** – dolna warstwa sygnałowa oraz montażowa.

Szczegółowe parametry grubości poszczególnych materiałów dielektrycznych (prepreg, rdzeń) oraz miedzi przedstawiono w tabeli 4.1.

Wykorzystanie płaszczyzny masy na warstwie drugiej pozwoliło na prowadzenie krytycznych ścieżek na warstwie górnej w topologii linii *microstrip* dla sygnałów pojedynczych, oraz *differential microstrip* dla par różnicowych.

Tabela 4.1: Struktura warstwowa (stackup) obwodu drukowanego na bazie profilu JLC04161H-3313. Źródło: opracowanie własne na podstawie danych producenta.

Warstwa	**Materiał**	**Grubość miedzi [mm]**	**Grubość dielektryka [mm]**
L1 (Top)	Miedź (1 oz)	0.0350	—
Dielektryk 1	Prepreg 3313 RC57%	—	0.0994
L2 (In1)	Miedź (0.5 oz)	0.0152	—
Dielektryk 2	Rdzeń (Core) FR4	—	1.2650
L3 (In2)	Miedź (0.5 oz)	0.0152	—
Dielektryk 3	Prepreg 3313 RC57%	—	0.0994
L4 (Bottom)	Miedź (1 oz)	0.0350	—
Całkowita grubość laminatu:		**≈ 1.56 mm**	

Dla magistral komunikacyjnych USB oraz Ethernet, w celu zminimalizowania odbić fali elektromagnetycznej, konieczne było zachowanie kontroli impedancji. Szerokości ścieżek oraz odstępy między nimi nie były wyznaczane analitycznie w sposób ręczny, lecz zostały dobrane przy użyciu dedykowanego kalkulatora impedancji udostępnionego przez producenta obwodów drukowanych – JLCPCB [42]. Narzędzie to automatycznie uwzględnia rzeczywistą stałą dielektryczną użytego prepregu 3313 oraz fizyczne ograniczenia narzucane przez proces technologiczny. Wyliczone w ten sposób wymiary dla poszczególnych klas sygnałów zestawiono w tabeli 4.2.

Tabela 4.2: Zestawienie reguł projektowych dla sygnałów o kontrolowanej impedancji. Źródło: opracowanie własne na podstawie [42].

Klasa sygnału	**Typ impedancji**	**Cel**	**Szerokość**	**Odstęp**
`USB_90_Ohm`	Różnicowa (L1-L2)	90 Ω	0.158 mm	0.203 mm
`ETH_100_Ohm`	Różnicowa (L1-L2)	100 Ω	0.109 mm	0.152 mm
`MII_58_Ohm`	Pojedyncza (L1-L2)	≈ 50 Ω	0.101 mm	—
`Default`	—	—	0.200 mm	—

Szczególnym przypadkiem z perspektywy projektowej był odcinek różnicowych sygnałów Ethernet poprowadzony od transformatora izolującego do złącza RJ45. Zgodnie z dobrymi praktykami kompatybilności elektromagnetycznej, w obszarze tym celowo usunięto wszystkie wewnętrzne płaszczyzny miedzi, aby zapobiec przebiciom galwanicznym i zachować wysoką izolację sprzętu. Oznacza to, że linie różnicowe zostały pozbawione bezpośredniej płaszczyzny odniesienia. W takich warunkach klasyczne modele obliczania impedancji nie znajdują zastosowania. Aby zminimalizować wpływ tego zjawiska, odległość od transformatora do złącza poprowadzono możliwie najkrótszą drogą symetryczną (ścieżki o szerokości ok. 0.368 mm i separacji 0.127 mm), co przy niskich częstotliwościach interfejsu 100Base-TX (maksymalnie 50 MHz) sprawia, że wpływ niedopasowania impedancyjnego jest pomijalny.

4.6.2 Rozmieszczenie elementów na obwodzie drukowanym

Projektując topografię obwodu drukowanego, kierowano się zasadą podziału funkcjonalnego. Płytka została logicznie podzielona na trzy główne strefy:

- **Strefa lewa (wysokonapięciowa/pomiarowa):** Obejmuje złącza śrubowe, rezystory bocznikowe prądu, dzielnik napięcia oraz izolowane przetworniki AMC. Obszar ten charakteryzuje się dużymi odstępami izolacyjnymi, zapewniającymi bezpieczeństwo podczas pracy z napięciem sieciowym 230 V.
- **Strefa środkowa (cyfrowa):** Serce urządzenia, w którym zlokalizowano mikrokontroler STM32H7, układ zasilania (eFuse, LDO) oraz złącza interfejsów użytkowych (przyciski, diody LED, złącza programatora SWD i dodatkowe I/O).
- **Strefa prawa (komunikacyjna):** Obejmuje układ PHY LAN8740A, transformator izolujący oraz złącze RJ45, oddzielone barierą izolacyjną od warstwy cyfrowej.

Kompletny zestaw widoków obwodu drukowanego, obrazujący szczegółowe trasowanie ścieżek na wszystkich warstwach (Top, In1, In2, Bottom), został zamieszczony w dokumentacji technicznej w Załączniku A (rys. D1. D2).

4.6.3 Projekt obwodu toru pomiarowego

Blok pomiarowy, zlokalizowany w lewej części obwodu drukowanego, stanowi kluczowy element całego systemu. Składa się on z złącz śrubowych, wysokonapięciowego dzielnika rezystancyjnego, rezystora bocznikowego oraz izolowanych modulatorów $\Sigma\Delta$ z rodziny AMC. Widok topografii ścieżek dla tego segmentu zaprezentowano na rysunku 4.9.


Układ AMC3306M25 (odpowiadający za tor prądowy) umieszczono na górnej warstwie (Top), natomiast układ AMC3336 (odpowiadający za tor napięciowy) zamontowano na warstwie dolnej (Bottom). Obwody wejściowe oraz odsprzęgające współpracujące z przetwornikami zaprojektowano ściśle według zaleceń producenta zawartych w notach katalogowych [15, 27].

Szczególną uwagę zwrócono na projekt ścieżek prądowych dla linii fazowej (L1) oraz neutralnej (N). Z racji zakładanych maksymalnych prądów obciążenia rzędu 16–20 A, poligony prądowe poprowadzono symetrycznie na wszystkich czterech warstwach laminatu. Warstwy te zostały ze sobą gęsto połączone siatką przelotek. Zabieg ten miał na celu zwielokrotnienie efektywnego przekroju miedzi, obniżenie rezystancji termicznej oraz zminimalizowanie nagrzewania się obwodu. Mimo zastosowanych środków, podczas ekstremalnych testów obciążeniowych przy prądach ciągłych rzędu 20 A zaobserwowano nadmierny wzrost temperatury na linii neutralnej. W celu zwiększenia obciążalności prądowej, w zmontowanym prototypie ścieżka ta została dodatkowo pogrubiona poprzez nałożenie grubej warstwy spoiwa lutowniczego na odmaskowanej części poligonu warstwy dolnej.

Rezystor bocznikowy umieszczono szeregowo w linii fazowej. Wyprowadzenie sygnałów pomiarowych z bocznika zrealizowano z wykorzystaniem techniki zbliżonej do połączenia Kelvina. Ścieżki pary różnicowej poprowadzono w pełni symetrycznie, wyprowadzając je z wewnętrznych, centralnych części padów rezystora. Minimalizuje to błąd pomiaru wynikający ze spadków napięć na samych polach lutowniczych obciążonych dużym prądem roboczym.

Krytycznym aspektem dla zapewnienia bezpieczeństwa całego urządzenia była poprawna realizacja bariery galwanicznej. Jak można zaobserwować na projekcie obwodu, poligony masy cyfrowej (GND) oraz zasilania na warstwach wewnętrznych (In1, In2) zostały ucięte przed środkową osią układów AMC. Zapewnia to utrzymanie odpowiednich odległości izolacyjnych pod układami scalonymi.

Ze względu na dostępność wolnej przestrzeni w skrajnej lewej części modułu, umiejscowiono tam również dwa z czterech głównych otworów montażowych, zapewniających stabilne mechanicznie mocowanie układu w obudowie docelowej.



Rysunek 4.9: Widok ścieżek i poligonów części pomiarowej obwodu drukowanego. Źródło: opracowanie własne.

4.6.4 Projekt obwodu interfejsu Ethernet

Blok komunikacyjny interfejsu Ethernet zlokalizowano w skrajnej, prawej części obwodu drukowanego. Widok topografii ścieżek dla tego segmentu – z ukrytymi warstwami wewnętrznymi w celu poprawy czytelności – przedstawiono na rysunku 4.10.

Z uwagi na umiejscowienie głównej płaszczyzny odniesienia (GND) na warstwie drugiej (L2), zdecydowaną większość komponentów oraz ścieżek sygnałowych poprowadzono na warstwie wierzchniej (Top). Zminimalizowało to konieczność stosowania przelotek na szybkich liniach interfejsu MII, co pozytywnie wpływa na integralność przesyłanych sygnałów cyfrowych.

Wokół samego kontrolera PHY (LAN8740A) gęsto rozmieszczono niezbędne elementy bierne. Zgodnie z dobrymi praktykami projektowymi dla układów o wysokiej częstotliwości taktowania, ceramiczne kondensatory odsprzęgające umiejscowiono w najmniejszej możliwej odległości od pinów zasilających układu scalonego. Redukuje to pasożytniczą indukcyjność ścieżek i zapewnia szybką odpowiedź impulsową zasilania.


Szczególną rygorystyczność zachowano przy trasowaniu par różnicowych (nadawczej i odbiorczej) łączących układ PHY, transformator izolujący oraz złącze RJ45. Zgodnie z wytycznymi projektowymi dla zachowania dopasowania impedancyjnego, linie te poprowadzono w ścisłej odległości na niemal całej swojej długości, separując je od siebie dopiero w bezpośrednim sąsiedztwie padów docelowych. Budowa wybranego transformatora (T1), posiadającego odczepy środkowe wyprowadzone w centralnej części obudowy, znacząco ułatwiła optymalne i symetryczne doprowadzenie ścieżek zasilających oraz polaryzujących bez kolizji z sygnałami różnicowymi.

Separację galwaniczną obwodów zapewniono poprzez wprowadzenie strefy *keep-out* (obszaru pozbawionego jakichkolwiek poligonów miedzi na wszystkich czterech warstwach laminatu) w przestrzeni pomiędzy transformatorem izolującym a złączem RJ45. Dodatkowo, wzdłuż prawej krawędzi płytki, wokół złącza wylano odrębny poligon pełniący funkcję ekranu.

4.6.5 Projekt strefy cyfrowej i mikrokontrolera

Centralna sekcja obwodu drukowanego stanowi serce cyfrowej części urządzenia. Widok topografii ścieżek dla tego obszaru, z podziałem na warstwę górną (Top) oraz dolną (Bottom), zaprezentowano odpowiednio na rysunkach 4.11 i 4.12. Podobnie jak w przypadku poprzednich sekcji, warstwy wewnętrzne zostały ukryte w celu poprawy czytelności analizowanego układu.

Główny mikrokontroler STM32 zlokalizowano na środku płytki, co zoptymalizowało rozprowadzanie sygnałów do poszczególnych stref urządzenia. Złącza interfejsów peryferyjnych zgrupowano wzdłuż górnej i dolnej krawędzi laminatu. Takie rozplanowanie znacząco ułatwia dostęp serwisowy i minimalizuje plątaninę przewodów wewnątrz docelowej



Rysunek 4.10: Widok topografii warstwy górnej (Top) i dolnej (Bottom) dla bloku interfejsu Ethernet. Warstwy wewnętrzne ukryto dla poprawy czytelności. Źródło: opracowanie własne.


obudowy. Diody sygnalizujące obecność napięć zasilających umiejscowiono w lewej górnej sekcji w sąsiedztwie wejścia 5 V, natomiast diodę wskaźnikową interfejsu USB oraz diody diagnostyczne umieszczono przy dolnej krawędzi. Dystrybucję głównych napięć zasilających (na warstwach zewnętrznych) zrealizowano za pomocą szerokich poligonów miedzi, co minimalizuje rezystancję i pasożytniczą indukcyjność ścieżek zasilających.

Linie sygnałowe interfejsu USB poprowadzono w topologii pary różnicowej o stałym odstępie. Układ matrycy diod zabezpieczających przed wyładowaniami elektrostatycznymi (ESD) umiejscowiono w bezpośrednim sąsiedztwie złącza. Jest to krytyczny zabieg projektowy, zapewniający, że ewentualny ładunek elektrostatyczny zostanie odprowadzony do masy zanim dotrze do wrażliwych struktur mikrokontrolera, minimalizując tym samym indukcyjność pasożytniczą pętli wyładowania.


Wyjątkową uwagę przyłożono do trasowania magistrali komunikacyjnej (interfejsu MAC-PHY) pomiędzy mikrokontrolerem a układem LAN8740A. Zgodnie z zaleceniami producenta wykonano wyrównanie czasów propagacji sygnałów. W tym celu zastosowano technikę meandrowania ścieżek, widoczną na projekcie w postaci charakterystycznych załamań. Gwarantuje to odpowiednią zbieżność fazową sygnałów zegarowych i danych. Zadbano również o to, aby wszystkie szybkie linie sygnałowe prowadzone były nad ciągłą płaszczyzną odniesienia (GND) na warstwie wewnętrznej L2, unikając przecinania ewentualnych szczelin. Zapewnia to nieprzerwaną drogę powrotną dla prądów wysokoczęstotliwościowych i drastycznie redukuje emisję zakłóceń elektromagnetycznych (EMI).

Wspólny oscylator kwarcowy zamontowano w optymalnej, uśrednionej odległości pomiędzy mikrokontrolerem a układem warstwy fizycznej Ethernet. Ponadto, na szybkich liniach cyfrowych zastosowano szeregowe rezystory tłumiące oscylacje. Rozmieszczono je w oparciu o zasady terminacji źródłowej – dla linii nadawczych (`TX`) rezystory znajdują

się tuż przy wyprowadzeniach nadajnika STM32, natomiast dla linii odbiorczych (RX) umiejscowiono je w bezpośrednim pobliżu układu LAN8740A. Taka topologia zapewnia dopasowanie impedancyjne i integralność sygnałową.



Rysunek 4.11: Widok topografii warstwy górnej (Top) dla sekcji cyfrowej z mikrokontrolerem. Źródło: opracowanie własne.



Rysunek 4.12: Widok topografii warstwy dolnej (Bottom) dla sekcji cyfrowej. Źródło: opracowanie własne.

Rozdział 5


Oprogramowanie wbudowane (Firmware)

5.1 Konfiguracja sprzętowa i inicjalizacja systemu

Proces tworzenia oprogramowania wbudowanego rozpoczęto od wygenerowania szkieletu projektu przy użyciu narzędzia graficznego STM32CubeMX. Pozwala ono na zautomatyzowanie procesu inicjalizacji kluczowych peryferiów mikrokontrolera oraz konfigurację drzewa sygnałów zegarowych. Podgląd zdefiniowanej w programie mapy wyprowadzeń zaprezentowano na rysunku 5.1.

Jako główne źródło taktowania całego układu wybrano częstotliwość 480 MHz, co gwarantuje najwyższą dostępną moc obliczeniową rdzenia Cortex-M7. Za pomocą odpowiednich preskalerów wygenerowano sygnał zegarowy o częstotliwości 120 MHz dedykowany do zasilania modułu DFSDM. Został on następnie podzielony wewnętrznie, w wyniku czego uzyskano sygnał taktujący zewnętrzne modulatory $\Sigma\Delta$ (sygnał `CLKOUT`) o częstotliwości 20 MHz. Konfigurując sprzętowy filtr cyfrowy typu Sinc oraz przyjmując współczynnik nadpróbkowania $OSR = 256$, uzyskano ostateczną częstotliwość próbkowania sygnału użytecznego na poziomie około 78.125 kHz. Oba kanały pomiarowe w module DFSDM zostały ze sobą ściśle zsynchronizowane, pracując w oparciu o wspólne źródło zegara, co zapobiega powstawaniu błędów przesunięć fazowych między prądem a napięciem. Dla modułu DFSDM aktywowano również obsługę kontrolera bezpośredniego dostępu do pamięci (DMA) oraz powiązane z nim przerwania.

Znaczną część konfiguracji stanowił interfejs sieciowy. Aktywowano wbudowany kontroler MAC, do którego przypisano stały adres fizyczny, zdefiniowano niezbędne obszary pamięci RAM dla buforów odbiorczych i nadawczych (tzw. deskryptorów) oraz uruchomiono przerwania systemowe od interfejsu Ethernet. Ponadto, w programie zainicjalizowano pozostałe peryferia wykorzystywane w projekcie, takie jak interfejsy I2C, SPI, UART oraz piny kontrolne (SWDIO/SWCLK) służące do programowania i debugowania.



Rysunek 5.1: Mapa przypisania funkcji do wyprowadzeń mikrokontrolera STM32H7 zrealizowana w programie STM32CubeMX. Źródło: opracowanie własne.

5.2 Oprogramowanie pośredniczące i biblioteki

Oprócz warstwy abstrakcji sprzętowej (HAL), narzędzie STM32CubeMX posłużyło do załączenia pakietów oprogramowania pośredniczącego. Zintegrowano system czasu rzeczywistego FreeRTOS, który stanowi kręgosłup architektury całego programu, oraz stos protokołów sieciowych LwIP (ang. *Lightweight IP*).

Konfiguracja systemu FreeRTOS obejmowała przydział pamięci sterty, ustalenie częstotliwości taktowania systemu operacyjnego oraz definicję priorytetów. Z kolei konfiguracja stosu LwIP wymagała dostosowania parametrów sieciowych do środowiska pracy modułu. Aktywowano obsługę protokołów TCP oraz UDP oraz wybrano tryb przypisywania adresu internetowego (statyczne IP).

Wygenerowany w ten sposób kod źródłowy został następnie zaimportowany do środowiska Visual Studio Code. Na tym etapie dołączono do niego dwie kluczowe biblioteki zewnętrzne:

- **libscpi** – bibliotekę typu *open-source*, implementującą parser znormalizowanych komend SCPI, wykorzystywaną do odbierania poleceń sterujących i konfiguracyjnych.
- **CMSIS-DSP** – oficjalną bibliotekę opracowaną przez firmę ARM, dostarczającą wysoce zoptymalizowane funkcje matematyczne. Wykorzystano ją do realizacji szyb-

kich obliczeń trygonometrycznych, pierwiastkowania oraz wyznaczania wartości skutecznych z wykorzystaniem sprzętowej jednostki zmiennoprzecinkowej FPU.

5.3 Architektura oprogramowania i struktura plików

Aplikację napisano w języku C, zachowując modułowy charakter kodu. W celu separacji części konfiguracyjnej (wygenerowanej automatycznie) od logiki biznesowej, utworzono dedykowany folder `Mine`. Znajdują się w nim autorskie pliki źródłowe, odpowiadające za rzeczywistą funkcjonalność miernika. Zestawienie i opis tych najważniejszych z punktu widzenia działania urządzenia plików zaprezentowano w tabeli 5.1.

Tabela 5.1: Struktura autorskich plików źródłowych i opis ich funkcjonalności. Źródło: opracowanie własne.

Nazwa pliku (.c / .h)	**Opis funkcjonalności**
`main`	Inicjalizacja głównych peryferiów, odczyt stanu zapisanego w pamięci nieulotnej oraz wywołanie procedur startowych systemu.
`freertos`	Inicjalizacja wątków (zadań) systemu FreeRTOS.
`outputs`	Warstwa abstrakcji sterowania elementami wykonawczymi (m.in. diodami LED oraz izolowanymi wyjściami cyfrowymi).
`EEPROM_I2c`	Implementacja sterownika sprzętowego protokołu I2C do komunikacji z zewnętrzną pamięcią EEPROM. Zapis i odczyt współczynników kalibracyjnych oraz konfiguracji.
`scpi_def`	Definicje, callbacki i struktura drzewa niestandardowych komend tekstowych w standardzie SCPI.
`sigma_delta_task`	Pętla główna procesu pomiarowego. Zarządzanie komunikacją z przetwornikami AMC, obsługa przerwań DMA, sterowanie trybami pracy urządzenia i przesyłanie wyliczonych parametrów.
`signal_processing`	Rdzeń matematyczny i cyfrowe przetwarzanie sygnałów. Obliczanie parametrów jakości energii na podstawie dyskretnych próbek prądu i napięcia. Implementacja filtru SOGI-PLL.
`eth_comms`	Konfiguracja serwera TCP (LwIP), definicje struktur ramek danych przesyłanych do oprogramowania nadrzędnego.

Wykorzystanie systemu czasu rzeczywistego narzuciło wielowątkową architekturę pracy. Logika oprogramowania opiera się na dwóch głównych, jawnie zdefiniowanych zadaniach:

1. **Default Task** – zadanie systemowe o standardowym priorytecie. Odpowiada za cykliczne przełączanie diody LED (sygnalizującej stabilne działanie mikrokontrolera)

oraz za globalną inicjalizację bibliotek wyższego rzędu, w tym stosu LwIP i nasłuchującego serwera TCP. Należy nadmienić, że biblioteka LwIP wewnętrznie tworzy własne, asynchroniczne podzadania odpowiedzialne za odbiór pakietów Ethernet.

2. **Sigma Delta Task** – dedykowany wątek pomiarowy o wysokim priorytecie. Zadanie to przez większość czasu pozostaje w stanie uśpienia, oczekując na flagi zdarzeń zgłaszane przez kontroler DMA. Po zapełnieniu połowy lub całości bufora danymi z przetworników, zadanie się wybudza, pobiera surowe sygnały i deleguje je do modułu `signal_processing` w celu wysterowania algorytmu SOGI-PLL i przeprowadzenia obliczeń metrologicznych.

5.4 Interfejs konfiguracyjny i polecenia SCPI

Do realizacji elastycznego i czytelnego interfejsu konfiguracyjnego wykorzystano zewnętrzną bibliotekę *libscpi* [26]. Narzędzie to nie tylko implementuje zestaw obowiązkowych instrukcji wymaganych przez znormalizowany standard IEEE 488.2 [23], ale również udostępnia mechanizmy pozwalające na tworzenie własnych, zagnieżdżonych struktur poleceń. Biblioteka została zintegrowana z interfejsem UART mikrokontrolera, który pełni rolę bufora znakowego przekazującego odbierane ciągi tekstowe bezpośrednio do parsera SCPI.

W celu pełnego pokrycia funkcjonalności zaprojektowanego miernika, opracowano drzewo komend. Zaimplementowane polecenia można podzielić na następujące grupy funkcjonalne:

- **Zarządzanie wyjściami:** `OUTputs:LED`, `OUTputs:1`, `OUTputs:2`
  Komendy te (wraz z ich odpowiednikami pytającymi z sufiksem `?`) odpowiadają za odczyt aktualnego stanu oraz bezpośrednie wysterowanie diod sygnalizacyjnych i optoizolowanych wyjść cyfrowych urządzenia.

- **Kalibracja przesunięcia zera:** `CALIBration:[Voltage/Current]:ZEROoffset`
  Moduł umożliwia usunięcie błędu stałego toru pomiarowego. Wartość *offsetu* można wprowadzić ręcznie lub zainicjować proces autokalibracji (komenda `:START`). W trybie automatycznym mikrokontroler pobiera i uśrednia próbki z okresu jednej sekundy (przy zwartych wejściach pomiarowych). Obliczona wartość surowa wpisywana jest bezpośrednio do sprzętowych rejestrów kompensacji modułu DFSDM. Dzięki temu układ peryferyjny automatycznie odejmuje przesunięcie zera od każdej kolejnej próbki, całkowicie odciążając rdzeń procesora.

- **Kalibracja wzmocnienia:** `CALIBration:[Voltage/Current]:GAINfactor`
  Analogicznie do korekcji zera, kalibrację współczynnika wzmocnienia można przeprowadzić ręcznie lub automatycznie. Autokalibracja wymaga podania w komendzie

rzeczywistej wartości parametru wzorcowego (napięcia lub prądu). Miernik rejestruje sygnał przez jedną sekundę, wyznacza uśrednioną wartość z przetworników ADC i oblicza współczynnik korekcyjny w postaci liczby zmiennoprzecinkowej. W trybie normalnej pracy wszystkie surowe dane z układu DFSDM są mnożone przez ów współczynnik.

- **Parametryzacja filtru SOGI-PLL:** `CALIBration:SOGI:KP`, `CALIBration:SOGI:KI`
  Zestaw poleceń umożliwiający dynamiczną zmianę nastaw (wzmocnienia proporcjonalnego K_p oraz czasu całkowania K_i) wirtualnego regulatora PI, zaimplementowanego w rdzeniu algorytmu SOGI-PLL.

- **Ustawienia sieciowe:** `CONNection:DEVice:IP`
  Komendy pozwalające na zdalną rekonfigurację statycznego adresu IP urządzenia w strukturach stosu LwIP.

5.4.1 Zarządzanie trybami pomiarowymi

W oprogramowaniu zaimplementowano również trzy główne tryby pracy odpowiadające za rodzaj przesyłanych danych do urządzenia nadrzędnego. Zmiany trybu dokonuje się za pomocą komendy SCPI `CONNection:MEASuring`. Urządzenie może pracować w jednym z trzech głównych trybów:

1. **RAW (RAW_DATA)** – tryb przesyłania surowych, bezpośrednich próbek zmodulowanego sygnału napięcia i prądu po wstępnej kalibracji. Z uwagi na narzut protokołu TCP oraz ograniczenia wydajnościowe serwera sieciowego, niemożliwe było strumieniowanie danych z pełną częstotliwością filtru DFSDM ($\approx$ 78 kHz na kanał). W związku z tym w trybie RAW program aplikuje dodatkową decymację sprzętową, wysyłając co drugą próbkę (ok. 39 kHz). Pierwotne testy zakładały wykorzystanie protokołu UDP do transmisji pełnego strumienia, jednak zrezygnowano z tej koncepcji na rzecz gwarancji dostarczenia pakietów, jaką oferuje TCP.

2. **CONTROL (CONTROL_DATA)** – tryb diagnostyczny dedykowany do weryfikacji poprawności działania algorytmu synchronizacji fazowej. Ramka danych – wysyłana z dziesięciokrotną decymacją w stosunku do częstotliwości podstawowej – zawiera surowe próbki sygnałów wejściowych uzupełnione o stany wewnętrzne pętli SOGI-PLL: estymowany kąt θ, pulsację ω oraz wygenerowane sygnały ortogonalne $U_{\alpha/\beta}$ i $I_{\alpha/\beta}$.

3. **GRID (GRID_PARAM_DATA)** – główny, docelowy tryb pracy urządzenia pomiarowego (aktywny domyślnie po uruchomieniu zasilania). W trybie tym zaniechano ciągłego strumieniowania przebiegów czasowych na rzecz przesyłania zagregowanych parametrów jakości energii. Zgodnie ze standardami metrologicznymi,

wysyłana ramka zawiera wartości uśrednione z okna czasowego odpowiadającego 10 okresom sygnału podstawowego. Obejmuje ona m.in. wartości RMS, moce (P, Q, S), częstotliwość, wartości szczytowe (PEAK) oraz współczynniki THD.

Poza wymienionymi trybami w systemie istnieje również wewnętrzny stan **CALIBRATION**, który wyzwalany jest wyłącznie na czas trwania jedno-sekundowych procedur autokalibracji przetworników, blokując w tym oknie czasowym transmisję innych danych telemetrycznych.

5.5 Zapis parametrów w pamięci nieulotnej

Prawidłowe funkcjonowanie urządzenia pomiarowego wymaga zachowania wyznaczonych parametrów autokalibracji zera, współczynników wzmocnienia, ustawień regulatora SOGI-PLL oraz konfiguracji sieciowej po odłączeniu zasilania.

Z uwagi na specyfikę wykorzystanego mikrokontrolera STM32H750VBT6, zapis danych do wewnętrznej pamięci Flash bezpośrednio z poziomu działającego oprogramowania okazał się technicznie niemożliwy do zrealizowania. Ograniczenie to wynika bezpośrednio z architektury układu.

Aby rozwiązać ten problem z poziomu sprzętowego i zapewnić trwałe przechowywanie parametrów, w systemie zastosowano zewnętrzny układ pamięci EEPROM komunikujący się z procesorem za pośrednictwem magistrali I2C. W warstwie oprogramowania zadanie to powierzono dedykowanemu modułowi `EEPROM_I2c.c`, który realizuje transparentny zapis i odczyt zdefiniowanych struktur danych. Przy każdym restarcie systemu mikrokontroler w pierwszej kolejności komunikuje się z zewnętrzną pamięcią, wczytując zapisane wcześniej wartości i przywracając tym samym miernik do gotowego, skalibrowanego stanu pracy.

5.6 Akwizycja danych i optymalizacja pamięci

W celu odciążenia głównego rdzenia mikrokontrolera, proces ciągłej akwizycji szybkozmiennych sygnałów pomiarowych zrealizowano z wykorzystaniem kontrolera bezpośredniego dostępu do pamięci (DMA). Z uwagi na złożoną, matrycową architekturę magistral sprzętowych układu STM32H7, konieczne było precyzyjne ulokowanie buforów w odpowiednich domenach pamięci operacyjnej (w tym przypadku `RAM_D2`), do których układ DMA posiada bezkolizyjny dostęp. Wymagało to ręcznej modyfikacji skryptu konsolidatora (plik `.ld`) oraz użycia specjalnych dyrektyw kompilatora, co zaprezentowano na listingu 5.1.

Listing 5.1: Konfiguracja sekcji pamięci w skrypcie linkera oraz deklaracja buforów DMA w kodzie C.

```
1   /* Dedykowana sekcja na bufory DMA w pamieci RAM (plik .ld)
    */
2   .dma_buffers (NOLOAD) :
3   {
4       . = ALIGN(4);
5       *(.dma_buffers)
6       . = ALIGN(4);
7   } >RAM
8
9   /* Deklaracja stalych i przypisanie tablic do sekcji */
10  #define DFSDM_BUF_SIZE 6250
11  #define HALF_BUF_SIZE (DFSDM_BUF_SIZE / 2)
12
13  __attribute__((section(".dma_buffers"))) int32_t
    dfsdm_V_buffer[DFSDM_BUF_SIZE];
14  __attribute__((section(".dma_buffers"))) int32_t
    dfsdm_I_buffer[DFSDM_BUF_SIZE];
```

Pojemność pojedynczego bufora (`DFSDM_BUF_SIZE`) ustalono na 6250 próbek. Przy założonej częstotliwości próbkowania, rozmiar ten pozwala na zmagazynowanie danych odpowiadających zaledwie około czterem pełnym okresom napięcia sieciowego. Świadoma rezygnacja z buforowania od razu pełnych 10 okresów (wymaganych do wyliczenia parametrów jakości energii) wynikała z konieczności optymalizacji zasobów pamięci RAM mikrokontrolera.

5.6.1 Przetwarzanie potokowe i synchronizacja okresów

Odbiór danych realizowany jest w sprzętowym trybie kołowym. Oprogramowanie wykorzystuje dwa systemowe przerwania od kontrolera DMA: przerwanie od połowy transferu (*Half-Complete*) oraz od jego zakończenia (*Full-Complete*). Wewnątrz procedur obsługi przerwań (ISR) ustawiane są jedynie flagi wybudzające zadanie `SigDelTask` w systemie FreeRTOS (listing 5.2).

Taka architektura (określana mianem buforowania typu *ping-pong*) pozwala na bezkolizyjne i synchroniczne przetwarzanie pierwszej połowy bufora przez rdzeń procesora, podczas gdy układ sprzętowy nieprzerwanie zapisuje kolejne próbki do drugiej połowy, i odwrotnie.

Z powodu fizycznie ograniczonego rozmiaru bufora, bezpośrednie wyznaczenie parametrów jakości energii z wymaganych 10 okresów w jednym cyklu iteracyjnym jest niemożliwe. Problem ten rozwiązano poprzez zastosowanie strukturalnych zmiennych akumulujących, zachowujących swój stan pomiędzy kolejnymi wywołaniami funkcji przerwań. Do precyzyjnego zliczania pełnych okresów fali wykorzystano estymowany przez algorytm

Listing 5.2: Procedury obsługi przerwań DMA wybudzające wątek pomiarowy.

```
1  void HAL_DFSDM_FilterRegConvHalfCpltCallback(
   DFSDM_Filter_HandleTypeDef *hdfsdm_filter)
2  {
3      osThreadFlagsSet(SigDelTaskHandle, FLAG_HALF_READY);
4  }
5
6  void HAL_DFSDM_FilterRegConvCpltCallback(
   DFSDM_Filter_HandleTypeDef *hdfsdm_filter)
7  {
8      osThreadFlagsSet(SigDelTaskHandle, FLAG_FULL_READY);
9  }
```

SOGI-PLL bieżący kąt fazowy θ. Ponieważ jego wartość zawija się w przedziale od 0 do 2π, w momencie, gdy zaktualizowany kąt przyjmuje wartość mniejszą od poprzedniej, program identyfikuje precyzyjnie początek nowego okresu (listing 5.3). Po zliczeniu dziesięciu takich zdarzeń, parametry docelowe są obliczane, a rejestry akumulujące ulegają wyzerowaniu. Zapewnia to dokładność okna pomiarowego niezależnie od pojemności bufora DMA i częstotliwości sieci.

Listing 5.3: Fragment pętli przetwarzania danych z detekcją przejścia przez zero bazującą na kącie θ z SOGI-PLL.

```
1  static void Process_data(int32_t v_raw_shifted, int32_t
   i_raw_shifted, int i,
2  uint32_t *tx_raw_idx, uint32_t *tx_control_idx)
3  {
4      // 1. Konwersja wartosci surowych z uwzglednieniem
   wspolczynnikow
5      float V_f32 = (float)v_raw_shifted * voltage_gain_factor;
6      float I_f32 = (float)i_raw_shifted * current_gain_factor;
7
8      // 2. Przetwarzanie sygnalow przez algorytmy SOGI
9      SOGI_return_t sogi_u_result = Run_SOGI_PLL(V_f32);
10     SOGI_return_t sogi_i_result = Run_SOGI_QSG(I_f32, sogi_u_result
   .omega);
11
12     float sogi_freq = sogi_u_result.omega / (2.0f * PI);
13     sogi_freq = SP_filter_pll_freq(sogi_freq);
14
15     // 3. Detekcja zera i synchronizacja ramek w trybie
   GRID_PARAM_DATA
16     if(meas_mode == GRID_PARAM_DATA && sogi_u_result.theta <
   prev_theta)
17     {
18         // Reszta kodu
19
```

5.7 Transmisja danych pomiarowych przez Ethernet

Aby zapewnić wydajną i stabilną transmisję danych do oprogramowania nadrzędnego (Serial Studio) za pośrednictwem serwera TCP, proces przesyłania zrealizowano z wykorzystaniem zdefiniowanych struktur oraz dedykowanych obszarów pamięci. Podobnie jak w przypadku danych wejściowych z układu DFSDM, bufory nadawcze dla interfejsu Ethernet musiały zostać ulokowane w specjalnie wydzielonym sektorze pamięci RAM, do którego bezpośredni dostęp posiada wbudowany w mikrokontroler kontroler MAC.

W pamięci urządzenia zadeklarowano trzy niezależne tablice buforujące, odpowiadające trzem opisanym wcześniej trybom pomiarowym. Ich definicje przedstawiono na listingu 5.4. Rozmiar bufora dla trybu surowego (`RAW`) odpowiada połowie głównego bufora pomiarowego, co jest ściśle powiązane z cyklicznym mechanizmem pracy naprzemiennej (*ping-pong*). W trybie diagnostycznym (`CONTROL`) pojemność bufora jest pięciokrotnie mniejsza z uwagi na zastosowaną decymację w kodzie (wysyłanie co dziesiątej próbki pomiarowej podzielonej na dwie połowy cyklu). Dla trybu agregującego (`GRID`) zarezerwowano najmniejszy bufor, mieszczący trzy kompletne ramki wynikowe.

Listing 5.4: Alokacja buforów transmisyjnych w dedykowanej sekcji pamięci RAM.

```
1    __attribute__((section(".dma_buffers"))) RawFrame_t
     eth_tx_raw_buffer[HALF_BUF_SIZE];
2    __attribute__((section(".dma_buffers"))) ControlFrame_t
     eth_tx_control_buffer[HALF_BUF_SIZE / 5];
3    __attribute__((section(".dma_buffers"))) GridParamFrame_t
     eth_tx_grid_param_buffer[PARA_GRID_FRAME_CNT];
```

Aby zapewnić ścisłą spójność bitową przesyłanych danych, każda ramka sieciowa została uformowana przy pomocy struktur języka C z wykorzystaniem dyrektywy kompilatora `__attribute__((packed))`. Zastosowanie tego atrybutu jest absolutnie kluczowe w komunikacji maszynowej, ponieważ wymusza na kompilatorze upakowanie zmiennych jedna po drugiej, zapobiegając dodawaniu pustych bajtów wyrównujących, typowych dla 32-bitowej architektury procesorów ARM.

Struktury ramek sieciowych zaprezentowano na listingu 5.5. Na początku każdego pakietu umieszczono dwubajtowe słowo synchronizujące o stałej wartości `0xAAAA`. W reprezentacji binarnej stanowi to naprzemienny ciąg jedynek i zer (`1010101010101010`). Rozwiązanie to jest powszechnie stosowane w systemach telemetrycznych, ponieważ ułatwia oprogramowaniu odbiorczemu (parserowi aplikacji Serial Studio) odnalezienie początku właściwego pakietu danych w ciągłym strumieniu protokołu TCP. Cała reszta ładunku użytecznego w każdej z ramek składa się z 32-bitowych zmiennych typu `float`.

Wykorzystanie spakowanego formatu binarnego drastycznie redukuje narzut komunikacyjny w porównaniu do przesyłania danych w postaci czystego tekstu kodowanego w standardzie ASCII (np. w formacie JSON). Jest to szczególnie istotne w trybach `RAW` oraz

Listing 5.5: Struktury ramek transmisyjnych wykorzystywanych w poszczególnych trybach pomiarowych.

```
// Struktura ramki RAW (10 bajtow: SYNC + V_RAW + I_RAW)
typedef struct __attribute__((packed))
{
    uint16_t sync_word;
    float v_raw;
    float i_raw;
} RawFrame_t;

// Struktura ramki CONTROL (38 bajtow: SYNC + 9 x float)
typedef struct __attribute__((packed))
{
    uint16_t sync_word;
    float v_raw;
    float i_raw;
    float pll_theta;
    float pll_omega;
    float v_alpha;
    float v_beta;
    float i_alpha;
    float i_beta;
} ControlFrame_t;

// Struktura ramki GRID PARAM (78 bajtow: SYNC + 19 x float)
typedef struct __attribute__((packed))
{
    uint16_t sync_word;
    float U_avg;
    float I_avg;
    float U_rms;
    float I_rms;
    float U1_rms;
    float I1_rms;
    float P;
    float P1;
    float Q1;
    float S;
    float S1;
    float PF;
    float DPF;
    float DF;
    float THD_u;
    float THD_i;
    float fundamental_freq;
    float Q;
    float U_peak;
    float I_peak;
} GridParamFrame_t;
```

`CONTROL`, w których urządzenie wysyła tysiące ramek na sekundę. Oprogramowanie Serial Studio przechwytuje strumień sieciowy, a następnie na podstawie dostarczonego pliku konfiguracyjnego mapuje poszczególne bajty na wykresy i wskaźniki wyświetlane w czasie rzeczywistym.

5.8 Wizualizacja danych – środowisko Serial Studio

Zgodnie z założeniami projektowymi, oprogramowanie mikrokontrolera zostało zintegrowane z aplikacją nadrzędną uruchamianą na komputerze PC. Do odbioru, dekodowania i wizualizacji strumienia danych telemetrycznych wybrano aplikację *Serial Studio* [33]. Jej elastyczna architektura pozwala na zdefiniowanie własnego protokołu komunikacyjnego w oparciu o pliki konfiguracyjne w formacie JSON oraz skrypty parsujące.

Odbiór danych realizowany jest poprzez gniazdo TCP. Z uwagi na fakt, że protokół TCP przekazuje ciągły strumień bajtów bez wyznaczania granic pojedynczych wiadomości, konieczne było zastosowanie mechanizmu synchronizacji ramek. W konfiguracji aplikacji zdefiniowano słowo synchronizujące (`0xAAAA`), odpowiadające parametrowi `sync_word` nadawanemu przez mikrokontroler. Wykrycie tego ciągu przez program nadrzędny inicjuje proces wyodrębniania właściwych danych.

Transformacja surowej tablicy bajtów na czytelne dla człowieka wartości zmiennoprzecinkowe realizowana jest za pomocą dedykowanego skryptu napisanego w języku JavaScript. Z uwagi na architekturę procesora ARM Cortex-M7, dane przesyłane są w formacie *Little-Endian* (najmniej znaczący bajt na najniższym adresie). Zaimplementowany parser uwzględnia tę konwencję, co przedstawiono na listingu 5.6.

Zwrócona przez skrypt parsujący tablica parametrów jest następnie mapowana na konkretne elementy wirtualnego panelu operatorskiego. Dla ułatwienia analizy danych w różnych trybach pracy urządzenia (RAW, CONTROL, GRID) przygotowano niezależne parsery oraz dedykowane widoki interfejsu graficznego.

Struktura wizualizacyjna została podzielona na dwa główne ekrany. Pierwszy z nich, zrzut którego przedstawiono na rysunku 5.2, stanowi panel wskaźników liczbowych. Odpowiada on za prezentację bieżących, zaktualizowanych wartości parametrów w postaci czytelnych kafelków cyfrowych. Drugi ekran, którego widok zaprezentowano na rysunku 5.3, służy do ciągłej rejestracji i analizy trendów w dziedzinie czasu z wykorzystaniem dynamicznie odświeżanych wykresów.


Listing 5.6: Fragment skryptu w języku JavaScript odpowiedzialnego za parsowanie binarnej ramki trybu GRID.

```
/**
* Funkcja dekodujaca surowa ramke binarna na tablice wartosci.
* @param {array} frame - Surowe dane binarne (tablica bajtow)
* @returns {array} Tablica zdekodowanych parametrow zmiennoprzecinkowych
*/
function parse(frame) {
   // 1. Weryfikacja dlugosci ramki (wymagane 72 bajty dla 18 zmiennych float)
   if (frame.length < 72) {
      return [];
   }

   // 2. Kopiowanie danych do lokalnego bufora pamieci
   let buffer = new ArrayBuffer(72);
   let bytes = new Uint8Array(buffer);
   for (let i = 0; i < 72; i++) {
      bytes[i] = frame[i];
   }

   // 3. Ekstrakcja wartosci 32-bitowych (Little-Endian = true)
   let view = new DataView(buffer);
   let V_avg  = view.getFloat32(0, true);
   let I_avg  = view.getFloat32(4, true);
   let U_rms  = view.getFloat32(8, true);
   let I_rms  = view.getFloat32(12, true);
   let V1_rms = view.getFloat32(16, true);
   let I1_rms = view.getFloat32(20, true);
   let P      = view.getFloat32(24, true);
   let P1     = view.getFloat32(28, true);
   let Q1     = view.getFloat32(32, true);
   let S      = view.getFloat32(36, true);
   let S1     = view.getFloat32(40, true);
   let PF     = view.getFloat32(44, true);
   let DPF    = view.getFloat32(48, true);
   let DF     = view.getFloat32(52, true);
   let THD_u  = view.getFloat32(56, true);
   let THD_i  = view.getFloat32(60, true);
   let f      = view.getFloat32(64, true);
   let Q      = view.getFloat32(68, true);

   // 4. Zwrot zdekodowanej tablicy do interfejsu graficznego
   return [V_avg, I_avg, U_rms, I_rms, V1_rms, I1_rms, P, P1, Q1, S, S1, PF, DPF, DF, THD_u, THD_i, f, Q];
}
```



Rysunek 5.2: Widok panelu operatorskiego w aplikacji Serial Studio – sekcja wskaźników liczbowych prezentująca zagregowane parametry jakości energii. Źródło: opracowanie własne.



Rysunek 5.3: Widok panelu operatorskiego w aplikacji Serial Studio – sekcja wykresów pozwalająca na analizę trendów parametrów sieciowych w czasie. Źródło: opracowanie własne.

Rozdział 6

Badania i walidacja systemu pomiarowego

6.1 Kalibracja torów pomiarowych

Pierwszym etapem weryfikacji poprawności działania zaprojektowanego urządzenia była kalibracja toru napięciowego oraz prądowego. Proces ten podzielono na dwie fazy: kompensację błędu zera oraz wyznaczenie współczynnika wzmocnienia.


Procedura kompensacji błędu zera nie wymagała zastosowania specjalistycznej aparatury. W przypadku toru napięciowego polegała ona na fizycznym zwarciu zacisków pomiarowych, natomiast dla toru prądowego zapewniono przerwę w obwodzie, gwarantującą brak przepływu prądu. W wyniku działania automatycznej procedury kalibracyjnej zaimplementowanej w oprogramowaniu miernika (uśredniającej wyniki z okresu jednej sekundy), do sprzętowych rejestrów modułu DFSDM wpisano wartości przesunięcia. Dla toru napięciowego odczytana surowa wartość z przetwornika wyniosła 420, co przekłada się na stały błąd rzędu 44.87 mV. Dla toru prądowego surowa wartość wyniosła -31, co odpowiada błędowi rzędu -0.24 mA. Wartości te są od tego momentu automatycznie odejmowane od każdej odczytanej próbki.

Kolejnym krokiem było wyznaczenie współczynnika wzmocnienia dla toru napięciowego. Wymagało to przygotowania stanowiska pomiarowego zdolnego do wygenerowania wysoce stabilnych wartości wzorcowych. W tym celu wykorzystano programowalny zasilacz laboratoryjny *EA-PS 9200-25*. Za jego pomocą wygenerowano napięcie stałe o wartości 200 V DC, które podano na zaciski wejściowe miernika. Wartość ta była jednocześnie i niezależnie kontrolowana przy użyciu multimetru wzorcowego. Po przeprowadzeniu jednosekundowej akwizycji w trybie autokalibracji, mikrokontroler wyliczył ostateczny mnożnik (współczynnik skali) o wartości $1.0683e-04$. Wartość ta została trwale zapisana w zewnętrznej pamięci EEPROM urządzenia.

6.2 Weryfikacja dokładności toru napięciowego

W celu walidacji przeprowadzonej kalibracji oraz zbadania liniowości toru napięciowego, wykonano serię pomiarów w pełnym zakresie roboczym od -200 V do 200 V DC. Dane z mikrokontrolera pobierane były w trybie surowym (`RAW`), zapisywane do plików `.csv` za pomocą aplikacji Serial Studio, a następnie poddawane postprocessingowi w środowisku GNU Octave.


Przykładowy przebieg czasowy zarejestrowanego sygnału dla zadanego napięcia -40 V przedstawiono na rysunku 6.1. Kolorem szarym oznaczono surowe próbki odesłane przez urządzenie, czerwoną linią przerywaną oznaczono wartość wzorcową z zasilacza, natomiast krzywa zielona reprezentuje sygnał wygładzony przy pomocy filtru średniej kroczącej (dla $n = 100$) nałożonego w celu poprawy czytelności wizualizacji.



Rysunek 6.1: Przebieg czasowy surowych i wygładzonych próbek napięcia dla wartości wzorcowej -40 V. Źródło: opracowanie własne w programie GNU Octave.

Analizując przebieg, można zauważyć wyraźny, oscylacyjny charakter rejestrowanego sygnału napięciowego. Zjawisko to jest bezpośrednim odzwierciedleniem tętnień własnych zasilacza laboratoryjnego użytego do testów. Zaobserwowano, że dla wartości skrajnych, bliskich granicom zakresu pracy zasilacza (np. przy 200 V czy -200 V), charakter napięcia zmienia się na piłokształtny, a amplituda tętnień ulega zauważalnemu zwiększeniu. Taki przypadek dla napięcia 200 V zilustrowano na rysunku 6.2. Ponieważ w przypadku weryfikacji procesu kalibracji wyniki są uśrednianie z pomiaru dla 1s, oscylacje te nie mają

większego wpływu. Mogły one jednak w minimalnym stopniu zdeterminować stabilność punktu referencyjnego podczas samej procedury kalibracji.



Rysunek 6.2: Przebieg czasowy napięcia dla wartości wzorcowej 200 V, obrazujący zwiększoną amplitudę tętnień zasilacza. Źródło: opracowanie własne.

Z otrzymanych dla poszczególnych punktów pomiarowych danych, wyznaczono wartości średnie oraz odchylenia. Zestawienie wyników, obejmujące błąd bezwzględny (różnicę pomiędzy średnią wyliczoną a wartością wzorcową), przedstawia tabela 6.1.

Na podstawie tabeli 6.1 wygenerowano charakterystykę błędu bezwzględnego oraz względnego w funkcji napięcia wzorcowego, którą zaprezentowano na rysunku 6.3.

Analizując przedstawioną charakterystykę, sformułowano następujące wnioski:


1. **Wysoka ogólna dokładność:** Mimo nieliniowego i oscylacyjnego charakteru wykresu błędów, bezwzględne odchylenia wskazań w całym zakresie ±200 V nie przekraczają granicy ±0.011 V.

2. **Symetria względem punktu zerowego:** Można zauważyć że wykres charakteryzuje się symetrią względem punktu (0,0), wynika z tego że stosowany układ ADC ma przewidywalny charakter błędu pomiarowego w przypadku zmiany polaryzacji.

3. **Minimalizacja błędu w punkcie kalibracyjnym:** Zgodnie z przewidywaniami, błąd przyjmuje najniższe wartości w okolicach 200 V, co jest bezpośrednim skutkiem przeprowadzenia jednopunktowej kalibracji współczynnika wzmocnienia właśnie dla tej wartości zasilania.

Tabela 6.1: Zestawienie wyników pomiarów weryfikujących dokładność toru napięciowego DC.

Wartość wzorcowa [V]	**Średnia zmierzona** [V]	**Błąd bezwzględny** [V]	**Błąd względny** [%]
-200,00	-200,0038	-0,0038	-0,0019
-150,00	-149,9909	0,0091	0,0061
-100,00	-99,9994	0,0006	0,0006
-75,00	-75,0097	-0,0097	-0,0130
-50,00	-50,0031	-0,0031	-0,0062
-40,00	-40,0082	-0,0082	-0,0205
-30,00	-30,0101	-0,0101	-0,0337
-20,00	-20,0095	-0,0095	-0,0476
-10,00	-10,0070	-0,0070	-0,0703
0,00	0,0010	0,0010	—
10,00	10,0045	0,0045	0,0445
20,00	20,0072	0,0072	0,0361
30,00	30,0072	0,0072	0,0241
40,00	40,0064	0,0064	0,0160
50,00	50,0004	0,0004	0,0008
75,00	75,0069	0,0069	0,0092
100,00	99,9960	-0,0040	-0,0040
150,00	149,9919	-0,0081	-0,0054
200,00	199,9992	-0,0008	-0,0004



Rysunek 6.3: Charakterystyka błędu bezwzględnego i względnego toru napięciowego w funkcji zadanego napięcia wzorcowego DC. Źródło: opracowanie własne.

4. **Niedokładność kompensacji zera:** Cała charakterystyka błędu bezwzględnego wykazuje lekkie przesunięcie w kierunku wartości dodatnich (asymetria względem osi OX). Świadczy to o tym, że wyznaczony na początku offset rzędu 0 V nie był idealny i w układzie pozostała niewielka, nieskompensowana składowa stała.

5. **Przebieg błędu względnego:** Największe wartości błędu względnego (procentowego) odnotowano w bezpośrednim otoczeniu zera woltów. Jest to zjawisko całkowicie naturalne dla przetworników A/C – przy stałym poziomie szumu i błędu bezwzględnego, malejąca w mianowniku wzoru wartość referencyjna powoduje matematyczny, asymptotyczny wzrost błędu względnego.

6.3 Weryfikacja i kalibracja toru prądowego

6.3.1 Stanowisko badawcze i zjawisko dryftu temperaturowego


Kalibracja toru prądowego stanowiła znacznie większe wyzwanie metrologiczne niż w przypadku toru napięciowego. Zastosowanie metody bezpośredniej, opartej na szeregowym rezystorze bocznikowym, wiąże się z nieuniknionym zjawiskiem wydzielania ciepła na elemencie pomiarowym. Wzrost temperatury struktury rezystora prowadzi do zmiany jego rezystancji, co bezpośrednio przekłada się na błąd pomiaru, określany mianem dryftu temperaturowego. Zjawisko to uwidacznia się tym silniej, im większy prąd płynie przez obwód.

Do przeprowadzenia procesu kalibracji oraz walidacji pomiarów wykorzystano zmodyfikowane stanowisko badawcze. Zasilacz *EA-PS 9200-25* pracował w trybie stabilizacji napięcia (ustawionego na bezpiecznym poziomie 10 V). Jako precyzyjne źródło wymuszające przepływ prądu wykorzystano programowalne obciążenie elektroniczne prądu stałego *Tenma 72-13210* [43]. Zastosowanie relatywnie niskiego napięcia zasilającego podyktowane było koniecznością nieprzekraczania maksymalnej dopuszczalnej mocy traconej przez aktywne obciążenie (wynoszącej 300 W). Sam proces kalibracji współczynnika wzmocnienia prądu przeprowadzono dla wartości referencyjnej równej 10 A.

Większość punktów pomiarowych w podstawowym teście dokładności zebrano metodą impulsową – polegającą na szybkim załączeniu zadanego prądu, natychmiastowej akwizycji danych i przerwaniu obwodu. Metodyka ta miała na celu minimalizację wpływu samonagrzewania się rezystora na odczyt. Wyjątek stanowiły punkty dla dużych obciążeń (10 A, $\pm$16 A oraz $-$20 A), które wyekstrahowano z dłuższych prób weryfikujących zachowanie układu w stanach ustalonych, z wykorzystaniem wymuszonego chłodzenia.


6.3.2 Analiza przebiegów czasowych

W celu zobrazowania wpływu temperatury na tor pomiarowy, zestawiono ze sobą przebiegi dla różnych wartości prądu. Na rysunku 6.4 zaprezentowano pomiar dla prądu 1 A. Podobnie jak w przypadku pomiaru napięcia, widoczny jest tu lekko oscylacyjny charakter sygnału pochodzący od zasilacza, jednak wartość mierzona pozostaje stabilna w czasie (brak zauważalnego nagrzewania). Sytuacja ulega zmianie na rysunku 6.5, gdzie dla prądu 8 A można już zaobserwować trend liniowy – powolne narastanie odczytywanej wartości będące efektem dryftu temperaturowego.




Rysunek 6.4: Przebieg czasowy pomiaru prądu 1 A. Źródło: opracowanie własne.


Kluczowych obserwacji dostarcza analiza długotrwałego testu dla prądu 16 A (rys. 6.6), rejestrowanego przez blisko 3 minuty. Na początku pomiaru, przy nierozgrzanym rezystorze, rejestrowana wartość znajduje się poniżej wartości wzorcowej. Następnie odczyt wzrasta w sposób inercyjny, dążąc do stabilizacji termicznej. Niewielkie, nagłe piki widoczne na charakterystyce korelują z drobnymi modyfikacjami ukierunkowania strumienia powietrza chłodzącego. Przełomowym momentem na wykresie jest 120. sekunda eksperymentu – w tym punkcie precyzyjnie ukierunkowano wentylator na chłodzenie boczników prądowych. Spowodowało to natychmiastowy spadek temperatury elementu, a w konsekwencji obniżenie i ustabilizowanie się wskazań w bezpośrednim sąsiedztwie wartości rzeczywistej (około 138. sekundy – punkt ten przyjęto do ostatecznej analizy błędów). Zjawisko o identycznym charakterze inercyjnym, lecz przeciwnym znaku matematycznym, zarejestrowano dla wymuszenia o wartości -16 A (rys. 6.7).



Rysunek 6.5: Przebieg czasowy pomiaru prądu 8 A. Źródło: opracowanie własne.



Rysunek 6.6: Wpływ dryftu temperaturowego na pomiar prądu 16 A w czasie 180 sekund. Źródło: opracowanie własne.



Rysunek 6.7: Przebieg czasowy pomiaru prądu -16 A. Źródło: opracowanie własne.

6.3.3 Ocena dokładności pomiarowej


Ostateczne wartości z pomiarów prądu, zestawiono z wartościami referencyjnymi w tabeli 6.2.

Dane z tabeli przeniesiono na wykres zależności błędu od wartości prądu zadanego, który przedstawiono na rysunku 6.8. Charakterystyka ta doskonale uwidacznia wpływ zastosowanej metodyki pomiarowej (hybrydyzacji pomiarów szybkich i ustalonych termicznie) na końcowe błędy. Punkty zebrane metodą impulsową (bez stabilizacji temperatury) wykazują liniowy charakter błędu i symetrię względem środka układu współrzędnych, a ich znak jest ujemny (wynik nie zdążył urosnąć wraz z temperaturą). Z kolei punkty graniczne (przyjęte po stabilizacji i z odpowiednim nawiewem) znalazły się po przeciwnej stronie osi błędu, zachowując wyższą wartość ze względu na optymalne warunki termiczne.

Analiza *post factum* wskazuje, że bardziej rygorystycznym podejściem metrologicznym byłoby wykonanie każdego z punktów w pełni ustalonym stanie cieplnym po odczekaniu odpowiedniego czasu. Niemniej jednak, uzyskane całkowite wartości błędów względnych w całym analizowanym zakresie nie przekraczają granicy $\pm 0.13\%$. Należy uznać to za wynik satysfakcjonujący, który w pełni potwierdza przydatność i kalibrację zbudowanego toru prądowego do docelowych badań jakości energii w warunkach rzeczywistych.

Tabela 6.2: Zestawienie wyników pomiarów weryfikujących dokładność toru prądowego DC.

Wartość wzorcowa [A]	**Średnia zmierzona [A]**	**Błąd bezwzględny [A]**	**Błąd względny [%]**
-20,00	-20,0247	-0,0247	-0,12
-16,00	-16,0170	-0,0170	-0,11
-13,00	-12,9874	0,0126	0,10
-10,00	-9,9933	0,0067	0,07
-8,00	-7,9950	0,0050	0,06
-5,00	-4,9973	0,0027	0,05
-3,00	-2,9982	0,0018	0,06
-1,00	-0,9996	0,0004	0,04
1,00	0,9991	-0,0009	-0,09
3,00	2,9977	-0,0023	-0,08
5,00	4,9982	-0,0018	-0,04
8,00	7,9948	-0,0052	-0,07
10,00	10,0092	0,0092	0,09
13,00	12,9924	-0,0076	-0,06
16,00	16,0208	0,0208	0,13



Rysunek 6.8: Charakterystyka błędu bezwzględnego i względnego toru prądowego. Źródło: opracowanie własne.

6.4 Badania obiektowe i walidacja z analizatorem klasy A

6.4.1 Metodyka badań i stanowisko pomiarowe


Ostatnim, kluczowym etapem weryfikacji zaprojektowanego systemu pomiarowego było zestawienie jego wskazań z wynikami z profesjonalnego, przemysłowego analizatora jakości energii *Fluke 435-II* (urządzenia klasy A). W tym celu przygotowano dedykowane stanowisko badawcze, umożliwiające jednoczesną akwizycję danych z tego samego obwodu przez oba przyrządy.

Z uwagi na fakt, że przemysłowe przekładniki prądowe analizatora Fluke są przystosowane do pomiaru prądów o znacznych natężeniach, a badane urządzenia domowe charakteryzowały się relatywnie niewielkim poborem mocy, zastosowano technikę zwielokrotnienia strumienia magnetycznego. Przewód fazowy zasilający obciążenie został ośmiokrotnie owinięty wokół rdzenia cęgów prądowych analizatora referencyjnego. Wskazania prądu i mocy z urządzenia Fluke były następnie wewnętrznie dzielone przez osiem. Miernik prototypowy włączono w obwód w sposób klasyczny – szeregowo.

Do badań wytypowano osiem różnorodnych urządzeń elektrycznych, reprezentujących odmienne charaktery obciążeń (rezystancyjne, indukcyjne, nieliniowe impulsowe):

1. Grzałka rezystancyjna o mocy nominalnej 2 kW.
2. Kompresor zasilany jednofazowym silnikiem indukcyjnym (1.1 kW).
3. Silnik trójfazowy (250 W) zasilany poprzez jednofazowy przemiennik częstotliwości (falownik firmy Lenze).
4. Klasyczna świetlówka.
5. Wentylator (z grzałki).
6. Lampa wyposażona w źródło światła typu LED (6 W).
7. Zasilacz impulsowy laptopa marki Lenovo w stanie jałowym (bez podłączonego komputera).
8. Zasilacz impulsowy laptopa marki Lenovo pod obciążeniem (ładowanie baterii).

Równolegle ze zbiorem parametrów zagregowanych, rejestrowano przebiegi czasowe z obu urządzeń w celu weryfikacji kształtu odczytywanych fal prądu i napięcia. Przykładowe wizualne porównanie przebiegu czasowego dla jednego z obciążeń zaprezentowano na rysunku 6.9.



Rysunek 6.9: Porównanie przebiegów czasowych prądu i napięcia: z lewej strony dane wyeksportowane z prototypu, z prawej zrzut ekranu z analizatora Fluke 438-II. Źródło: opracowanie własne.

6.4.2 Zestawienie wyników pomiarów

Pobrane z obu urządzeń dane dotyczące składowych mocy, wartości skutecznych oraz współczynników zniekształceń zestawiono w tabelach 6.3 oraz 6.4. Urządzenie prototypowe w tabelach określono mianem *Miernika*.

Tabela 6.3: Zestawienie surowych wyników pomiarów dla urządzeń o wyższym poborze mocy.

	Grzałka rezyst.		**Kompresor**		**Silnik z falow.**		**Świetlówka**	
Parametr	**Fluke**	**Miernik**	**Fluke**	**Miernik**	**Fluke**	**Miernik**	**Fluke**	**Miernik**
U_{rms} [V]	221,80	223,41	224,18	225,18	225,95	226,26	226,12	226,10
U_{pk} [V]	309,10	311,34	312,30	313,56	314,20	314,79	314,70	314,69
I_{rms} [A]	7,87	7,92	3,44	3,39	0,91	0,92	0,47	0,47
I_{pk} [A]	10,94	11,04	5,47	5,45	3,15	3,26	0,83	0,86
P [W]	1740,00	1769,85	764,00	742,91	109,00	109,53	101,00	102,69
Q [VAR]	17,00	-8,80	170,00	175,65	-175,00	-176,17	-27,00	-27,36
S [VA]	1740,00	1769,88	783,00	763,39	206,00	207,45	105,00	106,27
PF	1,00	1,00	0,98	0,97	0,53	0,54	0,97	0,97
$\cos(\phi)$	1,00	1,00	0,99	0,99	1,00	0,97	0,97	0,98
THD_I [%]	2,40	2,08	19,50	19,80	154,20	151,22	13,50	14,14
f [Hz]	50,02	50,04	49,97	50,03	50,02	50,03	50,00	50,01

Na podstawie zebranych danych wyznaczono błędy bezwzględne (Δ) oraz względne w procentach (δ), przyjmując wartości z analizatora Fluke za wartości referencyjne. Wyniki analizy błędów zestawiono w tabelach 6.5 i 6.6, a ich graficzną reprezentację w postaci wykresów słupkowych zilustrowano na rysunkach 6.10, 6.11, 6.12, 6.13, 6.14 oraz 6.15.

Tabela 6.4: Zestawienie surowych wyników pomiarów dla urządzeń o niższym poborze mocy.


Parametr	Wentylator		Żarówka LED		Zasilacz (jałowy)		Zasilacz (obciąż.)	
	Fluke	**Miernik**	**Fluke**	**Miernik**	**Fluke**	**Miernik**	**Fluke**	**Miernik**
U_{rms} [V]	226,78	225,93	226,03	226,09	226,63	226,49	226,15	225,92
U_{pk} [V]	315,60	314,91	314,80	314,89	315,40	314,99	315,50	314,88
I_{rms} [A]	0,17	0,16	0,04	0,05	0,02	0,02	0,24	0,22
I_{pk} [A]	0,26	0,25	0,19	0,19	0,04	0,06	1,81	1,23
P [W]	24,00	22,92	6,00	6,20	0,00	0,18	22,00	21,23
Q [VAR]	28,00	27,94	-8,00	-8,71	-4,00	-4,09	-48,00	-44,39
S [VA]	37,00	36,13	10,00	10,69	4,00	4,09	53,00	49,20
PF	0,64	0,63	—	0,58	—	0,04	0,42	0,44
$\cos(\phi)$	0,65	0,64	—	0,94	—	0,05	0,98	0,96
THD_I [%]	15,00	13,98	131,20	126,51	25,50	32,71	199,90	192,44
f [Hz]	50,03	50,01	50,03	50,05	50,01	50,02	50,01	50,01

Tabela 6.5: Zestawienie błędu bezwzględnego (Δ) i błędu względnego (δ) dla urządzeń o wyższej mocy.


Parametr	Grzałka rezyst.		Kompresor		Silnik z falow.		Świetlówka	
	Δ	δ [%]	Δ	δ [%]	Δ	δ [%]	Δ	δ [%]
U_{rms} [V]	1,61	0,72	1,00	0,45	0,31	0,14	-0,02	-0,01
U_{pk} [V]	2,24	0,72	1,26	0,40	0,59	0,19	-0,01	0,00
I_{rms} [A]	0,05	0,66	-0,05	-1,45	0,01	0,76	0,00	0,00
I_{pk} [A]	0,10	0,90	-0,02	-0,44	0,11	3,61	0,03	4,17
P [W]	29,85	1,72	-21,09	-2,76	0,53	0,49	1,69	1,67
Q [VAR]	-25,80	-151,76	5,65	3,33	-1,17	0,67	-0,36	1,33
S [VA]	29,88	1,72	-19,61	-2,50	1,45	0,70	1,27	1,21
PF	0,00	-0,04	-0,01	-0,70	0,01	1,30	0,00	-0,32
$\cos(\phi)$	0,00	0,00	0,00	0,22	-0,03	-2,64	0,01	0,70
THD_I [%]	-0,32	-13,13	0,30	1,55	-2,98	-1,94	0,64	4,78
f [Hz]	0,02	0,03	0,06	0,13	0,01	0,02	0,01	0,01

Tabela 6.6: Zestawienie błędu bezwzględnego (Δ) i błędu względnego (δ) dla urządzeń o niższej mocy.


Parametr	**Wentylator** Δ	δ [%]	**Żarówka LED** Δ	δ [%]	**Zasilacz (jałowy)** Δ	δ [%]	**Zasilacz (obciąż.)** Δ	δ [%]
U_{rms} [V]	-0,85	-0,38	0,06	0,03	-0,14	-0,06	-0,23	-0,10
U_{pk} [V]	-0,69	-0,22	0,09	0,03	-0,41	-0,13	-0,62	-0,20
I_{rms} [A]	-0,01	-5,94	0,01	18,25	0,00	-9,50	-0,02	-9,25
I_{pk} [A]	-0,01	-3,08	0,00	2,16	0,02	37,50	-0,58	-32,12
P [W]	-1,08	-4,52	0,20	3,39	0,18	—	-0,77	-3,50
Q [VAR]	-0,06	-0,22	-0,71	8,82	-0,09	2,13	3,61	-7,53
S [VA]	-0,87	-2,34	0,69	6,90	0,09	2,23	-3,80	-7,16
PF	-0,01	-1,05	—	—	—	—	0,02	4,88
$\cos(\phi)$	-0,01	-1,60	—	—	—	—	-0,02	-2,50
THD_I [%]	-1,02	-6,79	-4,69	-3,57	7,21	28,26	-7,46	-3,73
f [Hz]	-0,02	-0,03	0,02	0,05	0,02	0,03	0,00	0,00




Rysunek 6.10: Błąd bezwzględny pomiarów w zależności od badanego parametru. Źródło: opracowanie własne.




Rysunek 6.11: Błąd bezwzględny pomiarów w zależności od badanej wielkości - przybliżenie. Źródło: opracowanie własne.




Rysunek 6.12: Błąd względny pomiarów w zależności od badanej wielkości. Źródło: opracowanie własne.



Rysunek 6.13: Błąd względny pomiarów w zależności od badanej wielkości - przybliżenie. Źródło: opracowanie własne.



Rysunek 6.14: Błąd względny pomiarów w zależności od badanego urządzenia. Źródło: opracowanie własne.



Rysunek 6.15: Błąd względny pomiarów w zależności od badanego urządzenia - przybliżenie. Źródło: opracowanie własne.

6.4.3 Analiza błędów i wnioski metrologiczne

Na podstawie wygenerowanych charakterystyk i danych tabelarycznych przeprowadzono analizę, formułując następujące wnioski:

- **Wysoka precyzja toru napięciowego i częstotliwości:** System wykazuje wysoką dokładność dla pomiaru napięcia skutecznego (U_{rms}) oraz szczytowego (U_{pk}), gdzie błąd względny we wszystkich próbach utrzymywał się poniżej 1%. Pomiary częstotliwości były niemal bezbłędne (maksymalny błąd $\delta = 0.13\%$), co dowodzi wysokiej skuteczności zastosowanego algorytmu SOGI-PLL.

- **Błędy w pomiarze prądów o małym natężeniu:** Największe błędy bezwzględne dla wartości I_{rms} oraz prądów szczytowych I_{pk} zostały zaobserwowane w przypadku urządzeń małej mocy. Wynika to bezpośrednio z faktu że mierzone wartości były bardzo małe i jakikolwiek błąd względny przekłada się na duży błąd bezwzględny. Różnice w pomiarach wynikają prawdopodobnie z dwóch powodów: nieprzystosowania miernika Fluke do pomiaru tak małych wartości oraz szybsze próbkowanie sygnału przez miernik Fluke w stosunku do prototypu (200 kS/s vs 78 kS/s). Przekłada się to na błędy innych wielkości dla urządzeń mniejszej mocy.

- **Anomalia pomiaru mocy biernej dla obciążenia rezystancyjnego:** Znaczącą rozbieżność zaobserwowano przy pomiarze mocy biernej grzałki, dla której Fluke wskazał 17 VAR (charakter indukcyjny), a układ prototypowy -8.8 VAR (charakter

pojemnościowy). Wynika to prawdopodobnie z odmiennych algorytmów obliczeniowych. Zgodnie ze specyfikacją [9], analizator Fluke, oblicza fundamentalną moc bierną wprost z różnicy kątów fazowych: $Q_1 = U_1 I_1 \sin(\varphi_u - \varphi_i)$. W urządzeniu prototypowym moc ta wyznaczana jest na podstawie iloczynów krzyżowych sygnałów ortogonalnych wygenerowanych przez algorytm SOGI-PLL. Charakter grzałki jest mocno rezystancyjny co przekłada się na bardzo małe przesunięcie fazowe, niewielkie nieskompesowanie toru pomiarowego prototypu może powodować duże błędy w tym przypadku.

- **Różnice algorytmiczne w obliczeniach THD:** Dość duże procentowo odchylenia w wyznaczaniu współczynnika zawartości harmonicznych prądu (THD_I) są zjawiskiem naturalnym przy porównywaniu urządzeń o różnej architekturze matematycznej. Analizator Fluke wylicza THD na bazie klasycznej Szybkiej Transformaty Fouriera (FFT), ściśle realizując okno 200 ms. Miernik prototypowy szacuje THD na bieżąco, korzystając ze stosunku wyliczonej mocy szerokopasmowej (RMS) do fundamentalnej mocy składowej z układu SOGI. Oba te algorytmy inaczej zachowują się dla prądów wysoce odkształconych, generując naturalny margines rozbieżności.


- **Charakter systematyczny:** Błędy dla danego urządzenia utrzymują stały znak (znajdują się po jednej stronie osi na wykresach słupkowych). Dowodzi to braku zakłóceń losowych i potwierdza, że rozbieżności mają podłoże czysto systematyczne, zależne bezpośrednio od metodyki obliczeniowej i nieliniowości przetworników w danych pasmach pracy. Dla urządzeń dużej mocy (kompresor, silnik, grzałka) błędy te maleją do wartości akceptowalnych.

6.5 Analiza profili obciążenia wybranych urządzeń domowych

Kolejnym etapem badań, po weryfikacji metrologicznej samego układu pomiarowego, była analiza charakterystyk poboru energii przez wybrane urządzenia domowe powszechnego użytku. W badaniach skupiono się na rejestracji przebiegów czasowych obliczanych parametrów oraz bezpośrednich przebiegach prądu i napięcia. Pozwoliło to na zobrazowanie nieliniowego charakteru współczesnych odbiorników i jego wpływu na jakość energii w sieci zasilającej. Do testów wytypowano urządzenia o odmiennej charakterystyce obciążenia: czajnik elektryczny, bieżnię treningową, wyrzynarkę stołową oraz dwa modele odkurzaczy (starszej i nowszej generacji).

6.5.1 Obciążenie rezystancyjne – czajnik elektryczny

Pierwszym zbadanym urządzeniem był standardowy czajnik elektryczny, reprezentujący obciążenie o charakterze czysto rezystancyjnym. Zgodnie z oczekiwaniami teoretycznymi, przebieg prądu ma kształt idealnej sinusoidy i jest w pełni zgodny w fazie z napięciem zasilającym, co potwierdza oscylogram przedstawiony na rysunku 6.16.




Rysunek 6.16: Przebieg czasowy napięcia i prądu dla czajnika elektrycznego. Źródło: opracowanie własne.


Czysto czynny charakter poboru energii potwierdza również wykres mocy całkowitych (rys. 6.17). Wartość mocy czynnej (P) i pozornej (S) pokrywają się niemal idealnie. Interesującym zjawiskiem, są widoczne szpilki mocy biernej powstające w momentach załączania i wyłączania urządzenia. Dodatkowo, w stanie ustalonym miernik rejestruje znikomą wartość mocy biernej o charakterze pojemnościowym, co jest efektem obecności równoległych pojemności pasożytniczych przewodów zasilających lub jest to błąd wynikający z przyczyny opisanej w 6.4.3.

Z uwagi na bardzo duży pobór prądu przez urządzenie, na wykresie zbiorczej analizy wartości skutecznych (rys. 6.18) wyraźnie zaobserwowano spadek wartości napięcia sieciowego (U_{rms}) w momencie pracy grzałki. Jest to bezpośredni skutek spadku napięcia na impedancji linii zasilającej instalacji domowej.

Przebieg współczynnika zawartości harmonicznych THD (rys. 6.19) dowodzi, że obciążenie rezystancyjne nie generuje własnych wyższych harmonicznych prądu – wartość THD_I precyzyjnie podąża za odkształceniami samego napięcia zasilającego (THD_U).




Rysunek 6.17: Przebieg całkowitej mocy czynnej, biernej i pozornej dla czajnika elektrycznego. Źródło: opracowanie własne.



Rysunek 6.18: Zbiorcza analiza przebiegu wartości skutecznych napięcia i prądu dla czajnika elektrycznego. Źródło: opracowanie własne.

Wyraźny pik na wykresie THD napięcia w momencie załączenia pokrywa się w czasie ze wspomnianym wcześniej spadkiem wartości skutecznej i stanem nieustalonym.




Rysunek 6.19: Przebieg współczynnika zawartości harmonicznych (THD) napięcia i prądu dla czajnika elektrycznego. Źródło: opracowanie własne.

6.5.2 Obciążenie nieliniowe – bieżnia elektryczna

Kolejnym zbadanym obiektem była bieżnia elektryczna. Metodyka pomiarowa zakładała uruchomienie urządzenia, płynne rozpędzenie go do maksymalnej prędkości bez obciążenia, a następnie fizyczne obciążenie pasa biegowego przez biegnącego użytkownika.

Jak zilustrowano na rysunku 6.20, pobór prądu ma charakter silnie nieliniowy. Prąd pozostaje bliski zeru przez większość trwania półokresu napięcia, narastając gwałtownie jedynie w okolicach szczytu fali napięciowej. Na zboczach opadających impulsów prądowych widoczne są wyraźne oscylacje o wyższej częstotliwości. Taki kształt prądu sugeruje obecność silnika prądu stałego (DC) zasilanego poprzez prosty układ prostownikowy z kondensatorami filtrującymi o relatywnie małej pojemności.

Charakter ten ma bezpośrednie odzwierciedlenie w wyliczonych współczynnikach mocy (rys. 6.21). Współczynnik przesunięcia fazowego precyzyjnie opisujący relację dla składowej podstawowej ($DPF/\cos(\varphi_1)$) przyjmuje wartości bliskie jedności. Jednakże rzeczywisty współczynnik mocy urządzenia (PF), uwzględniający wszystkie harmoniczne, spada do poziomu ok. 0.7. Dowodzi to, że układ generuje znaczne ilości mocy nieaktywnej, która



Rysunek 6.20: Przebieg czasowy napięcia i prądu dla bieżni elektrycznej. Źródło: opracowanie własne.

nie wynika z klasycznego przesunięcia fazowego, lecz z mocy odkształcenia generowanej przez wyższe harmoniczne.


Fizyczne obciążenie urządzenia (bieg użytkownika) staje się wyraźnie widoczne na wykresie mocy (rys. 6.22) jako nagły wzrost pobieranej mocy oraz silne wahania sygnału skorelowane z cyklicznymi uderzeniami stóp o pas bieżni. Zmienne obciążenie silnika DC skutkuje dynamiczną zmianą kształtu pobieranego prądu, co najsilniej odbija się na parametrze PF, wprowadzając do niego wyraźne oscylacje. Równocześnie kąt przesunięcia składowej podstawowej (DPF) pozostaje niemal niezmieniony.

6.5.3 Obciążenie asymetryczne – wyrzynarka stołowa


Wyrzynarka stołowa została przetestowana poprzez uruchomienie jej na maksymalnych obrotach luzem, a następnie symulację roboczego obciążenia poprzez cięcie elementu drewnianego.

Na podstawie zarejestrowanych oscylogramów (rys. 6.23) zaobserwowano skrajnie asymetryczny pobór prądu. Urządzenie pobiera energię z sieci wyłącznie w trakcie jednej półfali napięcia (w tym przypadku półfali ujemnej), pozostając w stanie spoczynku podczas półfali dodatniej. Kształt prądu jest dodatkowo silnie zniekształcony i zaszumiony. Świadczy to o zastosowaniu prostego sterownika prędkości obrotowej ucinającego półfalę.


Tak agresywne sterowanie poborem energii znajduje odzwierciedlenie w skrajnie ni-



Rysunek 6.21: Przebieg współczynników mocy (PF, DPF, DF) dla bieżni elektrycznej. Źródło: opracowanie własne.



Rysunek 6.22: Przebieg całkowitej mocy czynnej, biernej i pozornej dla bieżni elektrycznej. Źródło: opracowanie własne.



Rysunek 6.23: Przebieg czasowy napięcia i prądu dla wyrzynarki stołowej. Źródło: opracowanie własne.

skich parametrach jakościowych. Zarówno rzeczywisty współczynnik mocy (PF), jak i współczynnik przesunięcia fazowego (DPF) przyjmują bardzo małe wartości (rys. 6.24).


Dodatkowo, z wykresów mocy oraz zawartości harmonicznych (rys. 6.25, 6.26) wynika, że praca na biegu jałowym generuje współczynnik THD_I sięgający ponad 100%, a główną składową pobieraną z sieci jest w tym stanie moc bierna. Przejście w stan obciążenia (proces cięcia) powoduje zauważalną poprawę współczynników i obniżenie parametru THD.

6.5.4 Porównanie technologii zasilania – odkurzacze


W celu zobrazowania postępu w dziedzinie projektowania zasilaczy do urządzeń domowych, przeprowadzono badanie porównawcze dwóch odkurzaczy: starszego modelu o dużej mocy oraz nowszego modelu o mniejszej mocy nominalnej. Procedura testowa dla obu urządzeń polegała na ich uruchomieniu ze swobodnym przepływem powietrza, a następnie chwilowym całkowitym zatkaniu rury ssącej, symulującym ekstremalne obciążenie lub zatkanie filtru.

Zestawienie przebiegów prądu (rys. 6.27) wykazuje, że nowszy odkurzacz cechuje się znacznie łagodniejszym i bardziej zbliżonym do sinusoidy poborem prądu w stosunku do starszego modelu, którego prąd jest lekko poszarpany i przegięty w okolicach zera.


Różnice są szczególnie widoczne w parametrach zniekształceń. Nowszy odkurzacz ge-




Rysunek 6.24: Przebieg współczynników mocy (PF, DPF, DF) dla wyrzynarki stołowej. Źródło: opracowanie własne.



Rysunek 6.25: Przebieg całkowitej mocy czynnej, biernej i pozornej dla wyrzynarki stołowej. Źródło: opracowanie własne.



Rysunek 6.26: Przebieg współczynnika zawartości harmonicznych (THD) napięcia i prądu dla wyrzynarki stołowej. Źródło: opracowanie własne.




(a) Starszy model odkurzacza

(b) Nowszy model odkurzacza

Rysunek 6.27: Porównanie oscylogramów dla odkurzacza starszej i nowszej generacji. Źródło: opracowanie własne.

neruje harmoniczne na poziomie zaledwie $THD_I \approx 9\%$, podczas gdy starszy model osiąga $THD_I \approx 24\%$. Poprawa jakości pobieranej energii w nowym modelu przekłada się również na rzeczywisty współczynnik mocy PF, który utrzymuje się niemal na idealnym poziomie 1.0, podczas gdy dla starego urządzenia odnotowuje się lekkie spadki (rys. 6.28). Świadczy to o zastosowaniu w nowszym urządzeniu lepszego układu do zasilania silnika.



(a) Starszy model odkurzacza


(b) Nowszy model odkurzacza

Rysunek 6.28: Porównanie współczynników mocy (PF, DPF, DF) dla obu generacji odkurzaczy. Źródło: opracowanie własne.

Zaskakującym dla przeciętnego użytkownika, lecz w pełni wytłumaczalnym zjawiskiem fizycznym zaobserwowanym w obu przypadkach, jest reakcja urządzeń na zatkanie rury ssącej. Jak widać na wykresach mocy (rys. 6.29), zablokowanie przepływu powietrza skutkuje nagłym i drastycznym spadkiem pobieranej mocy elektrycznej. Zjawisko to wynika bezpośrednio z faktu, iż w układach wentylatorowych i turbinowych moment obciążający silnik (a tym samym praca aerodynamiczna do wykonania) jest wprost proporcjonalny do masy tłoczonego powietrza. Zatkanie rury odcina strumień masowy powietrza, wirnik obraca się w środowisku rozrzedzonym (wykonuje mniejszą pracę użyteczną), przez co silnik przyspiesza, ale jednocześnie pobiera znacznie mniej mocy czynnej z sieci energetycznej.

6.6 Analiza dobowego profilu obciążenia lokalu mieszkalnego

W celu weryfikacji działania zaprojektowanego urządzenia w warunkach długoterminowych i zmiennych, przeprowadzono analizę profilu obciążenia typowego lokalu mieszkalnego. Z uwagi na wymóg pomiaru szeregowego układu prototypowego, niezbędna była tymczasowa modyfikacja wewnątrz domowej rozdzielnicy elektrycznej. Pomiary obejmowały wydzieloną grupę obwodów jednofazowych, w skład których wchodziło oświetlenie,



(a) Starszy model odkurzacza

(b) Nowszy model odkurzacza

Rysunek 6.29: Porównanie profili mocy całkowitych (P, Q, S) dla badanych odkurzaczy podczas zatykania rury ssącej. Źródło: opracowanie własne.

gniazda wtykowe ogólnego przeznaczenia, obwody łazienki (w tym pralka) oraz kuchni (z wyłączeniem trójfazowego obwodu płyty grzewczej i piekarnika).


Akwizycję danych podzielono na dwa niezależne interwały, aby uwypuklić różnice w charakterystyce użytkowania instalacji: interwał dzienny (rejestracja od około 10:30 do 20:00) oraz interwał nocny (rejestracja od około 21:00 do 07:00).

6.6.1 Analiza częstotliwości i mocy

Analizę zebranych danych rozpoczęto od weryfikacji częstotliwości napięcia sieciowego. Zarejestrowane przebiegi dla pory dziennej i nocnej (rys. 6.30) wskazują, że częstotliwość nie utrzymywała się na idealnym poziomie 50.00 Hz, wykazując lekkie przesunięcie w kierunku wyższych wartości. Oscylacje te mieszczą się jednak z dużym zapasem granicach tolerancji określonych przez systemy przesyłowe oraz normę PN-EN 50160.

Kluczowych obserwacji dostarcza analiza przebiegów mocy czynnej (P), biernej (Q) i pozornej (S) zestawionych na rysunku 6.31. Całkowity charakter obciążenia mieszkania w obu przedziałach czasowych jest jednoznacznie pojemnościowy (ujemne wartości mocy Q). Moc bierna pojemnościowa utrzymuje się na relatywnie stałym, bazowym poziomie, przy czym zauważalna jest jej stopniowa, skokowa zmiana w zależności od pory dnia – od ok. -300 var w ciągu dnia, przez ok. -400 var w godzinach wieczornych, aż do ok. -500 var w nocy. Wynika to z faktu ciągłej pracy pojemnościowych filtrów przeciwzakłóceniowych w sprzęcie AGD/RTV, infrastruktury sieciowej (routery, serwery domowe) oraz zasilaczy impulsowych pozostających w trybie czuwania.


Bazowy pobór mocy czynnej wykazuje tendencję rosnącą w okolicach godziny 18:00–19:00, co jest naturalnym skutkiem załączania oświetlenia domowego, a następnie za-



(a) Profil dzienny (10:30 – 20:00) (b) Profil nocny (21:00 – 07:00)

Rysunek 6.30: Przebieg częstotliwości napięcia sieciowego w badanej instalacji domowej. Źródło: opracowanie własne.

uważalnie spada po godzinie 23:00. W profilu nocnym wyraźnie widoczne jest cykliczne załączanie się kompresorów urządzeń chłodniczych (lodówka, zamrażarka). Szczególną uwagę zwracają bardzo regularne, krótkotrwałe piki poboru mocy czynnej sięgające aż 1300 W, występujące co około dwie godziny. Odpowiadają one załączaniu się wysoce rezystancyjnej grzałki systemu odszraniania (tzw. *No Frost*) w chłodziarce. Z kolei w profilu dziennym z łatwością można zidentyfikować ręczne załączanie odbiorników o dużej mocy czynnej, takich jak czajnik elektryczny, odkurzacz czy zmywarka.




(a) Profil dzienny (10:30 – 20:00) (b) Profil nocny (21:00 – 07:00)

Rysunek 6.31: Zestawienie profili całkowitej mocy czynnej (P), biernej (Q) i pozornej (S) w instalacji domowej. Źródło: opracowanie własne.

6.6.2 Analiza współczynników mocy i harmonicznych

Omawiany wcześniej charakterystyczny, pojemnościowo-nieliniowy profil obciążenia domowego silnie rzutuje na współczynniki mocy (rys. 6.32). Współczynnik przesunięcia fazowego składowej podstawowej (DPF odpowiadający klasycznemu $\cos(\varphi_1)$) utrzymuje się na stosunkowo wysokim poziomie przez całą dobę. Zjawiskiem wymagającym szczególnej analizy jest natomiast drastyczny spadek całkowitego, rzeczywistego współczynnika mocy (PF) w okresie nocnym, sięgający chwilami poziomu zaledwie 0.35.



(a) Profil dzienny (10:30 – 20:00)

(b) Profil nocny (21:00 – 07:00)

Rysunek 6.32: Przebieg współczynników mocy (PF, DPF, DF) w badanej instalacji. Źródło: opracowanie własne.

Stan ten jest całkowicie uzasadniony z punktu widzenia specyfiki działania układów elektronicznych. W nocy większość rezystancyjnych i indukcyjnych obciążeń o dużej mocy (poprawiających ogólny bilans czynny sieci) pozostaje wyłączona. Dominującym obciążeniem stają się wówczas liczne, niewielkie zasilacze impulsowe prądu stałego (ładowarki) pracujące w stanie jałowym lub przy znikomym obciążeniu. Obwody te generują wysokie zniekształcenia pobieranego prądu, co przy bardzo małej mocy czynnej powoduje znaczące obniżenie współczynnika odkształcenia (DF), ciągnąc za sobą w dół rzeczywisty parametr PF. Badania te udowadniają skuteczność zaprojektowanego miernika w wykrywaniu ukrytych problemów z jakością energii w gospodarstwach domowych, które często umykają uwadze tradycyjnych liczników zużycia energii.

Rozdział 7

Podsumowanie i kierunki rozwoju

7.1 Wnioski końcowe

Głównym celem niniejszej pracy było zaprojektowanie, wykonanie oraz oprogramowanie kompaktowego, precyzyjnego miernika parametrów jakości energii elektrycznej, stanowiącego niskokosztową alternatywę dla drogich rozwiązań komercyjnych. Przeprowadzone badania metrologiczne, proces kalibracji oraz testy w warunkach rzeczywistych (pomiary urządzeń domowych oraz profilu dobowego lokalu mieszkalnego) jednoznacznie potwierdzają, że główne założenie projektowe zostało zrealizowane z sukcesem.

Urządzenie w pełni poprawnie dokonuje akwizycji danych z wykorzystaniem izolowanych przetworników Sigma-Delta, wykonuje w czasie rzeczywistym złożone obliczenia matematyczne oparte na algorytmie SOGI-PLL oraz przesyła zagregowane wyniki poprzez interfejs Ethernet (stos TCP/IP) do aplikacji nadrzędnej. Opracowany interfejs tekstowy bazujący na standardzie SCPI zapewnia urządzeniu elastyczność w zakresie konfiguracji i kalibracji. Udowodniono, że zastosowana metoda bezpośredniego pomiaru szeregowego prądu, w połączeniu z odpowiednio dobranymi filtrami cyfrowymi (DFSDM), pozwala na uzyskanie wysokiej precyzji pomiarów, umożliwiając skuteczną identyfikację zjawisk degradujących jakość energii w sieci.

7.2 Analiza napotkanych problemów projektowych i ich mitygacja

Jak w przypadku każdego prototypu urządzenia elektronicznego, na etapie uruchamiania i testowania sprzętu ujawnił się szereg błędów projektowych oraz ograniczeń technologicznych. Ich identyfikacja i fizyczna mitygacja stanowiły istotną część procesu badawczego.

7.2.1 Ograniczenia pamięci i rezygnacja z interfejsów HMI oraz USB

Początkowa koncepcja układu zakładała wyposażenie urządzenia w fizyczny interfejs użytkownika (HMI) składający się z wyświetlacza OLED, przycisków, enkodera oraz dodatkowego złącza komunikacyjnego USB. Ostatecznie jednak zrezygnowano z implementacji tych podsystemów w oprogramowaniu.

Główną przyczyną tej decyzji były ograniczenia architektoniczne wybranego mikrokontrolera. Zastosowany układ STM32H750VBT6 posiada potężny rdzeń obliczeniowy i ogromną ilość pamięci RAM, jednak jego wewnętrzna pamięć nieulotna Flash wynosi zaledwie 128 kB. Jest on dedykowany do pracy z zewnętrznymi pamięciami QSPI, których nie przewidziano na schemacie prototypu. W aktualnej wersji oprogramowania, obsługa systemu FreeRTOS, stosu LwIP, biblioteki CMSIS-DSP oraz parsera SCPI, przy zastosowaniu maksymalnej kompresji kodu przez kompilator, zajmuje około 95% dostępnej przestrzeni Flash. Dodanie bibliotek obsługujących port USB oraz obsługę grafiki dla wyświetlacza fizycznie przekroczyłoby zasoby mikrokontrolera.

7.2.2 Błąd w obwodzie sygnalizacji awarii (eFuse)

Na etapie projektowania schematu popełniono błąd logiczny w układzie sygnalizacji wizualnej bezpiecznika elektronicznego TPS2596. Dioda LED informująca o wystąpieniu błędu (sygnał `FLT`) została podłączona do linii zasilania 5 V znajdującej się za układem eFuse. W konsekwencji, w momencie wystąpienia usterki (np. zwarcia), bezpiecznik natychmiastowo odcinał napięcie wyjściowe, co pozbawiało diodę LED zasilania i uniemożliwiało jej zaświecenie. Problem ten rozwiązano w prototypie poprzez mechaniczne przecięcie ścieżki na PCB i przylutowanie połączenia krosowego podającego na diodę napięcie referencyjne z wejścia układu (przed bezpiecznikiem).

7.2.3 Niedoszacowanie strat cieplnych bocznika pomiarowego

Pierwotny projekt zakładał wykorzystanie standardowego, pojedynczego rezystora pomiarowego w obudowie SMD 2512 o deklarowanej przez producenta mocy 3 W. Na etapie wczesnych testów nie uwzględniono faktu, że podana moc znamionowa jest gwarantowana wyłącznie w rygorystycznie kontrolowanych warunkach laboratoryjnych (przy temperaturze struktury mogącej sięgać 125–175°C).

Podczas pierwszych prób obciążeniowych z prądem rzędu 10 A rezystor w krótkim czasie nagrzał się do ponad 100°C. Generowało to niedopuszczalnie wysoki błąd dryftu temperaturowego dla obwodu pomiarowego i stwarzało ryzyko termicznego uszkodzenia laminatu oraz sąsiadujących komponentów. Wymusiło to manualne zeskrobanie soldermaski z poligonów prądowych i przylutowanie w tym miejscu dwóch specjalistycznych

rezystorów z uniesioną strukturą, pracujących w technologii OAR, co znacząco zredukowało rezystancję termiczną i ustabilizowało pomiar.

7.2.4 Konflikt sprzętowy wyprowadzeń i przejście na standard RMII

Najpoważniejszym błędem sprzętowym było niewłaściwe przypisanie sygnałów dla interfejsu sieciowego MII. W procesie konfiguracji w programie STM32CubeMX piny `PC2_C` oraz `PC3_C` zostały automatycznie przyporządkowane do komunikacji sieciowej i poprowadzone na obwodzie drukowanym. W takcie prób oprogramowania okazało się, że piny z sufiksem `"_C"`w użytej obudowie LQFP100 są dedykowanymi wyprowadzeniami analogowymi i nie posiadają sprzętowego połączenia z macierzą przełączającą GPIO, co całkowicie uniemożliwiło ich wykorzystanie w standardzie MII.

Z uwagi na brak możliwości przemapowania pinów szyny MII, konieczna była migracja do zredukowanego interfejsu RMII. Wymagało to znacznych modyfikacji prototypu:

1. Wykorzystania rezystorów szeregowych w charakterze punktów lutowniczych do wykonania połączeń krosowych.

2. Wymiany zewnętrznego oscylatora kwarcowego 25 MHz na wersję 50 MHz (wymaganą przez specyfikację RMII).

3. Fizycznego doprowadzenia nowego sygnału zegarowego 50 MHz do dedykowanego pinu taktującego kontroler MAC w STM32.

7.3 Kierunki dalszego rozwoju (Wersja 2.0)

Mimo napotkanych trudności, ostateczna wersja urządzenia charakteryzuje się wysokim potencjałem aplikacyjnym. W planach jest udostępnienie pełnej dokumentacji projektu (schematów, plików produkcyjnych Gerber oraz kodu źródłowego) na platformie GitHub na otwartej licencji (ang. *open-source*). Jednocześnie planowane jest rozpoczęcie prac nad gruntownie przeprojektowaną wersją 2.0.

Kluczowe modyfikacje planowane w nowej iteracji sprzętowej obejmują:

- **Modularyzację konstrukcji (Dwie płyty PCB):** Oddzielenie części cyfrowej (procesor, zasilanie, interfejsy komunikacyjne) od modułu pomiarowego. Taka architektura pozwoli na elastyczne stosowanie różnych płytek pomiarowych, np. wariantu trójfazowego lub wersji współpracującej z bezinwazyjnymi przekładnikami prądowymi i cewkami Rogowskiego, zależnie od potrzeb końcowego użytkownika.

- **Poprawę podsystemu pamięci:** Dodanie zewnętrznej pamięci Flash (np. na szynie QSPI) w celu ominięcia ograniczeń architektonicznych procesora, a także implementację dedykowanej kości EEPROM.
- **Przeprojektowanie zasilania:** Przystosowanie wejścia zasilania do standardu przemysłowego 24 V DC oraz nowoczesnego złącza USB-C, z ewentualną opcją implementacji zasilania bezpośrednio przez kabel sieciowy PoE (ang. *Power over Ethernet*).
- **Projekt mechaniczny:** Stworzenie obudowy i znormalizowanego uchwytu umożliwiającego montaż urządzenia bezpośrednio na szynie DIN w domowych i przemysłowych rozdzielnicach elektrycznych.

Zniesienie ograniczeń pamięci Flash otworzy również drogę do znaczącej rozbudowy oprogramowania wbudowanego. Przewiduje się pełne przywrócenie obsługi lokalnego interfejsu HMI (wyświetlacz OLED i przyciski) oraz implementację przemysłowego protokołu Modbus (zarówno w wersji Modbus TCP, jak i sprzętowej RTU/RS485) dla celów konfiguracyjnych i odczytowych. Bardzo obiecującym kierunkiem badawczym jest również zaimplementowanie w urządzeniu struktury zapisu danych kompatybilnej ze standardem PQDIF (zgodnie z normą IEEE Std 1159.3). Pozwoliłoby to na bezpośrednią analizę plików generowanych przez prototyp w popularnych, profesjonalnych programach komputerowych służących do analizy jakości energii, zrównując funkcjonalność projektu *open-source* z zaawansowanymi rozwiązaniami komercyjnymi.

Bibliografia

[1] *PN-EN 50160: Parametry napięcia zasilającego w publicznych sieciach elektroenergetycznych*. Norma Polska. Polski Komitet Normalizacyjny. Warszawa, 2023.

[2] *IEC 61000-4-30: Electromagnetic compatibility (EMC) – Part 4-30: Testing and measurement techniques – Power quality measurement methods*. International Standard. International Electrotechnical Commission. Geneva, 2025s.

[3] Merazet. *Analizatory jakości energii*. 2026. URL: https://merazet.pl/kategoria/elektryczna-aparatura-pomiarowa/analizatory-jakosci-energii/ (dostęp 17.07.2026).

[4] IAMMETER. *WEM3050T open source integration*. 2026. URL: https://www.iammeter.com/blog/wem3050t-open-source-integration (dostęp 17.07.2026).

[5] IoTaWatt. *IoTaWatt Open WiFi Electric Power Monitor*. 2026. URL: https://iotawatt.com/ (dostęp 17.07.2026).

[6] OpenEnergyMonitor. *OpenEnergyMonitor*. 2026. URL: https://openenergymonitor.org/ (dostęp 17.07.2026).

[7] *IEEE 1459: IEEE Standard Definitions for the Measurement of Electric Power Quantities Under Sinusoidal, Nonsinusoidal, Balanced, or Unbalanced Conditions*. IEEE. 2025. URL: https://standards.ieee.org/ieee/1459/7578/ (dostęp 21.07.2026).

[8] Ryszard Strzelecki i Henryk Supronowicz. *Poprawa współczynnika mocy w systemach prądu przemiennego*. Materiał pomocniczy do użytku przez studentów. Akademia Morska w Gdyni, Politechnika Warszawska.

[9] *Fluke 434-II/435-II/437-II Three Phase Energy and Power Quality Analyzer: Users Manual*. Rev. 1, 06/12. Fluke Corporation. 2012. URL: https://www.fluke-direct.ca/pdfs/cache/www.fluke-direct.ca/fluke/power_quality_analyzer/435_ii/manual/fluke_435_ii_power_quality_analyzer_manual.pdf (dostęp 21.07.2026).

[10] Kashyap Patoliya, Amit Sant, Arpitkumar Patel i Abhinav Sinha. „Smart meter for the estimation of power quality indices based on second-order generalized integrator". W: *Environmental Science and Pollution Research* 32 (styczeń 2024), s. 13234–13262. DOI: 10.1007/s11356-023-31656-5.

[11] Mihai Ciobotaru, Remus Teodorescu i Frede Blaabjerg. „A new single-phase PLL structure based on second order generalized integrator". W: *2006 37th IEEE Power Electronics Specialists Conference*. 2006, s. 1–6. DOI: 10.1109/pesc.2006.1711988.

[12] Yongheng Yang i Frede Blaabjerg. „A new power calculation method for single-phase grid-connected systems". W: *2013 IEEE International Symposium on Industrial Electronics*. 2013, s. 1–6. DOI: 10.1109/ISIE.2013.6563684.

[13] Bonnie Baker. „How delta-sigma ADCs work, Part 1". W: *Analog Applications Journal* (2011), s. 13–16. URL: https://cdn.manomano.com/pim-dam-img/213/53045609/00201d5df810b38ca381354555954c83b4cbf026.pdf (dostęp 16.07.2026).

[14] Krunal Maniar. *Comparing Isolated Amplifiers and Isolated Modulators (Rev. B)*. Application Report SBAA359B. Texas Instruments, 2024. URL: https://www.ti.com/lit/wp/sbaa359b/sbaa359b.pdf?ts=1784191034202 (dostęp 16.07.2026).

[15] Texas Instruments. *AMC3336 High-Precision, ±1-V Input, Reinforced Isolated Delta-Sigma Modulator With Integrated DC/DC Converter*. Datasheet SBASA70. Texas Instruments. 2021. URL: https://www.ti.com/lit/ds/symlink/amc3336.pdf?ts=1784205918900&ref_url=https%253A%252F%252Fwww.ti.com%252Fproduct%252FAMC3336%252Fpart-details%252FAMC3336DWER (dostęp 16.07.2026).

[16] Bonnie Baker. „How delta-sigma ADCs work, Part 2". W: *Analog Applications Journal* (2011), s. 5–7. URL: https://www.ti.com/lit/an/slyt438/slyt438.pdf?ts=1784192021984 (dostęp 16.07.2026).

[17] B. Pisani. *Digital Filter Types in Delta-Sigma ADCs (Rev. A)*. Application Report SBAA230A. Texas Instruments, 2017. URL: https://www.ti.com/lit/an/sbaa230a/sbaa230a.pdf?ts=1784164255576 (dostęp 16.07.2026).

[18] Antonin Stampbach i Irati Ibanez-Hidalgo. „Grid synchronization methods". W: *Imperix Knowledge Base* (czerwiec 2024). DOI: 10.66800/0107. URL: http://dx.doi.org/10.66800/0107.

[19] Antonin Stampbach i Nicolas Cherix. „SOGI PLL". W: *Imperix Knowledge Base* (marzec 2021). DOI: 10.66800/0104. URL: http://dx.doi.org/10.66800/0104.

[20] Marynowski Przemysław. *Rodzina protokołów TCP/IP*. Akademia Górniczo-Hutnicza. URL: https://home.agh.edu.pl/~pmarynow/pliki/siec/is/TCP.pdf (dostęp 19.07.2026).

[21] STMicroelectronics. *STM32H7 Peripheral Ethernet (ETH)*. Product Training. STMicroelectronics. URL: https://www.st.com/content/ccc/resource/training/technical/product_training/group0/00/2e/df/ff/be/ad/4e/79/STM32H7-Peripheral-Ethernet_ETH/files/STM32H7-Peripheral-Ethernet_ETH.pdf/_jcr_content/translations/en.STM32H7-Peripheral-Ethernet_ETH.pdf (dostęp 19.07.2026).

[22] Garrett Yamasaki. *Three Things You Should Know about Ethernet PHY*. Application Report SSZTCH5. Texas Instruments, 2023. URL: https://www.ti.com/document-viewer/lit/html/SSZTCH5 (dostęp 19.07.2026).

[23] *Standard digital interface for programmable instrumentation – Part 2: Codes, formats, protocols and common commands*. IEEE, 2004. DOI: 10.1109/IEEESTD.2004.95390.

[24] Keysight Technologies. *SCPI Basics*. 2026. URL: https://helpfiles.keysight.com/csg/n5106a/scpi_basics.htm (dostęp 19.07.2026).

[25] *Standard Commands for Programmable Instruments (SCPI) – Version 1999.0*. SCPI Consortium. 1999. URL: https://www.ivifoundation.org/downloads/SCPI/scpi-99.pdf (dostęp 19.07.2026).

[26] Jan Breuer. *Open source SCPI parser library (libscpi)*. Kod źródłowy. 2026. URL: https://github.com/j123b567/scpi-parser (dostęp 16.07.2026).

[27] Texas Instruments. *AMC3306M25 High-Precision, ±250-mV Input, Reinforced Isolated Delta-Sigma Modulator With Integrated DC/DC Converter*. Datasheet SBAS996B. Texas Instruments. 2021. URL: https://www.ti.com/lit/ds/symlink/amc3306m25.pdf?ts=1784935458732&ref_url=https%253A%252F%252Fwww.google.com%252F (dostęp 25.07.2026).

[28] STMicroelectronics. *STM32H750VB – High-performance Arm Cortex-M7 MCU*. 2026. URL: https://www.st.com/en/microcontrollers-microprocessors/stm32h750vb.html (dostęp 25.07.2026).

[29] SMSC. *LAN8740A/LAN8740Ai: Small Footprint MII/RMII 10/100 Energy Efficient Ethernet Transceiver with HP Auto-MDIX and flexPWR Technology*. Rev. 1.1, Datasheet. SMSC / Microchip Technology. 2013. URL: https://datasheet.datasheetarchive.com/originals/distributors/DKDS-15/280025.pdf (dostęp 25.07.2026).

[30] KiCad. *KiCad EDA – Schematic Capture and PCB Design Software*. 2026. URL: https://www.kicad.org/ (dostęp 25.07.2026).

[31] SEGGER Microcontroller. *Using embOS with STM32CubeMX*. 2026. URL: https://kb.segger.com/Using_embOS_with_STM32CubeMX (dostęp 25.07.2026).

[32] STMicroelectronics. *STM32 Extension for Visual Studio Code*. 2026. URL: https://www.st.com/content/st_com/en/campaigns/stm32-vs-code-extension-z11.html (dostęp 25.07.2026).

[33] Alex Spataru. *Serial Studio – Multi-purpose serial data visualization software*. 2026. URL: https://github.com/Serial-Studio/Serial-Studio (dostęp 25.07.2026).

[34] Texas Instruments. *TPS2596 2.7 to 19 V, 0.125 to 2-A, 89-mOhm eFuse With Accurate Current Monitor and Fast Overvoltage Protection*. Datasheet SLVSET8A. Texas Instruments. 2019. URL: https://www.ti.com/lit/ds/symlink/tps2596.pdf?ts=1785120949519 (dostęp 27.07.2026).

[35] Texas Instruments. *TLV1117 15V, 800mA, Adjustable and Fixed Linear Voltage Regulator*. Datasheet SLVS561O. Texas Instruments. 2025. URL: https://www.ti.com/lit/ds/symlink/tlv1117.pdf (dostęp 27.07.2026).

[36] *SN74LVC14A Hex Schmitt-Trigger Inverters*. SCAS285AC. Texas Instruments. 2023. URL: https://www.ti.com/lit/ds/symlink/sn74lvc14a.pdf (dostęp 31.07.2026).

[37] *PS2802-1, PS2802-4 HIGH ISOLATION VOLTAGE DARLINGTON TRANSISTOR TYPE SSOP PHOTOCOUPLER*. California Eastern Laboratories. 2006. URL: https://datasheet.datasheetarchive.com/originals/distributors/Datasheets_SAMA/d5e9a0d999b082b70edf77f651ecda08.pdf (dostęp 31.07.2026).

[38] *ESDAxxL Dual Transil array for ESD protection*. DocID7058. Rev 5. STMicroelectronics. 2017. URL: https://www.st.com/resource/en/datasheet/esdal.pdf (dostęp 31.07.2026).

[39] *USBLC6-4 Very low capacitance ESD protection*. DocID11068. Rev 7. STMicroelectronics. 2015. URL: https://www.st.com/resource/en/datasheet/usblc6-4.pdf (dostęp 31.07.2026).

[40] *LAN8740A/LAN8740Ai: Small Footprint MII/RMII 10/100 Energy Efficient Ethernet Transceiver with HP Auto-MDIX and flexPWR Technology*. SMSC / Microchip Technology. 2013. URL: https://datasheet.datasheetarchive.com/originals/distributors/DKDS-15/280025.pdf (dostęp 31.07.2026).

[41] *Schematic Checklist for the LAN8740, 32-pin QFN Package*. SC471239. Rev A. SMSC / Microchip Technology. 2012. URL: https://ww1.microchip.com/downloads/aemDocuments/documents/UNG/ProductDocuments/DesignChecklist/LAN8740AQFNRevASchema
pdf (dostęp 31.07.2026).

[42] *PCB Impedance Calculator*. JLCPCB. 2026. URL: https://jlcpcb.com/pcb-impedance-calculator (dostęp 2.08.2026).

[43] *Programmable DC Electronic Load 72-13210*. Tenma Test Equipment. 2019. URL: https://www.farnell.com/datasheets/4413645.pdf (dostęp 11.08.2026).

Dodatki

Dokumentacja techniczna

Tabela D1: Wykaz elementów elektronicznych modułu pomiarowego

Oznaczenie (Ref)	**Ilość**	**Wartość / Typ**	**Numer producenta (MPN)**
C1–C5, C7, C9–C12, C47, C55–C61	18	100 nF	—
C24, C27, C36, C38	4	100 nF	C0603C104K5RACAUTO
C6	1	4.7 μF	—
C13, C14	2	1 nF, 2 kV	885342208024
C16	1	22 nF	AC0402KRX7R9BB223
C17	1	4.7 nF, 2 kV	1210B472K202CT
C18, C42, C43, C44	4	10 pF	885392005106
C19	1	10 nF	06035C103JAT2A
C20, C25	2	100 nF	C3216NP01H104J160AA
C21, C35, C37, C40, C51	5	1 μF	12063C105KAT2A
C22	1	22 μF	CL31A226MOCLNNC
C23, C26	2	1 μF	CGA3E1X7R1E105K080AC
C28, C30, C33, C34	4	1 nF	12065C102KAT2A
C29, C31, C32	3	1 nF	C0603C102K5RAC7411
C39, C41, C49, C50	4	2.2 μF	—
C45, C46, C48	3	100 nF	GRM155R61A104KA01J
C52	1	470 pF	KGM05ACG1H471JN
C53, C54	2	5 nF	08051C502KAT2A
D1	1	LED 5V	—
D2	1	LED Czerwona	—
D3	1	Dioda TVS	ESD203B102ELE6327XTMA1
D4	1	Dioda TVS	GG040205100N2P
D5	1	LED Zielona	—
D6	1	LED USB PWR	—

Ciąg dalszy na następnej stronie...

Tabela D1 – ciąg dalszy z poprzedniej strony

Oznaczenie (Ref)	Ilość	Wartość / Typ	Numer producenta (MPN)
D7	1	LED 3.3V	—
D8	1	LED FAULT	—
D9, D10	2	ESDA5V3L	771-PESD36VS2UT215
FB1, FB2	2	1000 Ω	—
IC1	1	LAN8740AI-EN	579-LAN8740AI-EN-TR
IC2	1	SN74LVC14A	595-SN74LVC14APWRG3
IC3, IC4	2	PS2802-1	—
J1	1	Złącze BOOT	—
J2	1	USB OTG	538-47590-0001
J3	1	Złącze GRID	710-691502710003
J4	1	Złącze 5V	—
J5	1	Złącze OUT	710-691502710003
J6	1	PROG DEBUG	—
J7	1	RJHSE-5380	—
J8	1	UART DEBUG	—
J9	1	Złącze OLED	—
J10	1	ADC EXT	TBC05-03-1-G-G
J11	1	SPI EXT	—
J12	1	OUT 1	—
J13	1	OUT 2	—
J15	1	Złącza wolne	—
J17	1	Złącze I/O	—
Q2	1	SI3493DDV	SI3493DDV-T1-GE3
R3–R6	4	75 Ω	ERA-2AEB750X
R7	1	1 MΩ	RC2512JK-071ML
R8–R10, R37, R64, R65	6	49.9 Ω	—
R11, R12, R14, R15, R21	5	715 kΩ	667-ERA-6AEB7153V
R13	1	10 kΩ, 0.1%	667-ERA-3AEB103V
R16, R17	2	94.2 kΩ	RN73H1JTTD94R2F50
R18, R24, R25, R35	4	47 kΩ	—
R19, R36	2	1 kΩ	—
R20, R27, R28, R31, R41, R69–R73, R80	11	10 kΩ	—


Ciąg dalszy na następnej stronie...

Tabela D1 – ciąg dalszy z poprzedniej strony


Oznaczenie (Ref)	Ilość	Wartość / Typ	Numer producenta (MPN)
R22, R23	2	10 Ω	RCA060310R0FKEAHP
R26, R29, R30, R32–R34	6	680 Ω	—
R38	1	12.1 kΩ	RT0603FRE0712K1L
R39, R40	2	33 Ω	—
R42–R48, R56–R59	11	56 Ω	RT0402DRE0756RL
R49, R61	2	1.5 kΩ	MCS04020C1501FE000
R50–R55	6	100 Ω	RR0510P-101-D
R60	1	4.7 kΩ	MCS04020C4701FE000
R67, R74, R75, R76	4	150 Ω	—
R_SHUNT	2	20 mΩ	OAR5R020FLF
RESET1	1	Przycisk Tact	—
RV1, RV2, RV3	3	Warystor	MOVS4032V230
T1	1	Transformator	815-ALANL100X1DE12DT
U1	1	STM32H750VBT6	STM32H750VBT6
U2	1	DSC1001DI1	998-1001DI1-050.0000
U3	1	AMC3306M25	AMC3306M25DWER
U4	1	TPS259620	595-TPS259620DDAR
U5	1	AMC3336	AMC3336DWER
U6	1	USBLC6-4SC6	511-USBLC6-4SC6Y
U7	1	TLV1117-33	595-TLV1117LV33DCYR

Wizualizacja warstw obwodu drukowanego

W niniejszej sekcji zaprezentowano widoki poszczególnych warstw zaprojektowanego obwodu drukowanego.




Warstwa L1 (Top)




Warstwa L2 (In1 – GND)

Rysunek D1: Widok górnych warstw obwodu drukowanego (L1 i L2). Źródło: opracowanie własne.



Warstwa L3 (In2 – VCC)



Warstwa L4 (Bottom)

Rysunek D2: Widok dolnych warstw obwodu drukowanego (L3 i L4). Źródło: opracowanie własne.

Spis skrótów i symboli

Wykaz skrótów

A/C przetwornik analogowo-cyfrowy

ADC przetwornik analogowo-cyfrowy (ang. *Analog-to-Digital Converter*)

AGD/RTV sprzęt gospodarstwa domowego oraz radiowo-telewizyjny

AMC rodzina izolowanych modulatorów Sigma-Delta firmy Texas Instruments (m.in. układy AMC3306, AMC3336)

ARM architektura rdzenia procesora (ang. *Advanced RISC Machine*)

ASCII system kodowania znaków (ang. *American Standard Code for Information Interchange*)

BOM wykaz elementów (ang. *Bill of Materials*)

BPF filtr pasmowoprzepustowy (ang. *Band-Pass Filter*)

C/A przetwornik cyfrowo-analogowy

CMTI odporność na stany przejściowe napięcia współbieżnego (ang. *Common-Mode Transient Immunity*)

CT przekładnik prądowy z rdzeniem otwieranym (ang. *Current Transformer clamp*)

CTR współczynnik przenoszenia prądu (ang. *Current Transfer Ratio*)

DC składowa stała / prąd stały (ang. *Direct Current*)

DF współczynnik odkształcenia (ang. *Distortion Factor*)

DFSDM cyfrowy filtr dla modulatorów Sigma-Delta (ang. *Digital Filter for Sigma-Delta Modulators*)

DMA bezpośredni dostęp do pamięci (ang. *Direct Memory Access*)

DPF współczynnik przesunięcia fazowego składowej podstawowej (ang. *Displacement Power Factor*)

DSP cyfrowe przetwarzanie sygnałów (ang. *Digital Signal Processing*)

EDA oprogramowanie do projektowania układów elektronicznych (ang. *Electronic Design Automation*)

EEPROM pamięć nieulotna (ang. *Electrically Erasable Programmable Read-Only Memory*)

EMC kompatybilność elektromagnetyczna (ang. *ElectroMagnetic Compatibility*)

EMI zakłócenia elektromagnetyczne (ang. *Electromagnetic Interference*)

ENOB efektywna liczba bitów (ang. *Effective Number of Bits*)

ENTSO-E Europejska Sieć Operatorów Systemów Przesyłowych Energii Elektrycznej

ESD wyładowanie elektrostatyczne (ang. *Electrostatic Discharge*)

ESR zastępcza rezystancja szeregowa (ang. *Equivalent Series Resistance*)

FCS sekwencja kontrolna ramki (ang. *Frame Check Sequence*)

FFT szybka transformata Fouriera (ang. *Fast Fourier Transform*)

FLL pętla synchronizacji częstotliwości (ang. *Frequency-Locked Loop*)

FPGA programowalna macierz bramek (ang. *Field-Programmable Gate Array*)

FPU sprzętowa jednostka zmiennoprzecinkowa (ang. *Floating-Point Unit*)

FreeRTOS system operacyjny czasu rzeczywistego (ang. *Free Real-Time Operating System*)

GPIO wejścia/wyjścia ogólnego przeznaczenia (ang. *General-Purpose Input/Output*)

HAL warstwa abstrakcji sprzętowej (ang. *Hardware Abstraction Layer*)

HMI interfejs człowiek-maszyna (ang. *Human-Machine Interface*)

I2C szeregowa, dwukierunkowa magistrala komunikacyjna (ang. *Inter-Integrated Circuit*)

IEC Międzynarodowa Komisja Elektrotechniczna (ang. *International Electrotechnical Commission*)

IEEE Instytut Inżynierów Elektryków i Elektroników (ang. *Institute of Electrical and Electronics Engineers*)

IP protokół internetowy (ang. *Internet Protocol*)

ISR procedura obsługi przerwania (ang. *Interrupt Service Routine*)

JEE jakość energii elektrycznej

JSON format wymiany danych (ang. *JavaScript Object Notation*)

LDO stabilizator liniowy o niskim spadku napięcia (ang. *Low-Dropout Regulator*)

LED dioda elektroluminescencyjna (ang. *Light-Emitting Diode*)

LPF filtr dolnoprzepustowy (ang. *Low-Pass Filter*)

LwIP lekki stos protokołów sieciowych (ang. *Lightweight IP*)

MAC kontroler dostępu do medium komunikacyjnego (ang. *Media Access Control*)

MII interfejs niezależny od medium (ang. *Media Independent Interface*)

Modbus przemysłowy protokół komunikacyjny (warianty: Modbus TCP oraz RTU/RS485)

MOV warystor tlenkowy (ang. *Metal-Oxide Varistor*)

MSOGI-PLL wielokrotna pętla synchronizacji fazy oparta na SOGI (ang. *Multiple SOGI-PLL*)

OAR rezystor o otwartej konstrukcji (ang. *Open Air Resistor*)

OLED organiczna dioda elektroluminescencyjna (ang. *Organic Light-Emitting Diode*)

OOK kluczowanie amplitudowe (ang. *On-Off Keying*)

OSR współczynnik nadpróbkowania (ang. *Oversampling Ratio*)

OTG standard połączeń USB (ang. *On-The-Go*)

PC komputer osobisty (ang. *Personal Computer*)

PCB obwód drukowany (ang. *Printed Circuit Board*)

PF rzeczywisty współczynnik mocy (ang. *True Power Factor*)

PHY układ warstwy fizycznej (ang. *Physical Layer*)

PI regulator proporcjonalno-całkujący

PLL pętla synchronizacji fazy (ang. *Phase-Locked Loop*)

PoE zasilanie przez sieć Ethernet (ang. *Power over Ethernet*)

PQDIF format wymiany danych jakości energii (ang. *Power Quality Data Interchange Format*)

QSPI poczwórny szeregowy interfejs urządzeń peryferyjnych (ang. *Quad Serial Peripheral Interface*)

RAM pamięć operacyjna o dostępie swobodnym (ang. *Random Access Memory*)

RJ45 znormalizowane złącze sieci Ethernet (8P8C)

RMII zredukowany interfejs niezależny od medium (ang. *Reduced Media Independent Interface*)

RMS wartość skuteczna sygnału (ang. *Root Mean Square*)

RS485 standard szeregowej transmisji danych (EIA-485)

RTU tryb binarnej transmisji w protokole Modbus (ang. *Remote Terminal Unit*)

RX linia odbiorcza danych (ang. *Receive*)

SAR przetwornik o sukcesywnej aproksymacji (ang. *Successive Approximation Register*)

SCPI standard poleceń dla instrumentów programowalnych (ang. *Standard Commands for Programmable Instruments*)

SMD element przeznaczony do montażu powierzchniowego (ang. *Surface Mount Device*)

SMPS zasilacz impulsowy (ang. *Switched-Mode Power Supply*)

SOGI uogólniony integrator drugiego rzędu (ang. *Second Order Generalized Integrator*)

SOGI-PLL pętla synchronizacji fazy z uogólnionym integratorom drugiego rzędu (ang. *Second Order Generalized Integrator – Phase-Locked Loop*)

SPI szeregowy interfejs urządzeń peryferyjnych (ang. *Serial Peripheral Interface*)

SR szybkość narastania napięcia (ang. *Slew Rate*)

SWD szeregowy interfejs debugowania (ang. *Serial Wire Debug*)

TCP protokół kontroli transmisji (ang. *Transmission Control Protocol*)

TCP/IP model warstwowej struktury protokołów komunikacyjnych (ang. *Transmission Control Protocol / Internet Protocol*)

TCR temperaturowy współczynnik rezystancji (ang. *Temperature Coefficient of Resistance*)

THD współczynnik zawartości harmonicznych (ang. *Total Harmonic Distortion*)

TPF rzeczywisty współczynnik mocy (ang. *True Power Factor*)

TVS dioda zabezpieczająca przed stanami przejściowymi (ang. *Transient Voltage Suppressor*)

TX linia nadawcza danych (ang. *Transmit*)

UART uniwersalny asynchroniczny nadajnik-odbiornik (ang. *Universal Asynchronous Receiver-Transmitter*)

UDP protokół bezpołączeniowy warstwy transportowej (ang. *User Datagram Protocol*)

USB uniwersalna magistrala szeregowa (ang. *Universal Serial Bus*)

UVLO blokada podnapięciowa (ang. *Under-Voltage Lockout*)

ZCD detekcja przejścia przez zero (ang. *Zero-Crossing Detection*)

Spis rysunków

2.1 Składowe mocy w obwodzie elektrycznym z przebiegami odkształconymi (prostopadłościan mocy). Źródło: [8] 6
2.2 Schemat blokowy izolowanego przetwornika Sigma-Delta połączonego z mikrokontrolerem. Źródło: [14] 10
2.3 Struktura klasycznego modulatora $\Sigma\Delta$ pierwszego rzędu w dziedzinie czasu. Źródło: [13] 10
2.4 Zasada generacji strumienia bitów (bitstream) odpowiadającego wejściowemu sygnałowi analogowemu. Źródło: [15] 11
2.5 Zjawisko kształtowania szumu w zależności od rzędu modulatora $\Sigma\Delta$. Źródło: [13] 11
2.6 Odpowiedź częstotliwościowa filtrów cyfrowych typu $Sinc^1$, $Sinc^3$ oraz $Sinc^5$. Źródło: [17] 12
2.7 Odpowiedź skokowa w dziedzinie czasu dla filtrów typu $Sinc^1$, $Sinc^3$ oraz $Sinc^5$. Źródło: [17] 13
2.8 Schemat modulacji OOK. Źródło: [15] 14
2.9 Ogólny schemat blokowy jednofazowej pętli SOGI-PLL. Źródło: [19] 15
2.10 Charakterystyki częstotliwościowe (wykresy Bodego) transmitancji $D(s)$ oraz $Q(s)$ dla różnych wartości parametru k. Źródło: [19] 17
2.11 Ogólny schemat blokowy jednofazowej pętli SOGI-PLL zmodyfikowany o tłumienie składowej stałej. Źródło: [19] 18
2.12 Charakterystyki częstotliwościowe (wykresy Bodego) transmitancji $D(s)$ oraz $Q(s)$ dla zmodyfikowanego układu z tłumieniem składowej stałej. Źródło: [19] 18
2.13 Charakterystyki częstotliwościowe (wykresy Bodego) transmitancji $D(s)$ oraz $Q(s)$ dla zmodyfikowanego układu z selektywnym tłumieniem harmonicznych. Źródło: [19] 19
2.14 Architektura połączenia wbudowanego kontrolera MAC z zewnętrznym układem PHY za pomocą szyny RMII. Źródło: [22] 20

3.1 Ogólny schemat blokowy koncepcji proponowanego urządzenia pomiarowego. Źródło: opracowanie własne. 24

3.2 Struktura wewnętrzna układu AMC3306M25. Źródło: [27] 25
3.3 Graficzna konfiguracja peryferiów i wyprowadzeń mikrokontrolera STM32H7 w programie STM32CubeMX. Źródło: [31] 27

4.1 Schemat blokowy powiązań pomiędzy modułami na obwodzie drukowanym. Źródło: opracowanie własne. 30
4.2 Schemat układu zasilania urządzenia. Źródło: opracowanie własne. 31
4.3 Schemat ideowy toru pomiarowego napięcia i prądu bazującego na przetwornikach z rodziny AMC. Źródło: opracowanie własne. 34
4.4 Schemat ideowy bloku mikrokontrolera STM32 i jego wyprowadzeń. Źródło: opracowanie własne. 38
4.5 Schemat ideowy obwodów wejściowych (przycisków i enkodera) z filtrami RC i przerzutnikami Schmitta. Źródło: opracowanie własne. 39
4.6 Schemat ideowy izolowanych wyjść cyfrowych sterowanych z mikrokontrolera. Źródło: opracowanie własne. 40
4.7 Schemat ideowy interfejsu USB wraz z układem zabezpieczeń elektrostatycznych. Źródło: opracowanie własne. 41
4.8 Schemat ideowy interfejsu Ethernet z układem PHY, obwodami dopasowania impedancji oraz transformatorem izolującym. Źródło: opracowanie własne. 43
4.9 Widok ścieżek i poligonów części pomiarowej obwodu drukowanego. Źródło: opracowanie własne. 46
4.10 Widok topografii warstwy górnej (Top) i dolnej (Bottom) dla bloku interfejsu Ethernet. Warstwy wewnętrzne ukryto dla poprawy czytelności. Źródło: opracowanie własne. 48
4.11 Widok topografii warstwy górnej (Top) dla sekcji cyfrowej z mikrokontrolerem. Źródło: opracowanie własne. 49
4.12 Widok topografii warstwy dolnej (Bottom) dla sekcji cyfrowej. Źródło: opracowanie własne. 50

5.1 Mapa przypisania funkcji do wyprowadzeń mikrokontrolera STM32H7 zrealizowana w programie STM32CubeMX. Źródło: opracowanie własne. . . . 52
5.2 Widok panelu operatorskiego w aplikacji Serial Studio – sekcja wskaźników liczbowych prezentująca zagregowane parametry jakości energii. Źródło: opracowanie własne. 63
5.3 Widok panelu operatorskiego w aplikacji Serial Studio – sekcja wykresów pozwalająca na analizę trendów parametrów sieciowych w czasie. Źródło: opracowanie własne. 63

6.1 Przebieg czasowy surowych i wygładzonych próbek napięcia dla wartości wzorcowej -40 V. Źródło: opracowanie własne w programie GNU Octave. . 66
6.2 Przebieg czasowy napięcia dla wartości wzorcowej 200 V, obrazujący zwiększoną amplitudę tętnień zasilacza. Źródło: opracowanie własne. 67
6.3 Charakterystyka błędu bezwzględnego i względnego toru napięciowego w funkcji zadanego napięcia wzorcowego DC. Źródło: opracowanie własne. . . 68
6.4 Przebieg czasowy pomiaru prądu 1 A. Źródło: opracowanie własne. 70
6.5 Przebieg czasowy pomiaru prądu 8 A. Źródło: opracowanie własne. 71
6.6 Wpływ dryftu temperaturowego na pomiar prądu 16 A w czasie 180 sekund. Źródło: opracowanie własne. 71
6.7 Przebieg czasowy pomiaru prądu -16 A. Źródło: opracowanie własne. . . . 72
6.8 Charakterystyka błędu bezwzględnego i względnego toru prądowego. Źródło: opracowanie własne. 73
6.9 Porównanie przebiegów czasowych prądu i napięcia: z lewej strony dane wyeksportowane z prototypu, z prawej zrzut ekranu z analizatora Fluke 438-II. Źródło: opracowanie własne. 75
6.10 Błąd bezwzględny pomiarów w zależności od badanego parametru. Źródło: opracowanie własne. 77
6.11 Błąd bezwzględny pomiarów w zależności od badanej wielkości - przybliżenie. Źródło: opracowanie własne. 78
6.12 Błąd względny pomiarów w zależności od badanej wielkości. Źródło: opracowanie własne. 78
6.13 Błąd względny pomiarów w zależności od badanej wielkości - przybliżenie. Źródło: opracowanie własne. 79
6.14 Błąd względny pomiarów w zależności od badanego urządzenia. Źródło: opracowanie własne. 79
6.15 Błąd względny pomiarów w zależności od badanego urządzenia - przybliżenie. Źródło: opracowanie własne. 80
6.16 Przebieg czasowy napięcia i prądu dla czajnika elektrycznego. Źródło: opracowanie własne. 82
6.17 Przebieg całkowitej mocy czynnej, biernej i pozornej dla czajnika elektrycznego. Źródło: opracowanie własne. 83
6.18 Zbiorcza analiza przebiegu wartości skutecznych napięcia i prądu dla czajnika elektrycznego. Źródło: opracowanie własne. 83
6.19 Przebieg współczynnika zawartości harmonicznych (THD) napięcia i prądu dla czajnika elektrycznego. Źródło: opracowanie własne. 84
6.20 Przebieg czasowy napięcia i prądu dla bieżni elektrycznej. Źródło: opracowanie własne. 85

6.21 Przebieg współczynników mocy (PF, DPF, DF) dla bieżni elektrycznej. Źródło: opracowanie własne. 86
6.22 Przebieg całkowitej mocy czynnej, biernej i pozornej dla bieżni elektrycznej. Źródło: opracowanie własne. 86
6.23 Przebieg czasowy napięcia i prądu dla wyrzynarki stołowej. Źródło: opracowanie własne. 87
6.24 Przebieg współczynników mocy (PF, DPF, DF) dla wyrzynarki stołowej. Źródło: opracowanie własne. 88
6.25 Przebieg całkowitej mocy czynnej, biernej i pozornej dla wyrzynarki stołowej. Źródło: opracowanie własne. 88
6.26 Przebieg współczynnika zawartości harmonicznych (THD) napięcia i prądu dla wyrzynarki stołowej. Źródło: opracowanie własne. 89
6.27 Porównanie oscylogramów dla odkurzacza starszej i nowszej generacji. Źródło: opracowanie własne. 89
6.28 Porównanie współczynników mocy (PF, DPF, DF) dla obu generacji odkurzaczy. Źródło: opracowanie własne. 90
6.29 Porównanie profili mocy całkowitych (P, Q, S) dla badanych odkurzaczy podczas zatykania rury ssącej. Źródło: opracowanie własne. 91
6.30 Przebieg częstotliwości napięcia sieciowego w badanej instalacji domowej. Źródło: opracowanie własne. 92
6.31 Zestawienie profili całkowitej mocy czynnej (P), biernej (Q) i pozornej (S) w instalacji domowej. Źródło: opracowanie własne. 92
6.32 Przebieg współczynników mocy (PF, DPF, DF) w badanej instalacji. Źródło: opracowanie własne. 93

D1 Widok górnych warstw obwodu drukowanego (L1 i L2). Źródło: opracowanie własne. 108
D2 Widok dolnych warstw obwodu drukowanego (L3 i L4). Źródło: opracowanie własne. 109

Spis tabel

2.1 Zależność między współczynnikiem OSR, rozdzielczością ENOB, czasem ustalania, opóźnieniem i szerokością pasma dla filtru $Sinc^3$ (dla zegara 20 MHz). Źródło: [14] 13

4.1 Struktura warstwowa (stackup) obwodu drukowanego na bazie profilu JLC04161H-3313. Źródło: opracowanie własne na podstawie danych producenta. 44
4.2 Zestawienie reguł projektowych dla sygnałów o kontrolowanej impedancji. Źródło: opracowanie własne na podstawie [42]. 44

5.1 Struktura autorskich plików źródłowych i opis ich funkcjonalności. Źródło: opracowanie własne. 53

6.1 Zestawienie wyników pomiarów weryfikujących dokładność toru napięciowego DC. 68
6.2 Zestawienie wyników pomiarów weryfikujących dokładność toru prądowego DC. 73
6.3 Zestawienie surowych wyników pomiarów dla urządzeń o wyższym poborze mocy. 75
6.4 Zestawienie surowych wyników pomiarów dla urządzeń o niższym poborze mocy. 76
6.5 Zestawienie błędu bezwzględnego (Δ) i błędu względnego (δ) dla urządzeń o wyższej mocy. 76
6.6 Zestawienie błędu bezwzględnego (Δ) i błędu względnego (δ) dla urządzeń o niższej mocy. 77

D1 Wykaz elementów elektronicznych modułu pomiarowego 105