

TOC - 3º sesión de Laboratorio

Multiplicador de números de 4x4-bits

Objetivo


- Implementar de dos formas diferentes un multiplicador de 4x4-bits:
 - 1: Usando la libreria numeric_std y el operador '*'
 - 2: Usando los sumadores del laboratorio 1.
- Estudiar los informes de Vivado para encontrar:
 - Los elementos combinacionales usados.
 - El retardo del camino crítico.

Puertos del Multiplicador



```
entity mult8b is
  port(
    X : in std_logic_vector(3 downto 0);
    Y : in std_logic_vector(3 downto 0);
    Z : out std_logic_vector(7 downto 0)
  );
end mult8b std;
```

Multiplicador usando sumadores de 8 bits



Synthesis reports

Si la síntesis es correcta, en la pestaña "reports" tenemos dos informes:




Ejemplo sacado del laboratorio 2:

_	L	L	L	L	L	_
	Site Type	Used	Fixed	Available	Util%	
-	Slice LUTs* Slice LUTs* LUT as Logic LUT as Memory Slice Registers Register as Flip Flop Register as Latch F7 Muxes F8 Muxes	46 46 0 35 35 0 0	0 0 0 0 0 0	20800 20800 9600 41600 41600 41600 16300 8150	0.22 0.22 0.00 0.08 0.08 0.00 0.00 0.00 0.00	+
				+	+	+

Timing reports

Después de la "IMPLEMENTATION", podemos ver el "Report Timing Summary"




This window appears, when clicking on OK, the report is generated

Timing reports



Pestaña de "Timing":




"All user specified timing constraints are met" → La herramienta puede sacar esta conclusión si en el fichero .xdc hemos especificado el periodo de reloj:

```
create_clock -add -name clk -period 10.00 -waveform {0 5} [get_ports clk]
```


Esta línea define un periodo de reloj de 10 ns. Podemos verlo en la sección del informe llamada: "Clock Summary"

Informe temporal

 Cuando en el diseño nos encontramos caminos combinacionales entre alguna entrada y alguna salida aparecerá su informe aquí:



 Cuando en el diseño nos encontramos caminos combinacionales entre alguna entrada y un elemento de memoria o entre un elemento de memoria y alguna salida aparecerá su informe aquí:



Día de la práctica

- Al inicio de la session, el alumno debe presentar al profesor de laboratorio:
 - el multiplicador implementado con sumadores
 - Simulado con el test_bench que está en el campus virtual junto con los informes de Vivado con el número de elementos combinacionales y los retardos (0.05 puntos).
 - Funcionando en la FPGA (0.05 puntos).
- Durante la session los alumnos tienen que realizer una parte extra (0.2 puntos) que se explicará al iniciar el laboratorio.

Testbench

```
STATE OF THE PARTY OF THE PARTY
```

```
-- Stimulus process
p stim : process
  variable v i : natural := 0;
  variable v j : natural := 0;
begin
  i loop: for v i in 0 to 15 loop
    j loop : for v j in 0 to 15 loop
      X <= std logic vector(to unsigned(v i, 4));</pre>
      Y <= std logic vector(to_unsigned(v_j, 4));
      Z xpct <= std logic vector(to unsigned(v i * v j, 8));</pre>
      wait for 5 ns;
      assert Z = Z xpct
        report "Error multiplying, "&integer'image(v i)& " * "
               &integer'image(v j)& " = "&integer'image(v i*v j)&
               " not "&integer'image(to integer(unsigned(Z)))
        severity error;
      wait for 5 ns;
    end loop j loop;
  end loop i loop;
  wait:
end process p stim;
```