

Práctica 6 Modificaciones parte de casa

MIPS multiciclo

Mostrar R3 por displays 7 segmentos

- Mostrar por los displays 7 segmentos el contenido del registro R3
 - Este registro es el que utilizaremos en nuestros programas para almacenar el resultado
 - Se mostrarán los 4 bits menos significativos en el display de menor peso y los 4 bits siguientes en el otro display

Aclaración: No se trata de crear una nueva instrucción, simplemente hay que mostrar el contenido del registro R3 por los displays de 7 segmentos.

 Probar en FPGA que el resultado mostrado por los displays es correcto


Modo depuración

- Añadir la funcionalidad de depuración instrucción a instrucción:
 - Mostrar en otro display 7 segmentos el contenido del contador de programa (PC[5:2])
 - Mediante uno de los switches se seleccionará el modo de funcionamiento:
 - Normal: el programa se ejecuta como hasta ahora instrucción a instrucción sin esperas
 - Depuración: el programa se detiene al comienzo de cada instrucción (estado SO) y permanece así hasta que se presione un pulsador
- Probar en FPGA que el resultado mostrado por los displays es correcto

Instrucción lectura switches



- Añadir instrucción lectura switches (SW):
 - Isw rt, #inmed si (inmed = 0) rt <- SignExt(SW placa [3:0]), PC <- PC + 4en otro caso rt <- SignExt (SW placa [7:4]), PC <- PC + 4



- Código de operación: "010001"
- Modificar el programa dado para que un operando se lea del SW[3:0] y el otro del SW[7:4] de la placa
- Probar en FPGA que el resultado mostrado por los displays es correcto para los valores introducidos

Instrucción move



Añadir instrucción move con inmediato:

— mv rt, #inmed rt <- SignExt(inmed), PC <- PC + 4</p>

Tipo I:
con memoria
salto condicional

0		16	21	26	31
	inmediato	rt	rs	ор	
	16 bits	5 bits	5 bits	6 bits	

Código de operación: "010000"

Añadir instrucción move con registro:

Tipo I: con memoria salto condicional

	16	21	26	31
inmediato	rt	rs	ор	
16 bits	5 bits	5 bits	6 bits	

• Código de operación: "010010"