

1. D flipflop


(1) Layout with Area:10.78*4.26=45.9228




(2) Postsim waveform





tpcq=277.99p Tccq=204.73p






 t_{setup} =26.62p





 t_{setup} 是先讓 D 和 Clk 相差 1ns,測量此時 Q 和 Clk 的 rising time 差距 ,即得到 x。而 $t_{setup1.1x}$ 則是當時 Q 和 Clk 的 rising time 變為 1.1 倍時,D 和 CLK 之差距。

 $t_{setup1.1x}$ 3.2911n




Question1: What is difference between D flipflop and D latch? Answer:


D flipflop 只有在 Clk 從 0 變成 1 的瞬間 rising trigger,Output 發生改變,D latch 則是在 Clk 為 1 時 Output 都有變化。

2. 4-bit counter

(1) Layout with Area:39.96*4.26=170.23




(2) schematic:




我的設計理念是把~Q接回 D的開頭,使得 D一直反向,由於 D會在每次 CLOCK 做 rising trigger 的時候傳值給 Q0,Q0 就變成一個週期為 CLK 兩倍的方波 了(trigger 兩次為一周期),每高一位都是前一位的兩倍週期,剛好符合運算結果。而其實可以簡單發現一件事情,比較高的位數都是等比較低的位數進位之後才開始增加的,也就是 Qn-1 由 1->0 的時候,以邏設角度來看這就是一個 falling trigger 會觸發的條件,但因為我們的震盪器是設計成 rising trigger,所以 這裡多一個反向符號變~Q接回去。

(3) postsim wavefrom:



(4) delay:0111->1000:820.72p




Question 2: What is the difference between combinational circuit and sequential circuit? (Write in your report)

Answer:


combinational circuit 的 output 只跟當下有關係,不具時間記憶性質。而序向邏輯電路具時間記憶性質,輸出和過去及現在的輸入都有關聯。

3. BCD counter

(1) Layout with area:17.44*89.86=1567.6816



(2)schematic



這題大致上沿用上題的 counter 不過在數到 1001 時會回來歸零。我的想法是只有 1001 這個情況才會 Q0 跟 Q3 同時為一,所以可以以此判斷是否歸零,設計一個 reset bit=~~(Q0*Q3),本題以 nand+or 共 6 個 transiter達到這件事。而各級 D 跟 CLK 值的設定加了 reset 有小幅度更動, D=(!Q) and (!reset)=!((!Q)nand(!reset)),也是可以用 nand+or 等效電路,設計成一旦 reset 就全部歸零,平常維持!Q 的結果這樣。而歸零的動作除了 D 要重設,CLK 也要重設除了第一顆本來就是 CLK 維持不動。設計成 CLK = ((!Qn-1)and(!reset))or(CLK and reset),可以改寫成 CLK=((Qn-1)nand(!reset)nand(CLK nand reset)),如此,可以以 3 顆 nand 共 12 個 transister 等效此邏輯,我的想法大致上就是第二題的題目加上這些。

(3)postsim waveform

