به نام خدا


طراحی کامپیوتری سیستمهای دیجیتال پروژه دوم – فاز اول

> مرضیه باقرینیا ۸۱۰۱۹۷۶۸۲ سودابه محمدهاشمی ۸۱۰۱۹۷۶۸۸

• ماژولها و زیرماژولهای استفاده شده در طراحی (Self-Multiplier)

- Datapath: این ماژول برای پیادهسازی مسیرداده تعبیه شده است؛ در مسیر داده ۷ زیرماژول دیگر نیز وجود دارد که به ترتیب به شرح زیراند:
 - ست. است که برای ذخیره کردن ورودی Λ بیتی مدار تعبیه شده است. Λ بیتی مدار تعبیه شده است.
 - o :Weight_Reg یک رجیستر ۸ بیتی است که برای ذخیره کردن بردار وزن ۸ بیتی تعبیه شده است.
- Multiplier یک ضرب کننده ۸*۸ که با استفاده از ۱۶ ضرب کننده ۲*۲ پیاده سازی شده است؛ لازم به ذکر است که این ضرب کننده ترکیبی است.
- Adder: یک جمع کننده است که خروجی ضرب کننده و مقدار قبلی رجیستر خروجی را با هم جمع می کند تا مقدار جدید تولید شود.
- داده را بیتی است (n بیتی است (n بیتی است (n برحسب تعداد دفعات عملیاتها تعیین میشود) که خروجی جمع کننده را ذخیره می کند.
- میدهد و اگر نه صفر نشان میدهد.
 میدهد و اگر نه صفر نشان میدهد.
 - o :Counter یک شمارنده n بیتی است برای آنکه عملیات MAC را به تعداد خواسته شده انجام دهد. درای آنکه عملیات Counter و انجام دهد.
- Controller: این ماژول برای پیاده سازی کنترلر تعبیه شده است و در ۴ مرحله، بر اساس سیگنالهای ورودی مانند start و خروجی cout شمارنده موجود در مسیر داده، سیگنالهای کنترلی را تولید می کند.


«FSM For Self-Multiplier»



• ماژولها و زیرماژولهای استفاده شده در طراحی (Xilinx-Multiplier)

- Datapath: این ماژول برای پیادهسازی مسیرداده تعبیه شده است؛ در مسیر داده ۷ زیرماژول دیگر نیز وجود دارد که به ترتیب به شرح زیر اند:
 - o است. که برای ذخیره کردن ورودی ۸ بیتی مدار تعبیه شده است. Input_Reg ⊙
 - o :Weight_Reg یک رجیستر ۸ بیتی است که برای ذخیره کردن بردار وزن ۸ بیتی تعبیه شده است.
- Multiplier یک ضرب کننده ۸*۸ است که در لیست P Coreهای خود Xilinx وجود داشته و ما از آن استفاده کردیم؛ این یک ضرب کننده ترکیبی نبوده و با clk کار می کند و یک کلاک بعد از گرفتن ورودی هایش خروجی را تولید می کند؛ همچنین وقتی که نوع ورودی های آن را Signed تعیین کردیم، متوجه شدیم که از نوع علامت دار تولید می کند؛ همچنین وقتی که نوع ورودی های آن را Sign-Magnitude هستند، تمامی ورودی ها کنده که از نوع علامت ورودی ها کنیم و پس از محاسبه علامت خروجی را با توجه به علامت ورودی ها مشخص می کنیم.
 - Adder: یک جمع کننده است که خروجی ضرب کننده و مقدار قبلی رجیستر خروجی را با هم جمع می کند تا مقدار جدید تولید شود.
- ده جمع کننده (n بیتی است (n بیتی است (n برحسب تعداد دفعات عملیاتها تعیین می شود) که خروجی جمع کننده را ذخیره می کند.
- میدهد و اگر نه صفر نشان میدهد.
 میدهد و اگر نه صفر نشان میدهد.
 - دهد. کواسته شده انجام دهد. MAC یک شمارنده n بیتی است برای آنکه عملیات MAC را به تعداد خواسته شده انجام دهد.
 - Controller: این ماژول برای پیادهسازی کنترلر تعبیه شده است و در ۵ مرحله، بر اساس سیگنالهای ورودی مانند cout و خروجی start و خروجی مارنده موجود در مسیر داده، سیگنالهای کنترلی را تولید می کند.

«FSM For Xilinx-Multiplier»



• نتایج سنتز

هر دو مدار (Self-Multiplier و Xilinx-Multiplier) را در نرمافزار ISE سنتز کرده و فایلهای سنتز شده در فولدر Trunk/prj). قابل مشاهده است. همچنین جدول گزارش خواسته شده در صورت پروژه به شرح زیر است:


✓ تعداد LUTها، FlipFlopها در هر دو نوع مدار:

<u> </u>	Self-Multiplier	Xilinx-Multiplier
Number of Slice Registers	41	54
Number used as Flip Flops	37	54
Number used as Latches	0	0
Number used as Latch-thrus	0	0
Number used as AND/OR logics	4	0
Number of Slice LUTs	171	150
Number used as logic	171	146
Number using O6 output only	151	102
Number using O5 output only	0	0
Number using O5 and O6	20	44
Number used as ROM	0	0
Number used as Memory	0	0
Number used exclusively as route-thrus	0	4
Number with same-slice register load	-	4
Number with same-slice carry load	-	0
Number with other load	-	0
Number of occupied Slices	66	47
Number of LUT Flip Flop pairs used	189	161
Number with an unused Flip Flop	149	112
Number with an unused LUT	18	11
Number of fully used LUT-FF pairs	22	38
Number of unique control sets	3	4
Number of slice register sites lost to control set restrictions	11	10
Number of bonded <u>IOBs</u>	35	35
IOB Flip Flops	16	16
Number of RAMB36E1/FIFO36E1s	0	0
Number of RAMB18E1/FIFO18E1s	0	0
Number of BUFG/BUFGCTRLs	1	1
Number used as BUFGs	1	1
Number used as BUFGCTRLs	0	0
Number of IDELAYE2/IDELAYE2_FINEDELAYs	0	0
Number of ILOGICE2/ILOGICE3/ISERDESE2s	0	0
Number of ODELAYE2/ODELAYE2_FINEDELAYs	0	0

	Self-Multiplier	Xilinx_Multiplier
Number of OLOGICE2/OLOGICE3/OSERDESE2s	16	16
Number used as OLOGICE2s	16	16
Number used as OLOGICE3s	0	0
Number used as OSERDESE2s	0	0
Average Fanout of Non-Clock Nets	3.65	2.76
Total	1138	1026


✓ Performance با استفاده از ابزار Performance

• گزارش مربوط به Self-Multiplier •




Performance of Self-Multiplier: $\frac{1}{\text{Max_Delay (path 4)}} = \frac{1}{8.523} = 0 \cdot 117329 = 11.73\%$

• گزارش مربوط به Xilinx-Multiplier:




Performance of Xilinx-Multiplier: $\frac{1}{\text{Max_Delay (path4)}} = \frac{1}{4.621} = 0 \cdot 2164 = 21.64\%$

- گزارش Power با استفاده از ابزار Power با استفاده از ابزار
 - . گزارش مربوط به Self-Multiplier:



• گزارش مربوط به Xilinx-Multiplier •



• تصاویر مربوط به تحلیل Power و Timing در کنار فایل پیدیاف گزارش قرار داده شده است.

• تحلیل خروجی تست

در این تست اعداد $^{-}$ و ۱۸ را ۲ بار (N=2) در هم ضرب می کنیم؛ نتیجه باید برابر باشد با:

$$N = 2 \rightarrow Length = 16 + log 2(2) = 17$$

Result =
$$2*(-3*18) = 2*(-54) = -108 = 17$$
'b 10000000001101100

در ادامه قابل مشاهده است که در هر دو پیادهسازی، نتیجه مطلوب (نتیجه در خط اول سیگنالها است)حاصل خواهد شد: ✓ نتیجه خروجی پیادهسازی Self-Multiplier:



:Xilinx-Multiplier نتيجه خروجي پيادهسازي \checkmark

