

**DESAIN DAN SIMULASI PERLINDUNGAN PROPERTI INTELEKTUAL  
MENGUNAKAN ALGORITME FILTER DIGITAL**

***DESIGN AND SIMULATION OF INTELLECTUAL PROPERTIES  
PROTECTION USING DIGITAL FILTER ALGORITHM***

**TUGAS AKHIR**

**Disusun sebagai syarat untuk memperoleh gelar Sarjana Teknik  
pada Program Studi S1 Sitemks Komputers  
Universitas Telkom**

**oleh**

**HANJARA CAHYA ADHYATMA  
1104131113**



**FAKULTAS TEKNIK ELEKTRO  
UNIVERSITAS TELKOM  
BANDUNG  
2017**

**DESAIN DAN SIMULASI PERLINDUNGAN PROPERTI INTELEKTUAL  
MENGUNAKAN ALGORITME FILTER DIGITAL**

***DESIGN AND SIMULATION OF INTELLECTUAL PROPERTIES  
PROTECTION USING DIGITAL FILTER ALGORITHM***

**TUGAS AKHIR**

**Disusun sebagai syarat untuk memperoleh gelar Sarjana Teknik  
pada Program Studi S1 Sitems Komputers  
Universitas Telkom**

**oleh**

**HANJARA CAHYA ADHYATMA  
1104131113**



**FAKULTAS TEKNIK ELEKTRO  
UNIVERSITAS TELKOM  
BANDUNG  
2017**

## HALAMAN PENGESAHAN

Tugas Akhir ini diajukan oleh :  
Nama : Hanjara Cahya Adhyatma  
NIM : 1104131113  
Program Studi : S1 Sitemns Komputers  
Judul Tugas Akhir : DESAIN DAN SIMULASI PERLINDUNGAN  
PROPERTI INTELEKTUAL MENGGUNAKAN  
ALGORITME FILTER DIGITAL

**Telah berhasil dipertahankan di hadapan Dewan Penguji dan diterima sebagai bagian persyaratan yang diperlukan untuk memperoleh gelar Sarjana Teknik pada Program Studi S1 Sitemns Komputers, Fakultas Tekniks Elektos, Universitas Indonesia.**

## DEWAN PENGUJI

Pembimbing : Prof. XXXX ( )

Penguji : Prof. XXX ( )

Penguji : Prof. XXXX ( )

Penguji : Prof. XXXXXX ( )

**@todo**

Jangan lupa mengisi nama para penguji.

Ditetapkan di : Depok  
Tanggal : XX September 2017

## **HALAMAN PERNYATAAN ORISINALITAS**

NAMA : Hanjara Cahya Adhyatma  
NIM : 1104131113  
ALAMAT : Komplek BPI Blok E1 No. 16 RT 05 RW 06 Kabupaten  
Pandeglang, Banten  
No. TLP/HP : +6285201740588  
E-MAIL : adhyatma.han@gmail.com

Menyatakan bahwa Tugas Akhir II ini merupakan karya orisinal saya sendiri dengan judul:

### **DESAIN DAN SIMULASI PERLINDUNGAN PROPERTI INTELEKTUAL MENGUNAKAN ALGORITME FILTER DIGITAL**

*DESIGN AND SIMULATION OF INTELLECTUAL PROPERTIES PROTECTION  
USING DIGITAL FILTER ALGORITHM*

Atas pernyataan ini, saya siap menanggung resiko/sanksi yang dijatuhkan kepada saya apabila kemudian ditemukan adanya pelanggaran terhadap kejujuran akademik atau etika keilmuan dalam karya ini, atau ditemukan bukti yang menunjukkan ketidak aslian karya ini.

## **KATA PENGANTAR**

Puji syukur terhadap Tuhan Yang Maha Esa yang telah memberikan rahmat dan hidayah Nya serta nikmat sehat dan nikmat waktu sehingga buku ini dapat diselesaikan. Ucapan terima kasih juga diperuntukkan untuk orang tua dan saudara saudara saya yang telah memberikan semangat, serta teman-teman yang telah membantu dalam pengerjaan buku ini. Ucapan terima kasih juga diperuntukan kepada Dosen-dosen pembimbing Tugas Akhir Telkom University yang memberikan masukan dan saran terhadap buku ini.

Buku penelitian ini bertujuan untuk mengembangkan ilmu teknologi serta keamanan dalam bidang System-on-Chip (SoC) yang masih jarang dikembangkan di Indonesia.

Bandung, 1 Juli 2017

Hanjara Cahya Adhyatma

## **ABSTRAK**

System on a Chip (SoC) adalah sebuah modul embedded system yang memiliki fungsi tertentu dalam sebuah papan chip silicon yang juga bisa disebut dengan Very Large Scale Integration (VLSI). Pemilik dari desain SoC memiliki hak cipta atas desain sistem yang telah dibuat. Fabless manufacturing merupakan cara pencetakan modul perangkat keras yang desainer Integrated Circuit (IC) adalah Outsourcing dari luar pabrik percetakan.

Fabless manufacturing dari desain IC memiliki celah pencurian desain ketika desain akan dicetak atau ketika proyek membutuhkan multiple module dengan berbagai fungsi dari berbagai desainer. Oleh karena itu setiap modul VLSI dari desainer chip ini membutuhkan bukti ownership dari perancang atau perusahaan produksi.

Dalam penelitian ini berencana membuat rancangan verifikasi ownership dengan 2 kunci khusus verifikasi yaitu Polygate sebagai kunci utama yang akan mengaktifkan kunci kedua, dan kunci kedua akan aktif yang prosesnya menggunakan algoritme filter digital.

**Kata Kunci:** VLSI, Intellectual Property Protection, Digital Signal Processing, Polygate Watermark.

## ABSTRACT

System on a Chip (SoC) is an embedded system module Has a certain functionality in a silicon chip board that can also be called With Veri Large Scale Integration (VLSI). The owner of the SoC design has Copyright over the system design that has been created. Fabless manufacturing is How to mold a hardware module that is designer Integrated Circuit (IC) Is Outsourcing from outside the printing factory.

Fabless manufacturing from IC design has gap design theft When the design will be printed or when the project requires mutiple module With various functions from various designers. Therefore every module is VLSI From this chip designer requires proof of ownership from the designer or Production company.

In this study plans to make a verification of ownership design With 2 dedicated verification keys ie Polygate as the primary key going Activate the second key, and the second key will be active which process Using a digital filter algorithm.

**Keywords:** VLSI, Intellectual Property Protection, Digital Signal Processing, Polygate Watermark.

## DAFTAR ISI

<b>HALAMAN JUDUL</b>	<b>i</b>
<b>LEMBAR PENGESAHAN</b>	<b>ii</b>
<b>LEMBAR PERNYATAAN ORISINALITAS</b>	<b>iii</b>
<b>KATA PENGANTAR</b>	<b>iv</b>
<b>ABSTRAK</b>	<b>v</b>
<b>Daftar Isi</b>	<b>vii</b>
<b>Daftar Gambar</b>	<b>ix</b>
<b>Daftar Tabel</b>	<b>x</b>
<b>1 PENDAHULUAN</b>	<b>1</b>
1.1 Latar Belakang . . . . .	1
1.2 Permasalahan . . . . .	2
1.2.1 Rumusan Masalah . . . . .	2
1.2.2 Batasan Permasalahan . . . . .	2
1.3 Tujuan . . . . .	3
1.4 Metodologi Penelitian . . . . .	3
1.5 Sistematika Penulisan . . . . .	3
<b>2 TINJAUAN PUSTAKA</b>	<b>5</b>
2.1 Large Scale Integration . . . . .	5
2.1.1 Arus Pengembangan LSI . . . . .	5
2.1.2 Kemungkinan Serangan Desain LSI . . . . .	5
2.1.3 Mengatasi Serangan terhadap Desain LSI . . . . .	6
2.2 Teknik Proteksi . . . . .	6
2.2.1 DSP (Digital Signal Processing) . . . . .	7
2.2.2 Polimorphisme . . . . .	7
2.3 Peralatan dan Teknologi . . . . .	7
2.3.1 Verilog HDL . . . . .	7



2.3.2	Yosys . . . . .	7
2.3.3	ISE Design Suit . . . . .	7
2.3.4	Electric VLSI . . . . .	8
2.3.5	FPGA Elbert V2 Board . . . . .	8
<b>3</b>	<b>DESAIN DAN SIMULASI</b>	<b>9</b>
3.1	Desain . . . . .	9
3.1.1	Gambaran Umum . . . . .	9
3.1.2	Spesifikasi . . . . .	11
3.2	Simulasi . . . . .	11
<b>4</b>	<b>PENGUJIAN DAN ANALISIS</b>	<b>12</b>
4.1	Pengujian . . . . .	12
4.1.1	Skenario Pengujian . . . . .	12
4.1.2	Hasil Pengujian . . . . .	12
4.2	Analisis . . . . .	12
<b>5</b>	<b>KESIMPULAN DAN SARAN</b>	<b>13</b>
5.1	Kesimpulan . . . . .	13
5.2	Saran . . . . .	13
	<b>Daftar Referensi</b>	<b>14</b>
	<b>LAMPIRAN</b>	<b>1</b>
	<b>Lampiran 1</b>	<b>2</b>

## DAFTAR GAMBAR

2.1	Clonning/Sumber Tidak Terpercaya . . . . .	5
2.2	RE (Reverse Engineering) . . . . .	6
3.1	Arsitektur watermark . . . . .	9
3.2	Aktifasi . . . . .	10
3.3	Arsitektur watermark off . . . . .	10
3.4	Arsitektur watermark on . . . . .	11

## DAFTAR TABEL

1	Add caption . . . . .	2
---	-----------------------	---

# **BAB 1**

## **PENDAHULUAN**

Membuat desain IC membutuhkan sumber daya yang sangat banyak, serta prosedur dan ketelitian yang tinggi. Oleh karena itu dalam prosesnya dibutuhkan pengamanan agar desain tidak mudah dicuri yang akan menimbulkan kerugian bagi produsen IC tersebut.

### **1.1 Latar Belakang**

Integrated Circuit (IC) merupakan modul teknologi dasar dari perangkat elektronika tertanam modern. Dengan berkembangnya teknologi IC yang mengutamakan ukuran kecil, dan performa yang tinggi serta dengan harga yang murah membuat teknologi IC semakin diminati [1].

Dengan ukuran modul yang sangat kecil dan banyaknya komponen pembangun, kerja sama antara desainer dilakukan untuk membangun sebuah modul VLSI sehingga setiap desainer dapat fokus mendesain salah satu fungsi yang terdapat dalam modul tersebut. Kerja sama dilakukan untuk mempermudah pembuatan desain VLSI yang memiliki tingkat kerumitan yang tinggi. Desainer juga dapat mempercepat waktu mendesain dengan menggunakan kode sumber yang sudah ada atau bekerja sama secara paralel membuat masing-masing modul yang nantinya akan digabung menjadi sebuah modul utama VLSI.

Setelah modul selesai dibuat maka modul siap untuk di-produksi. Dalam proses produksi modul perusahaan tempat desainer bekerja tidak perlu memiliki pabrik produksi modul sendiri, perusahaan dapat bekerja sama dengan mitra percetakan yang akan memproduksi modul buatan perusahaan modul tersebut. Cara kerja sama seperti ini disebut dengan Fabless Manufacturing [2]. Ketika akan memproduksi IC, perusahaan harus menyerahkan blueprint modul VLSI ke percetakan, namun blueprint tersebut tidak terjamin kerahasiaannya serta memungkinkan plagiarisme desain oleh oknum perusahaan atau pihak ketiga yang tertarik menggunakan desain VLSI yang telah diserahkan untuk di-produksi.

Dengan memberikan rangkaian watermark sebagai pengamanan pada blueprint VLSI siap cetak yang menandakan kepemilikan dari desainer atau perusahaan produsen modul akan melindungi dari kecurangan pihak lain yang akan mencuri desain. Sehingga kemungkinan pencurian atau plagiarisme yang menyebabkan ke-

rugian pada perusahaan atau desainer karena desain nya dicuri atau di-plagiat berkurang

## **1.2 Permasalahan**

Pada bagian ini akan dijelaskan mengenai definisi permasalahan yang Hanjara Cahya Adhyatma hadapi dan ingin diselesaikan serta asumsi dan batasan yang digunakan dalam menyelesaikannya. Berikut ini dijelaskan rumusan masalah yang dihadapi dalam penelitian Intellectual Property Protection (IPP) menggunakan metode Digital Filter Algorithm :

### **1.2.1 Rumusan Masalah**

Berikut ini dijelaskan rumusan masalah yang dihadapi dalam penelitian Intellectual Property Protection (IPP) menggunakan metode Digital Filter Algorithm :

1. Dengan metode Fabless Manufacturing, desain modul yang siap diproduksi diserahkan kepada perusahaan percetakan mitra sehingga mitra dapat mengetahui desain modul dari desainer yang memungkinkan desain dapat dicuri oleh oknum percetakan atau pihak ketiga yang tertarik dengan desain tersebut.
2. Desain modul rawan terhadap plagiarisme karena desain elektronik sangat mudah ditiru, sehingga pengamanan desain harus dilakukan agar desain tidak mudah untuk dicuri atau di-plagiat.
3. Apabila pihak ketiga mencuri desain, desainer dapat mengklaim modul tersebut dengan bukti dari pengamanan watermark yang telah tertanam dalam IC menggunakan teknik pemanggilan watermark yang hanya diketahui oleh desainer yang mendesain IC tersebut.

### **1.2.2 Batasan Permasalahan**

Dalam penelitian ini rancangan desain VLSI yang disisipkan watermark membatasi masalah serta pembahasan yang akan diteliti sebagai berikut :

1. Tidak membuat modul IC VLSI spesifik, namun menggunakan yang sudah ada dan menyisipkan dengan watermark.
2. Menyisipkan rangkaian dengan data watermark dan tidak membahas detail data dari pemilik cipta.

3. Watermarking yang dilakukan untuk satu chip IC dan tidak mewatermark masing-masing modul yang ter-integrasi dalam chip IC.

### 1.3 Tujuan

Berikut merupakan tujuan pengamanan desain modul yang siap cetak sehingga aman terhadap pencurian hak cipta :

1. Merancang rangkaian pengamanan dalam sebuah chip design sebagai bukti kepemilikan desain (ownership) atau watermarking.
2. Desain chip yang telah diberi rangkaian watermark akan dianalisis perubahan performa dari desain sebelum dan sesudah watermarking serta kemungkinan watermark di-modifikasi oleh pihak lain atau reverse engineering untuk digunakan kembali oleh pengguna yang tidak sah.
3. Rangkaian ini akan ditanam di dalam chip yang pemanggilan informasi pemilik dari chip hanya diketahui oleh pemilik cipta.

### 1.4 Metodologi Penelitian

Metode penelitian yang digunakan adalah perancangan dan prototyping dan percobaan untuk membuktikan hipotesis yang ada.

### 1.5 Sistematika Penulisan

Sistematika penulisan laporan adalah sebagai berikut:

- Bab 1 PENDAHULUAN  
Berisi tentang uraian latar belakang, rumusan serta batasan masalah dan gambaran umum tentang penelitian sebelumnya yang sudah ada.
- Bab 2 TINJAUAN PUSTAKA  
Menjelaskan penjelasan singkat tentang LSI dan proses pembuatannya serta kemungkinan serangan dan cara mengatasinya. Cara mengatasi dari penelitian sebelumnya yang sudah ada dan cara yang diajukan oleh penulis.
- Bab 3 DESAIN DAN SIMULASI  
Penjelasan detail tentang desain yang di ajukan penulis untuk mengatasi pembajakan desain serta simulasi hasil dari perancangan desain yang diajukan.

- **Bab 4 PENGUJIAN DAN ANALISIS**

Hasil pengujian terhadap desain yang diajukan penulis serta analisis terhadap desain yang diajukan.

- **Bab 7 KESIMPULAN DAN SARAN**

Kesimpulan yang didapat dari hasil pengujian desain yang diajukan dan saran untuk pengembangan riset dimasa mendatang.

## BAB 2

### TINJAUAN PUSTAKA

Membuat desain sebuah perangkat ic membutuhkan proses yang panjang dan sumberdaya manusia yang banyak, serta tingkat ketelitian yang tinggi. Oleh karena-nya di butuhkan biaya yang tidak kecil dan waktu yang cukup lama hanya untuk membuat sebuah desain IC. Dengan kerumitan yang tinggi serta waktu yang lama dalam setiap prosesnya kadang pihak yang tak bertanggung jawab melakukan kecu-rangna dengan mencuri desain untuk memotong waktu dan biaya yang di butuhkan untuk produksi. sehingga menjadi masalah dalam dunia permanufacturan ic.

#### 2.1 Large Scale Integration

*Large Scale Integration* atau disingkat LSI merupakan teknologi desain IC de-ngan kepadatan gate sekitar xx gate. pada awalnya blablabal...


##### 2.1.1 Arus Pengembangan LSI

@todo

isi perkembangan LSI sesua renesas web

##### 2.1.2 Kemungkinan Serangan Desain LSI


Terdapat banyak kemungkinan serangan dalam proses manufaktur desain LSI. Berikut beberapa contoh serangan terhadap LSI desain.



Gambar 2.1: Clonning/Sumber Tidak Terpercaya



Dalam segi ini serangan dilakukan dengan cara mencuri langsung desain yang sudah siap di fabrikasi serta uji coba kebenaran. Bila pencuri mendapatkan desain yang telah di uji coba, maka pencuri tinggal langsung memperbanyak desain yang telah di curi.



**Gambar 2.2:** RE (Reverse Engineering)

Untuk serangan jenis ini, pencuri sudah mendapatkan produk dari pasar yang telah teruji, pencuri tinggal melakukan scan rangkaian kemudian mengujinya dengan datasheet. Apabila hasil scan desain produk di dapati rangkaian yang konkrit/jelas dan rangkaian tersebut telah teruji sesuai datasheet. Maka pencuri tinggal melakukan fabrikasi.

### 2.1.3 Mengatasi Serangan terhadap Desain LSI

**@todo**

jelasin dari buku dan paper gimana cara mengatasinya

## 2.2 Teknik Proteksi

**@todo**

Jelasin yg gue kerjain, terus kasih kelebihanannya, agak mikir sih, but its simple may be

### 2.2.1 DSP (Digital Signal Processing)

**@todo**

dsp penjelasan

### 2.2.2 Polimorphisme

**@todo**

polymorph penjelasan

## 2.3 Peralatan dan Teknologi

**@todo**

isi sendiri

### 2.3.1 Verilog HDL

**@todo**

isi sendiri

### 2.3.2 Yosys

**@todo**

isi sendiri

### 2.3.3 ISE Design Suit

**@todo**

isi sendiri

### 2.3.4 Electric VLSI

**@todo**

isi sendiri

### 2.3.5 FPGA Elbert V2 Board

**@todo**

isi sendiri

## BAB 3

### DESAIN DAN SIMULASI

**@todo**

tambahkan kata-kata pengantar bab 1 disini

### 3.1 Desain


**@todo**

jelasin desainmu di sini secara detail


#### 3.1.1 Gambaran Umum

**@todo**


isi sendiri




**Gambar 3.1:** Arsitektur watermark



**Gambar 3.2:** Aktifasi



**Gambar 3.3:** Arsitektur watermark off



Gambar 3.4: Arsitektur watermark on

### 3.1.2 Spesifikasi

**@todo**

isi sendiri

### 3.2 Simulasi

**@todo**

jelasin dan tampilin simulasi apa aja yang bakal gw lakuin disini

## BAB 4

### PENGUJIAN DAN ANALISIS

**@todo**

tambahkan kata-kata pengantar bab 4 disini

#### 4.1 Pengujian

**@todo**

Tampilkan macam macam hasil pengujian yang telah di lakukan

##### 4.1.1 Sekenario Pengujian

**@todo**

tambahin kata kata

##### 4.1.2 Hasil Pengujian

**@todo**

tambahin kata kata

#### 4.2 Analisis

**@todo**

Tampilkan macam macam hasil analisis dari setiap pengujian

## **BAB 5**

### **KESIMPULAN DAN SARAN**

**@todo**

Tambahkan kesimpulan dan saran terkait dengan pekerjaan yang dilakukan.

#### **5.1 Kesimpulan**

**@todo**

tambahin kata kata

#### **5.2 Saran**

**@todo**

tambahin kata kata



## DAFTAR REFERENSI

- [1] Jeff Clark. (n.d). *Introduction to LaTeX*. 26 Januari 2010. <http://frodo.elon.edu/tutorial/tutorial/node3.html>.

# LAMPIRAN

## LAMPIRAN 1

**Tabel 1:** Add caption

Keterangan Type			
n	LITER	METER	
<b>A</b>	10	0,01	0,0215
<b>B</b>	100	0,1	0,0464
<b>C</b>	1.000	1	0,1000
<b>D</b>	10.000	10	0,2154
<b>E</b>	100.000	100	0,4642
<b>F</b>	1.000.000	1K	1,0000
<b>G</b>	10.000.000	10K	2,1544
<b>H</b>	100.000.000	100K	4,6416
<b>I</b>	1.000.000.000	1M	10,0000
<b>J</b>	10.000.000.000	10M	21,5443
<b>K</b>	100.000.000.000	100M	46,4159
<b>L</b>	1.000.000.000.000	1B	100,0000
<b>M</b>	10.000.000.000.000	10B	215,4435
<b>N</b>	100.000.000.000.000	100B	464,1589