Лабораторная работа №2 «Функциональная схемотехника»

Выполнили: Артур Куприянов, Екатерина Машина

Преподаватель: Тищук Б.Ю.

Санкт-Петербург, 2021

Задание

- Разработайте и опишите на Verilog HDL схему, вычисляющую значение функции в соответствии с заданными ограничениями согласно варианту задания.
- Определите область допустимых значений функции.
- Разработайте тестовое окружение для разработанной схемы. Тестовое окружение должно проверять работу схемы не менее, чем на 10 различных тестовых векторах.
- Проведите моделирование работы схемы и определите время вычисления результата. Схема должна тактироваться от сигнала с частотой 100 МГц.

Вариант

- $y = a^3 + sqrt(b)$
- 2 сумматора и 1 умножитель

Область допустимых значений и область представления данных

Область представления

- а, b положительные 8 битные чила в двоичной системе счисления
- у положительное 24 битное число в двоичной системе счисления

Область допустимых значений

- 0 <= a, b <= FF
- 0 <= y <= FD030F

Описание работы алгоритма

- 1. Вычисление куба числа а
- 2. Квадратного корня из числа b
- 3. Вычисление суммы результатов пунктов 1 и 2

Описание модуля на языке Verilog HDL

- <u>function.v</u>
- cube.v
- mult.v
- root.v

Тестовое окружение

- main_function.v
- cube_tb.v
- root_tb.v

Временная диаграмма


Ниже представлены временные диаграммы для первого и второго тестов. Из первой диагрммы видно, что на вычисление одного значения (при тактовой частоте 100 МГц) уходит 1240 нс.



Потребление ресурсов на FPGA

Замеры потребления ресурсов FPGA были сделаны в симуляторе Vivaldo HDL.

Summary



| Resource | Utilization | Available | Utilization % |
|----------|-------------|-----------|---------------|
| LUT | 51 | 63400 | 0.08 |
| FF | 55 | 126800 | 0.04 |
| 10 | 44 | 210 | 20.95 |





Схема устройства



Вывод

В ходе выполнения работы была создана последовательностная схема ускорителя математических вычислений.