# Лабораторная работа 1

# Вариант 2


Логический базис	БОЭ
NAND	Полный четырехразрядный компаратор

## Цели работы


- 1. Получить базовые знания о принципах построения цифровых интегральных схем с использованием технологии КМОП.
- 2. Получить навыки описания схем базовых операционных элементов (БОЭ) комбинационного типа на вентильном уровне с использованием языка описания аппаратуры Verilog HDL.

#### Выполнение

### Схема компаратора в логическом базисе NAND



## Схема компаратора




## Временная диаграмма



Пример прохождения тестов


```
output a_0=0,a_1=0,a_2=0,a_3=0,b_0=0,b_1=0,b_2=0,b_3=0,a=00000,b=00000,result_gr=0, result_eq=1, result_low=0
output a 0=0,a 1=0,a 2=0,a 3=0,b 0=1,b 1=0,b 2=0,b 3=0,a=00000,b=00001,result_gr=0, result_eq=0, result_low=1 output a 0=0,a 1=0,a 2=0,a 3=0,b 0=0,b 1=1,b 2=0,b 3=0,a=00000,b=00010,result_gr=0, result_eq=0, result_low=1 output a 0=0,a 1=0,a 2=0,a 3=0,b 0=1,b 1=1,b 2=0,b 3=0,a=00000,b=00011,result_gr=0, result_eq=0, result_low=1
output a_0=0,a_1=0,a_2=0,a_3=0,b_0=0,b_1=0,b_2=1,b_3=0,a=00000,b=00100,result_gr=0, result_eq=0, result_low=1
output a_0=0,a_1=0,a_2=0,a_3=0,b_0=1,b_1=0,b_2=1,b_3=0,a=00000,b=00101,result_gr=0, result_eq=0, result_low=1
output a_0=0,a_1=0,a_2=0,a_3=0,b_0=0,b_1=1,b_2=1,b_3=0,a=00000,b=00110,result_gr=0, result_eq=0, result_low=1
output a_0=0,a_1=0,a_2=0,a_3=0,b_0=1,b_1=1,b_2=1,b_3=0,a=00000,b=00111,result_gr=0,
                                                                                                   result eq=0, result low=1
output a_0=0,a_1=0,a_2=0,a_3=0,b_0=0,b_1=0,b_2=0,b_3=1,a=00000,b=01000,result_gr=0, result_eq=0, result_low=1
output a_0=0,a_1=0,a_2=0,a_3=0,b_0=1,b_1=0,b_2=0,b_3=1,a=00000,b=01001,result_gr=0, result_eq=0, result_low=1
output a_0=0,a_1=0,a_2=0,a_3=0,b_0=0,b_1=1,b_2=0,b_3=1,a=00000,b=01010,result_gr=0, result_eq=0, result_low=1
output a_0=0,a_1=0,a_2=0,a_3=0,b_0=1,b_1=1,b_2=0,b_3=1,a=00000,b=01011,result_gr=0, result_eq=0, result_low=1 output a_0=0,a_1=0,a_2=0,a_3=0,b_0=0,b_1=0,b_2=1,b_3=1,a=00000,b=01100,result_gr=0, result_eq=0, result_low=1
output a_0=0,a_1=0,a_2=0,a_3=0,b_0=1,b_1=0,b_2=1,b_3=1,a=00000,b=01101,result_gr=0, result_eq=0, result_low=1
output a_0=0,a_1=0,a_2=0,a_3=0,b_0=0,b_1=1,b_2=1,b_3=1,a=00000,b=01110,result_gr=0, result_eq=0, result_low=1
output a_0=0,a_1=0,a_2=0,a_3=0,b_0=1,b_1=1,b_2=1,b_3=1,a=00000,b=01111,result_gr=0, result_eq=0, result_low=1
output a_0=1,a_1=0,a_2=0,a_3=0,b_0=0,b_1=0,b_2=0,b_3=0,a=00001,b=00000,result_gr=1,
                                                                                                   result eq=0, result low=0
output a 0=1,a 1=0,a 2=0,a 3=0,b 0=1,b 1=0,b 2=0,b 3=0,a=00001,b=00001,result gr=0, result eq=1, result low=0
output a_0=1,a_1=0,a_2=0,a_3=0,b_0=0,b_1=1,b_2=0,b_3=0,a=00001,b=00010,result_gr=0, result_eq=0, result_low=1
output a_0=1,a_1=0,a_2=0,a_3=0,b_0=1,b_1=1,b_2=0,b_3=0,a=00001,b=00011,result_gr=0, result_eq=0, result_low=1
output a_0=1,a_1=0,a_2=0,a_3=0,b_0=0,b_1=0,b_2=1,b_3=0,a=00001,b=00100,result_gr=0, result_eq=0, result_low=1 output a_0=1,a_1=0,a_2=0,a_3=0,b_0=1,b_1=0,b_2=1,b_3=0,a=00001,b=00101,result_gr=0, result_eq=0, result_low=1
output a_0=1,a_1=0,a_2=0,a_3=0,b_0=0,b_1=1,b_2=1,b_3=0,a=00001,b=00110,result_gr=0, result_eq=0, result_low=1
output a_0=1,a_1=0,a_2=0,a_3=0,b_0=1,b_1=1,b_2=1,b_3=0,a=00001,b=00111,result_gr=0, result_eq=0, result_low=1
output a_0=1,a_1=0,a_2=0,a_3=0,b_0=0,b_1=0,b_2=0,b_3=1,a=00001,b=01000,result_gr=0, result_eq=0, result_low=1
output a_0=1,a_1=0,a_2=0,a_3=0,b_0=1,b_1=0,b_2=0,b_3=1,a=00001,b=01001,result_gr=0,
                                                                                                   result_eq=0, result_low=1
output a_0=1,a_1=0,a_2=0,a_3=0,b_0=0,b_1=1,b_2=0,b_3=1,a=00001,b=01010,result_gr=0, result_eq=0, result_low=1
output a 0=1,a 1=0,a 2=0,a 3=0,b 0=1,b 1=1,b 2=0,b 3=1,a=00001,b=01011,result gr=0, result eq=0, result low=1
output a_0=1,a_1=0,a_2=0,a_3=0,b_0=0,b_1=0,b_2=1,b_3=1,a=00001,b=01100,result_gr=0, result_eq=0, result_low=1
output a_0=1,a_1=0,a_2=0,a_3=0,b_0=1,b_1=0,b_2=1,b_3=1,a=00001,b=01101,result_gr=0, result_eq=0, result_low=1 output a_0=1,a_1=0,a_2=0,a_3=0,b_0=0,b_1=1,b_2=1,b_3=1,a=00001,b=01110,result_gr=0, result_eq=0, result_low=1
output a_0=1,a_1=0,a_2=0,a_3=0,b_0=1,b_1=1,b_2=1,b_3=1,a=00001,b=01111,result_gr=0, result_eq=0, result_low=1
output a 0=0,a 1=1,a 2=0,a 3=0,b 0=0,b 1=0,b 2=0,b 3=0,a=00010,b=00000,result gr=1, result eq=0, result low=0
```

#### Ресурсы fpga



#### Summary

Resource	Utilization	Available	Utilization %
LUT	3	63400	0.00
10	11	210	5.24



# Вывод

В результате выполнения данной лабораторной работы нами был реализован четырехразрядный сумматор, а также изучены основы синтаксиса языка Verilog.

Также в результате выполнения данной работы мы сделали вывод, что реализация схемы в базисе NAND не всегда оптимальна.