

Aluna: Mariana Soares Oliveira

Matrícula: 231013663

Turma 01 30/12/2024

Relatório Experimento 5

1. Introdução

O intuito do seguinte experimento é desenvolver três somadores de palavras, cada um usando uma abordagem diferente (usual, com o operador operador '+' do pacote STD_LOGIC_ARITH e top model, respectivamente), utilizando a linguagem de descrição de hardware VHDL, e simular o seu comportamento por meio de *testbenchs* realizados no *software* ModelSim.

2. Teoria

1. Somador Completo

O somador de palavra de 4 bits é formado ao conectar vários somadores completos para trabalhar com números binários maiores. Cada somador completo soma três bits: dois de entrada e um "carry in" (vem-um). O resultado dessa soma é um bit de saída (soma) e um "carry out" (vai-um), que é passado para o próximo somador na cadeia.

Essa estrutura pode ser ampliada para somar números binários de qualquer tamanho, apenas aumentando o número de somadores conectados em sequência. Por exemplo, em um somador de 4 bits, quatro somadores completos trabalham juntos: o "carry out" de um alimenta o "carry in" do seguinte, garantindo que o cálculo da soma seja correto.




Figura 1: Somador de palavras de 4 bits.

2. Modelo em "U" invertido

O modelo U invertido é uma forma organizada de testar circuitos em VHDL. Ele é chamado assim porque lembra a letra "U" invertida, onde os testes começam em uma extremidade e os resultados são verificados na outra. Esse modelo é formado por três partes principais:

- 1. **Testbench**: É o arquivo de teste que gera as entradas para o circuito e verifica as saídas. Ele automatiza o processo, simulando vários casos de uso.
- 2. **Device Under Test (DUT)**: É o circuito que está sendo avaliado. Ele é o projeto desenvolvido e que se deseja testar.
- 3. **Golden Model**: É o modelo de referência, ou seja, o ideal. Ele calcula os resultados esperados com base nas mesmas entradas enviadas para o DUT e serve como padrão para comparar as saídas geradas.

Essas três partes trabalham juntas no **Top Model**, que organiza os testes e faz a validação de forma automatizada. Essa estrutura é muito usada porque garante que o circuito funcione corretamente antes de ser implementado fisicamente.

Testbench Device Under Test Golden Model Output 1 Output 2

Figura 2: Organização do modelo U invertido

3. Códigos

Neste experimento utilizamos a linguagem de descrição de hardware VHDL por meio do software Modelsim para desenvolver três somadores de palavras conforme as figuras 3 até 6. Posteriormente, foi desenvolvido um código auxiliar chamado *testbench* para cada circuito, descrito nas figuras 7, 8 e 9.

```
C:/Users/maria/Desktop/231013663_Projeto5/questao1/questao1.vhd - Default ::
              -- biblioteca
             library IEEE;
             use IEEE.STD LOGIC 1164.ALL;
             -- entidade
          F entity questaol is
                         Port (
                             A: in STD_LOGIC_VECTOR (3 downto 0);
B: in STD_LOGIC_VECTOR (3 downto 0);
S: out STD_LOGIC_VECTOR (4 downto 0)
   10
           end questaol;
   11
   12
             -- arquitetura
   13
          Farchitecture rtl of questaol is
   14
                 component ent_somador
   15
                        Port (
   16
                             A, B, Cin : in STD_LOGIC;
   17
                              S, Cout : out STD_LOGIC);
   18
                 end component;
   19
             signal aux : STD LOGIC VECTOR (2 downto 0):= "000";
   20
                        begin
                                    scl: ent_somador port map (A => A(0), B => B(0), Cin => '0', S => S(0), Cout => aux(0));
   21
                                    sc2: ent_somador port map (A \Rightarrow A(1), B \Rightarrow B(1), Cin \Rightarrow aux(0), S \Rightarrow S(1), Cout \Rightarrow aux(1)); sc3: ent_somador port map (A \Rightarrow A(2), B \Rightarrow B(2), Cin \Rightarrow aux(1), S \Rightarrow S(2), Cout \Rightarrow aux(2));
   22
   23
   24
                                    sc4: ent_somador port map (A \Rightarrow A(3), B \Rightarrow B(3), Cin \Rightarrow aux(2), S \Rightarrow S(3), Cout \Rightarrow S(4));
         end rtl;
   25
```

Figura 3. Codificação da questão 1



```
- C:/Users/maria/Desktop/231013663_Projeto5/questao1/somador.vhd - Default
 Ln#
         -- biblioteca
  1
  2
        library IEEE;
  3
        use IEEE.STD_LOGIC_1164.ALL;
  4
  5
         --entidade
      pentity ent_somador is
  6
  7
                 Port (
  8
                     A : in STD LOGIC;
  9
                     B : in STD LOGIC;
 10
                    Cin : in STD LOGIC;
 11
                     S : out STD LOGIC;
 12
                     Cout : out STD LOGIC
 13
       H);
 14
       end ent_somador;
 15
 16
       -- arquitetura
 17
        architecture arch_somador of ent_somador is
 18
      □ begin
 19
                 S <= A xor B xor Cin;
 20
                Cout <= (A and B) or (A and Cin) or (B and Cin);
 21
        end arch somador;
 22
 23
```

Figura 4. Codificação do Somador Completo

```
C:/Users/maria/Desktop/231013663_Projeto5/questao2/questao2.vhd - Default =
 Ln#
  1
         -- biblioteca
  2
        library IEEE;
  3
        use IEEE.STD LOGIC 1164.ALL;
  4
        use IEEE.STD LOGIC ARITH.ALL;
  5
        -- entidade
  6
      F entity questao2 is
      中
  7
                 port (
  8
                     A, B : in std_logic_vector (3 downto 0);
  9
                     S : out std logic vector (4 downto 0)
 10
       -);
       end questao2;
 11
 12
        -- arquitetura
 13
        architecture rtl of questao2 is
 14
      □ begin
 15
                 S \le unsigned ('0' & A) + unsigned ('0' & B);
 16
        end rtl;
```

Figura 5. Codificação da questão 2



```
C:/Users/maria/Desktop/231013663_Projeto5/questao3/top_module.vhd - Default =
Ln#
            -- biblioteca
           library ieee;
           use ieee.std_logic_1164.all;
           use ieee.numeric_std.all;
           -- entidade
          entity top_module is end;
            -- arquitetura
         Farchitecture tp_arch of top_module is
              -- componentes
  10
             component questaol is
  11
                port (
                     A : in std_logic_vector(3 downto 0);
B : in std_logic_vector(3 downto 0);
S : out std_logic_vector(4 downto 0)
  12
  13
  14
  15
               ) :
  16
17
              end component;
              component questao2 is
  18
                port (
                     A : in std_logic_vector(3 downto 0);
B : in std_logic_vector(3 downto 0);
S : out std_logic_vector(4 downto 0)
  19
  20
  21
  22
  23
              end component;
  24
              component tb_questao3 is
  25
                port (
                    A : out std_logic_vector(3 downto 0);
B : out std_logic_vector(3 downto 0);
dut : in std_logic_vector(4 downto 0);
gm : in std_logic_vector(4 downto 0)
  26
  27
  28
  29
  30
              );
  31
              end component;
  32
              -- sinais auxiliares
  33
              signal A, B :std_logic_vector(3 downto 0);
  34
              signal S_dut, S_gm :std_logic_vector(4 downto 0);
  35
  36
                U0: questaol PORT MAP(A, B, S_dut);
  37
                 U1: questao2 PORT MAP(A, B, S_gm);
  38
                 U3: tb_questao3 PORT MAP(A, B, S_dut, S_gm);
  39
            end tp_arch;
  40
```

Figura 6. Codificação do *Top Model* (questão 3)



```
C:/Users/maria/Desktop/231013663_Projeto5/questao1/tb_questao1.vhd - Default ==
  Ln#
         -- biblioteca
  1
   2
        library IEEE;
        use IEEE.STD_LOGIC_1164.ALL;
   3
         -- entidade
       Figure entity tb_questaol is
       end tb_questaol;
   6
         -- arquitetura
  8
       parchitecture ul of tb_questaol is
            component questaol
  10
                Port (
                     A : in STD_LOGIC_VECTOR (3 downto 0);
  11
  12
                     B : in STD_LOGIC_VECTOR (3 downto 0);
                     S : out STD_LOGIC_VECTOR (4 downto 0)
 13
  14
                 );
 15
            end component;
 16
             signal as : STD LOGIC VECTOR (3 downto 0) := "0000";
             signal bs : STD_LOGIC_VECTOR (3 downto 0) := "0000";
 17
  18
             signal s_out : STD_LOGIC_VECTOR(4 downto 0);
  19
         begin
  20
             ql : questaol port map (A => as, B => bs, S => s_out);
  21
             as(0) <= not as(0) after 1 ns;
 22
             as(1) \le not as(1) after 2 ns;
  23
             as(2) \le not as(2) after 4 ns;
             as(3) <= not as(3) after 8 ns;
 24
 25
             bs(0) <= not bs(0) after 16 ns;
 26
             bs(1) \le not bs(1) after 32 ns;
 27
             bs(2) <= not bs(2) after 64 ns;
 28
             bs(3) <= not bs(3) after 128 ns;
       Lend ul;
 29
 30
```

Figura 7. Testbench da questão 1



```
C:/Users/maria/Desktop/231013663_Projeto5/questao2/tb_questao2.vhd - Default =
  Ln#
         -- biblioteca
   2
         library IEEE;
   3
         use IEEE.STD LOGIC 1164.ALL;
         -- entidade
   4
        entity tb questao2 is end;
   6
         -- arquitetura
       Farchitecture ul of tb questao2 is
   8
             component questao2
                 Port (
  10
                     A : in STD_LOGIC_VECTOR (3 downto 0);
  11
                     B : in STD_LOGIC_VECTOR (3 downto 0);
  12
                     S : out STD_LOGIC_VECTOR (4 downto 0)
  13
                 );
  14
             end component;
  15
  16
             signal as : STD_LOGIC_VECTOR (3 downto 0) := "0000";
             signal bs : STD_LOGIC_VECTOR (3 downto 0) := "0000";
  17
             signal y_out : STD_LOGIC_VECTOR(4 downto 0);
  18
  19
  20
         begin
  21
  22
             q2 : questao2 port map (A => as, B => bs, S => y_out);
  23
  24
             as(0) <= not as(0) after 1 ns;
             as(1) \le not as(1) after 2 ns;
  25
  26
             as(2) \le not as(2) after 4 ns;
  27
             as(3) <= not as(3) after 8 ns;
  28
             bs(0) <= not bs(0) after 16 ns;
  29
             bs(1) \le not bs(1) after 32 ns;
  30
             bs(2) <= not bs(2) after 64 ns;
  31
             bs(3) <= not bs(3) after 128 ns;
  32
  33
       L end ul;
  34
```

Figura 8. Testbench da questão 2

```
-- biblioteca
        library ieee;
        use ieee.std logic 1164.all;
        use ieee.numeric_std.all;
       use std.textio.all:
        -- entidade
      pentity tb_questao3 is
      port (
            A : out std_logic_vector(3 downto 0);
B : out std_logic_vector(3 downto 0);
 10
            dut : in std_logic_vector(4 downto 0);
 11
 12
            gm : in std_logic_vector(4 downto 0)
 13
         );
      end tb_questao3;
 14
        -- arquitetura
 15
     □ architecture testbench_arch of tb_questao3 is
 16
 17
          -- sinais para monitorar entradas e saídas
 18
          signal A_reg, B_reg : std_logic_vector(3 downto 0);
          signal S_dut_reg, S_gm_reg : std_logic_vector(4 downto 0);
 19
 20
           -- função auxiliar para conversão de std_logic_vector para string
 21
         function to_string(signal_value: std_logic_vector) return string is
 22
            variable result: string(1 to signal value'length);
 23
 24
            for i in signal_value'range loop
 25
              result(i + 1) := character'value(std_ulogic'image(signal_value(i)));
 26
             end loop;
 27
            return result;
 28
          end function;
      □ begin
 29
 30
           -- mapeamento dos sinais
 31
          A <= A_reg;
          B <= B_reg;
 32
 33
          S_dut_reg <= dut;
 34
          S_gm_reg <= gm;
           -- processo de teste
 36
     process
 37
          begin
             report "Iniciando teste..." severity NOTE;
 38
 39
             for i in 0 to 15 loop
 40
               A_reg <= std_logic_vector(to_unsigned(i, 4));</pre>
              for j in 0 to 15 loop
                B_reg <= std_logic_vector(to_unsigned(j, 4));</pre>
 42
                wait for 500 ns;
 43
                 -- comparação dos resultados
45
              assert (S_dut_reg = S_gm_reg)
                report "Erro: A=" & integer'image(to_integer(unsigned(A_reg))) &

" B=" & integer'image(to_integer(unsigned(B_reg))) &
46
47
48
                       " DUT=" & to_string(S_dut_reg) & " GM=" & to_string(S_gm_reg)
49
                severity ERROR;
50
            end loop;
51
           end loop;
52
          report "Teste finalizado!" severity NOTE;
53
          wait:
54
        end process;
       end testbench arch;
```

Figura 9. Testbench da questão 3

4. Compilação

Os códigos gerados anteriormente foram submetidos a uma compilação com o intuito de garantir seu funcionamento, como mostrado nas figuras 5 e 6 ambos os códigos não apresentam erros de sintaxe.




Figura 10. Compilação da questão 1




Figura 11. Compilação da questão 2




Figura 12. Compilação da questão 3

5. Simulação




Figura 13. Simulação de onda do banco de testes da questão 1

- Cursor 1 (em 0.00 ns): A = 0000, B = 0000, S = 00000, aux = 000
- Cursor 2 (em 4.00 ns): A = 0100, B = 0000, S = 00100, aux = 000
- Cursor 3 (em 18.00 ns): A = 0010, B = 0001, S = 00011, aux = 000
- Cursor 4 (em 27.00 ns): A = 1011, B = 0001, S = 01100, aux = 011
- Cursor 5 (em 39.00 ns): A = 0111, B = 0010, S = 01001, aux = 110
- Cursor 6 (em 43.00 ns): A = 1011, B = 0010, S = 01101, aux = 010
- Cursor 7 (em 79.601 ns): A = 1111, B = 0100, S = 10011, aux = 100
- Cursor 8 (em 95.00 ns): A = 1111, B = 0101, S = 10100, aux = 111




Figura 14. Simulação de onda do banco de testes da questão 2

- Cursor 1 (em 0.00 ns): A = 0000, B = 0000, S = 00000
- Cursor 2 (em 8.00 ns): A = 1000, B = 0000, S = 01000
- Cursor 3 (em 17.00 ns): A = 0001, B = 0001, S = 00010
- Cursor 4 (em 36.00 ns): A = 0100, B = 0010, S = 00110
- Cursor 5 (em 54.00 ns): A = 0110, B = 0011, S = 01001

- Cursor 6 (em 64.00 ns): A = 0000, B = 0100, S = 00100
- Cursor 7 (em 81.00 ns): A = 0001, B = 0101, S = 00110
- Cursor 8 (em 123.662 ns): A = 1011, B = 0111, S = 10010




Figura 15. Simulação de onda do banco de testes da questão 3

Figura 16. Transcript da questão 3

- Cursor 1 (em 0.00 ns): A = 0000, B = 0000, S dut = 00000, S gm = 00000
- Cursor 2 (em 5000.00 ns): A = 0000 , B = 1010 , S_dut = 01010, S_gm = 01010
- Cursor 3 (em 11000.00 ns): A = 0001 , B = 0110 , S_dut = 00111, S_gm = 00111
- Cursor 4 (em 18000.00 ns): A = 0010 , B = 0100 , S_dut = 00110, S_gm = 00110
- Cursor 5 (em 55500.00 ns): A = 0110 , B = 1111, S_dut = 10101, S_gm = 10101
- Cursor 6 (em 66500.00 ns): A = 1000 , B = 0101 , S_dut = 01101, S_gm = 01101
- Cursor 7 (em 91000.00 ns): A = 1011 , B = 0110 , S_dut = 10001, S_gm = 10001
- Cursor 8 (em 123000.00 ns): A = 1111 , B = 0110 , S_dut = 10101, S_gm = 10101

6. Análise

Neste experimento, foram analisados três somadores de palavras, com três abordagens diferentes. Com base nas figuras 1 e 2 e na simulação de de onda apresentada nas Figuras 13, 14, 15 e 16, é possível compreender o funcionamento esperado de todos os circuitos. Dessa forma, pode-se afirmar que os códigos desenvolvidos correspondem ao comportamento esperado.



7. Conclusão

No experimento, foi possível descrever o comportamento das estruturas propostas e entender suas características. As simulações geraram os dados esperados. Não houveram erros ou divergências observados durante a realização do experimento.