問題4 次のCPUアーキテクチャに関する各設問に答えよ。

<設問1> 次のCPUアーキテクチャに関する記述を読み、最も関係の深い字句を解答 群から選べ。

- (1) 可変長命令,一つの命令で複数の処理を行うなど,複雑で高度な命令セットをもった CPU アーキテクチャである。
- (2) 命令の種類を減らし、単純な命令の組み合わせで演算速度を向上させる CPU アーキテクチャである。
- (3) 命令の実行を複数のステージに分割し、複数の命令を1ステージずつずらしながら各ステージを同時に実行することで、処理を高速化する方式。
- (1) ~ (3) の解答群

ア. CISC

イ. チャネル

ウ. 直接制御

エ. DMA

オ. パイプライン

カ. RISC

<設問2> 次のCPUアーキテクチャに関する記述を読み、(4) ~ (9) の命令を、それぞれ図2の状態からそれぞれ単独で実行後の汎用レジスタの内容を解答群の中から選べ。なお解答は重複して選んでもよい。

[命令形式]

ある言語の命令形式は次のようになっている。



OP:命令を指定する。問題で使用する命令について次に示す。

LD 命令 … 実効アドレスで示される主記憶装置上の番地の内容を, 指定した汎 用レジスタに格納する。

LAD 命令 …即値アドレス指定の命令。実効アドレス値をそのまま指定した汎用 レジスタに格納する。

R:汎用レジスタの番号を指定する。

汎用レジスタは GR0 から GR3 までの 4 個であり、 $0\sim3$ の値で指定する。

XR:指標レジスタとして使用する汎用レジスタの番号を指定する。

指定できる値は1~3であり、0のときは指標修飾を行わない。

F:直接アドレス指定、間接アドレス指定を指定する。

'A'のときは直接アドレス指定

'B'のときは間接アドレス指定

AD: 主記憶装置上の番地を指定する。

[命令語の記述形式]

OP, R, AD[, XR][, F]

[]は省略可能を表し、省略された場合[, XR]では 0, [, F]では A がデフォルト値と して適用される

(記述例) LD, 2, 500

…直接アドレス指定で500番地の内容がGR2に格納され

LD, 0, 80, 3

…GR3 を指標レジスタとして使用した指標修飾されたア

ドレスの内容が GRO に格納される。

LD, 1, 120, B …120 番地の内容をアドレスとして, 指定された内容が

GR1 に格納される。

LAD, 3, 500

…500 がそのままデータとして, GR3 に格納される。

[汎用レジスタおよび主記憶装置の一部]

GR0

GR1

GR2

GR3

主記憶装置の一部

 100	101	102	103	104	105	番地
101	102	103	104	105	100	

主記憶装置の内容 図 2

(**4**) LD, 0, 104 実行後の GRO の値

(5) LD, 2, 105, B 実行後の GR2 の値

(6) LD, 3, 100, 1 実行後の GR3 の値

(7) LAD, 0, 102 実行後の GRO の値

(8) LAD, 1, 1, 1 実行後の GR1 の値

(9) LAD, 2, 100, 3 実行後の GR2 の値

(4) ~ (9) の解答群

ア.0

イ.1

ウ. 2

工. 3

才. 100

力. 101

キ. 102

ク. 103

ケ. 104

コ. 105