四四 機械語命令 (ハードウェア) (H26 春·FE 午後間 2)

【解答】 [設問1] [設問2]

4

# b−7, c| Y. d I

表現などの基礎理論の理解と同時に,選択した場合は、確実に解けるよう訓練しておく必要がある。機械語命令の仕様は図1で形式、表1~表3で取りうる値が示されているが、表2で説明されているとおり、ビット番号6、7及び8、9に対応するb、xの値によって、実効アドレスの算出式が決まるので、内容を解読していく際は特に注意する。また、命令の実行結果によって、値が条件コードレジスタCCに設定されることもあるので忘れないようにする。 説明上、表2の内容に①~④の番号を付与(表A)する。また、16 進数の表記は、問題文にあるとおり数字の末尾に h を付け、それ以外は断りがない限り 10 進数とする。

区分	
×	表 A 実効
ь	効アドレス
実効アドレス	くの算出式

<b>(</b>	ω	0	9	区分
0以外	0以外	0	0	×
0以外	0	0以外	0	q
(x)+(d)+(x)	(x)+d	(b)+d	d	実効アドレス

読に時間を要すると思うが, 問題解決のポイン 仕様を理解し, 間違えないよう, 正確に確認作業ができ いう, 丁寧に確認するこ \*るかである。多5 ことが大切である。 多少解

## [設問1]

命令 1983h を解読すると, 16 進数 次のようになる。 00

1000

これを図1の形式で示すと次のようになる。

10 進数

*پ* ق ر کا x=1, b=2 なので, その実効アドレスは(x)+(b)+d

次のようになる。 0 0 表Aの④の場合に該当する。 0 3 h 2 h  $\uparrow$   $\uparrow$   $\uparrow$ 

正解は 0 0 [0008h]0 8 0 9 (¥ (x):レジスタ1の内容で0003h(b):レジスタ2の内容で0002hd:内容は0003h でる

0

0

0

内容を吟味していく。 空欄 a~d: 最初の命令 (0010h 番地の 12C0h) 35, 海バトフ アス (追跡), 解読していき

# $\Xi$ 0010h 番地の命令 12C0h の内容と解読

op 0001 00 r,m

x=2, b=3 なので, 次のようになる。 表Aの④の場合である。 その実効アドレスは(x)+(b)+d 9~

地の0003h) と r (レジスタ番号 0) で指定されるレジスタの内容 (0004h) の論理 和 (OR) を, r で指定されたレジスタに設定する」となり, 結果は次のようになる。
0 0 0 3 h ← 0003h 番地の内容で 0003h
OR ) 0 0 0 4 h ← レジスタ番号 0 の内容で 0004h 命令コードは 1 なので、「実効アドレスに格納されている内容 (0003h 003h 番 の論理

0 0 0 7h 2 進数のピット演算 0011 OR <u>) 0100</u> 0111

これによって、レジスタ番号 0 の内容は 0004h から 論理演算の結果が 0 以外なので、条件コードレジスタ 0007h に変化する。

CC にはビット 01 が設定さ

0011h 番地の命令 24C0h の内容と解読 2進数 0010 0100 これを図1の形式で示すと次の 16 進数 op 0010 01 01 0100 4 00 × ようになる。 1100 C э <u>П</u> ь 000000 0

2

次のようになる。 x=0, b=3 なので, 表Α の②の場合である。 その実効ア ドレスは(b)+d

0

10 進数

(b):レジスタ番号3の内容で0001hd:内容は0000h

積 (AND) **地の0001h)** \*\* 命令コ i.g.  $\sim$ - 「には 2 なので, 「実効アドレスに格納されている内容(0001h 番.r (レジスタ番号 1) で指定されるレジスタの内容(0003h) の論理r で指定されるレジスタに設定する」となり, 結果は次のようにな 0 0 0 1h

AND ) 0 0 0 1h 3 h 0001h 番地の内容で 0001h レジスタ番号 1 の内容で 0003h

0 0 0 1 h □ 2 進数のビット演算 □ 0001 AND ) 0011 0001

たる。 論理演算の結果が0以外なので、 これによっ レジスタ番号 1 の内容は 0003h から 条件コー ドレジスタ CC 0001h に変化する。 にはど なお

の正解は (キ) となる。ま? 欄bの正解は (ア) となる。 この時点で, レジスタ番号 0 また、レジスタ番号 の内容は, (1)より, の内容は  $^{\lceil}0007h_{
m J}$ [0001h]であるから, 5336,

(3) 0012h 番地の命令 38C2h の内容と解読 a

これを図1の形式で示すと次のようになる。 2進数 0011 1000 1100

op r,m 0011 10 3 2 00 x b 11 b 000010

10 進数

次のようになる。 x=0, b=3 なので、図 A の②の場合である。 その実効ア 7,

0 0 0 3h 0 С 0 (b):レジスタ番号3の内容で d:内容は0002h

うになる。 的論理和 (XOR) 地の0003h)と 命令コードは 3 なので, 「5 )3h) と r (レジスタ番号 2) を, rで指定されるレジスタに設定する」 「実効アドレスに格納されてい で指定されるレジスタの内容 (0002h) の排他 となり, る内容 (0003h 結果は次の

XOR ) 0 0 0 0 0 0 3 h 0 1 1 0003h 番地の内容で 0003h レジスタ番号 2 の内容で 0002h

「2 進数のビット演算 0011 XOR ) 0010 0001

論理演算の結果が れる。 これによって, レジスタ番号 2 の内容は 0002h から 0001h に変化する。 3 0 以外なので,条件コードレジスタ CC にはビット 01 z が設定さ なお

(4) 0013h 番地の命令 4815h の内容と解読

これを図1の形式で示すと次のようになる 0100 1000 0001 Ot

10 進数

哲) かめる :0, b=0 なので、表 A の①の場合であり、 実効アドレスは d (21 = 0015h)絁

また、命令コードは4なので、「m と CC (ビット 01) の論理積結果が00でなければ実効アドレスに分岐する。結果が00であれいとなり、結果は次のようになる。(式は2進数) の論理積(AND) ) であれば,何も AND)を求め, 何もしない」

AND ) 0 0 0 m の内容でビット 10 CC の内容でビット 01 ((3)より 01 が設定)

意する。 であるが、条件コー 論理演算の結果がピット 00 なので,「何もしない」というこて, 空欄 c の正解は「分岐しない」の(ア)である。なお, 誰 は「分岐しない」の(ア)である。なお、論理演算の結果は ドレジスタ CC には実行前のビット 01 が保持されることにも とになる。 i 果は 0 . とに留

5 0014h 番地の命令 4C16h の内容と解読 16 進数

これを図1の形式で示すと次のようになる。

10 進数

哲) がある x=0, b=0 なので, 表 A の①の場合であり, 実効アドレスは d (22=0016h 番

ト 01) の論理積 (AND) を求め 何もしない」

CC の内容でビット 01 ((3)より 01 が設定) m の内容でビット 11

そのため,0015k 01が保持される。 0 1 論理演算の結果がピット 01 なので,実行番地(0016h)に分岐することになる。 0015h 番地の命令は実行されない。なお,

四四 機械語命令 (ハードウェア) (H26 春·FE 午後間 2)

【解答】 [設問1] [設問2]

4

# b−7, c| Y. d I

表現などの基礎理論の理解と同時に,選択した場合は、確実に解けるよう訓練しておく必要がある。機械語命令の仕様は図1で形式、表1~表3で取りうる値が示されているが、表2で説明されているとおり、ビット番号6、7及び8、9に対応するb、xの値によって、実効アドレスの算出式が決まるので、内容を解読していく際は特に注意する。また、命令の実行結果によって、値が条件コードレジスタCCに設定されることもあるので忘れないようにする。 説明上、表2の内容に①~④の番号を付与(表A)する。また、16 進数の表記は、問題文にあるとおり数字の末尾に h を付け、それ以外は断りがない限り 10 進数とする。

区分	
×	表 A 実効
ь	効アドレス
実効アドレス	くの算出式

<b>(</b>	ω	0	9	区分
0以外	0以外	0	0	×
0以外	0	0以外	0	q
(x)+(d)+(x)	(x)+d	(b)+d	d	実効アドレス

読に時間を要すると思うが, 問題解決のポイン 仕様を理解し, 間違えないよう, 正確に確認作業ができ いう, 丁寧に確認するこ \*るかである。多5 ことが大切である。 多少解

## [設問1]

命令 1983h を解読すると, 16 進数 次のようになる。 00

1000

これを図1の形式で示すと次のようになる。

10 進数

*پ* ق ر کا x=1, b=2 なので, その実効アドレスは(x)+(b)+d

次のようになる。 0 0 表Aの④の場合に該当する。 0 3 h 2 h  $\uparrow$   $\uparrow$   $\uparrow$ 

正解は 0 0 [0008h]0 8 0 9 (¥ (x):レジスタ1の内容で0003h(b):レジスタ2の内容で0002hd:内容は0003h でる

0

0

0

内容を吟味していく。 空欄 a~d: 最初の命令 (0010h 番地の 12C0h) 35, 海バトフ アス (追跡), 解読していき

# $\Xi$ 0010h 番地の命令 12C0h の内容と解読

op 0001 00 r,m

x=2, b=3 なので, 次のようになる。 表Aの④の場合である。 その実効アドレスは(x)+(b)+d 9~

地の0003h) と r (レジスタ番号 0) で指定されるレジスタの内容 (0004h) の論理 和 (OR) を, r で指定されたレジスタに設定する」となり, 結果は次のようになる。
0 0 0 3 h ← 0003h 番地の内容で 0003h
OR ) 0 0 0 4 h ← レジスタ番号 0 の内容で 0004h 命令コードは 1 なので、「実効アドレスに格納されている内容 (0003h 003h 番 の論理

0 0 0 7h 2 進数のピット演算 0011 OR <u>) 0100</u> 0111

これによって、レジスタ番号 0 の内容は 0004h から 論理演算の結果が 0 以外なので、条件コードレジスタ 0007h に変化する。

CC にはビット 01 が設定さ

0011h 番地の命令 24C0h の内容と解読 2進数 0010 0100 これを図1の形式で示すと次の 16 進数 op 0010 01 01 0100 4 00 × ようになる。 1100 C э <u>П</u> ь 000000 0

2

次のようになる。 x=0, b=3 なので, 表Α の②の場合である。 その実効ア ドレスは(b)+d

0

10 進数

(b):レジスタ番号3の内容で0001hd:内容は0000h

積 (AND) **地の0001h)** \*\* 命令コ i.g.  $\sim$ - 「には 2 なので, 「実効アドレスに格納されている内容(0001h 番.r (レジスタ番号 1) で指定されるレジスタの内容(0003h) の論理r で指定されるレジスタに設定する」となり, 結果は次のようにな 0 0 0 1h

AND ) 0 0 0 1h 3 h 0001h 番地の内容で 0001h レジスタ番号 1 の内容で 0003h

0 0 0 1 h □ 2 進数のビット演算 □ 0001 AND ) 0011 0001

たる。 論理演算の結果が0以外なので、 これによっ レジスタ番号 1 の内容は 0003h から 条件コー ドレジスタ CC 0001h に変化する。 にはど なお

の正解は (キ) となる。ま? 欄bの正解は (ア) となる。 この時点で, レジスタ番号 0 また、レジスタ番号 の内容は, (1)より, の内容は  $^{\lceil}0007h_{
m J}$ [0001h]であるから, 5336,

(3) 0012h 番地の命令 38C2h の内容と解読 a

これを図1の形式で示すと次のようになる。 2進数 0011 1000 1100

op r,m 0011 10 3 2 00 x b 11 b 000010

10 進数

次のようになる。 x=0, b=3 なので、図 A の②の場合である。 その実効ア 7,

0 0 0 3h 0 С 0 (b):レジスタ番号3の内容で d:内容は0002h

うになる。 的論理和 (XOR) 地の0003h)と 命令コードは 3 なので, 「5 )3h) と r (レジスタ番号 2) を, rで指定されるレジスタに設定する」 「実効アドレスに格納されてい で指定されるレジスタの内容 (0002h) の排他 となり, る内容 (0003h 結果は次の

XOR ) 0 0 0 0 0 0 3 h 0 1 1 0003h 番地の内容で 0003h レジスタ番号 2 の内容で 0002h

「2 進数のビット演算 0011 XOR ) 0010 0001

論理演算の結果が れる。 これによって, レジスタ番号 2 の内容は 0002h から 0001h に変化する。 3 0 以外なので,条件コードレジスタ CC にはビット 01 z が設定さ なお

(4) 0013h 番地の命令 4815h の内容と解読

これを図1の形式で示すと次のようになる 0100 1000 0001 Ot

10 進数

哲) かめる :0, b=0 なので、表 A の①の場合であり、 実効アドレスは d (21 = 0015h)絁

また、命令コードは4なので、「m と CC (ビット 01) の論理積結果が00でなければ実効アドレスに分岐する。結果が00であれいとなり、結果は次のようになる。(式は2進数) の論理積(AND) ) であれば,何も AND)を求め, 何もしない」

AND ) 0 0 0 m の内容でビット 10 CC の内容でビット 01 ((3)より 01 が設定)

意する。 であるが、条件コー 論理演算の結果がピット 00 なので,「何もしない」というこて, 空欄 c の正解は「分岐しない」の(ア)である。なお, 誰 は「分岐しない」の(ア)である。なお、論理演算の結果は ドレジスタ CC には実行前のビット 01 が保持されることにも とになる。 i 果は 0 . とに留

5 0014h 番地の命令 4C16h の内容と解読 16 進数

これを図1の形式で示すと次のようになる。

10 進数

哲) がある x=0, b=0 なので, 表 A の①の場合であり, 実効アドレスは d (22=0016h 番

ト 01) の論理積 (AND) を求め 何もしない」

CC の内容でビット 01 ((3)より 01 が設定) m の内容でビット 11

そのため,0015k 01が保持される。 0 1 論理演算の結果がピット 01 なので,実行番地(0016h)に分岐することになる。 0015h 番地の命令は実行されない。なお,