# Protokol – Garáž

#### Protokol

- 1) zadání
- 2) teor. rozbor Spartan a VHDL
- 3) definice stavů a jejich kódování
- 4) popis automatu Moore nebo Mealy
- 5) orientovaný graf
- 6) tabulky přechodů mezi vnitřními stavy v závislosti na vstupních stavech, tabulky výstupů
- 7) VHDL moduly programy
- 8) simulace
- 9) celkové schéma
- 10) výpis pinů
- 11) zhodnocení

## 1) Zadání:

Navrhněte Moorův automat realizující garáž pro 5 aut. Počet aut v garáži je zobrazen na sedmisegmentovém displeji. Plná garáž je signalizována rozsvícením LED diody. Příjezd a odjezd simulujete tlačítky btn. Vynulování stavu (reset) realizujete přepínačem sw.

## 2) Teoretický rozbor

Jazyk VHDL (VHSIC Hardware Description Language) je jazyk určený pro popis digitálního hardware. Zkratka VHSIC znamená Very High Speed Integrated Circuits. Jazyk VHDL umožňuje popsat jak strukturu obvodu (tj. zapojení z hradel, bloků apod.), tak i chování obvodu. Jde o jazyk se silnou kontrolou (nejen typovou), kdy je maximální snaha odhalit chyby návrháře již na úrovni překladu zdrojového textu. Vzorem při vývoji byl jazyk ADA, resp. Pascal (na rozdíl od jazyka Verilog, který je odvozen od jazyka C). Jazyk umožňuje definovat typy dat (i generické), proměnné, paralelní procesy.

FPGA obvody dnes nacházejí uplatnění v široké škále aplikací díky své programovatelnosti, snadnému návrhu, flexibilitě, neustále klesajícím cenám a zvolna se snižující spotřebě energie vlastním čipem. Typické použití je v oblasti menších sérií navrhovaných zařízení, kdy se nevyplatí návrh zákaznického integrovaného obvodu a současně konvenční řešení systému s procesorem už není vhodné. Další aplikace můžeme nalézt například v oblasti prototypování složitějších zákaznických integrovaných obvodů.

## 3) Definice stavů a jejich kódování


vstupní	vnitřní	výstupní
ро	stavy	semafor
X0 0 0	SO 000	y0 0
X1 1 0	S1 001	y1 1
X2 0 1	S2 010	
X3 1 1	S3 011	
	S4 100	
	S5 101	

#### 4) Popis automatu Moore nebo Mealy

Mealyho automat – Výstup je generován na základě příchozího vstupu i momentálního stavu, ve kterém se automat nachází. To znamená, že stavový diagram automatu má ke každému přechodu přiřazenu nejen vstupní hodnotu, kterou je přechod aktivován, ale i výstupní hodnotu, která je při aktivaci přechodu vygenerována. Tímto Mealyho automat připomíná synchronní komunikaci: Nejen že reaguje na hranu vstupního signálu, ale jakmile ho zpracuje a dosáhne dalšího stavu, jednou vygeneruje výstupní hodnotu, puls výstupního signálu, a pak už žádný výstup neposkytuje; zase až do další vstupní hodnoty předložené ke zpracování. Totiž nejen, že jsou stavy Mealyho stroje podmnožinou kartézského součinu množiny (předešlých) stavů a vstupní abecedy, ale i jeho výstupy jsou podmnožinou kartézského součinu stavů a výstupní abecedy.

**Mooreův automat** – automat typu Moore si lze představit jako jednoduché zařízení s konečným počtem vnitřních stavů, mezi kterými se přechází na základě vstupních symbolů. Každý vnitřní stav má definovaný právě jednu hodnotu na výstupu. Automat musí mít dále definovaný výchozí vnitřní stav, ve kterém se nachází před zadáním prvního vstupního symbolu a pravidla pro přechody mezi jednotlivými stavy. Výstupní funkce jsou tedy funkcemi pouze vnitřního stavu.

## 5) Orientovaný graf



## 6) Tabulka

	X0	X1	X2	Х3	Υ
S0	S0	<b>S1</b>	S0	S0	Y0
<b>S1</b>	<b>S1</b>	S2	S0	<b>S1</b>	Υ0
<b>S2</b>	S2	<b>S3</b>	<b>S1</b>	S2	Y0
<b>S3</b>	S3	<b>S4</b>	S2	<b>S3</b>	Y0
<b>S4</b>	S4	<b>S5</b>	<b>S3</b>	<b>S4</b>	Y0
<b>S5</b>	<b>S5</b>	S5	<b>S4</b>	<b>S5</b>	Y1

# 7) VHDL moduly - programy

## Dělička

```
1 library IEEE;
2 use IEEE.STD_LOGIC_1164.ALL;
3
5 Port (CLK_in : in STD_LOGIC;
6 CLK_out . cut . cut
               CLK_out : out STD_LOGIC);
7 end delicka;
8
   architecture Behavioral of delicka is
9
10
11 begin
12
       process (CLK_in)
13
          variable i : integer range 0 to 15000000;
14
15
16 begin
17
      if rising_edge(CLK_in) then
  if i=0 then CLK_out <= '1';</pre>
18
19
                  i := 9843000 ;
20
        else
21
                 CLK_out <= '0';
i := i - 1;
22
23
       end if ;
24
       end if ;
25
      end process;
26
27
28 end Behavioral;
29
30
```

## Dekodér


```
1 library IEEE;
2 use IEEE.STD_LOGIC_1164.ALL;
3
4 entity dekoder is
     Port ( HEX : in STD_LOGIC_VECTOR (2 downto 0);
 5
              LED : out STD LOGIC VECTOR (6 downto 0));
 6
7
   end dekoder;
8
9 architecture Behavioral of dekoder is
10
11 begin
12
      with HEX SELect
13
      LED<= "1111001" when "001",
14
            "0100100" when "010",
                                   --2
15
            "0110000" when "011",
16
                                   --3
            "0011001" when "100", "0010010" when "101",
17
18
            "1000000" when others; --0
19
20
21 end Behavioral;
22
23
```

## Garáž – main


```
1 library IEEE;
 2 use IEEE.STD_LOGIC_1164.ALL;
 3
      entity garaz_main is
 5
         Port ( p : in STD_LOGIC;
o : in STD_LOGIC;
  6
                     reset: in STD_LOGIC;
clk: in STD_LOGIC;
stav: inout STD_LOGIC_VECTOR (2 downto 0);
semafor: out STD_LOGIC);
 9
10
11
     end garaz_main;
12
1.3
     architecture Behavioral of garaz_main is
14
15
          signal state, next_state : std_logic_vector (2 downto 0);
16
17
        constant S0 : std_logic_vector (2 downto 0) := "000";
constant S1 : std_logic_vector (2 downto 0) := "001";
constant S2 : std_logic_vector (2 downto 0) := "010";
constant S3 : std_logic_vector (2 downto 0) := "011";
constant S4 : std_logic_vector (2 downto 0) := "100";
constant S5 : std_logic_vector (2 downto 0) := "101";
18
19
20
21
22
23
24
25
     begin
26
27
28
      SYNCH_PROCES: process (clk, reset)
29
      begin
         if (reset = '1') then
30
         state <= S0;
elsif rising_edge (clk) then
31
32
            state <= next_state;
33
         end if;
34
35
       end process SYNCH PROCES;
36
37
       ZAKODOVANI_VYSTUPU: process (state)
38
39 begin
         case (state) is
 40
41
              when S5 =>
          semafor <= '1';
 42
43
             when others =>
44
           semafor <= '0';
45
         end case;
46
47 end process ZAKODOVANI_VYSTUPU;
48
     ZAKODOVANI_STAVU: process (p, o, state)
49
50 begin
51
             case(state) is
          when S0 =>
if (p = '1' AND o = '0') then
52
53
             next_state <= S1;
54
```

```
55
       else
         next_state <= S0;
 56
         end if;
 57
 58
 59
 60
    when S1 =>
       if (p = '1' AND o = '0') then
 61
        next_state <= S2;
elsif (p = '0' AND o = '1') then</pre>
 62
 63
         next_state <= S0;
 64
       else
 65
 66
          next_state <= S1;
        end if;
 67
 68
 69
    when S2 =>
 70
       if (p = '1' AND o = '0') then
 71
          next_state <= S3;
 72
        elsif (p = '0' AND o = '1') then
 73
 74
          next_state <= S1;</pre>
        else
 75
 76
          next_state <= S2;
 77
         end if;
 78
 79
 80 when S3 =>
       if (p = '1' AND o = '0') then
 81
          next_state <= S4;
 82
        elsif (p = '0' AND o = '1') then
 83
 84
          next_state <= S2;
        else
 85
 86
          next_state <= S3;
        end if;
 87
 88
 89
 90 when S4 =>
       if (p = '1' AND o = '0') then
 91
 92
          next_state <= S5;
        elsif (p = '0' AND o = '1') then
 93
 94
          next_state <= S3;
        else
 95
         next_state <= S4;
 96
 97
        end if;
98
99
100 when S5 =>
      if (p = '0' AND o = '1') then
101
          next_state <= S4;
102
103
        else
          next_state <= S5;
104
105
        end if;
106
107
      when others => NULL;
108
        end case;
109
        stav <= state;
 110
        end process ZAKODOVANI_STAVU;
 111
 112
 113 end Behavioral;
 114
115
```

# 8) Simulace



# 9) Celkové schéma





## 10) Výpis pinů

```
# clock pins for Basys2 Board
    NET "mclk" LOC = "B8"; # Bank = 0, Signal name = MCLK
    # Pin assignment for DispCtl
 4
    # Connected to Basys2 onBoard 7seg display
    NET "seg<0>" LOC = "L14"; # Bank = 1, Signal name = CA
    NET "seg<1>" LOC = "H12"; # Bank = 1, Signal name = CB
    NET "seg<2>" LOC = "N14"; # Bank = 1, Signal name = CC
    NET "seg<3>" LOC = "N11"; # Bank = 2, Signal name = CD
    NET "seg<4>" LOC = "P12"; # Bank = 2, Signal name = CE
10
    NET "seg<5>" LOC = "L13"; # Bank = 1, Signal name = CF
11
    NET "seg<6>" LOC = "M12"; # Bank = 1, Signal name = CG
12
    #NET "dp" LOC = "N13"; # Bank = 1, Signal name = DP
13
14
    NET "an3" LOC = "K14"; # Bank = 1, Signal name = AN3
15
    NET "an2" LOC = "M13"; # Bank = 1, Signal name = AN2
    NET "anl" LOC = "J12"; # Bank = 1, Signal name = AN1
17
    #NET "an0" LOC = "F12"; # Bank = 1, Signal name = AN0
18
19
20
    # Pin assignment for LEDs
    #NET "Led<7>" LOC = "G1" ; # Bank = 3, Signal name = LD7
21
    #NET "Led<6>" LOC = "P4" ; # Bank = 2, Signal name = LD6
22
    #NET "Led<5>" LOC = "N4" ;  # Bank = 2, Signal name = LD5
23
    #NET "Led<4>" LOC = "N5" ; # Bank = 2, Signal name = LD4
24
    #NET "Led<3>" LOC = "P6" ; # Bank = 2, Signal name = LD3
    #NET "Led<2>" LOC = "P7" ; # Bank = 3, Signal name = LD2
26
    #NET "Led<1>" LOC = "M11" ; # Bank = 2, Signal name = LD1
    NET "Led0" LOC = "M5"; # Bank = 2, Signal name = LD0
28
29
30
    # Pin assignment for SWs
    #NET "sw7" LOC = "N3";  # Bank = 2, Signal name = SW7
31
    #NET "sw6" LOC = "E2";  # Bank = 3, Signal name = SW6
32
    #NET "sw5" LOC = "F3"; # Bank = 3, Signal name = SW5
33
    #NET "sw4" LOC = "G3"; # Bank = 3, Signal name = SW4
34
    #NET "sw3" LOC = "B4";  # Bank = 3, Signal name = SW3
#NET "sw2" LOC = "K3";  # Bank = 3, Signal name = SW2
35
    #NET "swl" LOC = "L3"; # Bank = 3, Signal name = SWl
37
    #NET "sw0" LOC = "P11"; # Bank = 2, Signal name = SW0
38
39
    NET "btn3" LOC = "A7"; # Bank = 1, Signal name = BTN3
40
    #NET "btn2" LOC = "M4"; # Bank = 0, Signal name = BTN2
41
    NET "btn1" LOC = "C11"; # Bank = 2, Signal name = BTN1
42
    NET "btn0" LOC = "G12"; # Bank = 0, Signal name = BTN0
43
44
45
    ## Pin assignment for PS2
46 #NET "ps2c" LOC = "B1"
                                | DRIVE = 2 | PULLUP ; # Bank = 3, Signal name = PS2C
47 #NET "ps2d" LOC = "C3" | DRIVE = 2 | PULLUP ; # Bank = 3, Signal name = PS2D
```

#### 11) Zhodnocení

Zpočátku se mi nepodařilo spustit simulaci, ale chyba byla ve špatně připojeném pinu u schémata. Projekt bych vylepšil LED diodou, která by vždy problikla při příjezdu nebo odjezdu.