

Protokol – Garáž

Protokol

- 1) zadání
- 2) teor. rozbor Spartan a VHDL
- 3) definice stavů a jejich kódování
- 4) popis automatu Moore nebo Mealy
- 5) orientovaný graf
- 6) tabulky přechodů mezi vnitřními stavy v závislosti na vstupních stavech, tabulky výstupů
- 7) VHDL moduly – programy
- 8) simulace
- 9) celkové schéma
- 10) výpis pinů
- 11) zhodnocení

1) Zadání:

Navrhněte Moorův automat realizující garáž pro 5 aut. Počet aut v garáži je zobrazen na sedmisegmentovém displeji. Plná garáž je signalizována rozsvícením LED diody. Příjezd a odjezd simulujete tlačítky btn. Vynulování stavu (reset) realizujete přepínačem sw.

2) Teoretický rozbor

Jazyk VHDL (VHSIC Hardware Description Language) je jazyk určený pro popis digitálního hardware. Zkratka VHSIC znamená Very High Speed Integrated Circuits. Jazyk VHDL umožňuje popsat jak strukturu obvodu (tj. zapojení z hradel, bloků apod.), tak i chování obvodu. Jde o jazyk se silnou kontrolou (nejen typovou), kdy je maximální snaha odhalit chyby návrháře již na úrovni překladu zdrojového textu. Vzorem při vývoji byl jazyk ADA, resp. Pascal (na rozdíl od jazyka Verilog, který je odvozen od jazyka C). Jazyk umožňuje definovat typy dat (i generické), proměnné, paralelní procesy.

FPGA obvody dnes nacházejí uplatnění v široké škále aplikací díky své programovatelnosti, snadnému návrhu, flexibilitě, neustále klesajícím cenám a zvolna se snižující spotřebě energie vlastním čipem. Typické použití je v oblasti menších sérií navrhovaných zařízení, kdy se nevyplatí návrh zákaznického integrovaného obvodu a současně konvenční řešení systému s procesorem už není vhodné. Další aplikace můžeme nalézt například v oblasti prototypování složitějších zákaznických integrovaných obvodů.

3) Definice stavů a jejich kódování


vstupní	vnitřní	výstupní
p o	stavy	semafor
X0 0 0	S0 000	y0 0
X1 1 0	S1 001	y1 1
X2 0 1	S2 010	
X3 1 1	S3 011	
	S4 100	
	S5 101	

4) Popis automatu Moore nebo Mealy

Mealyho automat – Výstup je generován na základě příchozího vstupu i momentálního stavu, ve kterém se automat nachází. To znamená, že stavový diagram automatu má ke každému přechodu přiřazenu nejen vstupní hodnotu, kterou je přechod aktivován, ale i výstupní hodnotu, která je při aktivaci přechodu vygenerována. Tímto Mealyho automat připomíná synchronní komunikaci: Nejen že reaguje na hranu vstupního signálu, ale jakmile ho zpracuje a dosáhne dalšího stavu, jednou vygeneruje výstupní hodnotu, puls výstupního signálu, a pak už žádný výstup neposkytuje; zase až do další vstupní hodnoty předložené ke zpracování. Totiž nejen, že jsou stavy Mealyho stroje podmnožinou kartézského součinu množiny (především) stavů a vstupní abecedy, ale i jeho výstupy jsou podmnožinou kartézského součinu stavů a výstupní abecedy.

Mooreův automat – automat typu Moore si lze představit jako jednoduché zařízení s konečným počtem vnitřních stavů, mezi kterými se přechází na základě vstupních symbolů. Každý vnitřní stav má definovaný právě jednu hodnotu na výstupu. Automat musí mít dále definovaný výchozí vnitřní stav, ve kterém se nachází před zadáním prvního vstupního symbolu a pravidla pro přechody mezi jednotlivými stavy. Výstupní funkce jsou tedy funkcemi pouze vnitřního stavu.

5) Orientovaný graf



6) Tabulka

	X0	X1	X2	X3	Y
S0	S0	S1	S0	S0	Y0
S1	S1	S2	S0	S1	Y0
S2	S2	S3	S1	S2	Y0
S3	S3	S4	S2	S3	Y0
S4	S4	S5	S3	S4	Y0
S5	S5	S5	S4	S5	Y1

7) VHDL moduly – programy

Dělička

```
1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3
4  entity delicka is
5      Port ( CLK_in : in  STD_LOGIC;
6            CLK_out : out STD_LOGIC);
7  end delicka;
8
9  architecture Behavioral of delicka is
10
11  begin
12
13      process (CLK_in)
14          variable i : integer range 0 to 15000000 ;
15
16  begin
17
18      if rising_edge(CLK_in) then
19          if i=0 then CLK_out <= '1' ;
20              i := 9843000 ;
21          else
22              CLK_out <= '0' ;
23              i := i - 1 ;
24          end if ;
25      end if ;
26  end process;
27
28  end Behavioral;
29
30
```

Dekodér

```
1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3
4  entity dekodér is
5      Port ( HEX : in  STD_LOGIC_VECTOR (2 downto 0);
6            LED : out STD_LOGIC_VECTOR (6 downto 0));
7  end dekodér;
8
9  architecture Behavioral of dekodér is
10
11  begin
12
13      with HEX SElect
14      LED<= "1111001" when "001",  --1
15           "0100100" when "010",  --2
16           "0110000" when "011",  --3
17           "0011001" when "100",  --4
18           "0010010" when "101",  --5
19           "1000000" when others;  --0
20
21  end Behavioral;
22
23
```

Garáž – main


```
1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3
4
5  entity garaz_main is
6      Port ( p : in  STD_LOGIC;
7            o : in  STD_LOGIC;
8            reset : in  STD_LOGIC;
9            clk : in  STD_LOGIC;
10           stav : inout  STD_LOGIC_VECTOR (2 downto 0);
11           semafor : out  STD_LOGIC);
12 end garaz_main;
13
14 architecture Behavioral of garaz_main is
15
16     signal state, next_state : std_logic_vector (2 downto 0);
17
18     constant S0 : std_logic_vector (2 downto 0) := "000";
19     constant S1 : std_logic_vector (2 downto 0) := "001";
20     constant S2 : std_logic_vector (2 downto 0) := "010";
21     constant S3 : std_logic_vector (2 downto 0) := "011";
22     constant S4 : std_logic_vector (2 downto 0) := "100";
23     constant S5 : std_logic_vector (2 downto 0) := "101";
24
25
26 begin
27
28     SYNCH_PROCES: process (clk, reset)
29     begin
30         if (reset = '1') then
31             state <= S0;
32         elsif rising_edge (clk) then
33             state <= next_state;
34         end if;
35
36     end process SYNCH_PROCES;
37
38     ZAKODOVANI_VYSTUPU: process (state)
39     begin
40         case (state) is
41             when S5 =>
42                 semafor <= '1';
43
44             when others =>
45                 semafor <= '0';
46         end case;
47     end process ZAKODOVANI_VYSTUPU;
48
49     ZAKODOVANI_STAVU: process (p, o, state)
50     begin
51         case(state) is
52             when S0 =>
53                 if (p = '1' AND o = '0') then
54                     next_state <= S1;
```

```


55     else
56         next_state <= S0;
57     end if;
58
59
60 when S1 =>
61     if (p = '1' AND o = '0') then
62         next_state <= S2;
63     elsif (p = '0' AND o = '1') then
64         next_state <= S0;
65     else
66         next_state <= S1;
67     end if;
68
69
70 when S2 =>
71     if (p = '1' AND o = '0') then
72         next_state <= S3;
73     elsif (p = '0' AND o = '1') then
74         next_state <= S1;
75     else
76         next_state <= S2;
77     end if;
78
79
80 when S3 =>
81     if (p = '1' AND o = '0') then
82         next_state <= S4;
83     elsif (p = '0' AND o = '1') then
84         next_state <= S2;
85     else
86         next_state <= S3;
87     end if;
88
89
90 when S4 =>
91     if (p = '1' AND o = '0') then
92         next_state <= S5;
93     elsif (p = '0' AND o = '1') then
94         next_state <= S3;
95     else
96         next_state <= S4;
97     end if;
98
99
100 when S5 =>
101     if (p = '0' AND o = '1') then
102         next_state <= S4;
103     else
104         next_state <= S5;
105     end if;
106
107 when others => NULL;
108 end case;
109
110 stav <= state;
111 end process ZAKODOVANI_STAVU;
112
113 end Behavioral;
114
115

```

8) Simulace



9) Celkové schéma



10) Výpis pinů

```
1  # clock pins for Basys2 Board
2  NET "mclk" LOC = "B8"; # Bank = 0, Signal name = MCLK
3
4  # Pin assignment for DispCtl
5  # Connected to Basys2 onBoard 7seg display
6  NET "seg<0>" LOC = "L14"; # Bank = 1, Signal name = CA
7  NET "seg<1>" LOC = "H12"; # Bank = 1, Signal name = CB
8  NET "seg<2>" LOC = "N14"; # Bank = 1, Signal name = CC
9  NET "seg<3>" LOC = "N11"; # Bank = 2, Signal name = CD
10 NET "seg<4>" LOC = "P12"; # Bank = 2, Signal name = CE
11 NET "seg<5>" LOC = "L13"; # Bank = 1, Signal name = CF
12 NET "seg<6>" LOC = "M12"; # Bank = 1, Signal name = CG
13 #NET "dp" LOC = "N13"; # Bank = 1, Signal name = DP
14
15 NET "an3" LOC = "K14"; # Bank = 1, Signal name = AN3
16 NET "an2" LOC = "M13"; # Bank = 1, Signal name = AN2
17 NET "an1" LOC = "J12"; # Bank = 1, Signal name = AN1
18 #NET "an0" LOC = "F12"; # Bank = 1, Signal name = AN0
19
20 # Pin assignment for LEDs
21 #NET "Led<7>" LOC = "G1" ; # Bank = 3, Signal name = LD7
22 #NET "Led<6>" LOC = "P4" ; # Bank = 2, Signal name = LD6
23 #NET "Led<5>" LOC = "N4" ; # Bank = 2, Signal name = LD5
24 #NET "Led<4>" LOC = "N5" ; # Bank = 2, Signal name = LD4
25 #NET "Led<3>" LOC = "P6" ; # Bank = 2, Signal name = LD3
26 #NET "Led<2>" LOC = "P7" ; # Bank = 3, Signal name = LD2
27 #NET "Led<1>" LOC = "M11" ; # Bank = 2, Signal name = LD1
28 NET "Led0" LOC = "M5" ; # Bank = 2, Signal name = LD0
29
30 # Pin assignment for SWs
31 #NET "sw7" LOC = "N3"; # Bank = 2, Signal name = SW7
32 #NET "sw6" LOC = "E2"; # Bank = 3, Signal name = SW6
33 #NET "sw5" LOC = "F3"; # Bank = 3, Signal name = SW5
34 #NET "sw4" LOC = "G3"; # Bank = 3, Signal name = SW4
35 #NET "sw3" LOC = "B4"; # Bank = 3, Signal name = SW3
36 #NET "sw2" LOC = "K3"; # Bank = 3, Signal name = SW2
37 #NET "sw1" LOC = "L3"; # Bank = 3, Signal name = SW1
38 #NET "sw0" LOC = "P11"; # Bank = 2, Signal name = SW0
39
40 NET "btn3" LOC = "A7"; # Bank = 1, Signal name = BTN3
41 #NET "btn2" LOC = "M4"; # Bank = 0, Signal name = BTN2
42 NET "btn1" LOC = "C11"; # Bank = 2, Signal name = BTN1
43 NET "btn0" LOC = "G12"; # Bank = 0, Signal name = BTN0
44
45 ## Pin assignment for PS2
46 #NET "ps2c" LOC = "B1" | DRIVE = 2 | PULLUP ; # Bank = 3, Signal name = PS2C
47 #NET "ps2d" LOC = "C3" | DRIVE = 2 | PULLUP ; # Bank = 3, Signal name = PS2D
```

11) Zhodnocení

Zpočátku se mi nepodařilo spustit simulaci, ale chyba byla ve špatně připojeném pinu u schémata. Projekt bych vylepšil LED diodou, která by vždy problikla při příjezdu nebo odjezdu.