# Programação em Sistemas Computacionais

Hierarquia de memória



#### Localidade

### Localidade temporal

Um programa que acede a uma zona de memória, provavelmente irá aceder novamente a essa zona num curto espaço de tempo, uma ou mais vezes.

### Localidade <u>espacial</u>

Um programa que acede a uma zona de memória, provavelmente irá aceder

a vizinhanças dessa zona.

```
int sum(byte a[LINS][COLS]) {
  int 1,c, res=0;
  for(c=0 ; c<COLS ; ++c)
    for(1=0 ; 1<LINS ; ++1)
    res += a[1][c];
  return res;
}</pre>
```

Boa localidade relativamente à memória de código (instruções)?

Boa localidade relativamente à memória de dados (variáveis)?

### Random Access Memory


## Static RAM (SRAM)

- 6 transístores por célula (bit)
- Estável
- Acesso rápido (10x)
- Usada para cache (KBytes..MBytes)


# Dynamic RAM (DRAM)

- 1 transístor e 1 condensador por célula
- Custo baixo (100x)
- Pequena dimensão
- Memória principal (GBytes)

### Estrutura típica



### Hierarquia de memória




Se os dados procurados estão num dos blocos da cache.

1. Os dados são lidos/escritos apenas da/na cache.

Cache Misses (acesso lento)

Se os dados procurados não estão num dos blocos da cache.


- 1. É <u>escolhido</u> um bloco da cache para ser substituído.
- 2. Caso este bloco tenha sido alterado é escrito na memória principal.
- 3. Todo o bloco do byte pretendido é lido da memória principal para a cache.
- 4. Os dados são lidos/escritos apenas da/na cache.



2<sup>M</sup> blocks

### Organização da cache

# Organização em linhas:



Bloco: Cópia de um bloco de dados (ex: 32 bytes)


Tag: Identifica o bloco

Uma parte do endereço em memória

Valid bit: Cópia válida
Inicialmente, todas as linha estão inválidas


### Dirty bit: Bloco alterado

Falta actualizar este bloco na memória (não é usado em *write-through*)




### Fully Associative cache

Um bloco pode estar em qualquer linha da cache



t = 27 t=m-b bits block size 32 bytes b bits

- Um comparador para cada linha.
- Enconder e Or com lógica em cascata.
- Para médias e grandes dimensões tem acessos lentos e é dispendioso.
- Caches de pequena dimensão (TLBs)




Cache

memory


Main

memory

5



#### Set Associative cache



### Política de substituição por Miss

### Direct-mapped

Não tem. É sempre a mesma linha da cache

#### Set associative

- Sem validate
  - Escolher linhas vazias em vez de ocupadas. Só no arranque?
- Sem dirty
  - As linhas não alteradas podem ser removidas. Será justo?
- Least-Frequently-Used (LFU)
  - Escolher a linha usada menos vezes. Desde quando?
- Least-Recently-Used (LRU)
  - Escolher a usada há mais tempo. Como implementar?
- Random
  - Escolher aleatoriamente tem custo reduzido.

### Estratégia de write

### Write-through

O bloco é escrito quando a linha for alterada.

A escrita do bloco é realizada em paralelo.

- Não usa bit dirty.
- Tempo de miss reduzido.
- A memória é usada durante mais tempo.
- Mais conflitos no acesso por DMA.

#### Write-back

O bloco só é escrito quando a linha for escolhida para substituição.

- Necessita bit dirty.
- Tempo de Miss mais elevado.
- Minimiza a utilização da memória.
- Menos conflitos no acesso por DMA.