

PROPOSAL PESERTA HACKATHON CHIP 2026

Kategori: Secure Identity & Secure Element

Identitas Tim

Judul Ide Desain Chip: *TinySign* :Pengembangan IP Keamanan Berbasis TT07 SHA-256 dan ECDSA P-256 untuk Verifikasi Identitas Digital

Nama Tim: [...] The Jonggrang Project

Anggota Tim (2–4 orang):

- **Ketua:** Elisabeth Virginia Putri Harmadianti – Universitas Gadjah Mada – elisabethvirginiaput@gmail.com
- **Anggota 1:** Mateus Adyatma Wisnubrata Nugraha Jati – Universitas Gadjah Mada – adyatma0503@gmail.com
- **Anggota 2:** Hanan Zhafirah Atsir – Universitas Gadjah Mada – hananzhafirah10@gmail.com

Dosen Pembimbing: Ir. Agus Bejo, S.T., M.Eng., D.Eng., IPM.– Universitas Gadjah Mada

1. Ringkasan Ide (Executive Summary)

Masalah yang Diangkat:

Verifikasi identitas digital pada perangkat *edge* dan sistem tertanam membutuhkan mekanisme yang mampu memastikan keaslian sumber data sekaligus mendeteksi perubahan isi data. Pelaksanaan verifikasi tanda tangan digital sepenuhnya di prosesor umum menambah beban komputasi dan menempatkan operasi kriptografi kritis pada lingkungan software yang lebih luas. Diperlukan IP hardware khusus yang dapat menjalankan proses verifikasi secara terisolasi, deterministik, dan efisien.

Solusi yang Ditawarkan:

TinySign adalah IP verifikasi identitas digital berbasis TT07 SHA-256 dan ECDSA P-256. Blok kompatibilitas mempertahankan operasi one-round SHA-256 dari baseline, sedangkan mesin ECDSA menangani verifikasi signature (r,s) terhadap *digest* dan *public key* Q_x/Q_y . Aritmetika modular 256-bit diimplementasikan secara serial dengan *datapath* 8/16-bit dan satu unit operasi yang dipakai ulang untuk menekan penggunaan *logic*

Implementasi pada DE10-Nano:

Pada DE10-Nano, *TinySign* ditempatkan pada FPGA *fabric Cyclone V* dan dihubungkan ke host melalui *wrapper Avalon-MM*. Host memuat *message/digest*, *signature*, dan *public key*; *core* mengeksekusi verifikasi dan mengembalikan status BUSY, DONE, VALID, atau ERROR. Quartus Prime digunakan untuk Analysis & Synthesis, Fitter, Assembler, dan timing analysis. SignalTap digunakan untuk mengamati transaksi interface, state controller, dan hasil verifikasi secara real-time.

Kebaruan & Keunggulan:

Keunggulan *TinySign* terletak pada integrasi kompatibilitas TT07 SHA-256 dengan akselerator ECDSA P-256 dalam satu IP keamanan. Desain *verification-only* menghilangkan kebutuhan penyimpanan *private key* dan pembangkitan *nonce* di dalam *core*. Pemakaian *datapath* modular serial dan *resource sharing* menempatkan fokus desain pada efisiensi area, sehingga arsitektur dapat dievaluasi baik pada FPGA maupun pada flow ASIC Tiny Tapeout hingga GDSII.

2. Latar Belakang & Rumusan Masalah (Problem Statement)

Latar Belakang:

Sistem identitas digital membutuhkan dua jaminan utama: integritas data dan autentikasi pihak yang menandatangani data tersebut. SHA-256 menghasilkan fingerprint 256-bit dari suatu pesan dan menjadi komponen penting dalam pemeriksaan integritas, tetapi hash saja tidak mengikat pesan kepada identitas penandatangan. ECDSA menambahkan mekanisme tanda tangan berbasis *public key* sehingga *verifier* dapat memeriksa apakah signature sesuai dengan pesan dan *public key* yang sah. P-256 dipilih sebagai kurva eliptik standar dengan *operand* 256-bit yang sesuai untuk *digital signature* berlevel keamanan modern. Tiny Tapeout 7 project 0718 menyediakan baseline tiny SHA-256 berupa *primitive one-round* dengan register A-H, W, dan K. *Baseline* ini menjadi titik awal arsitektur dan *interface TinySign*. Pengembangan dilakukan dengan mempertahankan *compatibility mode* terhadap *baseline*, kemudian menambahkan blok ECDSA P-256 sebagai *accelerator* verifikasi identitas.

Rumusan Masalah & Perancangan:

Perancangan berfokus pada empat tantangan: (1) mempertahankan kompatibilitas perilaku *one-round* SHA-256 pada *interface Tiny Tapeout*; (2) memproses operasi ECDSA P-256 yang membutuhkan aritmetika modular 256-bit dengan resource terbatas; (3) menjaga *interface* tetap sederhana untuk implementasi FPGA dan ASIC; serta (4) membuktikan implementasi melalui simulasi RTL, pengujian pada DE10-Nano, dan hardening ASIC hingga GDSII.

3. Proposed Chip Design

3.1 Solusi & Arsitektur Sistem

[Diagram Blok Sistem]




Diagram blok TinySign dimulai dari **Host/HPS** yang bertugas memuat data verifikasi, yaitu digest pesan (z), signature (r, s), serta public key (Q), kemudian data tersebut diteruskan ke **Input Interface** untuk diterima ke dalam sistem. Setelah seluruh data tersedia, **ECDSA Controller** berperan mengoordinasikan operasi **aritmetika modular** dan **operasi titik pada kurva eliptik**. Selanjutnya, **blok Modular Arithmetic** menjalankan perhitungan matematika modulo seperti *invers modular*, perkalian modular, dan reduksi modular yang dibutuhkan dalam algoritma ECDSA, sedangkan **blok Elliptic-Curve Point Unit** menangani operasi titik pada kurva eliptik, seperti *point addition*, *point doubling*, dan perhitungan titik hasil verifikasi. Kedua blok komputasi tersebut bekerja secara terkoordinasi di bawah kendali *ECDSA Controller* hingga diperoleh hasil akhir, yang kemudian dikirim ke blok *Result* untuk menentukan status verifikasi, yaitu VALID apabila *signature* sah atau INVALID apabila *signature* tidak sesuai.

[Rincian Modul RTL]

Modul RTL	Fungsi Utama
sha256_round_compat	Menjalankan satu round SHA-256 dengan state A-H, W, K
ext_stream_if	Memuat z, r, s, Q_x, Q_y dan membaca status
modarith_serial	Operasi add, subtract, multiply, dan reduction modulo p/n
modinv	Menghitung inverse modular $s^{-1} \bmod n$
ec_point_unit	Point doubling dan point addition P-25
joint_mul	Menghitung $u_1G + u_2Q$
ecdsa_ctrl	Mengatur seluruh tahapan verifikasi
avalon_wrapper	Interface DE10-Nano

[Estimasi Penggunaan Resource FPGA]

Komponen Resource	Estimasi Penggunaan	Kapasitas DE10-Nano
Logic Elements / LUT	14.000 ALM	110,000 LEs / 41,910 ALMs
Registers / Flip-Flops (FF)	9.000	415,000
Block RAM (M10K)	60 Kbits	5,570 Kbits
DSP Blocks	4 DSP	112 DSP

Perangkat Lunak & Tools Perancangan:

Intel Quartus Prime, Platform Designer (Qsys), SignalTap Logic Analyzer, Verilator, cocotb, Python, Yosys, Tiny Tapeout/OpenLane flow, dan KLayout.

3.2 Rencana Pengujian

[**Simulasi RTL:**] Verifikasi dilakukan bertingkat menggunakan *cocotb* dan *golden model Python*. Tahap pertama memvalidasi *one-round* SHA-256 terhadap *state A-H/W/K*. Tahap berikutnya menguji *modular add/sub/mul/inverse* terhadap *Python big integer*, *point addition/doubling* terhadap library P-256, serta ECDSA verification menggunakan *vector valid* dan *invalid*. *Corner case* mencakup $r = 0$, $s = 0$, r/s di luar orde n , public key off-curve, perubahan satu bit pada *digest/signature/public key*, *reset* saat *BUSY*, dan perintah *START* berulang. Latensi dicatat menggunakan cycle counter.

[**Uji Hardware Board FPGA DE10-Nano:**] RTL disintesis dan ditempatkan menggunakan Quartus Prime. Setelah *Fitter* dan *timing analysis* memenuhi target, bitstream diprogram ke board. Host mengirim sekurang-kurangnya tiga signature valid dan tiga signature invalid yang sama dengan *vector* simulasi. SignalTap digunakan untuk memantau *START*, *BUSY*, *DONE*, *VALID*, *state controller*, dan transaksi *interface*. Hasil on-board harus identik dengan golden model simulasi.

[**Uji ASIC / GDSII:**] *Top-level Tiny Tapeout* menjalani *synthesis* dan *physical design* menggunakan flow *Tiny Tapeout/OpenLane*. Target pengujian adalah precheck berhasil, GDSII terbentuk, layout dapat dibuka di *viewer/KLayout*, serta report area, cell count, utilization, dan timing dapat dianalisis. Hasil physical design menjadi dasar evaluasi kelayakan area TinySign pada batas tile Tiny Tapeout.

[**Metrik Keberhasilan Target:**] 100% *vector baseline* SHA-256 cocok dengan *golden model*; seluruh signature valid diterima dan seluruh negative test ditolak; target awal **Fmax minimal 50 MHz**; Quartus synthesis/fitting berhasil; pengujian DE10-Nano konsisten dengan simulasi; dan flow ASIC menghasilkan GDSII yang lolos precheck serta dapat ditinjau di KLayout.

4. Referensi

- [1] Tiny Tapeout, “Tiny Tapeout 7 — Project 0718: Tiny SHA-256,” *Tiny Tapeout*. [Online]. Available: https://tinytapeout.com/chips/tt07/tt_um_xeniarose_sha256. [Accessed: Oct. 7, 2026].
- [2] National Institute of Standards and Technology, “Secure Hash Standard (SHS),” *FIPS PUB 180-4*, Aug. 2015. [Online]. Available: <https://csrc.nist.gov/pubs/fips/180-4/upd1/final>. [Accessed: Oct. 7, 2026].
- [3] National Institute of Standards and Technology, “Digital Signature Standard (DSS),” *FIPS PUB 186-5*, Feb. 2023. [Online]. Available: <https://csrc.nist.gov/pubs/fips/186-5/final>. [Accessed: Oct. 7, 2026].
- [4] National Institute of Standards and Technology, “Recommendations for Discrete Logarithm-Based Cryptography: Elliptic Curve Domain Parameters,” *NIST Special Publication 800-186*, Feb. 2023. [Online]. Available: <https://csrc.nist.gov/pubs/sp/800/186/final>. [Accessed: Oct. 7, 2026].
- [5] National Institute of Standards and Technology, “Digital Signatures,” *Cryptographic Algorithm Validation Program (CAVP)*. [Online]. Available: <https://csrc.nist.gov/Projects/cryptographic-algorithm-validation-program/digital-signatures>. [Accessed: Oct. 7, 2026].

5. Lampiran

[Tautkan diagram arsitektur tambahan, cuplikan/snippet kode RTL penting, grafik hasil simulasi, serta referensi jurnal/paper pendukung jika ada.]

Tim & Pembagian Peran

Nama Anggota	Keahlian Utama	Tanggung Jawab & Peran
Elisabeth Virginia Putri	[...]	[...]
Mateus Adyatma Wisnubrata Nugraha Jati	[...]	[...]
Hanan Zhafirah Atsir	[...]	[...]

Luaran & Demo (Opsional)

Demo Live:

[Pengujian langsung sistem pada board FPGA DE10-Nano secara real-time.]

Video Demo:

[Video singkat durasi 3–5 menit yang menunjukkan fungsionalitas dan alur kerja hardware.]

Repository Source Code:

[Kode RTL (Verilog/SystemVerilog/VHDL), script testbench, dan file bitstream (.sof/.rbf).]

Laporan Teknis Singkat:

[Dokumentasi spesifikasi arsitektur, hasil sintesis, dan analisis performa.

Rencana Bootcamp (3 Hari) (Opsional)

Jadwal & Target Eksekusi:

Hari	Fokus Kegiatan	Target Deliverables
Hari 1	Finalisasi baseline compatibility, modular arithmetic, dan regression unit test.	Baseline PASS, modarith PASS, synthesis awal.
Hari 2	Integrasi EC point unit, joint multiplication, dan ECDSA controller.	ECDSA valid/invalid PASS, latency report.
Hari 3	Implementasi DE10-Nano dan hardening Tiny Tapeout/OpenLane.	Bitstream + on-board demo + GDSII/KLayout + report akhir.