



Архитектура и организација рачунара 1 – К1

У процесору рачунара постоји кеш меморија реализована у техници асоцијативног пресликавања. Оперативна меморија је капацитета 32 М бајта и ширине меморијске речи 2 бајта. *Data* део кеш меморије је капацитета 2 К бајта и ширине меморијске речи 2 бајта. Пресликавање је на нивоу блокова величине 512 бајта. Користи се *write-through* алгоритам за ажурирање садржаја оперативне меморије са *write allocated* политиком довлачења и псеудо *LRU* (i486) алгоритам замене.

1. (5) а) Нацртати структурну шему кеш меморије и оперативне меморије. На слици приказати како се генеришу адресе кеш меморије и оперативне меморије у свим ситуацијама које могу да настану при приступу кеш меморији. На слици означити капацитете и ширине поља свих делова кеш меморије и оперативне меморије.

б) За сваку компоненту у структурној шеми дати назив (коришћен на слици), тип компоненте (регистар, кодер, RAM, ...), колико пута се дата компонента појављује у шеми, и број улаза односно ширину дате компоненте (неке имају више параметара). Одговор дати табеларно.

Назив компоненте	Тип	Количина	Број улаза/ширина

2. (5) Разматра се како се генеришу адресе свих делова кеш меморије и оперативне меморије у свим карактеристичним ситуацијама. За сваку карактеристичну ситуацију дати назив, за сваки мултиплексер у структурној шеми (доцртати недостајуће делове шеме) назначити одакле потиче податак (део адресе) који се пропушта, за кеш меморију назначити одакле потиче сваки дело из којих је састављена адреса, и за оперативну меморију назначити одакле потиче сваки дело из којих је састављена адреса. Карактеристичне ситуације би биле: Читање има сагласности, читање нема сагласности има слободног места, читање нема сагласности нема слободног места, упис има сагласности, упис нема сагласности и има слободног места, и упис нема сагласности нема слободног места. Одговор дати табеларно. Уколико се у некој ситуацији у више наврата приступа меморијама дати већи број редова. Назначити да ли се у датој ситуацији ажурира алгоритам замене.

Ситуација	Mux1	Mux2	Mux...	Адреса DATA дела кеш меморије	Адреса оперативне меморије	Ажурирање алгоритма замене?

3. (10) а) Процесор из првог задатка генерише следећу секвенцу адреса са типом операције назначеним у загради после сваке адресе ($R_d = Read$, $W_r = Write$): DE2023h (R_d), DE2024h (R_d), 450F23h (W_r), AD2023h (R_d), AD2024h (W_r), CB2023h (R_d), DE2025h (W_r), BA2023h (R_d), 450F24h (W_r), FA2023h (R_d). За сваки приступ меморији означити: адресу којој се приступа, тип операције ($R_d - Read$, $W_r - Write$), вредност поља Tag и Word, коментар да ли је било сагласности у кеш меморији, време које је било потребно да се дати приступ обави, као и опсег адреса у оперативној меморији којима је приступано у току извршења дате операције. Одговор дати табеларно.

Адреса	Тип	Tag	Word	Коментар	Време	Адресе

Треба претпоставити да се прво пренесе цео блок из оперативне меморије у кеш меморију и обрнуто, па се тек онда приступа локацији, и да се све операције раде секвенцијално. Приликом израчунавања времена потребног да се добије садржај узети у обзир само време утврђивања сагласности у TAG MEMORIJI (t_{SA}), време приступа оперативној меморији (t_{OM}), време приступа DATA MEMORIJI (t_{DM}) и време приступа TAG MEMORIJI (t_{TM}), занемарити времена потребна за остале активности.

Дати садржаје свих улаза и то TAG дела и вредност LRU битова после сваке операције. Назначити како се ажурирају и шта представљају LRU битови. Одговор дати табеларно.

TAG	Улаз0	Улаз1	Улаз2	Улаз3	LRU

б) Уколико би се користила *write no allocated* политика довлачења, шта би се налазило у улазима TAG меморије након секвенце операција из ставке а).

Напомене: На колоквијуму нису дозвољена никаква помоћна средства, ни калкулатори ни литература. Колоквијум траје **90 минута**.