




Архитектура и организација рачунара 1 – КЗ

1. (15) Посматра се процесор организације са проточном обрадом дат на слици 1. Свака фаза извршавања инструкције траје једну периоду сигнала такта укључујући и фазу 2 у којој се чита из регистарског фајла (*Registers*) и фазу 5 у којој се уписује у регистарски фајл (*Registers*).



Слика 1. Проточна обрада са реализацијом скока у четвртм степену

На процесору се извршава следећа секвенца инструкција:

ADD R1, R2, R3 ; R1=R2+ R3
LW R4, (R1)0 ; R4=MEM[R1+0]
SW R4, (R1)12 ; MEM[R1+12]=R4

У овој секвенци инструкција постоје хазарди података. У неким ситуацијама је могуће реализовати додатни хардвер за прослеђивање којим се елиминишу хазарди података и обезбеђује извршавање инструкција без заустављања проточне обраде, можда постоје и ситуације у којима је хазард података могуће решити једино заустављањем проточне обраде.

а) (6) За сваку од ситуација у којој се активира неки део хардвера за прослеђивање или заустављање, навести због које две инструкције се активирао, навести тип зависности (*RAW*, *WAW*, *WAR*) и навести која од њих се може решити заустављањем проточне обраде, а која прослеђивањем (могуће и оба). Тамо где се зауставља навести колико периода сигнала такта се зауставља, а тамо где се прослеђује (могуће после заустављања) навести шта (који је изворишни регистар) се куда прослеђује (шта је одредиште). Уколико се неко прослеђивање није реализовало због неке друге зависности то посебно назначити као објашњење. Одговор дати табеларно.

РБ.	Инстр. 1	Инстр. 2	Тип	З/П	Заустављање	Прослеђивање		Објашњење
						Извориште	Одредиште	

б) (5) Нацртати модификовану слику процесора са слике 1 која треба да садржи само оне делове који се користе за реализацију прослеђивања која се јављају у овом задатку и за сваки део назначити ситуацију за коју се елиминише хазард.

в) (4) Нацртати интерну структуру регистарског фајла (*Registers*) која омогућава два паралелна читања и један упис.

2. (15) Посматра се систем са стандардном проточном обрадом са слике 1 код кога постоји хардвер за прослеђивање. Извршава се следећи програмски сегмент:

```

      LW      R1, (R2)101h      ;R1=MEM[R2+101h]
      SW      R2, (R1)109h      ;MEM[R1+109h]=R2
      LW      R3, (R2)101h      ;R3=MEM[R2+101h]
      SW      R2, (R2)102h      ;MEM[R2+102h]=R2
Back2: OR      R4, R2, R3        ;R4=R2 or R3
      ADD     R4, R2, R4        ;R4=R2+R4
      BNEZ    R2, Next         ;if(R2 != 0) goto Next
Back1: SUB     R4, R2, R2        ;R4=R2-R2
      AND     R2, R2, R4        ;R2=R2 and R4
      BEQZ    R2, Back2        ;if(R2 == 0) goto Back2
Next: ADDI    R2, R2, #1        ;R2=R2+1
      BNEZ    R2, Back1        ;if(R2 != 0) goto Back1
      SUBI    R2, R2, R1        ;R2=R2-R1
      XOR     R3, R2, R3        ;R3=R2 xor R3
      ADDI    R2, R2, #1        ;R2=R2+1

```

Почетна вредност регистра R2 је 1h а изглед дела меморије почев од адресе 100h је приказан на слици 2. Из меморије се чита и у њу уписује 32-битне реч по реч. Почетна адреса програма је 5000h, а свака инструкција заузима тачно једну адресу, адресирање је на нивоу 32-битне речи.

Адреса		100	101	102	103	104	105	106	107	108	109	10A	10B	
Садржај		1	1	3	3	2	0	2	2	0	2	0	9	

Слика 2. Изглед дела меморије

а) Приказати табеларно шта се дешава у којој фази за првих 15 инструкција датог програма које се изврше у случају да постоји кеш за предикцију скока са 8 асоцијативних улаза и два бита за предикцију скока по улазу. Предикција 11 означава јаку предикцију да ће бити скока, 10 слабу предикцију да ће бити скока, 00 означава јаку предикцију да неће бити скока, а 01 слабу предикцију да неће бити скока. Кеш за предикцију скока дозвољава и читање и упис у истом такту. Изглед кеш меморије за предикцију пре извршавања датог програмског сегмента приказан је на слици 3.

улаз	PC	Next PC	Предикција
0	5006	500A	01
1	5009	5004	11
2	500B	500C	01
...			
7			

Слика 3. Изглед кеш меморије за предикцију

б) Дати табеларно приказ кеш меморије за предикцију након завршетка 15 инструкција датог програма и скицирати шему за предвиђање која је коришћена у тачки **а**).

в) Дати садржај регистара R1, R2, R3 и R4, као и меморијских локација 100h-10Bh након извршавања инструкција у тачки **а**).

г) Може ли се променом редоследа неких инструкција смањити број циклуса потребан да се заврши 15 инструкција датог програма у сценарију датом у тачки **а**)? Ако може, написати којим инструкцијама треба променити место.

Напомене: На испиту нису дозвољена никаква помоћна средства, ни калкулатори ни литература. Испит траје 120 минута.