

5. Vstupně-výstupní zařízení: techniky programování vstupu a výstupu, DMA. Paměť cache, střední přístupová doba.

Vstupně-výstupní zařízení

Na V/V zařízení je připojen řadič (řídící jednotka, controller), který řídí komunikaci mezi procesorem, operační pamětí a daným zařízením. OS má pak zajistit zjednodušení práce při komunikaci s V/V zařízeními, což zajišťují ovladače (device drivers).

Způsob aktivace ovladačů v OS může být následující:

- zařazení ovladače přímo do jádra OS,
- načtení ovladačů do paměti při spuštění systému nebo
- načtení ovladačů za běhu systému.

V moderních OS je potřeba řešit připojování zařízení za běhu (USB, IEEE 1394), takže je třeba mít podporu pro dynamické zavádění ovladačů.

Rozlišujeme tři základní způsoby komunikace s V/V zařízeními:

- přístup pouze pomocí instrukcí CPU,
- přístup pomocí instrukcí CPU s přerušovacím signálem a
- DMA (Direct Memory Access).

Přístup pouze pomocí instrukcí CPU

Neefektivní, protože se musí čekat na pomalejší zařízení.

1. Zápis do (čtení z) registru V/V zařízení,
2. kontrola stavu zápisu (čtení) – neproduktivní čekání,
3. pokračování krokem 1.

Přístup pomocí instrukcí CPU s přerušovacím systémem

Efektivnější než předchozí, ale stále ne nejefektivnější.

1. Zápis do (čtení z) registru V/V zařízení,
2. provádění jiných operací – produktivní využití CPU,
3. po dokončení přenosu generuje V/V zařízení přerušovací signál (IRQ – Interrupt ReQuest), který přeruší operace v kroku 2, lze tedy pokračovat předáváním dalších dat
→ krok 1.

DMA (Direct Memory Access)

Tímto způsobem se přenáší celý blok dat bez účasti CPU. Připojené V/V zařízení má alokovaný kanál DMA, pomocí kterého přistupuje k datům přímo do operační paměti. Procesor je použit pouze na začátku přenosu.

1. Zápis adresy dat, množství dat a příkazu do registru V/V zařízení,
2. provádění jiných operací – produktivní využití CPU,

3. po dokončení přenosu stanoveného množství dat generuje V/V zařízení přerušovací signál, který přeruší operace v kroku 2, čímž je přenos dokončen.

Cache

Protože výroba velmi rychlé paměti je drahá, nepoužívá se pro operační paměť ta nejlepší technologie, ale jiná, přijatelně rychlá a cenově dostupnější. Díky tomu je však procesor, který pracuje několikrát rychleji než paměť, zdržován při každém přístupu do operační paměti. Proto se vkládá mezi operační paměť a procesor vyrovnávací „mezipaměť“ – cache –, která je rychlostí stejná jako procesor (nebo je mu rychlostí mnohem bližší).

Do této mezipaměti se ukládá část aktuálně prováděného kódu procesu a část jeho dat.

Procesor pak na operační paměť nemusí čekat. Přitom se využívá toho, že proces má tendenci přistupovat ke stejné části paměti jako v bezprostředně předcházejícím čase (např. při vykonávání cyklu), což se označuje jako princip lokality odkazů. Díky tomuto principu může paměť cache fungovat efektivně i při malých velikostech a činitel úspěšnosti (Hit Ratio), kterým se určuje efektivita paměti cache, se pak bude blížit jedné i při malé kapacitě paměti.

Činitel úspěšnosti (HR) určuje počet úspěšných přístupů do paměti cache (data v ní byla nalezena a nemuselo se přistupovat do pomalejší operační paměti) v poměru ke všem přístupům do paměti.

Střední přístupová doba

Doba, kterou je nutné čekat od zadání požadavku, než paměť zpřístupní požadovanou informaci.

T_s = střední přístupová doba

T_c = přístupová doba do cache

T_{op} = přístupová doba do operační paměti

$$T_s = T_c + (1 - HR) T_{op}$$

$HR = T_{celk} / T_{cache}$ - Hit Ratio - činitel úspěšnosti kdy se hledaná inf. v paměti nalezne (pokud je blízko 1 přístup je blízky přístupu do cache)