**Blic 5. Zadatci za vježbu**

**Točni odgovori nalaze se na zadnjoj stranici. Pokušajte riješiti zadatke samostalno i onda provjerite točne odgovore.**

PREKIDI I IZNIMKE

1. Program izgleda ovako:

**ORG 0**

**B MAIN**

**ORG 0x18**

**B PET2**

**MAIN MRS R0, CPSR**

**BIC R0, R0, #0x80**

**MSR CPSR\_c, R0**

**PET1 BNE PET1**

**H1 SWI 0x123456**

**PET2 B PET2**

**H2 SWI 0x123456**

Ako se po uključenju procesora dogodi niz iznimaka: RESET, IRQ, RESET, IRQ, izvođenje programa nakon određenog vremena doći će do adrese:

A) PET1

B) PET2

C) H1

D) H2

E) Ne može se odrediti

2. Kad se dogodi RESET, u registar PC se stavlja adresa:

A) PC=0

B) PC=0XFFFFFFFF

C) PC=4

D) PC=0X18

E) PC=0X1C

3. Koja je tvrdnja istinita za prekide:

A) VJ može postaviti prekid u bilo kojem trenutku izvođenja glavnog programa

B) Prekidna VJ čeka dovršetak izvođenja naredbe glavnog programa da bi postavila prekid

C) Procesor može prekinuti izvođenje naredbe i kasnije nastaviti izvoditi tu naredbu

D) Vanjskoj jedinici se ne može zabraniti da postavlja zahtjev za prekid

E) U procesoru se ne može zabraniti da prihvaća prekide

4. Zašto procesor automatski zabranjuje daljnje prekide kad prihvati zahtjev za prekidom:

A) Jer bi se inače promijenio prioritet VJ čiji je prekid prihvaćen

B) Jer bi inače odmah u prekidnom potprogramu došlo do novog prekida od iste VJ

C) Jer se inače ne bi mogao spremiti i obnoviti kontekst u prekidnom potprogramu

D) Jer inače ne bi mogao izvesti tekuću naedbu do kraja

E) Ništa od navedenog

RTC

5. Na RTC je spojen signal frekvencije 10 Hz. Pri inicijalizaciji RTC‑a upisuju se sljedeće vrijednosti u registre: MR=100, LR=20, CR=15. Nakon koliko će sekundi RTC generirati zahtjev za prekid:

A) 10

B) 2

C) RTC neće generirati prekid jer je CR krivo inicijaliziran

D) 8

E) 80

F) 100

6. Na RTC spojen je signal takta frekvencije 100 Hz. RTC treba generirati zahtjev za prekid svakih 7 sekundi. U koji od registara u RTC‑u se upisuje pogrešna vrijednost pri inicijalizaciji:

A) MR = 700

B) STAT/EOI = 1

C) LR = 0

D) CR = 7

E) Svi registri su dobro inicijalizirani

7. Što od navedenog vrijedi za RTC:

A) Da bi RTC mogao postati spreman, brojilo mora odbrojiti do nule

B) Da bi RTC mogao postati spreman, prethodno mora postaviti zahtijev za prekid

C) Nakon što RTC postane spreman, može postaviti zahtjev za prekid

D) Nakon što RTC postane spreman, sigurno će postaviti zahtjev za prekid

E) Kad brojilo dosegne vrijednost kao u registru MR, brojilo se automatski vraća na nulu

8. Kod sklopa RTC, impuls doveden na priključak clk1Hz će:

A) uvijek povećavati brojilo

B) uvijek smanjivati brojilo

C) povećavati brojilo, ako je tako zadano u upravljačkom registru CR

D) smanjivati brojilo, ako je tako zadano u upravljačkom registru CR

E) povećavati brojilo, ako je STAT/EOI jednak nuli (tj. ako RTC nije spreman)

D) smanjivati brojilo, ako je STAT/EOI jednak nuli (tj. ako RTC nije spreman)

DMA

9. DMA prijenos kod kojeg se prenosi jedan podatak, nakon čega se sabirnica vraća procesoru zove se:

A) Multipleksirani

B) Blokovski

C) Krađa ciklusa

D) Zaustavljanje procesora

E) Ništa od navedenog

10. Koja je **neistinita** tvrdnju za DMA-prijenos:

A) Prednost krađe ciklusa je da procesor može izvoditi program

B) Prednost zaustavljanja procesora je najveća brzina prijenosa

C) Kod blokovskog prijenosa ne koriste se BREQ i BACK

D) Kraj DMA‑prijenosa može se ispitati programski

E) Kraj DMA‑prijenosa može se dojaviti prekidom

DMAC

11. Kojim redoslijedom se aktiviraju signali HBUSREQ, HGRANT, DMAREQ i DMAACK?

A) HBUSREQ, HGRANT, DMAREQ, DMAACK

B) DMAREQ, HBUSREQ, HGRANT, DMAACK

C) HGRANT, HBUSREQ, DMAACK, DMAREQ

D) DMAREQ, DMAACK, HBUSREQ, HGRANT

E) redoslijed ovisi o tome radi li se krađa ciklusa, blokovski prijenos ili zaustavljanje procesora

12. Za DMA-zahtjev pomoću DMAREQx vrijedi:

A) vanjska jedinica postavlja DMA-zahtijev jedinici DMAC

B) DMAC postavlja DMA-zahtijev vanjskoj jedinici

C) DMAC postavlja DMA-zahtijev procesoru ARM

D) procesor ARM postavlja DMA-zahtijev jedinici DMAC

E) vanjska jedinica postavlja DMA-zahtijev procesoru ARM

F) procesor ARM postavlja DMA-zahtijev vanjskoj jedinici

13. Koliko će bajtova biti preneseno ako je u Sizes=0x4032 i Config=0b 11 0 0 10 0 1 10

A) 128

B) 50

C) 100

D) 200

E) 512

F) Sizes je krivo inicijaliziran

14. Kako bismo mogli programski ustanoviti da je DMAC na adresi BA obavio DMA‑prijenos do kraja:

A) Ako sa adrese BA + 0 pročitamo 1

B) Ako sa adrese BA + 4 pročitamo 1

C) Ako sa adrese BA + 4 pročitamo 0

D) Ako sa adrese BA + 8 pročitamo 0

E) Ako sa adrese BA + 28 iz bita IE pročitamo 0

15. Imamo memorijski blok veličine 0x200 riječi na adresi 5000. Prvi podatak iz tog bloka želimo kopirati u sve preostale lokacije tog istog bloka pomoću DMA‑prijenosa. Početna adresa DMAC-a je PA. U DMAC su na navedene adrese upisani podatci na PA+16: 5000, na PA+20: 5004, na PA+24: 0x0200. Još na adresu PA+28 treba upisati:

A) 0b 0000 10 0 1 10

B) 0b 0000 00 0 1 00

C) 0b 0000 10 1 0 00

D) 0b 0000 10 0 1 00

E) Za ovu zadaću ne može se upotrijebiti DMA‑prijenos

16. HBUSREQ ima sljedeću namjenu:

A) Procesor zahtjeva od DMAC-a upravljanje nad sabirnicom

B) DMAC zahtjeva od procesora upravljanje nad sabirnicom

C) Procesor potvrđuje DMAC-u da mu je prepustio upravljanje nad sabirnicom

D) DMAC javlja procesoru da je prenio sve podatke

E) Vanjska jedinica postavlja DMAC‑u zahtjev za DMA-prijenosom

17. HGRANT ima sljedeću namjenu:

A) Procesor zahtjeva upravljanje nad sabirnicom

B) DMAC zahtjeva upravljanje nad sabirnicom

C) Procesor potvrđuje DMAC‑u da mu je prepustio upravljanje nad sabirnicom

D) DMAC javlja procesoru da je prenio sve podatke

E) DMAC javlja vanjskoj jedinici da je prihvatio njen DMA‑zahtjev

18. Razlika između HBUSREQ i HGRANT je:

A) HBUSREQ je aktivan visoko, a HGRANT nisko

B) HBUSREQ ulazi u procesor, a HGRANT izlazi iz procesora

C) HBUSREQ izlazi iz procesora, a HGRANT ulazi u njega

D) HBUSREQ ulazi u DMAC, a HGRANT izlazi iz DMAC-a

E) Ništa od navedenog

**Rješenja su na sljedećoj stranici**

Rješenja:

1 b

2 a

3 a

4 b

5 d (nije odgovor c jer se gleda samo najniži bit CR-a koji je 1)

6 e (nije odgovor b, iako je upis nepotreban, ali nije pogrešan, jer se ništa lošeg neće dogoditi)

7 c

8 a

9 c

10 c

11 d

12 a

13 f (T=16, a B=50 pa nisu višekratnici)

14 b

15 d

16 b

17 c

18 b